CN1592054A - 降电压输出电路 - Google Patents
降电压输出电路 Download PDFInfo
- Publication number
- CN1592054A CN1592054A CNA2004100569555A CN200410056955A CN1592054A CN 1592054 A CN1592054 A CN 1592054A CN A2004100569555 A CNA2004100569555 A CN A2004100569555A CN 200410056955 A CN200410056955 A CN 200410056955A CN 1592054 A CN1592054 A CN 1592054A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- circuit
- oscillator
- turn
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 49
- 239000003990 capacitor Substances 0.000 claims description 35
- 230000008676 import Effects 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 abstract 2
- 230000004913 activation Effects 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 101150110971 CIN7 gene Proteins 0.000 description 9
- 101150110298 INV1 gene Proteins 0.000 description 9
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000007600 charging Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 241000220317 Rosa Species 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 101100113576 Arabidopsis thaliana CINV2 gene Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
提供降电压输出电路，在从电源电压上升后，充电泵电路完全开始动作前，不会产生闭锁现象。本发明的降电压输出电路，是包括具有第1振荡器的充电泵电路和、根据上述第1振荡频率设定定时器时间的定时器电路和、N沟道型MOS晶体管，一方的N型扩散层与上述充电泵电路的输出端子连接，另一方的N型扩散层与接地电位连接，栅电极与上述定时器电路的输出端子连接，在上述定时器的时间内导通。
Description
技术领域
本发明涉及用于半导体集成电路的降电压输出电路。
用图2、图9说明以往例的充电泵电路的降电压输出电路。图9是以往例的使用充电泵电路的降电压输出电路的模块图。在图9中，1是以规定的频率振荡而输出时钟信号V1的振荡电路、2是将时钟信号V1作为输入信号的逻辑控制单元、3是P沟道型MOS晶体管(以下，称为M1。)、4是N沟道型MOS晶体管(以下，称为M2。)、5是N沟道型MOS晶体管(以下，称为M3。)、6是N沟道型MOS晶体管(以下，称为M4。)、7是容量C1的电容器、8是变换电路(以下，称为INV1。)、9是施加电源电压端子(以下，称为VCC端子。将在VCC端子上施加的电源电压作为VCC。)、10是降电压输出端子(以下，称为VSUB端子。)。
图2是表示使用以往例的充电泵电路的降电压输出电路的动作的定时的图。在图9构成的降电压输出电路中，为了产生降电压输出电压，有必要重复由T3→T1→T3→T2→T3构成1周期的动作定时。以下，说明动作定时T1、T2及T3的各自的定时的动作。
首先，从VCC端子9施加电压VCC，振荡电路1开始自振，输出时钟信号V1。
时钟信号V1成为逻辑控制2的输入信号。逻辑控制2输出用来控制M1、M2、M3及M4的ON/OFF动作的信号V2及V4。V2成为INV1的输入信号。INV1相对于V2输出使极性反转的信号V3。
在动作定时T1中，由于V2是Low极性、V3是High极性、V4是Low极性，所以M1成为ON(动作状态)、M2成为ON(动作状态)、M3及M4成为OFF(不动作状态)。
在该状态中，由于电容器7的一方的电极与VCC端子连接、另一方的电极接地(以下，称为“GND”。)，所以通过由M1的ON电阻R1和电容器7的容量C1决定的时间常数将电容器7充电。(以下，将在电容器7充电的电压作为VC。)电压VC大致与电源电压VCC相等。
在动作定时T2中，由于V2是High极性、V3是Low极性、V4是High极性，所以M1成为OFF(不动作状态)、M2成为OFF(不动作状态)、M3及M4成为ON(动作状态)。
在该状态中，由于电容器7的一方的电极与GND连接、另一方的电极与VSUB连接，所以在动作定时T1的期间充电的电压被放电，在VSUB端子上输出降电压-VC(＝-VCC)。
在动作定时T3中，由于V2是High极性、V3是Low极性、V4是Low极性，所以M1、M2、M3及M4成为OFF(不动作状态)。
在使控制信号V2的Low期间和控制信号V4的High期间接近的情况下，由于M1及M3的栅电极和基板间构成的寄生电容的影响，V2的Low向High的变化及V4的High向Low变化变慢，M1及M3同时成为ON(动作状态)、在VCC-GND间流动贯通电流。为此，在从动作定时T1向动作定时T2移行时，将所有的晶体管设置成OFF的动作定时3的期间时，可防止上述贯通电流的产生。
重复T3→T1→T3→T2→T3的动作定时，最终在动作定时T1中在电容器7充电的电压成为VCC，在VSUB端子上产生-VCC电压。
在半导体集成电路中，内藏这样的降电压输出电路，从VSUB端子供给基板电位时，与VSUB端子连接，成为降电压输出电路的负载的电路，不仅是接受电源电压VC也可接受电源电压-VC的供给。例如，音响电路如果是负载电路，将VC及-VC作为电源电压的音响电路的输出动态范围与仅将VC作为电源电压时比较，扩大2倍。
可是，在上述以往构成的降电压输出电路中，在将降电压输出电路端子10与基板电位连接时，从电源VCC上升后到振荡电路1以规定的振幅输出时钟信号V1前有延迟时间。从电源VCC上升后到振荡电路1以规定的振幅输出时钟信号V1，根据时钟信号V1完全操作充电泵电路之间，产生在VSUB端子10的降电压是接近GND电位的低电压。另外，此时，降电压输出端子10与N沟道型MOS晶体管M4的漏极端子连接，所以VSUB端子10的输出阻抗成为高阻抗，与VSUB端子10的连接的基板电位不稳定。由此引起启动时，存在容易引起操作基板电位的负载电路上的寄生元件构成的开关元件而使得电路的破坏的闭锁现象的问题。
发明内容
本发明就是为了解决上述以往的课题而进行的，其目的在于提供降电压输出电路，在电源上升后到充电泵(charge pump)电路完全开始动作前之间，防止负载电路的闭锁(latch up)现象的。
为了解决上述课题，本发明的降电压输出电路具有以下的构成。按照一个观点的本发明的降电压输出电路具备如下构成，即，具备第1振荡器的充电泵电路和、根据上述第1振荡器的振荡频率设定定时器时间的定时器电路和、N沟道型MOS晶体管，其一方的N型扩散层与上述充电泵电路的输出端子连接，另一方的N型扩散层与接地电位连接，栅电极与上述定时器电路的输出端子连接，在上述定时器的时间内导通。
按照其他观点的本发明的降电压输出电路具有以下的构成，降电压输出电路，其特征是具有：输出端子；充电泵电路，其具备：第1振荡器和、所述将第一振荡器的输出信号作为时钟信号进行输入，产生第1导通指令和第2导通指令的控制逻辑部分和、第1开关元件，连接电源电位和电容器的一端按照上述第1导通指令进行导通和、第2开关元件，连接上述电容器的另一端和接地电位按照上述第1导通指令进行导通和、第3开关元件，连接接地电位和上述电容器的一端按照上述第2导通指令进行导通的和、第4开关元件，连接上述电容器的另一端和上述输出端子按照上述第2导通指令进行导通及；定时器电路，其是输入上述第1振荡器的输出信号，上述电源电位上升后到经过规定时间的期间生成高电平的第3导通指令及；N沟道型MOS晶体管或者NPN型双极晶体管，一方的N型扩散层与上述输出端子连接，另一方的N型扩散层与上述的接地电位连接，栅电极或者基极电极输入上述的第3导通指令，上述的电源电位上升后经过规定时间的期间导通。
本发明具有以下的作用，在从电源电压升高后，到充电泵电路完全开始动作前的期间，可以实现不引起闭锁现象的降电压输出电路。
从另外的观点看，本发明的降电压输出电路，具有充电泵电路和、N沟道型MOS晶体管，一方的N型扩散层与上述输出端子连接，另一方的N型扩散层与上述的接地电位连接和、控制端子，将用来控制上述N沟道型MOS晶体管动作的信号施加在栅电极上的。
从另外的观点看，本发明的降电压输出电路，具有输出端子、充电泵电路和、输入第3导通指令的控制端子和、N沟道型MOS晶体管或者NPN型双极晶体管，其中充电泵电路包括：第1振荡器和、逻辑控制部，将上述第1振荡器的输出信号作为时钟信号进行输入产生第1导通指令和第2导通指令和、第1开关元件，连接上述电源电位和电容器一端，根据上述第1导通指令进行导通和、第2开关元件，连接上述电容器另一端和接地电位，根据上述第1导通指令进行导通和、第3开关元件，连接上述接地电位和电容器1端，根据上述第2导通指令进行导通和、连接上述接地电位和上述输出端子，根据上述第2导通指令进行导通和、第4开关元件，连接上述电容器另1端和上述输出端子，根据上述第2导通指令进行导通和、连接上述接地电位和上述输出端子，根据上述第2导通指令进行导通以及、N沟道型MOS晶体管或者NPN型双极晶体管，其一方的N型扩散层连接在上述输出端子，另一方的N型扩散层连接在接地电位，根据从上述控制端子，栅电极或者基极电极输入的第3导通指令导通。
本发明具有以下的作用，在从电源升高后，到在充电泵电路完全开始动作前的规定时间内，可以实现从外部控制N沟道型MOS晶体管(或者NPN型双极晶体管)，由此能够防止负载电路引起闭锁现象的降电压输出电路。
例如，控制向本发明降压输出电路提供电源电压VCC的输出电路的外部微型计算机，通过供给上述信号，外部的微型计算机，可以相互关联地控制电源电压VCC和下降电压(-VC)。本发明，对于例如规定的中央控制部的各种成套设备，通过适合该设定设备的电源的上升，进行电源上升时的初期控制系统，可以实现防止负载电路的闭锁的降电压电路。
按照另外的观点，上述的本发明的降电压输出电路，进而具有与上述第1振荡器不同的第2振荡器，上述定时器电路，不使用上述第1振荡器，替代使用根据上述第2振荡器的振荡频率设定定时时间。
按照另外的观点，上述的本发明的降电压输出电路，进而具有与上述第1振荡器不同的第2振荡器，上述定时器电路，不使用上述第1振荡器，替代以上述第2振荡器的输出信号作为时钟信号输入，生成上述第3导通指令。
本发明，设置与控制充电泵电路的动作的第1振荡电路不同的第2振荡电路的事实，使得与充电泵电路的动作完全分离，从电源上升后，到在充电泵电路完全开始动作前的期间以上的任意设定的期间，可以控制N沟道型MOS晶体管(或者NPN型双极晶体管)处于导通状态，可以实现防止负载电路的闭锁的降电压输出电路的作用。
按照其他的观点看，上述的本发明的降电压输出电路，进而具有从外部输入控制信号的控制端子，上述第1振荡器的振荡频率根据上述控制信号变化。
本发明，通过从振荡频率控制电压端子(控制端子)输入振荡频率控制电压的事实，来进行控制充电泵电路的动作的第1振荡电路的振荡频率的控制。本发明，电源电压上升后，在充电泵电路完全开始动作前的期间以上的任意设定的期间，可以控制N沟道型MOS晶体管(或者NPN型双极晶体管)处于导通状态，可以实现防止负载电路的闭锁的降电压输出电路的作用。
按照其他的观点看，上述的本发明的降电压输出电路，进而具有控制端子，从外部输入控制信号，上述第1振荡器及上述第2振荡器的振荡频率根据上述控制信号进行变化。
本发明，通过从振荡频率控制电压端子(控制端子)输入振荡频率控制电压，来进行第1振荡电路的振荡频率和第2振荡电路的振荡频率的控制。本发明，电源上升后，在充电泵电路完全开始动作前的期间以上的任意设定的期间，可以控制N沟道型MOS晶体管(或者NPN型双极晶体管)处于导通状态，可以实现防止负载电路的闭锁的降电压输出电路的作用。
例如，通过外部微型计算机向振荡频率控制电压输入端子输入振荡频率控制电压，控制第1振荡电路的振荡频率的同时，能够将N沟道型MOS晶体管(或者NPN型双极晶体管)的导通期间，根据第1振荡电路的振荡频率进行延长或者缩短。
按照其他的观点看，上述的本发明的降电压输出电路，进而具有从外部输入控制信号的控制端子，上述第2振荡器的振荡频率根据上述控制信号进行变化。
本发明，通过从振荡频率控制电压端子(控制端子)输入振荡频率控制电压，来进行第2振荡电路的振荡频率的控制。本发明，从电源上升后，到在充电泵电路完全开始动作前的期间以上的任意设定的期间，可以控制N沟道型MOS晶体管(或者NPN型双极晶体管)处于导通状态，可以实现防止负载电路的闭锁的降电压输出电路的作用。
例如，从外部微型计算机向振荡频率控制电压输入端子输入振荡频率控制电压，在控制第1振荡电路的同时，可以将N沟道型MOS晶体管(或者NPN型双极晶体管)处于导通状态期间，根据情况进行延长或者缩短。
按照其他的观点看，上述的本发明的降电压输出电路中，上述第3导通指令输出期间，上述第3开关元件及上述第4开关元件是截止状态。按照本发明，充电泵电路的电容量大时，通过电容器的短路放电电流防止N沟道型MOS晶体管(或者NPN型双极晶体管)的破坏。
按照其他的观点看，上述的本发明的降电压输出电路中，上述第3导通指令输出期间，上述第1开关元件及上述第2开关元件处于导通状态。按照本发明，N沟道型MOS晶体管(或者NPN型双极晶体管)在导通期间，充电泵电路的电容由于维持充电的导通状态，所以电容器的两端电压在达到规定电压(近似电源电压)的时间可以缩短。
按照本发明，可以得到以下有利的效果，电源电压上升后，在充电电路完全开始动作前的期间，可以实现不引起闭锁现象的降电压输出电路。
按照本发明，可以得到以下有利的效果，随着成套设备(set)的电源电压上升，可以实现电源上升时的初期控制的降电压输出电路。
发明的新特征特别地记载在权利要求中，没有其他的内容，关于构成及内容的两方面的本发明，从其他目的和特征一起，与附图共同地理解以下详细说明的本发明，可以进一步理解和评价。
附图说明
图1是使用本发明的实施方式1中充电泵电路的降电压输出电路的模块图。
图2是使用以往例，本发明的实施方式1～6中的充电泵电路的降电压输出电路的动作的时序图。
图3是使用本发明的实施方式1～6中的充电泵电路的降电压输出电路的电源投入时动作时序图。
图4是使用本发明的实施方式2中的充电泵电路的降电压输出电路的模块图。
图5是使用本发明的实施方式3中的充电泵电路的降电压输出电路的模块图。
图6是使用本发明的实施方式4中的充电泵电路的降电压输出电路的模块图。
图7是使用本发明的实施方式5中的充电泵电路的降电压输出电路的模块图。
图8是使用本发明的实施方式6中的充电泵电路的降电压输出电路的模块图。
图9是使用以往例的充电泵电路的降电压输出电路的模块图。
附图的一部分或者全部，通过概要地表示，描述了图示的目的，但是所表示出的要素与实际的大小和位置未必是一致的。
具体实施方式
以下与图一起对于具体地实施本发明的最佳方式进行说明。
实施方式1
对于使用本发明的实施方式1的充电泵电路的降电压输出电路，使用图1～图3进行说明。图1是使用本发明的实施方式1中充电泵电路的降电压输出电路的模块图。在图1中，1是以规定的频率振荡时，输出时钟信号V1的振荡电路、2是以时钟信号V1作为输入信号的逻辑控制单元、3是P沟道型MOS晶体管(以下称为M1)、4是N沟道型MOS晶体管(以下称为M2)、5是N沟道型MOS晶体管(以下称为M3)、6是N沟道型MOS晶体管(以下称为M4)、7是容量为C1的电容、8是变换电路(以下称为INVI)、9是加入电源电压的端子(以下称为VCC。在VCC端子9上施加的电源电压是VCC)、10是降电压输出端子(以下称为VSUB端子)、11是定时器电路、12是N沟道型MOS晶体管(以下称为M5)。实施方式1的降电压输出电路形成在半导体装置上。
图2是使用本发明的实施方式1～6中的充电泵电路的降电压输出电路的动作时序图。在图1那样构成的降电压输出电路，为了产生降电压输出电压，需要反复地进行T3→T1→T3→T2→T3的一个周期的时序。动作时序中的T1、T2及T3的各个时序中的动作与以往例是相同的。
图3是使用本发明的实施方式1中的充电泵电路的降电压输出电路的电源投入动作时序图。定时器电路11输入振荡电路1的时钟信号V1，为了控制M5的ON/OF动作，而输出定时器电路输出信号V5。定时器电路输出信号V5随着VCC的上升成为High，从电源的上升，到充电泵电路完全动作开始的期间以上的任意设定的期间(以下称为T4)维持High，T4期间以后经常输出Low信号。
由此，T4期间，V5与栅电极连接的M5成为ON，VSUB端子短路在GND，其输出阻抗成为低阻抗。T4期间结束后，M5成为OFF，在VSUB端子上产生-VCC电压。电源上升后，VSUB端子的输出阻抗维持低阻抗。由此，可以防止电源上升时，连接在VSUB端子上的负载电路发生闭锁。
实施方式2
对于本发明的实施方式2的使用充电泵电路的降电压输出电路，用图2～图4进行说明。图4是本发明的实施方式2中使用充电泵电路的降电压输出电路的模块图。实施方式2(图4)与实施方式1(图1)的不同点是代替定时器电路11，为了控制N沟道型MOS晶体管M5的动作，追加控制信号输入端子1 3。在图4中，对于与图1(实施方式1)相同构成要素赋予相同符号，省略说明。
在图4中，1是以规定的频率振荡输出时钟信号V1的振荡电路、2是以时钟信号V1作为输入信号的逻辑控制单元、3是M1、4是M2、5是M3、6是M4、7是电容器、8是INV1、9是VCC端子、10是VSUB端子、12是N沟道型MOS晶体管M5、13是为了控制N沟道型MOS晶体管M5的动作的控制信号输入端子。
图2是使用本发明的实施方式2的充电泵电路的降电压输出电路的动作定时图。图2是与实施方式1相同省略说明。
图3是本发明的实施方式2中的使用充电泵电路的降电压输出电路的电源投入动作时序图。控制信号输入端子13随着VCC的上升成为High，从电源的上升，到充电泵电路完全动作开始的期间以上的任意设定的期间(T4)维持High，以后经常输入输出Low的信号。
由此，从电源的上升，到充电泵电路完全动作开始的期间以上的任意设定的期间，T4、M5成为ON，VSUB端子短路在GND，其输出阻抗成为低阻抗。T4期间结束后，M5成为OFF，在VSUB端子上产生-VCC电压。电源上升后，VSUB端子的输出阻抗维持低阻抗。由此，可以防止电源上升时，连接在VSUB端子上的负载电路发生闭锁。
例如，外部微型计算机从外部端子13供给控制信号，外部微型计算机可保持电源电压VCC和降电压-VC相互关系进行控制。外部微型计算机，例如电源VCC上升后将规定的期间(例如与实施方式1的期间T4相同的期间)、M5成为ON。由此，可得到与实施方式1相同的效果。
实施方式3
对于本发明的实施方式3的使用充电泵电路的降电压输出电路，用图2、图3、图5进行说明。图5是本发明的实施方式3中使用充电泵电路的降电压输出电路的模块图。实施方式3(图5)与实施方式1(图1)的不同点是追加与振荡电路1不同的第2振荡电路14。在图5中，对于与图1(实施方式1)相同构成要素赋予相同符号，省略其说明。
在图5中，1是以规定的频率振荡输出时钟信号V1的振荡电路、2是以时钟信号V1作为输入信号的逻辑控制单元、3是M1、4是M2、5是M3、6是M4、7是电容器、8是INV1、9是VCC端子、10是VSUB端子、11是定时器电路、12是N沟道型MOS晶体管M5、14是与振荡电路1不同的第2振荡电路。
图2是本发明的实施方式3的使用充电泵电路的降电压输出电路的动作时序图。图2是与实施方式1相同省略说明。
图3是本发明的实施方式3中的使用充电泵电路的降电压输出电路的电源投入动作时序图。若第2振荡电路14施加VCC，开始自身振荡，输出时钟信号V6。定时器电路11将第2振荡电路14的输出时钟信号V6作为输入，输出为了控制M5的ON/OFF动作的定时器电路输出信号V5。定时器电路输出信号V5随着VCC的上升成为High，从电源的上升，到充电泵电路完全动作开始的期间以上的任意设定的期间维持(T4)High，以后经常输出Low的信号。
由此，T4期间，V5连接在栅电极的M5成为ON，VSUB端子短路在GND，其输出阻抗成为低阻抗。T4期间结束后，M5成为OFF，在VSUB端子上产生-VCC电压。电源上升后，VSUB端子的输出阻抗维持低阻抗。由此，可以防止电源上升时，连接在VSUB端子上的负载电路发生闭锁。
实施方式4
对于本发明的实施方式4的使用充电泵电路的降电压输出电路，用图2、图3、图6进行说明。图6是本发明的实施方式4中使用充电泵电路的降电压输出电路的模块图。实施方式4(图6)与实施方式1(图1)的不同点是追加振荡电路1的振荡频率控制电压输入端子15。在图6中，对于与图1(实施方式1)相同构成要素赋予相同符号，省略说明。
在图6中，1是以规定的频率振荡输出时钟信号V1的振荡电路、2是以时钟信号V1作为输入信号的逻辑控制单元、3是M1、4是M2、5是M3、6是M4、7是电容器、8是INV1、9是VCC端子、10是VSUB端子、11是定时器电路、12是N沟道型MOS晶体管M5、15是振荡电路1的振荡频率控制电压输入端子。
图2是本发明的实施方式4的使用充电泵电路的降电压输出电路的动作定时图。图2是与实施方式1相同省略说明。
图3是本发明的实施方式4中的使用充电泵电路的降电压输出电路的电源投入动作的时序图。若振荡电路1施加VCC，开始自身振荡，根据从振荡频率控制电压输入端子15输入的电压V7，输出控制振荡频率的时钟信号V1。以下，由于与实施方式1相同所以省略说明。在本实施方式中，可从外部控制振荡电路1的振荡频率。
实施方式5
对于使用本发明的实施方式5的充电泵电路的降电压输出电路，使用图2、图3、图7进行说明。图7是本发明的实施方式5中使用充电泵电路的降电压输出电路的模块图。实施方式5(图7)与实施方式3(图5)的不同点是追加振荡电路1及与振荡电路1不同的第2振荡电路14的振荡频率控制电压输入端子16。在图7中，对于与图5(实施方式3)相同构成要素赋予相同符号，省略说明。
在图7中，1是以规定的频率振荡输出时钟信号V1的振荡电路、2是以时钟信号V1作为输入信号的逻辑控制单元、3是M1、4是M2、5是M3、6是M4、7是电容器、8是INV1、9是VCC端子、10是VSUB端子、11是定时器电路、12是N沟道型MOS晶体管M5、14是与振荡电路1不同的第2振荡电路、16是振荡电路1及与振荡电路1不同的第2振荡电路14的振荡频率控制电压输入端子16。
图2是本发明的实施方式5的使用充电泵电路的降电压输出电路的动作定时图。图2由于与实施方式3相同所以省略说明。
图3是本发明的实施方式5中的使用充电泵电路的降电压输出电路的电源投入动作时序图。若振荡电路1及第2振荡电路14施加电压VCC，开始自身振荡，根据从振荡频率控制电压输入端子16输入的电压V8，输出振荡频率被控制的时钟信号V1及V6。以下，由于与实施方式3相同所以省略说明。
例如，通过从外部微型计算机在振荡频率控制电压输入端子17上输入振荡频率控制电压，控制振荡电路1的振荡频率的同时，可根据振荡电路1的振荡频率延长或缩短M5的ON期间。
实施方式6
对于本发明的实施方式6的使用充电泵电路的降电压输出电路，使用图2、图3、图8进行说明。图8是本发明的实施方式6中使用充电泵电路的降电压输出电路的模块图。实施方式6(图8)与实施方式3(图5)的不同点是追加与振荡电路1不同的第2振荡电路14的振荡频率控制电压输入端子17。在图8中，对于与图5(实施方式3)相同构成元件赋予相同符号，省略说明。
在图8中，1是以规定的频率振荡输出时钟信号V1的振荡电路、2是以时钟信号V1作为输入信号的逻辑控制单元、3是M1、4是M2、5是M3、6是M4、7是电容器、8是INV1、9是VCC端子、10是VSUB端子、11是定时器电路、12是N沟道型MOS晶体管M5、14是与振荡电路1不同的第2振荡电路、17是与振荡电路1不同的第2振荡电路14的振荡频率控制电压输入端子。
图2是本发明的实施方式5的使用充电泵电路的降电压输出电路的动作定时图。图2由于与实施方式3相同所以省略说明。
图3是本发明的实施方式5中的使用充电泵电路的降电压输出电路的电源投入动作时序图。若第2振荡电路14施加电压VCC，开始自身振荡，根据从振荡频率控制电压输入端子17输入的电压V9，输出控制振荡频率的时钟信号V6。以下，由于与实施方式3相同所以省略说明。
例如，通过从外部微型计算机在振荡频率控制电压输入端子17上输入振荡频率控制电压，可根据情况，延长或缩短M5的ON期间。
在上述实施方式1～6中，在M5处于ON间、动作定时T2(控制信号V4的High期间)中，电容器7的两端通过M3、M5及M4短路。在电容器7的容量C1非常大时，由于电容器7的短路放电电流，M3、M5或M4可能被破坏。将M5的输入信号(例如图1的定时器电路11的输出信号)信号V5用变换器(追加元件)反向，将信号V5的反向信号和逻辑控制单元2输出的控制信号V4输入到2输入AND电路(追加元件)中，也可以将2输入AND电路的输出信号输入到M3及M4的栅电极。由此，在M5处于ON间，由于M3及M4维持OFF状态，所以在此期间，可防止M5、M3或M4被破坏。在M5处于ON间，由于电容器7蓄积的电荷不放电，所以可缩短电容器7的两端电压达到规定的电压VC(接近于电源电压VCC。)的时间。
此外，将逻辑控制单元2输出的控制信号V2和、信号V5的反向信号输入到2输入AND电路(追加元件)中，也可以将2输入AND电路的输出信号与M1的栅电极及INV1的输入端子连接。由此，在M5处于ON间，由于M1及M2维持ON状态(电容器7充电状态)，所以可缩短电容器7的两端电压达到规定的电压VC(接近于电源电压VCC。)的时间。
上述的实施方式1～6也可应用到双极晶体管上。将P型MOS晶体管M1置换成PNP型双极晶体管，将N型MOS晶体管M2、M3、M4、M5置换成PNP型双极晶体管，可得到与上述实施方式相同的效果。
本发明的降电压输出电路，例如在电源投入后的降电压输出电路的闭锁的对策中是有用的。
以一定详细的程度说明了发明的实施方式，但是合适方式所公开的内容是可以进行变化的，对于各个要素的组合和顺序的变化，在不超出本发明的范围及思想也是可以实现的。
Claims (16)
1.一种降电压输出电路，其特征在于，包括：
充电泵电路，其具有第1振荡器和；
定时器电路，用于根据上述第1振荡频率设定定时器时间和；
N沟道型MOS晶体管，一方的N型扩散层与上述充电泵电路的输出端子连接，另一方的N型扩散层与接地电位连接，栅电极与上述定时器电路的输出端子连接，在上述定时器的时间内导通。
2.一种降电压输出电路，其特征在于，包括：
充电泵电路和；
N沟道型MOS晶体管，一方的N型扩散层与上述充电泵电路的输出端子连接，另一方的N型扩散层与接地电位连接，和；
控制端子，将用于控制上述N沟道型MOS晶体管动作的控制信号加在栅极上。
3.根据权利要求1所述的降电压输出电路，其特征在于，进一步包括：
与上述第1振荡器不同的第2振荡器，用以代替上述第1振荡器，根据上述第2振荡器的振荡频率，上述定时器电路设定定时时间。
4.根据权利要求1所述的降电压输出电路，其特征在于，进一步包括：
从外部输入控制信号的控制端子，上述第1振荡器的振荡频率根据上述控制信号进行变化。
5.根据权利要求3所述的降电压输出电路，其特征在于，进一步包括：
从外部输入控制信号的控制端子，上述第1振荡器及上述第2振荡器的振荡频率根据上述控制信号进行变化。
6.根据权利要求3所述的降电压输出电路，其特征在于，进一步包括：
从外部输入控制信号的控制端子，上述第2振荡器的振荡频率根据上述控制信号进行变化。
7.一种降电压输出电路，其特征在于，包括：
输出端子；
充电泵电路，其具有第1振荡器和、逻辑控制单元，作为时钟信号输入上述第1振荡器的输出信号，产生第1导通指令和第2导通指令和、第1开关元件，连接电源电位和电容器的1端按照上述第1导通指令导通和、第2开关元件，连接上述电容器的另一端和接地电位按照上述第1导通指令导通和、第3开关元件，连接接地电位和上述电容器的一端按照上述第2导通指令导通的和、第4开关元件，连接上述电容器的另一端和上述输出端子按照上述第2导通指令导通；
定时器电路，其是输入上述第1振荡器的输出信号，上述电源电位上升后到经过规定时间生成高电平的第3导通指令；
N沟道型MOS晶体管或者NPN型双极晶体管，一方的N型扩散层与上述输出端子连接，另一方的N型扩散层与上述的接地电位连接，栅电极或者基极电极输入上述的第3导通指令，上述的电源电位上升后经过规定时间的期间导通。
8.一种降电压输出电路，其特征在于，包括：
输出端子；
充电泵电路，其具有第1振荡器和、逻辑控制单元，作为时钟信号输入上述第1振荡器的输出信号，产生第1导通指令和第2导通指令和、第1开关元件，连接电源电位和电容器的1端按照上述第1导通指令导通和、第2开关元件，连接上述电容器的另一端和接地电位按照上述第1导通指令导通和、第3开关元件，连接接地电位和上述电容器的一端按照上述第2导通指令导通的和、第4开关元件，连接上述电容器的另一端和上述输出端子按照上述第2导通指令导通；
输入第3导通指令的控制端子；
N沟道型MOS晶体管或者NPN型双极晶体管，一方的N型扩散层与上述输出端子连接，另一方的N型扩散层与上述的接地电位连接，栅电极或者基极电极根据从上述控制端子输入的上述的第3导通指令导通。
9.根据权利要求7所述的降电压输出电路，其特征在于，进一步包括：
与上述第1振荡器不同的第2振荡器，用以代替上述第1振荡器，作为时钟信号输入上述第2振荡器的输出信号，产生上述第3导通指令。
10.根据权利要求7所述的降电压输出电路，其特征在于，进一步包括：
从外部输入控制信号的控制端子，上述第1振荡器的振荡频率根据上述控制信号进行变化。
11.根据权利要求9所述的降电压输出电路，其特征在于，进一步包括：
从外部输入控制信号的控制端子，上述第1振荡器和上述第2振荡器的振荡频率根据上述控制信号进行变化。
12.根据权利要求9所述的降电压输出电路，其特征在于，进一步包括：
从外部输入控制信号的控制端子，上述第2振荡器的振荡频率根据上述控制信号进行变化。
13.根据权利要求7所述的降电压输出电路，其特征在于，在上述第3导通指令输出期间，上述第3开关元件及上述第4开关元件是截止状态。
14.根据权利要求8所述的降电压输出电路，其特征在于，在上述第3导通指令输出期间，上述第3开关元件及上述第4开关元件是截止状态。
15.根据权利要求13所述的降电压输出电路，其特征在于，在上述第3导通指令输出期间，上述第1开关元件及上述第2开关元件是导通状态。
16.根据权利要求14所述的降电压输出电路，其特征在于，上述第3导通指令输出期间，上述第1开关元件及上述第2开关元件是导通状态。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003306949 | 2003-08-29 | ||
| JP2003306949A JP3902769B2 (ja) | 2003-08-29 | 2003-08-29 | 降圧電圧出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1592054A true CN1592054A (zh) | 2005-03-09 |
| CN100511936C CN100511936C (zh) | 2009-07-08 |
Family
ID=34214109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100569555A Expired - Fee Related CN100511936C (zh) | 2003-08-29 | 2004-08-23 | 负电压输出电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7307465B2 (zh) |
| JP (1) | JP3902769B2 (zh) |
| CN (1) | CN100511936C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106160729A (zh) * | 2015-03-31 | 2016-11-23 | 展讯通信（上海）有限公司 | 一种新型负电压生成器 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7494066B2 (en) * | 2003-12-19 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4440058B2 (ja) * | 2004-09-28 | 2010-03-24 | パナソニック株式会社 | 半導体集積回路 |
| JP4576199B2 (ja) * | 2004-10-19 | 2010-11-04 | パナソニック株式会社 | 降圧電圧出力回路 |
| US20060202269A1 (en) | 2005-03-08 | 2006-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and electronic appliance having the same |
| US7545203B2 (en) * | 2005-09-29 | 2009-06-09 | Hynix Semiconductor, Inc. | Internal voltage generation circuit |
| JP2008017596A (ja) | 2006-07-05 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP5137545B2 (ja) * | 2006-12-25 | 2013-02-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその駆動方法 |
| EP2019425A1 (en) * | 2007-07-27 | 2009-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5248240B2 (ja) * | 2007-08-30 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6031883B2 (ja) * | 2012-08-08 | 2016-11-24 | 富士通株式会社 | 半導体集積回路及び電源回路 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4336466A (en) * | 1980-06-30 | 1982-06-22 | Inmos Corporation | Substrate bias generator |
| JP2904962B2 (ja) | 1991-07-18 | 1999-06-14 | 松下電器産業株式会社 | 昇圧装置 |
| EP0627807B1 (en) * | 1993-05-27 | 1998-08-12 | Fujitsu Limited | Power line connection circuit and power line switch IC for the same |
| JPH0778472A (ja) | 1993-09-10 | 1995-03-20 | Toshiba Corp | 半導体集積回路 |
| JPH07105681A (ja) * | 1993-10-07 | 1995-04-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP3244601B2 (ja) * | 1994-12-09 | 2002-01-07 | 富士通株式会社 | 半導体集積回路 |
| US5483205A (en) * | 1995-01-09 | 1996-01-09 | Texas Instruments Incorporated | Low power oscillator |
| JP3904282B2 (ja) * | 1997-03-31 | 2007-04-11 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2002056678A (ja) * | 2000-08-14 | 2002-02-22 | Mitsubishi Electric Corp | 基板バイアス電圧発生回路 |
| US6597158B2 (en) * | 2001-01-29 | 2003-07-22 | Seiko Epson Corporation | Adjustable current consumption power supply apparatus |
| US7009858B2 (en) * | 2001-01-29 | 2006-03-07 | Seiko Epson Corporation | Adjustable current consumption power supply apparatus |
| US6552600B2 (en) * | 2001-03-15 | 2003-04-22 | Intel Corporation | Initialization of negative charge pump |
| JP2003203488A (ja) * | 2001-12-28 | 2003-07-18 | Mitsubishi Electric Corp | 不揮発性半導体メモリ |
| US6836145B2 (en) * | 2002-06-06 | 2004-12-28 | Micron Technology, Inc. | Programming circuit and method having extended duration programming capabilities |
| KR100432890B1 (ko) * | 2002-06-07 | 2004-05-22 | 삼성전자주식회사 | 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법 |
| US7034588B2 (en) * | 2004-08-27 | 2006-04-25 | Pericom Technology Inc. | Calibration of up and down charge-pump currents using a sample-and-hold circuit during idle times |
-
2003
- 2003-08-29 JP JP2003306949A patent/JP3902769B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-23 CN CNB2004100569555A patent/CN100511936C/zh not_active Expired - Fee Related
- 2004-08-24 US US10/923,848 patent/US7307465B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106160729A (zh) * | 2015-03-31 | 2016-11-23 | 展讯通信（上海）有限公司 | 一种新型负电压生成器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7307465B2 (en) | 2007-12-11 |
| CN100511936C (zh) | 2009-07-08 |
| JP3902769B2 (ja) | 2007-04-11 |
| US20050046464A1 (en) | 2005-03-03 |
| JP2005079828A (ja) | 2005-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1667928A (zh) | 升压电路和具有升压电路的半导体装置 | |
| CN1893245A (zh) | 包括具不同放电时间常数的电荷泵型升压电路的电源设备 | |
| CN1832311A (zh) | 电荷泵电路及其方法 | |
| CN1280974C (zh) | 包括允许低击穿电压的电平移位电路的简单升压装置 | |
| CN101048930A (zh) | 电荷泵电路 | |
| CN1674444A (zh) | 电荷泵电路 | |
| CN101034852A (zh) | 用于上电复位和欠压锁定方案的系统与方法 | |
| CN1319894A (zh) | 半导体集成电路 | |
| CN1186874C (zh) | 充电泵电路的控制方法 | |
| CN1592054A (zh) | 降电压输出电路 | |
| CN1447506A (zh) | 电源电路及pwm电路 | |
| CN1179259C (zh) | 可稳定供给不超过额定电压的电源电压的电压发生电路 | |
| CN1161790C (zh) | 升压电路 | |
| CN1797916A (zh) | 用于向半导体集成电路设备提供多个电源电压的电源电路 | |
| CN1233093C (zh) | 驱动电路 | |
| CN1933154A (zh) | 半导体电路、倒相器电路以及半导体设备 | |
| CN1212705C (zh) | 半导体器件 | |
| CN1503273A (zh) | 升压电路和含有这种升压电路的非易失性半导体存储器件 | |
| CN1531177A (zh) | 低损耗dc/dc变换器 | |
| CN1794356A (zh) | 电荷泵电路 | |
| CN1929032A (zh) | 取样保持电路模块以及对输入信号进行取样并保持的方法 | |
| CN1627616A (zh) | 电源电路 | |
| CN1279536A (zh) | 输出缓冲器电路 | |
| CN101031855A (zh) | 定电压发生电路 | |
| CN1667688A (zh) | 电源电路、用其的驱动器ic、液晶显示装置及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: KELAIBO INNOVATION CO., LTD. Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD. Effective date: 20141203 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20141203 Address after: American California Patentee after: Craib Innovations Ltd Address before: Osaka Patentee before: Matsushita Electric Industrial Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090708 Termination date: 20160823 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |