JPH03207111A - 双方向ノイズキヤンセラー - Google Patents
双方向ノイズキヤンセラーInfo
- Publication number
- JPH03207111A JPH03207111A JP2002870A JP287090A JPH03207111A JP H03207111 A JPH03207111 A JP H03207111A JP 2002870 A JP2002870 A JP 2002870A JP 287090 A JP287090 A JP 287090A JP H03207111 A JPH03207111 A JP H03207111A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thin
- input signal
- signal line
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半休導集積回路に釦ける信号線のノイズを消
去する双方向ノイズキャンセラーに関するものである。
去する双方向ノイズキャンセラーに関するものである。
3.
第2図は細いBパルスだけをノイズとして取る従来のノ
イズキャンセラーの回路図である。図にかいて.(1)
はインバータで構或された遅延回路で,この遅延回路(
1)の入力信号線は(2)の入力信号線とつながってい
る。{3}は遅延回路(1)の出力信号線,(4)はナ
ンドゲートで,このナンドゲート(4)の2本の入力信
号線はそれぞれ入力信号M (2)と遅延回路(1)の
出力信号線(3)とつながっている。(5)はナンドゲ
ート(4)の出力信号線、(6)はインパークで,この
インバータ(6)の入力M号線はナンドゲート(4)の
出力信号線(5)とつながっている。(7)はインバー
タ(6)の出力信号線である。
イズキャンセラーの回路図である。図にかいて.(1)
はインバータで構或された遅延回路で,この遅延回路(
1)の入力信号線は(2)の入力信号線とつながってい
る。{3}は遅延回路(1)の出力信号線,(4)はナ
ンドゲートで,このナンドゲート(4)の2本の入力信
号線はそれぞれ入力信号M (2)と遅延回路(1)の
出力信号線(3)とつながっている。(5)はナンドゲ
ート(4)の出力信号線、(6)はインパークで,この
インバータ(6)の入力M号線はナンドゲート(4)の
出力信号線(5)とつながっている。(7)はインバー
タ(6)の出力信号線である。
第3図は入力信号における細いH及びLパルスをノイズ
として取る従来のノイズキャンセラーの回路図である。
として取る従来のノイズキャンセラーの回路図である。
図にかいて,(8)は入力信号線(9)と出力信号S(
ト)を持つインバーク,(ロ)はインバータで,このイ
ンバータ00入力信号線はインバータ(8)の出力信号
線とつながっている。(自)はインバータ0の出力信t
s,aaはインバータ(8}の出力容量》よびインパー
タ(自)の入力容量ならびにインバー(8)とインバー
タ(ト)を接続するための配線容量のすべてを表わす容
量である。容量0は出力信t*(ト)とグランドα4に
つながっている。容量(至)はIOチツプ作或の際にポ
リシリコン,拡散.アルミなどの面積や幅によって実現
される。
ト)を持つインバーク,(ロ)はインバータで,このイ
ンバータ00入力信号線はインバータ(8)の出力信号
線とつながっている。(自)はインバータ0の出力信t
s,aaはインバータ(8}の出力容量》よびインパー
タ(自)の入力容量ならびにインバー(8)とインバー
タ(ト)を接続するための配線容量のすべてを表わす容
量である。容量0は出力信t*(ト)とグランドα4に
つながっている。容量(至)はIOチツプ作或の際にポ
リシリコン,拡散.アルミなどの面積や幅によって実現
される。
次に、第2図に示した入力信号の細いHパルスをノイズ
として消すノイズキャンセラーの動作について説明する
。入力信J+線(2)より細いHパルスが入力されて,
遅延回路(1)によって細いHパルスに遅延が持たされ
る。つぎに,ナンドゲート(4)に入力信号M (2)
に入力された細いHパルスと,遅延回路(1)で遅延を
持たされた細いHパルスが入力される。出力信号#i(
5)からは細いHパルスは出力されず,ナンドゲー’
} (4)でキャンセルされる。
として消すノイズキャンセラーの動作について説明する
。入力信J+線(2)より細いHパルスが入力されて,
遅延回路(1)によって細いHパルスに遅延が持たされ
る。つぎに,ナンドゲート(4)に入力信号M (2)
に入力された細いHパルスと,遅延回路(1)で遅延を
持たされた細いHパルスが入力される。出力信号#i(
5)からは細いHパルスは出力されず,ナンドゲー’
} (4)でキャンセルされる。
次に第3図に示した幅の細いH及びLパルスをノイズで
消すノイズキャンセラーの動作について説明する。入力
信号11(9)より幅の細いパルスが入力されると、容
量(至)は幅の細いパルスの波形を次段に影響しないよ
うになまらせる。つまり、幅の細いパルスをノイズとし
てキャンセルする。
消すノイズキャンセラーの動作について説明する。入力
信号11(9)より幅の細いパルスが入力されると、容
量(至)は幅の細いパルスの波形を次段に影響しないよ
うになまらせる。つまり、幅の細いパルスをノイズとし
てキャンセルする。
従来のノイズキャンセラーは以上のように博成されてい
たので.L8工を構或する際ノイズをキャンセルするた
め十分な容量や抵抗が確保できなかったり,細いHパル
スだけしかキャンセルできないなどの問題点があった。
たので.L8工を構或する際ノイズをキャンセルするた
め十分な容量や抵抗が確保できなかったり,細いHパル
スだけしかキャンセルできないなどの問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので。LEi工構或上実現可能な回路で細いHおよ
びLパルスの双方をノイズとしてキャンセルすることが
できる双方向ノイズキャンセラーを得ることを目的とす
る。
たもので。LEi工構或上実現可能な回路で細いHおよ
びLパルスの双方をノイズとしてキャンセルすることが
できる双方向ノイズキャンセラーを得ることを目的とす
る。
この発明に係る双方向ノイズキャンセラーは、入力信号
のノイズをキャンセルするために入力信号に遅延を持た
せる遅延回路と、細いHj?よびLパルスをノイズとし
て消去するアンドゲート,オアゲートと,正確なデータ
だけを有効にするためのRBフリツプ7ロツプを設けた
ものである。
のノイズをキャンセルするために入力信号に遅延を持た
せる遅延回路と、細いHj?よびLパルスをノイズとし
て消去するアンドゲート,オアゲートと,正確なデータ
だけを有効にするためのRBフリツプ7ロツプを設けた
ものである。
この発明にかける双方向ノイズキャンセラーは,L8工
構或上実現可能な回路で構或され,入力信号の細いH》
よびL双方のパルスをノイズとして消去し有効なデータ
だけを次段に伝える0〔実施例〕 以下,この発明の一実施例を図について説明する。第1
図はこの発明の一実施例である双方向キャンセラーの回
路図である0 図にかいて(4)はインバータで構或された遅延回路で
,この遅延回路(ト)の入力信号線は入力信号線(至)
とクながっている。αカは遅延回路(4)の出力信号M
.(Isはアンドゲートで,このアンドゲート(財)の
2本の入力信号線はそれぞれ入力信号線(ト)と,遅延
回路(4)の出力信号!!@とつながっている。(1)
はアンドゲート(財)の出力信号lIj!,α9はノア
ゲートで、このノアゲート(6)の2本の入力信号線は
それぞれ入力信号M(自)と遅延回路(4)の出力信号
S(ロ)とつながっている。(財)はノアゲート(自)
の出力信号線,@はセット(S)I リセット(8)フ
リツプ7ロツプで,セット側ノ入力信号線はアンドゲー
ト(ト)の出力信号線(1)とつながっている。また,
リセット側の入力信号線はノアゲー} (IIの出力信
号線(財)とつながっている。@はセット,リセットク
リップフロツプ@のqからの出力信!#!である。
構或上実現可能な回路で構或され,入力信号の細いH》
よびL双方のパルスをノイズとして消去し有効なデータ
だけを次段に伝える0〔実施例〕 以下,この発明の一実施例を図について説明する。第1
図はこの発明の一実施例である双方向キャンセラーの回
路図である0 図にかいて(4)はインバータで構或された遅延回路で
,この遅延回路(ト)の入力信号線は入力信号線(至)
とクながっている。αカは遅延回路(4)の出力信号M
.(Isはアンドゲートで,このアンドゲート(財)の
2本の入力信号線はそれぞれ入力信号線(ト)と,遅延
回路(4)の出力信号!!@とつながっている。(1)
はアンドゲート(財)の出力信号lIj!,α9はノア
ゲートで、このノアゲート(6)の2本の入力信号線は
それぞれ入力信号M(自)と遅延回路(4)の出力信号
S(ロ)とつながっている。(財)はノアゲート(自)
の出力信号線,@はセット(S)I リセット(8)フ
リツプ7ロツプで,セット側ノ入力信号線はアンドゲー
ト(ト)の出力信号線(1)とつながっている。また,
リセット側の入力信号線はノアゲー} (IIの出力信
号線(財)とつながっている。@はセット,リセットク
リップフロツプ@のqからの出力信!#!である。
次に動作について説明する。
入力信号線(自)より細いH及びLパルスの入力信号が
入力されると,遅延回路(財)により細いH及びLパル
スに遅延が持たされる。そして、入力信号が細いHパル
スである時は、アンドゲート(ト)に入力信号II(自
)より入力された細いHノくルスと,遅延回路(4)に
よって遅延を持たされた細いHパルスが入力され、出力
信号線(1)からは細いHノくルスが出力されずアンド
ゲート(財)でキャンセルされる。また,入力信号が細
いLパルスである時は、ノアゲートaSに入力信号線(
至)より入力された細いLノくルスと遅延回路(転)に
よって遅延を持たされた細いLパルスが入力され,出力
信号線(財)からは細いLノくルスは出力されずノアゲ
ート(4)でキャンセルされる0 次に,周波数の高い入力信号<mいH及びLパルス)が
入力されても次段の回路に影響しないように,セット,
リセットフリツプフロツブ翰がアンドゲート(財)から
の出力信号とノアゲート四からの出力信号をまとめる。
入力されると,遅延回路(財)により細いH及びLパル
スに遅延が持たされる。そして、入力信号が細いHパル
スである時は、アンドゲート(ト)に入力信号II(自
)より入力された細いHノくルスと,遅延回路(4)に
よって遅延を持たされた細いHパルスが入力され、出力
信号線(1)からは細いHノくルスが出力されずアンド
ゲート(財)でキャンセルされる。また,入力信号が細
いLパルスである時は、ノアゲートaSに入力信号線(
至)より入力された細いLノくルスと遅延回路(転)に
よって遅延を持たされた細いLパルスが入力され,出力
信号線(財)からは細いLノくルスは出力されずノアゲ
ート(4)でキャンセルされる0 次に,周波数の高い入力信号<mいH及びLパルス)が
入力されても次段の回路に影響しないように,セット,
リセットフリツプフロツブ翰がアンドゲート(財)から
の出力信号とノアゲート四からの出力信号をまとめる。
以上のように、この発明によれば,遅延回路を用いて入
力信号にかけるノイズである細いH及びL ハルスに遅
延を与え、アンドゲート,ノアゲートによってそれぞれ
のパルスがノイズとしてキャンセルされ、そしてアンド
ゲート,ノアゲートからの出力を1つにまとめ次段へ有
効な信号を伝えるタメに,セットーJセットフリップフ
ロツ7が用いられている。よって,細いH及びLパルス
双方をノイズとしてキャンセルすることができ、回路も
簡単な論理で構或されるため.LS工構或上実現可能な
双方向ノイズキャンセラーを得ることができる効果があ
る。
力信号にかけるノイズである細いH及びL ハルスに遅
延を与え、アンドゲート,ノアゲートによってそれぞれ
のパルスがノイズとしてキャンセルされ、そしてアンド
ゲート,ノアゲートからの出力を1つにまとめ次段へ有
効な信号を伝えるタメに,セットーJセットフリップフ
ロツ7が用いられている。よって,細いH及びLパルス
双方をノイズとしてキャンセルすることができ、回路も
簡単な論理で構或されるため.LS工構或上実現可能な
双方向ノイズキャンセラーを得ることができる効果があ
る。
第1図は、この発明の一実施例である双方向ノイズキャ
ンセラーの回路図、第2図,第3図は従来のノイズキャ
ンセラーの回路図である。 図にかいて、(至)は入力信号線、(ト)は遅延回路,
αの,翰.eυ,@は出力信号線,Qll9はアンドゲ
ート,(6)はノアゲート、@はセット,リセットフリ
ップフロックを示す。
ンセラーの回路図、第2図,第3図は従来のノイズキャ
ンセラーの回路図である。 図にかいて、(至)は入力信号線、(ト)は遅延回路,
αの,翰.eυ,@は出力信号線,Qll9はアンドゲ
ート,(6)はノアゲート、@はセット,リセットフリ
ップフロックを示す。
Claims (1)
- 1本の入力信号線とこの入力信号線を2本に分け、一
方を入力とするノイズのみをキャンセルするための遅延
を持たせる遅延回路、この遅延回路の出力と前記入力信
号線を2本に分けた他の一方を入力する細いHおよびL
パルスをノイズとしてキャンセルするアンドゲート、オ
アゲートと、このアンドゲート、オアゲートの出力を次
段に有効とするためのセットリセットフリップフロップ
を備えたことを特徴とする双方向ノイズキャンセラー。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002870A JPH03207111A (ja) | 1990-01-10 | 1990-01-10 | 双方向ノイズキヤンセラー |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002870A JPH03207111A (ja) | 1990-01-10 | 1990-01-10 | 双方向ノイズキヤンセラー |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03207111A true JPH03207111A (ja) | 1991-09-10 |
Family
ID=11541391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002870A Pending JPH03207111A (ja) | 1990-01-10 | 1990-01-10 | 双方向ノイズキヤンセラー |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03207111A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006129049A (ja) * | 2004-10-28 | 2006-05-18 | Oki Electric Ind Co Ltd | リセット回路 |
-
1990
- 1990-01-10 JP JP2002870A patent/JPH03207111A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006129049A (ja) * | 2004-10-28 | 2006-05-18 | Oki Electric Ind Co Ltd | リセット回路 |
JP4660160B2 (ja) * | 2004-10-28 | 2011-03-30 | Okiセミコンダクタ株式会社 | リセット回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5896055A (en) | Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines | |
JP3471277B2 (ja) | クロックドライバ回路およびクロック配線方法 | |
GB1245983A (en) | Signal translating stage | |
JPS62202537A (ja) | 半導体集積回路装置 | |
JPH08321183A (ja) | 半導体記憶装置のデータ入力回路 | |
JPH03207111A (ja) | 双方向ノイズキヤンセラー | |
JPS5884455A (ja) | 半導体記憶装置 | |
US5644254A (en) | Rapid switching input-output couplers for high rate data transfer buses | |
US5532500A (en) | Semiconductor integrated circuit device having clock signal wiring construction for suppressing clock skew | |
JPS5915590B2 (ja) | デイジタル信号に対する集積可能の復調器 | |
JP2645183B2 (ja) | 半導体集積回路装置 | |
JP2788783B2 (ja) | 半導体集積回路 | |
JPS58207712A (ja) | 入力回路 | |
JPS5932897B2 (ja) | 集積回路 | |
JPH02284449A (ja) | バスライン方式半導体記憶装置 | |
JPS61173519A (ja) | 出力回路 | |
JPH02125356A (ja) | 双方向性バッファ回路 | |
SU1483631A2 (ru) | Делитель частоты с трехфазным выходом | |
JPS61294934A (ja) | 半導体装置およびデ−タ伝送路 | |
JPS60173921A (ja) | パルスジエネレ−タ | |
JPS6153814A (ja) | ラツチ回路 | |
JPS5915213B2 (ja) | Mosトランジスタを用いた双安定回路 | |
JPH11163718A (ja) | 論理ゲート | |
JPS60204116A (ja) | 論理回路 | |
JPS6391895A (ja) | 半導体記憶装置 |