JPH02284449A - バスライン方式半導体記憶装置 - Google Patents
バスライン方式半導体記憶装置Info
- Publication number
- JPH02284449A JPH02284449A JP1106234A JP10623489A JPH02284449A JP H02284449 A JPH02284449 A JP H02284449A JP 1106234 A JP1106234 A JP 1106234A JP 10623489 A JP10623489 A JP 10623489A JP H02284449 A JPH02284449 A JP H02284449A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal wiring
- signals
- wiring group
- spacing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000000034 method Methods 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 241000917703 Leia Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体記憶装置に関し、特にバスライン方式半
導体記憶装置に関する。
導体記憶装置に関する。
従来、半導体記憶装置に於ては、テークの人出力をコン
トロールする周辺回路をインバータなとの素子部と信号
配線部とに分離して配置するバスライン方式を採用して
きた。この方式には信号配線の負荷の計算か容易である
ことに加えて、ＶＣＣ配線、Ｇ Ｎ Ｄ配線といたった
様な特定の信号配線を除いては、同し線幅、同し間隔て
配置することかでき、レイアラ１〜が容易であるという
利点かあった。
トロールする周辺回路をインバータなとの素子部と信号
配線部とに分離して配置するバスライン方式を採用して
きた。この方式には信号配線の負荷の計算か容易である
ことに加えて、ＶＣＣ配線、Ｇ Ｎ Ｄ配線といたった
様な特定の信号配線を除いては、同し線幅、同し間隔て
配置することかでき、レイアラ１〜が容易であるという
利点かあった。
上述の従来の技術では、微細加工技術の進歩と高集積化
によって信号配線間の間隔か狭くなるにつれて、信号配
線間のカップルノイズの影響を受は易く、特に隣接する
２本の信号配線に逆相の信号が伝達される様な場合には
、波形の純化によるアクセスの遅れや、誤動作の原因と
なるという欠点を有していた。
によって信号配線間の間隔か狭くなるにつれて、信号配
線間のカップルノイズの影響を受は易く、特に隣接する
２本の信号配線に逆相の信号が伝達される様な場合には
、波形の純化によるアクセスの遅れや、誤動作の原因と
なるという欠点を有していた。
また、信号配線の間隔を一様に広けること、チップサイ
ズの拡大を招くという弊害も生していた。
ズの拡大を招くという弊害も生していた。
本願箱１の発明のバスライン方式半導体記憶装置は、互
いに同相の信号を伝達する複数の信号配線を並行配置し
た第１の信号配線群及び前記第１の信号配線群の信号と
は逆相の信号を伝達する複数の信号配線を並行配置した
第２の信号配線群を有し、前記第１の信号配線群と第２
の信号配線群間の距離が同一信号配線群内の信号配線間
距離より大きいというものである。
いに同相の信号を伝達する複数の信号配線を並行配置し
た第１の信号配線群及び前記第１の信号配線群の信号と
は逆相の信号を伝達する複数の信号配線を並行配置した
第２の信号配線群を有し、前記第１の信号配線群と第２
の信号配線群間の距離が同一信号配線群内の信号配線間
距離より大きいというものである。
又、本願箱２の発明のバスライン方式半導体記憶装置は
、互いに同相の信号を伝達する複数の信号配線を並行配
置した第１の信号配線群及び前記第１の信号配線群の信
号とは逆相の信号を伝達する複数の信号配線群を並行配
置した第２の信号配線群を有し、前記第１の信号配線群
と第２の信号配線群との間に直流電位を印加する信号配
線を配置したというものである。
、互いに同相の信号を伝達する複数の信号配線を並行配
置した第１の信号配線群及び前記第１の信号配線群の信
号とは逆相の信号を伝達する複数の信号配線群を並行配
置した第２の信号配線群を有し、前記第１の信号配線群
と第２の信号配線群との間に直流電位を印加する信号配
線を配置したというものである。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示す概念図である。
図中、１−１．１−２、］−３は同相の信号を伝達する
信号配線からなる第１の信号配線群、２１．２−２．２
−３は第１の信号配線群とは逆相の信号を伝達する信号
配線からなる第２の信号配線群である。ａ、ｂはそれぞ
れ信号配線の間隔を示しており、互いに逆相の信号を伝
達する信号配線が隣り合うところく１−３．２−１）で
はその間隔か１〕てあり、１〕〉ａなる関係を満足する
様にレイアウトしである。
信号配線からなる第１の信号配線群、２１．２−２．２
−３は第１の信号配線群とは逆相の信号を伝達する信号
配線からなる第２の信号配線群である。ａ、ｂはそれぞ
れ信号配線の間隔を示しており、互いに逆相の信号を伝
達する信号配線が隣り合うところく１−３．２−１）で
はその間隔か１〕てあり、１〕〉ａなる関係を満足する
様にレイアウトしである。
同し信号配線群内ては全ての信号配線に同相の信号が伝
達されるのでカップルノイズを所定レヘル以下にするに
は間隔ａを小さく設定できるのて、全くランタムに信号
配線を配置する場合に比較してバスラインの所要面積を
小さくできる。
達されるのでカップルノイズを所定レヘル以下にするに
は間隔ａを小さく設定できるのて、全くランタムに信号
配線を配置する場合に比較してバスラインの所要面積を
小さくできる。
第２図は本発明の第２の実施例を示す概念図である。
第１の信号配線群と第２の信号配線群の間に定レベル（
直流電位）を印加する信号配線、たとえは電源配線（Ｖ
ｃｃ配線３）を挿入したものである。この電源配線はも
ともと必要なものてあり特に新たにもうζつる必要はな
い。従って第１の実施例より更に所要面積は小さくてき
る。
直流電位）を印加する信号配線、たとえは電源配線（Ｖ
ｃｃ配線３）を挿入したものである。この電源配線はも
ともと必要なものてあり特に新たにもうζつる必要はな
い。従って第１の実施例より更に所要面積は小さくてき
る。
以上説明した様に、本発明は同相の信号を伝達する信号
配線をまとめて群にし、互いに逆相の信号を伝達する信
号配線群間の間隔を同一群内の信号配線のそれよりも広
くすることで、限られたスペース内て最適のレイアラ１
〜を実現でき、ｒｉｊｌ路の誤動作を防くことかできる
。また定レベルの信号配線を互いに逆相の信号を伝達す
る信号配線群間に挿入する場合も同様の効果をあけるこ
とかてきる。従ってバスライン方式半導体記憶装置の集
積度を改善てきる効果かある。
配線をまとめて群にし、互いに逆相の信号を伝達する信
号配線群間の間隔を同一群内の信号配線のそれよりも広
くすることで、限られたスペース内て最適のレイアラ１
〜を実現でき、ｒｉｊｌ路の誤動作を防くことかできる
。また定レベルの信号配線を互いに逆相の信号を伝達す
る信号配線群間に挿入する場合も同様の効果をあけるこ
とかてきる。従ってバスライン方式半導体記憶装置の集
積度を改善てきる効果かある。
第１図及び第２図はそれぞれ本発明の第１の実施例及び
第２の実施例を示す概念図である。 １− ］、、］、−］］２．］、−３相の信号を伝達す
る信号配線、２−１．２’−２，２−３・・信号配線１
−１ １−２．１−３とは逆相の、互いに同相の信号を
伝達する信号配線、３・ Ｖｃｃ配線。
第２の実施例を示す概念図である。 １− ］、、］、−］］２．］、−３相の信号を伝達す
る信号配線、２−１．２’−２，２−３・・信号配線１
−１ １−２．１−３とは逆相の、互いに同相の信号を
伝達する信号配線、３・ Ｖｃｃ配線。
Claims (2)
- （１）互いに同相の信号を伝達する複数の信号配線を並
行配置した第１の信号配線群及び前記第１の信号配線群
の信号とは逆相の信号を伝達する複数の信号配線を並行
配置した第２の信号配線群を有し、前記第１の信号配線
群と第２の信号配線群間の距離が同一信号配線群内の信
号配線間距離より大きいことを特徴とするバスライン方
式半導体記憶装置。 - （２）互いに同相の信号を伝達する複数の信号配線を並
行配置した第１の信号配線群及び前記第１の信号配線群
の信号とは逆相の信号を伝達する複数の信号配線群を並
行配置した第２の信号配線群を有し、前記第１の信号配
線群と第２の信号配線群との間に直流電位を印加する信
号配線を配置したことを特徴とするバスライン方式半導
体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106234A JP2776551B2 (ja) | 1989-04-25 | 1989-04-25 | バスライン方式半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106234A JP2776551B2 (ja) | 1989-04-25 | 1989-04-25 | バスライン方式半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284449A true JPH02284449A (ja) | 1990-11-21 |
| JP2776551B2 JP2776551B2 (ja) | 1998-07-16 |
Family
ID=14428433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106234A Expired - Lifetime JP2776551B2 (ja) | 1989-04-25 | 1989-04-25 | バスライン方式半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776551B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6166940A (en) * | 1999-03-15 | 2000-12-26 | Nec Corporation | Semiconductor memory device having a plurality of storage regions |
| US8964059B2 (en) | 2012-09-14 | 2015-02-24 | Canon Kabushiki Kaisha | Scanning circuit, solid-state image sensor, and camera |
| US9947615B2 (en) | 2015-02-27 | 2018-04-17 | Canon Kabushiki Kaisha | Electronic circuit and camera |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128152A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 半導体集積回路装置 |
-
1989
- 1989-04-25 JP JP1106234A patent/JP2776551B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128152A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | 半導体集積回路装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6166940A (en) * | 1999-03-15 | 2000-12-26 | Nec Corporation | Semiconductor memory device having a plurality of storage regions |
| US8964059B2 (en) | 2012-09-14 | 2015-02-24 | Canon Kabushiki Kaisha | Scanning circuit, solid-state image sensor, and camera |
| US9947615B2 (en) | 2015-02-27 | 2018-04-17 | Canon Kabushiki Kaisha | Electronic circuit and camera |
| US10504831B2 (en) | 2015-02-27 | 2019-12-10 | Canon Kabushiki Kaisha | Electronic circuit and camera |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2776551B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309015A (en) | Clock wiring and semiconductor integrated circuit device having the same | |
| US6243272B1 (en) | Method and apparatus for interconnecting multiple devices on a circuit board | |
| US6847617B2 (en) | Systems for interchip communication | |
| JPH02284449A (ja) | バスライン方式半導体記憶装置 | |
| JP2531503B2 (ja) | 半導体アセンブリ | |
| US6343030B1 (en) | Semiconductor device and pin arrangement | |
| JP2876963B2 (ja) | 半導体装置 | |
| JPH0287283A (ja) | 半導体集積回路装置 | |
| JP4234243B2 (ja) | 入力バッファを備える半導体装置 | |
| JP2575180B2 (ja) | 半導体集積回路のレイアウト方法及び半導体集積回路 | |
| JP2000182371A (ja) | 半導体メモリ装置 | |
| JPS6197849A (ja) | ゲ−トアレイｌｓｉ装置 | |
| JPH0348449A (ja) | ｉｃパツケージ | |
| JPH01293647A (ja) | 半導体装置 | |
| JPH0749803Y2 (ja) | 集積回路のピン配置構造 | |
| JPH0550143B2 (ja) | ||
| JPH03218062A (ja) | 半導体装置 | |
| JP3540190B2 (ja) | 半導体記憶装置 | |
| JPH06140566A (ja) | 半導体集積回路 | |
| US5763944A (en) | Semiconductor device having a reduced wiring area in and out of data path zone | |
| JPH0473169B2 (ja) | ||
| JPH09148545A (ja) | 半導体装置 | |
| JP3115743B2 (ja) | Ｌｓｉ自動レイアウト方法 | |
| JPH01112808A (ja) | 内部クロック信号線用ドライバ回路を有する集積回路 | |
| JPS62115937A (ja) | 誤り信号除去回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |