JPH0550143B2 - - Google Patents
Info
- Publication number
- JPH0550143B2 JPH0550143B2 JP22940388A JP22940388A JPH0550143B2 JP H0550143 B2 JPH0550143 B2 JP H0550143B2 JP 22940388 A JP22940388 A JP 22940388A JP 22940388 A JP22940388 A JP 22940388A JP H0550143 B2 JPH0550143 B2 JP H0550143B2
- Authority
- JP
- Japan
- Prior art keywords
- main
- clock line
- buffer
- buffers
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 claims description 61
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、LSIチツプ内部の論理回路領域に格
子状に配線されたクロツクラインを駆動するクロ
ツクライン駆動装置に関する。
子状に配線されたクロツクラインを駆動するクロ
ツクライン駆動装置に関する。
（従来の技術）
第４図に従来のクロツクラインの駆動装置を示
す。入力クロツク信号は入出力バツフア領域４７
に設けられる入力バツフア４１を介してチツプ内
部に配置される複数のメインバツフア４２ａ，…
４２ｌに分配される。これらのメインバツフア４
２ａ，…４２ｌの出力信号はメインクロツクライ
ン４５によりそれぞれ分離されている。但しメイ
ンバツフア４２ａ，…４２ｌのそれぞれの負荷容
量は等しくなるように調節されており、またメイ
ンバツフア４２ａ，…４２ｌのそれぞれに接続さ
れる内部論理セルはメインバツフア４２ａ，…４
２ｌの近くに配置される必要がある。
す。入力クロツク信号は入出力バツフア領域４７
に設けられる入力バツフア４１を介してチツプ内
部に配置される複数のメインバツフア４２ａ，…
４２ｌに分配される。これらのメインバツフア４
２ａ，…４２ｌの出力信号はメインクロツクライ
ン４５によりそれぞれ分離されている。但しメイ
ンバツフア４２ａ，…４２ｌのそれぞれの負荷容
量は等しくなるように調節されており、またメイ
ンバツフア４２ａ，…４２ｌのそれぞれに接続さ
れる内部論理セルはメインバツフア４２ａ，…４
２ｌの近くに配置される必要がある。
（発明が解決しようとする課題）
このような従来のクロツクライン駆動装置にお
いては、 １ LSI内部の論理回路領域４６に多数のメイン
バツフア４２ａ，…４２ｌを配置するため、内
部論理回路のために使用できる有効面積が減少
する、すなわちゲートユーテイリテイ
（GATEUTILITY）が低下すること、および ２ 各メインバツフア４２ａ，…４２ｌの負荷を
均一にし、しかもこれらの内部論理セルをメイ
ンバツフアの近傍に配置することは技術的に困
難であること、ならびに ３ 入力バツフア４１から各メインバツフアの入
力端子までの距離を一定に保つことは困難であ
ること 等の問題点がある。
いては、 １ LSI内部の論理回路領域４６に多数のメイン
バツフア４２ａ，…４２ｌを配置するため、内
部論理回路のために使用できる有効面積が減少
する、すなわちゲートユーテイリテイ
（GATEUTILITY）が低下すること、および ２ 各メインバツフア４２ａ，…４２ｌの負荷を
均一にし、しかもこれらの内部論理セルをメイ
ンバツフアの近傍に配置することは技術的に困
難であること、ならびに ３ 入力バツフア４１から各メインバツフアの入
力端子までの距離を一定に保つことは困難であ
ること 等の問題点がある。
本発明は上記問題点を考慮してなされたもので
あつて、チツプ内部の論理回路領域の有効面積の
低下を可及的に防止すること、および各メインバ
ツフアに接続される負荷を均一化させること、な
らびに入力バツフアの出力端子から各メインバツ
フアの入力端子までの距離を等しくすることので
きるクロツクライン駆動装置を提供することを目
的とする。
あつて、チツプ内部の論理回路領域の有効面積の
低下を可及的に防止すること、および各メインバ
ツフアに接続される負荷を均一化させること、な
らびに入力バツフアの出力端子から各メインバツ
フアの入力端子までの距離を等しくすることので
きるクロツクライン駆動装置を提供することを目
的とする。
（課題を解決するための手段）
本発明は、LSIチツプ内部の論理回路領域に格
子状に配線されたクロツクラインを駆動するクロ
ツクライン駆動装置において、１個の入力バツフ
アおよび並列接続された複数のメインバツフアか
らなるクロツクバツフアを設けてなり、複数のメ
インバツフアはLSIチツプの周辺部分に、LSIチ
ツプの中心に対して点対称に配置され、複数のメ
インバツフアの各々の出力端子は格子状に配線さ
れたクロツクラインの、中心に対して点対称な位
置に共通接続され、入力バツフアの出力端子と複
数のメインバツフアのそれぞれの入力端子とを接
続する配線の長さが実質上等しくなるように設け
られていることを特徴とする。
子状に配線されたクロツクラインを駆動するクロ
ツクライン駆動装置において、１個の入力バツフ
アおよび並列接続された複数のメインバツフアか
らなるクロツクバツフアを設けてなり、複数のメ
インバツフアはLSIチツプの周辺部分に、LSIチ
ツプの中心に対して点対称に配置され、複数のメ
インバツフアの各々の出力端子は格子状に配線さ
れたクロツクラインの、中心に対して点対称な位
置に共通接続され、入力バツフアの出力端子と複
数のメインバツフアのそれぞれの入力端子とを接
続する配線の長さが実質上等しくなるように設け
られていることを特徴とする。
（作用）
このように構成された本発明によるクロツクラ
イン駆動装置によれば、複数のメインバツフアは
LSIチツプの周辺部分に、LSIチツプの中心に対
して点対称に配置される。そしてこれらの複数の
メインバツフアの各々の出力端子は、格子状に配
線されたクロツクラインの、中心に対して点対称
な位置に接続される。また、入力バツフアの出力
端子と複数のメインバツフアの入力端子とを接続
する配線の長さが実質上等しくなるように設けら
れている。これにより本発明によればチツプ内部
の論理回路領域の有効面積の低下を可及的に防止
できるばかりでなく、各メインバツフアに接続さ
れる負荷を均一化できるとともに、入力バツフア
の出力端子から各メインバツフアの入力端子まで
の距離を等しくすることができる。
イン駆動装置によれば、複数のメインバツフアは
LSIチツプの周辺部分に、LSIチツプの中心に対
して点対称に配置される。そしてこれらの複数の
メインバツフアの各々の出力端子は、格子状に配
線されたクロツクラインの、中心に対して点対称
な位置に接続される。また、入力バツフアの出力
端子と複数のメインバツフアの入力端子とを接続
する配線の長さが実質上等しくなるように設けら
れている。これにより本発明によればチツプ内部
の論理回路領域の有効面積の低下を可及的に防止
できるばかりでなく、各メインバツフアに接続さ
れる負荷を均一化できるとともに、入力バツフア
の出力端子から各メインバツフアの入力端子まで
の距離を等しくすることができる。
（実施例）
第１図に本発明によるクロツク駆動装置の第１
の実施例を示す。この実施例のクロツクライン駆
動装置は、入力バツフア１と、複数個（第１図に
おいては４個）のメインバツフア２ａ，２ｂ，２
ｃ，２ｄを有している。入力バツフア１にクロツ
ク信号が入力される。チツプの周辺９にはメイン
バツフア２ａ，２ｂ，２ｃ，２ｄがチツプの中心
に対して点対称に配置される。入力バツフア１の
出力端子からメインバツフア２ａ，２ｂ，２ｃ，
２ｄのそれぞれの入力端子へは等しい配線長の配
線６で接続されている。メインバツフア２ａ，２
ｂ，２ｃ，２ｄのそれぞれの出力端子は、チツプ
の内部論理回路８を一様に覆う格子状のクロツク
ライン７のコーナー部P1，P2，P3，P4に共通接
続される。クロツクライン７に接続された負荷が
チツプ上に均一に分布しているとすれば、メイン
バツフア２ａ，２ｂ，２ｃ，２ｄのそれぞれの負
荷も均一になる。クロツクライン７上でクロツク
スキユーが最大となるのは、クロツクライン７の
コーナー部P1，P2，P3，P4と中心P0の間のクロ
ツクスキユーである。
の実施例を示す。この実施例のクロツクライン駆
動装置は、入力バツフア１と、複数個（第１図に
おいては４個）のメインバツフア２ａ，２ｂ，２
ｃ，２ｄを有している。入力バツフア１にクロツ
ク信号が入力される。チツプの周辺９にはメイン
バツフア２ａ，２ｂ，２ｃ，２ｄがチツプの中心
に対して点対称に配置される。入力バツフア１の
出力端子からメインバツフア２ａ，２ｂ，２ｃ，
２ｄのそれぞれの入力端子へは等しい配線長の配
線６で接続されている。メインバツフア２ａ，２
ｂ，２ｃ，２ｄのそれぞれの出力端子は、チツプ
の内部論理回路８を一様に覆う格子状のクロツク
ライン７のコーナー部P1，P2，P3，P4に共通接
続される。クロツクライン７に接続された負荷が
チツプ上に均一に分布しているとすれば、メイン
バツフア２ａ，２ｂ，２ｃ，２ｄのそれぞれの負
荷も均一になる。クロツクライン７上でクロツク
スキユーが最大となるのは、クロツクライン７の
コーナー部P1，P2，P3，P4と中心P0の間のクロ
ツクスキユーである。
以上により第１の実施例によれば、チツプ内部
の論理回路領域の有効面積の低下を可及的に防止
できるばかりでなく、各メインバツフアに接続さ
れる負荷を均一化できるとともに、入力バツフア
の出力端子から各メインバツフアの入力端子まで
の距離を等しくすることができる。
の論理回路領域の有効面積の低下を可及的に防止
できるばかりでなく、各メインバツフアに接続さ
れる負荷を均一化できるとともに、入力バツフア
の出力端子から各メインバツフアの入力端子まで
の距離を等しくすることができる。
第２図に本発明によるクロツクライン駆動装置
の第２の実施例を示す。この第２の実施例と第１
図に示す第１の実施例との違いは、メインバツフ
ア２ａ，２ｂ，２ｃ，２ｄの出力端子を格子状の
クロツクライン７の内部の、中心から点対称な位
置P5，P6，P7，P8に接続したものである。この
場合、クロツクスキユーが最大になるのはメイン
バツフア２ａ，２ｂ，２ｃ，２ｄの出力端子が接
続されている点P5，P6，P7，P8と中心P0の間の
クロツクスキユーである。
の第２の実施例を示す。この第２の実施例と第１
図に示す第１の実施例との違いは、メインバツフ
ア２ａ，２ｂ，２ｃ，２ｄの出力端子を格子状の
クロツクライン７の内部の、中心から点対称な位
置P5，P6，P7，P8に接続したものである。この
場合、クロツクスキユーが最大になるのはメイン
バツフア２ａ，２ｂ，２ｃ，２ｄの出力端子が接
続されている点P5，P6，P7，P8と中心P0の間の
クロツクスキユーである。
以上により第２の実施例のクロツクライン駆動
装置も第１の実施例のそれと同様の効果を得るこ
とができる。
装置も第１の実施例のそれと同様の効果を得るこ
とができる。
第３図に本発明によるクロツクライン駆動装置
の第３の実施例を示す。この第３の実施例ではメ
インバツフア２ａ，２ｂ，２ｃ，２ｄの出力端子
からの引出し線の数を複数化し、格子状のクロツ
クライン７との接続点P9，…P16の数を増加させ
ることにより、チツプ内のクロツクスキユーの最
大値を更に減少させたものである。なお、メイン
バツフアからの引出し線とクロツクライン７との
接続点P9，…P16はチツプの中心P0から同心円上
の点対称な位置とする。
の第３の実施例を示す。この第３の実施例ではメ
インバツフア２ａ，２ｂ，２ｃ，２ｄの出力端子
からの引出し線の数を複数化し、格子状のクロツ
クライン７との接続点P9，…P16の数を増加させ
ることにより、チツプ内のクロツクスキユーの最
大値を更に減少させたものである。なお、メイン
バツフアからの引出し線とクロツクライン７との
接続点P9，…P16はチツプの中心P0から同心円上
の点対称な位置とする。
以上により第３の実施例のクロツクライン駆動
装置も第１の実施例のそれと同様の効果を得るこ
とができる。
装置も第１の実施例のそれと同様の効果を得るこ
とができる。
本発明によればチツプ内部の論理回路領域の有
効面積の低下を可及的に防止でさるばかりでな
く、各メインバツフアに接続される負荷を均一化
できるとともに入力バツフアの出力端子から各メ
インバツフアの入力端子までの距離を等しくする
ことができる。
効面積の低下を可及的に防止でさるばかりでな
く、各メインバツフアに接続される負荷を均一化
できるとともに入力バツフアの出力端子から各メ
インバツフアの入力端子までの距離を等しくする
ことができる。
第１図は本発明によるクロツクライン駆動装置
の第１の実施例を示す回路図、第２図は本発明に
よるクロツクライン駆動装置の第２の実施例を示
す回路図、第３図は本発明によるクロツクライン
駆動装置の第３の実施例を示す回路図、第４図は
従来のクロツクライン駆動装置を示す回路図であ
る。 １……入力バツフア、２ａ，２ｂ，２ｃ，２ｄ
……メインバツフア、６……配線、７……クロツ
クライン、８……内部論理回路領域、９……チツ
プ周辺部の入出力バツフア領域。
の第１の実施例を示す回路図、第２図は本発明に
よるクロツクライン駆動装置の第２の実施例を示
す回路図、第３図は本発明によるクロツクライン
駆動装置の第３の実施例を示す回路図、第４図は
従来のクロツクライン駆動装置を示す回路図であ
る。 １……入力バツフア、２ａ，２ｂ，２ｃ，２ｄ
……メインバツフア、６……配線、７……クロツ
クライン、８……内部論理回路領域、９……チツ
プ周辺部の入出力バツフア領域。
Claims (1)
- 【特許請求の範囲】 １ LSIチツプ内部の論理回路領域に格子状に配
線されたクロツクラインを駆動するクロツクライ
ン駆動装置において、 １個の入力バツフアおよび並列接続された複数
のメインバツフアからなるクロツクバツフアを設
けてなり、前記複数のメインバツフアは前記LSI
チツプの周辺部分に、LSIチツプの中心に対して
点対称に配置され、前記複数のメインバツフアの
各々の出力端子は前記格子状に配線されたクロツ
クラインの、中心に対して点対称な位置に共通接
続され、前記入力バツフアの出力端子と前記複数
のメインバツフアのそれぞれの入力端子とを接続
する配線の長さが実質上等しくなるように設けら
れていることを特徴とするクロツクライン駆動装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22940388A JPH0277150A (ja) | 1988-09-13 | 1988-09-13 | クロックライン駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22940388A JPH0277150A (ja) | 1988-09-13 | 1988-09-13 | クロックライン駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0277150A JPH0277150A (ja) | 1990-03-16 |
| JPH0550143B2 true JPH0550143B2 (ja) | 1993-07-28 |
Family
ID=16891663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22940388A Granted JPH0277150A (ja) | 1988-09-13 | 1988-09-13 | クロックライン駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0277150A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2930174B2 (ja) * | 1993-09-01 | 1999-08-03 | 日本電気株式会社 | 半導体集積回路装置 |
| JP3753355B2 (ja) * | 1998-11-10 | 2006-03-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2003132674A (ja) | 2001-10-26 | 2003-05-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100429891B1 (ko) * | 2002-07-29 | 2004-05-03 | 삼성전자주식회사 | 클럭 스큐를 최소화하기 위한 격자형 클럭 분배망 |
-
1988
- 1988-09-13 JP JP22940388A patent/JPH0277150A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0277150A (ja) | 1990-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63293966A (ja) | 半導体集積回路装置 | |
| JP3831593B2 (ja) | マルチチップモジュール | |
| JPH0519989B2 (ja) | ||
| JPH0550143B2 (ja) | ||
| JPH05243472A (ja) | 半導体集積回路 | |
| JPS60169150A (ja) | 集積回路 | |
| JPH0221145B2 (ja) | ||
| JPH06140566A (ja) | 半導体集積回路 | |
| JPH03195045A (ja) | 半導体集積回路装置 | |
| JPH0348449A (ja) | ｉｃパツケージ | |
| JPH03203363A (ja) | 半導体装置 | |
| JPH0493047A (ja) | 半導体集積回路装置 | |
| JPS60134462A (ja) | 集積化半導体論理回路装置 | |
| JPS63273332A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0536945A (ja) | マスタスライス型半導体集積回路装置 | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JPH0123943B2 (ja) | ||
| JPS63312655A (ja) | 半導体集積回路 | |
| JPH02138758A (ja) | 半導体装置 | |
| JPH04186749A (ja) | 半導体集積回路装置 | |
| JPH0691157B2 (ja) | 半導体集積回路装置 | |
| JPS6226186B2 (ja) | ||
| JPS63124450A (ja) | 半導体集積回路 | |
| JPH0630378B2 (ja) | ゲ−トアレイｌｓｉ | |
| JPS6364054B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |