SU1483631A2 - Делитель частоты с трехфазным выходом - Google Patents
Делитель частоты с трехфазным выходом Download PDFInfo
- Publication number
- SU1483631A2 SU1483631A2 SU874196312A SU4196312A SU1483631A2 SU 1483631 A2 SU1483631 A2 SU 1483631A2 SU 874196312 A SU874196312 A SU 874196312A SU 4196312 A SU4196312 A SU 4196312A SU 1483631 A2 SU1483631 A2 SU 1483631A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- potential
- frequency divider
- elements
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики, вычислительной техники и измерительных системах . Целью изобретени вл етс повышение быстродействи делител частоты. Делитель частоты выполнен на дев ти элементах И-НЕ 1-9. Поставленна цель достигаетс введением дополнительных функциональных св зей между элементом 7 и третьими входами элементов 1 и 3, выходом элемента 8 и третьим входом элемента 6, а также между выходом элемента 9 и четвертым входом элемента 3, по которым осуществл етс параллельна передача информации. Это позволило уменьшить задержку распространени сигнала со входа на выход устройства и соответственно повысить быстродействие устройства. 2 ил.
Description
Изобретение относится к импульс- . ной технике и может быть использовано в устройствах автоматики, вычислительной техники и в измерительных системах.
Целью изобретения является повышение быстродействия делителя частоты с трехфазным выходом за счет введения дополнительных связей, по которым осуществляется параллельная передача информации, т.е. уменьшается задержка распространения сигнала.
На фиг. 1 представлена электрическая схема устройства; на фиг. 2 временные диаграммы, поясняющие работу устройства.
Устройство содержит девять элементов И-НЕ 1-9, причем первый вход первого элемента 1 соединен с выходом второго элемента 2 и первым входом третьего элемента 3, второй вход соединен с выходом четвертого элемента 4, а выход с первым входом четвертого. элемента 4 и вторым входом третьего элемента 3. Первый вход второго элемента 2 соединен с выходом пятогс элемента 5, второй его вход - с выходом третьего элемента 3 и первым входом шестого элемента 6, а выход с первым входом пятого элемента 5. Второй вход четвертого элемента 4 соединен с выходом седьмого элемента 7, вторым входом пятого элемента 5, первым входом восьмого элемента 8 и первым выходом устройства, третий его вход соединен с первым входом седьмого элемента 7, вторым·входом шестого элемента 6 и выходом девятого элемента 9, а выход - с вторым входом седьмого элемента 7. Третий вход второго элемента 2 соединен с .'третьим входом пятого элемента 5, выходом восьмого элемента 8, первым входом девятого элемента 9 и вторым выходом устройства. Выход шестого элемента 6 соединен с вторым входом элемента 9, выход которого соединен с третьим выходом устройства. Третьи входы седьмого элемента 7, восьмого элемента 8 и девятого элемента 9 объединены и соединены с входом устройства. Выход седьмого элемента 7 соединен с третьими входами первого элемента 1 и третьего элемента 3, выход восьмого элемента 8 соединен с третьим входом шестого элемента 6, а выход девятого элемента 9 - с четвертым входом третьего элемента 3.
Устройство работает следующим образом.
При включении источника питания и отсутствии входных импульсов делитель частоты может устанавливаться в одно из трех состояний. Предположим, он оказался в положении Единица”, При этом на выходах первого, четвертого и седьмого элементов И-НЕ оказывается нулевой потенциал, а на выходах остальных - единичный.
Входные импульсы подаются на входы шестого, восьмого и девятого элементов И-НЕ. С приходом первого импульса на шине Вход на всех входах элемента И-НЕ 6 оказывается единичный потенциал, что приводит к формированию на его выходе нулевого потенциала, который формирует на выходах элементов И-НЕ 1 и 4 единичные потенциалы и подтверждает единичный выходной потенциал элементов И-НЕ 3, 5 и 8. Единичный потенциал на выходе элемента И-НЕ 4 подается на вход элемента И-НЕ 2, на всех входах которого оказываются единичные потенциалы. В результате на его выходе формируется нулевой потенциал. С окончанием первого импульса на выходе элемента И-НЕ 6 появляется единичный потенциал, который, в свою очередь, определяет формирование нулевого потенциала на выходе элемента И-НЕ 5.
С приходом второго входного импульса на всех входах элемента И-НЕ оказываются единичные потеницалы, что приводит к формированию на его выходе нулевого потенциала, который, в свою очередь, приводит к формирова.нию единичного потенциала на элементах И-НЕ 2 и 7 и подтверждает единичный потенциал на элементах И-НЕ 4 и 9. Единичный уровень на выходе элемента И-НЕ 2 приводит к формированию нулевого потенциала на выходе элемента И-НЕ 3.
С окончанием второго входного импульса низкий потенциал на входной шине определяет формирование единичного потенциала на выходе элемента И-НЕ 8, который вызывает образование нулевого потенциала на выходе элемента И-НЕ 4.
С приходом третьего входного импульса на всех входах элемента И-НЕ оказываются высокие потенциалы, что приводит к формированию на его вы- ходе нулевого потенциала, который формирует единичный потенциал на выходах элементов И-НЕ 3 и 5 и подтверждает единичный потенциал на выходах элементов И-НЕ 7 и 6. Единичный-потенциал на выходе элемента И-НЕ 5 приводит к появлению нулевого потенциала элемента И-НЕ 1, так как на всех его входах оказывается единичный потенциал.
С окончанием третьего входного импульса на входной шине оказывается нулевой потенциал, который оп- 15 ределяет формирование высокого потенциала на выходе элемента И-НЕ 9, что обеспечивает формирование нулевого потенциала на выходе элемента И-НЕ 7.
С окончанием третьего входного импульса на всех логических элементах делителя частоты оказываются выходные сигналы, совпадающие с сигналами перед приходом первого входного импульса.
Claims (1)
- Формула изобретенияДелитель частоты с трехфазным вы10 ходом по авт. св. № 449450, отличающийся тем, что, с целью повышения быстродействия, выход седьмого элемента И-НЕ соединен с третьими входами первого и третьего элементрв И-НЕ , выход восьмого элемента И-НЕ соединен с третьим входом шестого элемента И-НЕ, а выход девятого элемента И-НЕ соединен с четвертым входом третьего элемента И-НЕ.Вход /7/777774777/7Д77/27/////4'/7ЛΈΖΖΖ&7ZZZ27ZZZZ77//777Л /////ТА у////////7\7777777\77777/7777777777^777777.77777^7///////7//7777^ t7////Ι///Λ /77/Л/ZJ' (77777777,. t ______________- ..t '777777. - *7777/7//7/777^ t '7ZZ\V//W//7//,У7777///7\ T77/t τζαΈΖΖΖΖΖΖΖΖΖΖΖΖΖΖΖΖΖΖΖΖΖΖΖΖФиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874196312A SU1483631A2 (ru) | 1987-02-20 | 1987-02-20 | Делитель частоты с трехфазным выходом |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874196312A SU1483631A2 (ru) | 1987-02-20 | 1987-02-20 | Делитель частоты с трехфазным выходом |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU449450A Addition SU100161A1 (ru) | 1954-03-16 | 1954-03-16 | Устройство дл прерывистого бороздовани |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1483631A2 true SU1483631A2 (ru) | 1989-05-30 |
Family
ID=21286256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874196312A SU1483631A2 (ru) | 1987-02-20 | 1987-02-20 | Делитель частоты с трехфазным выходом |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1483631A2 (ru) |
-
1987
- 1987-02-20 SU SU874196312A patent/SU1483631A2/ru active
Non-Patent Citations (1)
Title |
---|
Синтез схем электронных цифровых машин. М.: Сов. радио, 1963, с. 290-315. Авторское свидетельство СССР № 449450, кл. Н 03 К 23/53, 1972. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5706484A (en) | Method for eliminating transition direction sensitive timing skews in a source synchronous design | |
EP0214787A3 (en) | Bus driver circuit | |
US5767718A (en) | High speed conditional synchronous one shot circuit | |
US4808855A (en) | Distributed precharge wire-or bus | |
SU1483631A2 (ru) | Делитель частоты с трехфазным выходом | |
GB1312401A (en) | Shift register systems | |
US3673326A (en) | Communication system | |
US4056736A (en) | Injection logic arrangements | |
US4565934A (en) | Dynamic clocking system using six clocks to achieve six delays | |
US5303365A (en) | Clock generation in a multi-chip computer system | |
US3590273A (en) | Four phase logic systems | |
KR100249019B1 (ko) | 주파수 분주회로 | |
KR100224687B1 (ko) | 반향 클락 수파기를 구비한 반도체 메모리 장치 | |
SU1119196A1 (ru) | Мажоритарное устройство | |
KR0157880B1 (ko) | 클럭 스큐 제거장치 | |
SU416875A1 (ru) | ||
SU900458A1 (ru) | Регистр | |
SU613493A1 (ru) | Формирователь одиночных импульсов | |
SU599227A1 (ru) | Устройство дл вычитани частот двух независимых сигналов | |
SU624357A1 (ru) | Формирователь синхронизированных импульсов | |
SU1221720A1 (ru) | Формирователь импульсов | |
SU1091162A2 (ru) | Блок приоритета | |
KR920008260B1 (ko) | 3-상태(tri-state) 방지용 논리회로 | |
SU711679A2 (ru) | Устройство дл формировани импульсов разностной частоты | |
SU1238223A1 (ru) | Устройство дл разделени импульсов двух последовательностей |