SU416875A1 - - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может найти широкое применение ири иостроеиии вычислительных устройств на МДП-структурах.

Известно буферное устройство дл  четырехтактных МДП-интегральных микрос.хем, содержащее парафазный оконечный каскад, у которого пр мой и инверсный входы подключены соответственно к истокам выходных транзисторов первого и второго динамических повторителей, причем вход первого динамического повторител  соединен с информационной шиной, котора  через инвертор нодключена ко входу второго динамического повторител .

Целью изобретени   вл етс  расширение функциональных возможностей устройства.

Дл  этого в устройство введен дополнительный динамический повторитель, вход которого соединен с управл ющей входной шиной, а выход - со стоками выходных транзисторов первого и второго динамических повторителей .

На фиг. 1 изображена схема иредлагаемого буферного устройства; на фиг. 2 - диаграмма тактовых импульсов.

Буферное устройство построено на полевых МДП-траизисторах 1-9 и конденсаторах 10- 12 обратной св зи. Транзисторы 1, 2 и конденсатор 10 образуют динамический повторитель 13, транзисторы 3, 4 и конденсатор И - дополнительный динамический повторитель 14, транзисторы 5 и 6 - инвертор 15, траизистор 7 и конденсатор 12 - динамический повторитель 16. Парафазный оконечный каскад 17 построен на транзисторах 8, 9. Вход инвертора 15 и вход динамического повторител  18 соединены с входной шиной 18 устройства (информациоино вход). Выход динамического повторител  13 соединен с пр мым входом оконечного каскада 17. Выход инвертора 15 соединен со входом динамического новторнтел  16, выход которого нодключен к инверсному входу оконечного каскада 17. Вход дополнительного динамического повторител  14 соединен с управл ющей входной шиной 19, а его выход - со стоками выходных транзисторов 2 и 7 динамических повторителей 13 и 16, соответственно.

Устройство работает следуюшим образом. При единичном сигнале на входе 19 устройства на выходе динамического повторител  14 в интервалы времени HI-4-IV формируетс  высокий уровень напр жени , т. е. дииамический повторитель 14 работает как повторитель тактовых импульсов П1-ЫУ. При этом на входах оконечного каскада 17 в такт И1 + 1У устанавливаютс  инверсные значени  сигналов и емкостна  нагрузка 2П на выходе 21

устройства оказываетс  зар женной нлн разр женной в зависимости от значени  входиой информации на входе 18 устройства.

При нулевом сигнале на входе 19 на выходе динамического повторител  14 сохран етс  низкий уровень напр жени . Отключение повторител  14 нулевым сигналом вызывает отключение повторителей 13 и 16, в св зи с чем на входах оконечного каскада 17 все врем-/ поддерживае- с  низкий нотенциал, что обусловливает отключение транзисторов 8 и 9 оконечного каскада 17 независимо от значени  входной информации.

Работа буферного устройства по сн етс  следующей таблицей

где X - информаци  на входе 18; Y - значение управл ющего сигнала; Z - состо ние выхода 21 буферного устройства .

При наличии нескольких буферных устройств в интегральных схемах и разделении во времени управл ющих сигналов выходы подобных устройств можно объедин ть, что нозвол ет без задержки во времени объедин ть дизъюактивные члены на входах микросхем , сокращать число выводов и упрондать монтаж этих микросхем.

Предмет изобретени 

Буферное устройство на МДП-транзистоpax , содержащее парафазный оконечный каскад , у которого пр мой и инверсный входы подключены соответственно к истокам выходных транзисторов первого и второго динамических повторителей, причем вход первого динамического повторител  соединен с информационной шиной, котора  через инвертор подключена ко входу второго динамического повторител , отличающеес  тем, что, с целью расщирени  функциональных возможностей устройства, в него введен дополнительный динамический повторитель, у которого вход соединен с управл юпдей входной шиной , а выход - со стоками выходных Tpaii;iii сторов первого и второго динамических нов

торителей. I

Ш - -у///г-у///л

Фvг.

Фиг 2.