CN107223310B

CN107223310B - 电平转换电路和指纹识别装置

Info

Publication number: CN107223310B
Application number: CN201780000328.5A
Authority: CN
Inventors: 李博
Original assignee: Shenzhen Goodix Technology Co Ltd
Current assignee: Shenzhen Goodix Technology Co Ltd
Priority date: 2017-04-13
Filing date: 2017-04-13
Publication date: 2021-03-02
Anticipated expiration: 2037-04-13
Also published as: US11005476B2; WO2018188017A1; EP3435544A4; US20190068192A1; CN107223310A; EP3435544B1; EP3435544A1

Abstract

本发明部分实施例提供了一种电平转换电路和指纹识别装置。电平转换电路包括：互补信号产生单元、高压脉冲产生单元以及转换及锁存单元；高压脉冲产生单元连接于互补信号产生单元与转换及锁存单元；互补信号产生单元用于接收处于低电压域的目标信号，并输出目标信号的互补信号以及目标信号；高压脉冲产生单元用于根据目标信号与互补信号产生高压脉冲；转换及锁存单元用于在高压脉冲产生时，将目标信号由低电压域转换至高电压域，且用于锁存并输出处于高电压域的目标信号。采用本发明的实施例，电路可以在高速进行目标信号传输的同时，没有静态功耗。

Description

电平转换电路和指纹识别装置

技术领域

本申请涉及电路设计技术领域，特别涉及一种电平转换电路和采用上述电平转换电路的指纹识别装置。

背景技术

在电子电路设计中，系统内部常常会出现输入和输出逻辑电压域不同的问题，增加了系统设计的复杂性。例如：当1.8V的数字电路与工作在3.3V的模拟电路进行通信时，需要解决两种电平的转换问题，此时便需要采用电平转换电路来说实现电平转换，所述电平转换电路又称为电平转换器。

然而，传统的电平转换电路存在静态功耗较高且信号传输速度较低的问题，因此会影响使用所述电平转换电路的电子装置(比如指纹识别装置)的整体性能。

发明内容

本申请部分实施例的目的在于提供一种电平转换电路和指纹识别装置，可以在高速进行目标信号传输的同时有效降低静态功耗。

本申请的一个实施例提供了一种电平转换电路，包括：互补信号产生单元、高压脉冲产生单元以及转换及锁存单元；互补信号产生单元用于接收处于低电压域的目标信号，并输出目标信号的互补信号以及目标信号；高压脉冲产生单元包括第一晶体管、第二晶体管、第一高压晶体管、第二高压晶体管、第一反相器、第一延时器、第二反相器及第二延时器；第一晶体管与第二晶体管的源极接地，栅极分别用于接收互补信号与目标信号；第一延时器与第二延时器分别通过第一反相器与第二反相器接收互补信号与目标信号；第一高压晶体管与第二高压晶体管的源极分别连接于第一晶体管与第二晶体管的漏极，栅极分别连接于第一延时器与第二延时器以接收目标信号与互补信号，漏极分别用于产生高压脉冲；转换及锁存单元用于在高压脉冲产生时，将目标信号由低电压域转换至高电压域，且用于锁存并输出处于高电压域的目标信号。

本申请的一个实施例还提供了一种指纹识别装置，包括：控制电路、指纹传感芯片以及上述的电平转换电路；所述电平转换电路连接于所述控制电路与所述指纹传感芯片之间；所述控制电路用于产生处于低电压域的目标信号；所述电平转换电路用于接收所述处于低电压域的目标信号，并输出处于高电压域的目标信号至所述指纹传感芯片。

本申请相对于现有技术而言，静态时第一晶体管与第一高压晶体管不会同时处于打开状态，因此第一晶体管与第一高压晶体管所在支路中不存在导通电流；对应的，第二晶体管与第二高压晶体管也不会同时处于打开状态，第二晶体管与第二高压晶体管所在支路中也不存在导通电流；因此，电路可以在高速进行目标信号传输的同时，没有静态功耗。

另外，转换及锁存单元包括第三至第六晶体管；第三晶体管与第四晶体管的源极均接地，漏极分别连接于第五晶体管与第六晶体管的漏极，第五晶体管与第六晶体管的源极均连接至电压源；第三晶体管与第五晶体管的栅极均连接至第六晶体管的漏极，第四晶体管与第六晶体管的栅极均连接至第五晶体管的漏极；第五晶体管的漏极与第六晶体管的漏极的至少其中之一形成转换及锁存单元的输出端，以输出处于高电压域的目标信号。本实施例提供了一种转换及锁存单元的具体结构。

另外，转换及锁存单元还包括第七晶体管与第八晶体管，第七晶体管与第八晶体管的源极分别连接至第三晶体管与第四晶体管的漏极，第七晶体管与第八晶体管的漏极、栅极均接地。本实施例中，于转换及锁存单元中涉及第七晶体管与第八晶体管，防止第三晶体管与第四晶体管电压降得过低，对第二晶体管与第三晶体管起到保护作用。

另外，互补信号产生单元包括串联连接的第三反相器与第四反相器；第三反相器的输入端用于接收处于低电压域的目标信号，第三反相器的输出端连接于第一晶体管的栅极与第一反相器，第三反相器的输出端用于输出互补信号；第四反相器的输出端连接于第二晶体管的栅极与第二反相器，第四反相器的输出端用于输出目标信号。本实施例提供了互补信号产生单元的一种具体实现方式。

另外，转换及锁存单元包括第一转换支路、第二转换支路以及锁存子单元；第一转换支路与第二转换支路的输入端分别连接至电压源，转换端分别连接于第一高压晶体管与第二高压晶体管的漏极，以分别在高压脉冲产生时，将目标信号由低电压域转换至高电压域；锁存子单元连接于第一转换支路与第二转换支路的转换端，以锁存并输出处于高电压域的目标信号。本实施例提供了另一种转换及锁存单元的结构。

另外，第一转换支路包括第三高压晶体管，第二转换支路包括第四高压晶体管；第三高压晶体管与第四高压晶体管的源极均连接至电压源，栅极均接地，漏极分别连接至第一高压晶体管与第二高压晶体管的漏极且分别作为第一转换支路与第二转换支路的转换端。本实施例提供了一种转换支路的具体结构。

另外，第一转换支路包括第五高压晶体管与第九晶体管，第二转换支路包括第六高压晶体管与第十晶体管；第五高压晶体管与第六高压晶体管的漏极分别连接于第一高压晶体管与第二高压晶体管的漏极，栅极均接地；第九晶体管与第十晶体管的源极均连接至电压源，栅极均接地，漏极分别连接至第五高压晶体管与第六高压晶体管的源极且分别形成第一转换支路与第二转换支路的转换端。本实施例提供了另一种转换支路的具体结构，其中，第九晶体管以及第十晶体管分别对第五高压晶体管、第六高压晶体管及锁存子单元起到保护作用。

另外，锁存子单元包括第十一至第十四晶体管及第五至第十反相器；第五反相器与第六反相器的输入端分别连接于第一转换支路与第二转换支路的转换端，第七反相器与第八反相器的输入端分别连接于第五反相器与第六反相器的输出端；第十一晶体管与第十二晶体管的漏极相连，栅极分别连接于第七反相器与第六反相器的输出端；第十三晶体管与第十四晶体管的漏极相连，栅极分别连接于第五反相器与第八反相器的输出端；第十一晶体管与第十四晶体管的源极均连接至电压源，第十二晶体管与第十三晶体管的源极均接地；第九反相器与第十反相器首尾依次连接，且两个连接点分别连接于第十一晶体管与第十四晶体管的漏极并作为转换及锁存单元的输出端。本实施例提供了锁存子单元的一种具体实现方式。

另外，电平转换电路还包括负载匹配单元，连接于转换及锁存单元的输出端；其中，转换及锁存单元通过负载匹配单元将处于高电压域的目标信号输出至负载。本实施例于电平转换电路中增加了负载匹配单元，以满足输出较大负载的需要。

另外，负载匹配单元包括至少一反相器。本实施例提供了负载匹配单元的一种具体实现方式。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是典型的高压电平转换电路的电路图；

图2是根据本申请第一实施例的电平转换电路的电路图；

图3是根据本申请第一实施例的目标信号输入到A1点和A点的信号变化示意图；

图4是根据本申请第一实施例的目标信号输入到B1点和B点的信号变化示意图；

图5是根据本申请第二实施例的电平转换电路的电路图；

图6是根据本申请第三实施例的电平转换电路的电路图；

图7是根据本申请第四实施例的指纹识别装置的方框示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明部分实施例进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参阅图1，其为一种典型的高压电平转换电路的电路示意图。如图1所示，其中，所述高压电平转换电路包括作为反相器的MOS(Metal Oxide Semiconductor，金属氧化物半导体)晶体管T1、MOS晶体管T2和MOS晶体管T9，以及高压MOS晶体管T3、高压MOS晶体管T4、高压MOS晶体管T5和高压MOS晶体管T6。

当图1所示的高压电平转换电路处于静态时，由于MOS晶体管T9的栅极无法拉低到地电位(SGND)，所以MOS晶体管T9会存在一定的漏电，所以采用图1所示电路结构的高压电平转换电路必然会存在静态功耗。并且，高压MOS晶体管T5和高压MOS晶体管T6其中一个工作在弱反型区，而另一个处在线性区；其中，上述工作在弱反型区的高压MOS晶体管的源极和漏极之间也会存在微量的漏电流，所述漏电流需要很长时间才能将为零，因此在高速工作状态下会增加所述高压电平转换电路的静态功耗。

另一方面，在所述高压电平转换电路处于工作状态时，目标信号输入到所述高压电平转换电路，当所述高压MOS晶体管T5和所述高压MOS晶体管T6的栅极电压Vgs接近导通电压Vth时，所述高压MOS晶体管T5和所述高压MOS晶体管T6其中一个需要从弱反型区进入线性区，此将减慢所述高压MOS晶体管T5或所述高压MOS晶体管T6进入工作状态的速度，进而影响所述高压电平转换电路的信号传输速度。

为解决上述问题，本申请实施例提供一种电平转换电路，其可以实现在高速进行目标信号传输的同时有效降低电路的静态功耗。

本申请第一实施例涉及一种电平转换电路，其可以应用于低压域和高压域之间实现快速地电平转换。请参考图2，电平转换电路包括互补信号产生单元10、高压脉冲产生单元20以及转换及锁存单元30。

本实施例中，高压脉冲产生单元20连接于互补信号产生单元10与转换及锁存单元30之间；其中，SVDD表示浮动电压源，SGND表示浮动地(floating ground)、AGND表示实地(solid ground)。

高压脉冲产生单元20用于根据互补信号产生单元10提供的目标信号与互补信号产生高压脉冲。

高压脉冲产生单元20包括第一MOS晶体管1、第二MOS晶体管2、第一高压MOS晶体管3、第二高压MOS晶体管4、第一反相器5、第一延时器6、第二反相器7及第二延时器8。

第一MOS晶体管1与第二MOS晶体管2的源极接实地AGND，栅极分别用于接收互补信号与目标信号；第一反相器5与第二反相器7对互补信号和目标信号进行反相处理，从而第一延时器6与第二延时器8通过第一反相器5与第二反相器7接收目标信号和互补信号；第一高压MOS晶体管3与第二高压MOS晶体管4的源极分别连接于第一MOS晶体管1与第二MOS晶体管2的漏极，栅极分别连接于第一延时器6与第二延时器8以接收经过延时处理的目标信号与互补信号，漏极分别用于产生高压脉冲。

转换及锁存单元30用于在高压脉冲产生时，将目标信号由低电压域转换至高电压域，且用于锁存并输出处于高电压域的目标信号。

转换及锁存单元30包括第三MOS晶体管9、第四MOS晶体管10、第五MOS晶体管11以及第六MOS晶体管12；第三MOS晶体管9与第四MOS晶体管10的源极均接实地AGND，漏极分别连接于第五MOS晶体管11与第六MOS晶体管12的漏极。第五MOS晶体管11与第六MOS晶体管12的源极均连接至电压源SVDD；第三MOS晶体管9与第五MOS晶体管11的栅极均连接至第六MOS晶体管12的漏极，第四MOS晶体管10与第六MOS晶体管12的栅极均连接至第五MOS晶体管11的漏极。第五MOS晶体管11的漏极与第六MOS晶体管12的漏极的至少其中之一作为转换及锁存单元30的输出端(图中以第六MOS晶体管12的漏极作为输出端为例)，以输出处于高电压域的目标信号。

作为一种替代的实施例，第五MOS晶体管11的漏极形成转换及锁存单元30的第一输出端；第六MOS晶体管12的漏极形成转换及锁存单元30的第二输出端；即第五MOS晶体管11的漏极与第六MOS晶体管12的漏极分别形成转换及锁存单元30的两个输出端，两个输出端可以分别接入两个负载，或者形成一对差分输出信号，然而本实施例对此不作任何限制。

在上述实施例中，第三MOS晶体管9、第四MOS晶体管10、第五MOS晶体管11以及第六MOS晶体管12可以为深井常压器件，然不限于此。

较佳的，本实施例中的转换及锁存单元30还包括第七MOS晶体管13与第八MOS晶体管14；第七MOS晶体管13与第八MOS晶体管14的源极分别连接至第三MOS晶体管9与第四MOS晶体管10的漏极，第七MOS晶体管13与第八MOS晶体管14的源极分别与其漏极相连接，且并进一步接浮动地SGND。第七MOS晶体管13与第八MOS晶体管14可以限制第三MOS晶体管9与第四MOS晶体管10中的电流幅度，以防止第三MOS晶体管9与第四MOS晶体管10电压降得过低，从而能够对第三MOS晶体管9与第四MOS晶体管10起到保护作用。

互补信号产生单元10用于接收处于低电压域的目标信号，并输出目标信号的互补信号(下面简称为互补信号)以及目标信号。

互补信号产生单元10包括串联连接的第三反相器15与第四反相器16；第三反相器15的输入端用于接收处于低电压域的目标信号，且目标信号经过第三反相器15的反相处理转换为互补信号；第三反相器15的输出端连接于第一MOS晶体管1的栅极与第一反相器5，第三反相器15的输出端用于输出互补信号。第四反相器16的输入端连接到第三反相器15的输出端，用于将第三反相器15输出的互补信号进行反相处理从而将其恢复成目标信号；第四反相器16的输出端连接于第二MOS晶体管2的栅极与第二反相器，第四反相器16的输出端用于输出目标信号。

本实施例中，互补信号产生单元10还可以只包括第三反相器15，以输出目标信号的互补信号到第一MOS晶体管1和第一反相器5；同时，直接将目标信号输入到第四反相器16与第二MOS晶体管2，从而不必设置第四反相器16将互补信号恢复为目标信号，然而本实施例对此不作任何限制。

较佳的，本实施例中的电平转换电路还包括负载匹配单元40，连接于转换及锁存单元30的输出端。负载匹配单元40包括至少一反相器41；转换及锁存单元30通过负载匹配单元40将处于高电压域的目标信号输出至负载，满足了输出较大负载的需要。其中，负载匹配单元40的反相器41可以为深井常压器件组成的反相器，然本实施例对此不作任何限制。

本实施例中的电平转换电路的原理如下：

当电平转换电路处于静态时，没有目标信号VIN输入到电平转换电路的互补信号产生单元10，电路的输入保持为低电平或者高电平不变，即，电路的输入保持为低电平0或者高电平1。下面以电路的输入保持为低电平0为例进行说明，当电路的输入保持为低电平0时，输入信号经过第三反相器15的处理变为高电平1，因此第一MOS晶体管1的栅极接收到高电平1并导通；然而，第一反相器5接收的高电平1在经过第一延时器6输出到第一高压MOS晶体管3之前，由于第一反相器5的存在，第一高压MOS晶体管3的栅极接收到的信号为低电平0；因此，电平转换电路处于关断状态。此时，电平转换电路中不存在电流，从而不存在静态功耗。当电路的输入保持为低电平0时，输入信号经过第三反相器15的处理变为高电平1，再经过第四反相器16的处理变为低电平0，第二反相器7接收到的低电平在经过第二延时器8输出到第二高压MOS晶体管4之前，由于第二反相器7的存在，第二高压MOS晶体管4的栅极接收到的信号为高电平1并导通；然而，第二MOS晶体管2的栅极接收到的信号为低电平0；因此，电平转换电路处于关断状态。此时，电平转换电路中不存在电流，从而不存在静态功耗；综上可知，电平转换电路处于静态时不存在功耗。

当电平转换电路处于工作状态时，目标信号VIN输入到电平转换电路，而目标信号VIN具体可以为周期性变化的方波信号(即由0到1、由1到0)，请参考图3，下面以目标信号从第三反相器15输入到A1点(即第一MOS晶体管的栅极)以及经过第一延时器6输入到A点(即第一高压MOS晶体管3的栅极)的信号变化图(图中以第一延时器6的延时为1/4周期为例)进行说明。

当目标信号VIN由低电平0变为高电平1时，目标信号VIN经过第三反相器15输入到A1点为低电平0(即互补信号)，且第三反相器15输出的低电平0经过第一反相器5之后转换为高电平1；而由于第一延时器6的存在，信号并没有被立即输入到A点，因此经过延时过后输入到A点为高电平1。当目标信号VIN由高电平1变为低电平0时，目标信号VIN经过第三反相器15输入到A1点为高电平1，由于第一延时器6的延时作用，t1到t2时间段输入到A点的信号仍然为高电平1，直至第一延时器6的延时过后(t2以后)输入A点的信号才变为低电平0。因此，在延时期间(即t1到t2)输入到A1点和A的目标信号均为1时，第一高压MOS晶体管3和第一MOS晶体管1均导通从而形成脉冲电流C。由图3可以看出，脉冲电流C只在目标信号VIN的下降沿(即由1到0时)产生，持续时间为一个延时(即t1到t2)；目标信号VIN处于下升沿时，脉冲电流C可以拉低E点(即第五MOS晶体管11的漏极)的电平(E点静态时的电平为电压源SVDD的电平，被拉低后进入目标信号VIN所需的高电压域)，即使得目标信号VIN由低电压域转换到高电压域。转换及锁存单元30则可以锁存住这个高电压域的电平，然后通过F点(即第六MOS晶体管12的漏极)输出处于高电压域的目标信号，或者通过负载匹配单元40输出该处于高电压域的目标信号。

第三反相器15和第四反相器16把目标信号VIN在A1点(即第一MOS晶体管1的栅极)和B1点(即第二MOS晶体管2的栅极)产生两个互补的信号，因此，目标信号VIN经过第三反相器15形成的互补信号进一步从第四反相器16输入到B1点以及经过第二反相器7以及第二延时器8输入B点(即第二高压MOS晶体管4的栅极)的工作过程也大致相同。请参考图4，为B1点和B点随着目标信号VIN的信号变化图(图中以第二延时器8的延时为1/4周期为例)，不同之处在于：脉冲电流D只在目标信号VIN处于上升沿(即由0到1时)的时候产生。目标信号VIN处于上升沿时，脉冲电流D可以拉低F点(即第六MOS晶体管12的漏极)的电平(F点静态时的电平为SVDD，被拉低后进入目标信号所需的高电压域)，即使得目标信号VIN由低电压域转换到高电压域。转换及锁存单元30则可以锁存住这个电平，然后直接输出处于高电压域的目标信号，或者通过负载匹配单元40输出该处于高电压域的目标信号。

本实施例相对于现有技术而言，当电平转换电路处于静态时，第一MOS晶体管与第一高压MOS晶体管不会同时处于打开状态，因此第一MOS晶体管与第一高压MOS晶体管所在支路中不存在导通电流；对应的，第二MOS晶体管与第二高压MOS晶体管也不会同时处于打开状态，第二MOS晶体管与第二高压MOS晶体管所在支路中也不存在导通电流。因此，电平转换电路可以在高速进行目标信号传输的同时，有效降低电路的整体静态功耗。

本申请第二实施例涉及一种电平转换电路，本实施例与第一实施例大致相同，主要不同之处在于：本实施例中，请参考图5，提供了另一种转换及锁存单元30的结构。

本实施例中，转换及锁存单元30包括第一转换支路31、第二转换支路32以及锁存子单元33。

第一转换支路31与第二转换支路32的输入端分别连接至电压源SVDD，第一转换支路31与第二转换支路32转换端分别连接于第一高压MOS晶体管3与第二高压MOS晶体管4的漏极，以分别在高压脉冲产生时，将目标信号由低电压域转换至高电压域。

第一转换支路31包括第三高压MOS晶体管17，第二转换支路32包括第四高压MOS晶体管18；第三高压MOS晶体管17与第四高压MOS晶体管18的源极均连接至电压源，栅极均接浮动地SGND，漏极分别连接至第一高压MOS晶体管3与第二高压MOS晶体管4的漏极且分别作为第一转换支路31与第二转换支路32的转换端。

锁存子单元33连接于第一转换支路31与第二转换支路32的转换端，以锁存并输出处于高电压域的目标信号。

锁存子单元33包括第十一MOS晶体管23、第十二MOS晶体管24、第十三MOS晶体管25、第十四MOS晶体管26、第五反相器19、第六反相器20、第七反相器21、第八反相器22、七反相器27以及第十反相器28；第五反相器19与第六反相器20的输入端分别连接于第一转换支路31与第二转换支路32的转换端(即第一高压MOS晶体管3与第二高压MOS晶体管4的漏极)，接收处于高电压域的目标信号并输出经过反相处理的处于高电压域的目标信号；第七反相器21与第八反相器22的输入端分别连接于第五反相器19与第六反相器20的输出端，接收经过反相处理的处于高电压域的目标信号并输出恢复后的处于高电压域的目标信号；第十一MOS晶体管23与第十二MOS晶体管24的漏极相连，栅极分别连接于第七反相器21与第六反相器20的输出端，接收处于高电压域的目标信号与经过反相处理的处于高电压域的目标信号；第十三MOS晶体管25与第十四MOS晶体管26的漏极相连，栅极分别连接于第五反相器19与第八反相器22的输出端，接收经过反相处理的处于高电压域的目标信号与处于高电压域的目标信号；第十一MOS晶体管23与第十四MOS晶体管26的源极均连接至电压源SVDD，第十二MOS晶体管24与第十三MOS晶体管25的源极均接浮动地SGND；第九反相器27与第十反相器28首尾依次连接，且两个连接点M、N分别连接于第十一MOS晶体管23与第十四MOS晶体管26的漏极并作为转换及锁存单元30的输出端，用于锁存处于高电压域的目标信号。

本实施例中，负载匹配单元40包括两个反相器，连接点M点和N点作为转换及锁存单元30的两个输出端分别连接于反相器42、反相器43(图中以此为例)，然不限于此，负载匹配单元40也可以只包括一个反相器，连接点M点和N点作为转换及锁存单元30的两个输出端的其中之一连接于该反相器。

本实施例中的高压电平转换电路的原理如下：

当电平转换电路处于静态时，没有目标信号VIN输入到电平转换电路的互补信号产生单元10，电路的输入保持为低电平或者高电平不变，即，电路的输入保持为低电平0或者高电平1，下面以电路的输入保持为低电平0为例进行说明，当电路的输入保持为低电平0时，输入信号经过第三反相器15的处理变为高电平1，因此第一MOS晶体管1的栅极接收到高电平1并导通；然而，第一反向器5输出点高电平1在经过第一延时器6输出到第一高压MOS晶体管3之前，由于第一反相器5的存在，第一高压MOS晶体管3的栅极接收到的信号为低电平0，因此，电平转换电路处于关断状态。此时，电平转换电路中不存在电流，从而不存在静态功耗；由于电平转换电路中不存在电流，则第三高压MOS晶体管17不会进入亚阈值区。当电路的输入保持为低电平0时，输入信号经过第三反相器15的处理变为高电平1，再经过第四反相器16的处理变为低电平0，第二反相器7接收到的低电平在经过第二延时器8输出到第二高压MOS晶体管4之前，由于第二反相器7的存在，第二高压MOS晶体管4的栅极接收到的信号为高电平1并导通；然而，第二MOS晶体管2的栅极接收到的信号为低电平0；因此，电平转换电路处于关断状态。此时，电平转换电路中不存在电流，从而不存在静态功耗；由于电平转换电路中不存在电流，则第四高压MOS晶体管18不会进入亚阈值区。综上可知，电平转换电路处于静态时不存在功耗。同时，由于第三高压MOS晶体管17以及第四高压MOS晶体管18不会进入亚阈值区，所以不会影响电平转换电路由静态进入工作状态时进行信号的高速传输。

当目标信号VIN由低电平0变为高电平1时，目标信号VIN经过第三反相器15输入到A1点为低电平0(即互补信号)，且第三反相器15输出的低电平0经过第一反相器5之后转换为高电平1；而由于第一延时器6的存在，目标信号并没有被立即输入到A点，因此经过延时过后输入到A点为高电平1。当目标信号VIN由高电平1变为低电平0时，目标信号VIN经过第三反相器15输入到A1点为高电平1，由于第一延时器6的延时作用，t1到t2时间段输入到A点的目标信号仍然为高电平1，直至第一延时器6的延时过后(t2以后)输入A点的信号才变为低电平0；因此，在延时期间(即t1到t2)输入到A1点和A的目标信号均为1时，A1和A通过第一高压MOS晶体管3和第一MOS晶体管1均导通从而形成脉冲电流C。由图3可以看出，脉冲电流C只在目标信号VIN的下降沿(即由1到0时)产生，持续时间为一个延时(即t1到t2)；目标信号VIN处于下升沿时，脉冲电流C由第一转换支路31的转换端(即第三高压MOS晶体管17的漏极)到第五反相器19的输入端，于第五反相器19的输入端产生一个向下的脉冲电压，E点(即第七反相器21的输入端)产生一个向上的脉冲电压，该脉冲电压同时输入到第十三MOS晶体管25的栅极，G点(即第十一MOS晶体管23的栅极)产生一个向下的脉冲电压，此时，第十一MOS晶体管23和第十三MOS晶体管25导通，J点(即第十一MOS晶体管23的漏极)电平被拉到电压源SVDD，K点(即第十四MOS晶体管26的漏极)电平被拉到浮动地端SGND。第九反相器27与第十反相器28可以锁存住这两个点高电压域的电平，然后再直接输出处于高电压域的目标信号VIN，或者通过负载匹配单元40输出该处于高电压域的目标信号VIN；

第三反相器15和第四反相器16把目标信号VIN在A1点(即第一MOS晶体管1的栅极)和B1点(即第二MOS晶体管2的栅极)产生两个互补的信号，因此，目标信号VIN经过第三反相器15形成的互补信号进一步从第四反相器16输入到B1点以及经过第二反相器7以及第二延时器8输入B点(即第二高压MOS晶体管4的栅极)的工作过程也大致相同。请参考图4，为B1点和B点随着目标信号VIN的信号变化图(图中以第二延时器8的延时为1/4周期为例)，不同之处在于：脉冲电流D只在目标信号VIN处于上升沿(即由0到1时)的时候产生。目标信号VIN处于上升沿时，脉冲电流D由第二转换支路32的转换端(即第四高压MOS晶体管18的漏极)到第六反相器20的输入端，于第六反相器20的输入产生一个向上的脉冲电压，F点(即第八反相器22的输入端)产生一个向下的脉冲电压，该脉冲电压同时输入到第十二MOS晶体管24的栅极，H点(即第十四MOS晶体管26的栅极)产生一个向上的脉冲电压，此时，第十二MOS晶体管24和第十四MOS晶体管26导通，K点(即第十四MOS晶体管26的漏极)电平被拉到电压源SVDD，J点(即第十一MOS晶体管23的漏极)电平被拉到浮动地端SGND。第九反相器27与第十反相器28可以锁存住这两个点高电压域的电平，然后再直接输出处于高电压域的目标信号VIN，或者通过负载匹配单元40输出该处于高电压域的目标信号VIN。

本实施例相对于第一实施例而言，提供了另一种转换及锁存单元的具体结构。

本申请第三实施例涉及一种电平转换电路，本实施例与第二实施例大致相同，主要不同之处在于：本实施例中，请参考图6，提供了另一种转换支路的结构。

本实施例中，第一转换支路31包括第五高压MOS晶体管29与第九MOS晶体管30，第二转换支路32包括第六高压MOS晶体管31与第十MOS晶体管32。

第五高压MOS晶体管29与第六高压MOS晶体管31的漏极分别连接于第一高压MOS晶体管3与第二高压MOS晶体管4的漏极，栅极均接浮动地SGND；第九MOS晶体管30与第十MOS晶体管32的源极均连接至电压源，栅极均接浮动地SGND，第九MOS晶体管30与第十MOS晶体管32的漏极分别连接至第五高压MOS晶体管29与第六高压MOS晶体管31的源极且分别作为第一转换支路31与第二转换支路32的转换端。

本实施例中，高压电平转换电路的原理与第二实施例大致相同，在此不再赘述。

本实施例相对于第二实施例而言，提供了另一种转换支路的结构，第九MOS晶体管以及第十MOS晶体管分别对第五高压MOS晶体管以及第六高压MOS晶体管及锁存子单元起到保护作用。

本申请第四实施例涉及一种指纹识别装置。本实施例中，请参考图7，指纹识别装置包括控制电路1、指纹传感芯片2以及第一实施例至第三实施例任一项所述的电平转换电路3。

电平转换电路3连接于所述控制电路1与所述指纹传感芯片2之间。

控制电路1用于产生处于低电压域(例如为1.8V)的目标信号。

电平转换电路3用于接收所述处于低电压域的目标信号，并输出处于高电压域(例如为3.6-14.4V)的目标信号至所述指纹传感芯片2。

本实施例中，控制电路1产生处于低电压域的目标信号并发送至电平转换电路3，经过电平转换电路3的转换，将处于低电压域的目标信号转换为处于高电压域的目标信号并输出至述指纹传感芯片2。

本实施例相对于现有技术而言，提供了一种可以将目标信号由低电压域转换到高电压域的指纹识别装置。

本领域的普通技术人员可以理解，上述各实施例是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims

1.一种电平转换电路，包括：互补信号产生单元、高压脉冲产生单元以及转换及锁存单元；

所述互补信号产生单元用于接收处于低电压域的第一目标信号，并输出所述第一目标信号的互补信号，或者

所述互补信号产生单元用于接收处于低电压域的所述第一目标信号，并输出所述第一目标信号的互补信号以及根据所述第一目标信号生成的第二目标信号；

所述高压脉冲产生单元包括第一晶体管、第二晶体管、第一高压晶体管、第二高压晶体管、第一反相器、第一延时器、第二反相器及第二延时器；所述第一晶体管与所述第二晶体管的源极接地，栅极分别用于接收所述互补信号与所述第一目标信号或所述第二目标信号；所述第一延时器与所述第二延时器分别通过所述第一反相器与所述第二反相器接收所述互补信号与所述第一目标信号或所述第二目标信号；所述第一高压晶体管与所述第二高压晶体管的源极分别连接于所述第一晶体管与所述第二晶体管的漏极，栅极分别连接于所述第一延时器与所述第二延时器以接收所述互补信号与所述第一目标信号或所述第二目标信号，漏极分别用于产生所述高压脉冲；

所述转换及锁存单元用于在所述高压脉冲产生时，将所述第一目标信号或所述第二目标信号由低电压域转换至高电压域，且用于锁存并输出处于高电压域的目标信号。

2.如权利要求1所述的电平转换电路，其中，所述转换及锁存单元包括第三至第六晶体管；所述第三晶体管与所述第四晶体管的源极均接地，漏极分别连接于所述第五晶体管与所述第六晶体管的漏极，第五晶体管与所述第六晶体管的源极均连接至电压源；所述第三晶体管与所述第五晶体管的栅极均连接至所述第六晶体管的漏极，所述第四晶体管与所述第六晶体管的栅极均连接至所述第五晶体管的漏极；所述第五晶体管的漏极与所述第六晶体管的漏极的至少其中之一作为所述转换及锁存单元的输出端，以输出所述处于高电压域的目标信号。

3.如权利要求2所述的电平转换电路，其中，所述转换及锁存单元还包括第七晶体管与第八晶体管，所述第七晶体管与所述第八晶体管的源极分别连接至所述第三晶体管与所述第四晶体管的漏极，所述第七晶体管与所述第八晶体管的漏极、栅极均接地。

4.如权利要求1至3中任一项所述的电平转换电路，其中，所述互补信号产生单元包括串联连接的第三反相器与第四反相器；

所述第三反相器的输入端用于接收处于低电压域的所述第一目标信号，所述第三反相器的输出端连接于所述第一晶体管的栅极与所述第一反相器，所述第三反相器的输出端用于输出所述互补信号；

所述第四反相器的输出端连接于所述第二晶体管的栅极与所述第二反相器，所述第四反相器的输出端用于输出所述第二目标信号。

5.如权利要求1所述的电平转换电路，其中，所述转换及锁存单元包括第一转换支路、第二转换支路以及锁存子单元；

所述第一转换支路与所述第二转换支路的输入端分别连接至电压源，转换端分别连接于所述第一高压晶体管与所述第二高压晶体管的漏极，以分别在所述高压脉冲产生时，将所述第一目标信号或所述第二目标信号由低电压域转换至高电压域；

所述锁存子单元连接于所述第一转换支路与所述第二转换支路的转换端，以锁存并输出所述处于高电压域的目标信号。

6.如权利要求5所述的电平转换电路，其中，所述第一转换支路包括第三高压晶体管，所述第二转换支路包括第四高压晶体管；

所述第三高压晶体管与所述第四高压晶体管的源极均连接至所述电压源，栅极均接地，漏极分别连接至所述第一高压晶体管与所述第二高压晶体管的漏极且分别作为所述第一转换支路与所述第二转换支路的转换端。

7.如权利要求5所述的电平转换电路，其中，所述第一转换支路包括第五高压晶体管与第九晶体管，所述第二转换支路包括第六高压晶体管与第十晶体管；

所述第五高压晶体管与所述第六高压晶体管的漏极分别连接于所述第一高压晶体管与所述第二高压晶体管的漏极，栅极均接地；所述第九晶体管与所述第十晶体管的源极均连接至所述电压源，栅极均接地，漏极分别连接至所述第五高压晶体管与所述第六高压晶体管的源极且分别形成所述第一转换支路与所述第二转换支路的转换端。

8.如权利要求5至7中任一项所述的电平转换电路，其中，所述锁存子单元包括第十一至第十四晶体管及第五至第十反相器；

所述第五反相器与所述第六反相器的输入端分别连接于所述第一转换支路与所述第二转换支路的转换端，所述第七反相器与所述第八反相器的输入端分别连接于所述第五反相器与所述第六反相器的输出端；所述第十一晶体管与所述第十二晶体管的漏极相连，栅极分别连接于所述第七反相器与所述第六反相器的输出端；所述第十三晶体管与所述第十四晶体管的漏极相连，栅极分别连接于所述第五反相器与所述第八反相器的输出端；所述第十一晶体管与所述第十四晶体管的源极均连接至所述电压源，所述第十二晶体管与所述第十三晶体管的源极均接地；所述第九反相器与所述第十反相器首尾依次连接，且两个连接点分别连接于所述第十一晶体管与所述第十四晶体管的漏极并作为所述转换及锁存单元的输出端。

9.如权利要求1所述的电平转换电路，其中，所述电平转换电路还包括负载匹配单元，连接于所述转换及锁存单元的输出端；

其中，所述转换及锁存单元通过所述负载匹配单元将所述处于高电压域的目标信号输出至负载。

10.如权利要求9所述的电平转换电路，其中，所述负载匹配单元包括至少一反相器。

11.一种指纹识别装置，包括：控制电路、指纹传感芯片以及权利要求1所述的电平转换电路；

所述电平转换电路连接于所述控制电路与所述指纹传感芯片之间；

所述控制电路用于产生处于低电压域的第一目标信号；

所述电平转换电路用于接收所述处于低电压域的第一目标信号，并输出处于高电压域的目标信号至所述指纹传感芯片。