CN1783347A - 半导体存储设备的测试模式进入的电路和方法 - Google Patents
半导体存储设备的测试模式进入的电路和方法 Download PDFInfo
- Publication number
- CN1783347A CN1783347A CNA2005101187355A CN200510118735A CN1783347A CN 1783347 A CN1783347 A CN 1783347A CN A2005101187355 A CNA2005101187355 A CN A2005101187355A CN 200510118735 A CN200510118735 A CN 200510118735A CN 1783347 A CN1783347 A CN 1783347A
- Authority
- CN
- China
- Prior art keywords
- signal
- test pattern
- address
- combination
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000004044 response Effects 0.000 claims abstract description 19
- 238000005070 sampling Methods 0.000 claims description 53
- 239000000872 buffer Substances 0.000 claims description 40
- 230000009466 transformation Effects 0.000 claims description 26
- 230000003139 buffering effect Effects 0.000 claims description 21
- 230000003111 delayed effect Effects 0.000 claims description 18
- 239000002131 composite material Substances 0.000 claims description 11
- 230000000630 rising effect Effects 0.000 description 29
- 101000833167 Homo sapiens Poly(A) RNA polymerase GLD2 Proteins 0.000 description 20
- 101000661615 Homo sapiens Speckle targeted PIP5K1A-regulated poly(A) polymerase Proteins 0.000 description 20
- 102100024380 Poly(A) RNA polymerase GLD2 Human genes 0.000 description 20
- 102100038020 Speckle targeted PIP5K1A-regulated poly(A) polymerase Human genes 0.000 description 20
- 230000008859 change Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 6
- 101100001347 Mus musculus Akt1s1 gene Proteins 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 230000008676 import Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
提供了一种半导体存储设备的测试模式进入(entry)的电路和方法。在使半导体存储设备进入测试模式的方法中，当满足第一条件时，响应外部时钟而产生内部时钟。基于第一地址组合和内部时钟而产生地址组合信号。使用内部时钟和地址组合信号使半导体存储设备进入测试模式。
Description
技术领域
本发明涉及一种半导体存储设备，尤其涉及一种用于控制对半导体存储设备的测试模式的进入的电路和方法。
背景技术
通常，半导体存储设备包括测试模式，从而测试功能可以通过设备制造商来执行。为了执行测试功能，诸如与半导体存储设备的可靠性关联的功能，使所述设备处于测试模式。
所述测试模式是一种专用于测试半导体存储设备的操作模式。除了用于控制设备设置的某些模式寄存器设置(MRS)命令以外，测试模式的功能不由用户控制。例如，诸如列地址选通(CAS)等待时间(latency)或者脉冲时间等的MRS命令可被用户控制。
半导体存储设备通常包括测试模式进入电路，用于根据特定地址和/或命令组合来控制对测试模式的进入。现在将参考图1和2来描述一种传统的测试模式进入电路。
图1是图解说明传统的测试模式进入电路的方框图。
参考图1，测试模式进入电路包括地址缓冲单元110、第一地址取样单元120、第二地址取样单元130、第一触发器140、第二触发器150、时钟缓冲单元160和延迟单元170。
地址缓冲单元110接收并缓冲地址Ai，并且输出所缓冲的地址TAi。
第一地址取样单元120使用缓冲时钟PCLK来取样所缓冲的地址TAi，以便根据预定的地址组合来激活第一地址组合信号PAi1。
第二地址取样单元130使用缓冲时钟PCLK来取样所缓冲的地址TAi，以便根据预定的地址组合来激活第二地址组合信号PAi2。通常期望根据不同的地址组合来产生第一和第二地址组合信号PAi1和PAi2。
第一触发器140基于延迟时钟PCLKP来取样第一地址组合信号PAi1，以便产生第一测试模式进入信号TENT1。
第二触发器150基于延迟时钟PCLKP来取样第二地址组合信号PAi2，以便产生第二测试模式进入信号TENT2。
响应于第一和第二测试模式进入信号TENT1和TENT2而进入测试模式。例如，当第一和第二测试模式进入信号TENT1和TENT2被连续激活时，包括测试模式进入电路的半导体存储设备进入测试模式。
如图1进一步示出的，时钟缓冲单元160缓冲输入时钟CLK，以便产生缓冲时钟PCLK。
延迟单元170接收并延迟缓冲时钟PCLK一预定时间段，以便产生延迟时钟PCLKP。使用延迟时钟PCLKP对第一和第二地址组合信号PAi1和PAi2取样，从而稳定地产生第一和第二测试模式进入信号TENT1和TENT2。
尽管图1中未示出，但是除了两个测试模式进入信号TENT1和TENT2，也可以使用通过对其的命令组合产生的命令组合信号来执行测试模式进入。
图2是图解说明图1中的测试模式进入电路的操作的时序图。
参考图2，第一地址组合Ai_ent1和第二地址组合Ai_ent2从外部输入，每两个时钟周期交替一次。
在外部提供的输入时钟CLK的每个周期内产生缓冲时钟脉冲PCLK。
在第一缓冲时钟PCLK的上升沿处对第一地址组合Ai_ent1取样，以便激活第一地址组合信号PAi1。
在第二缓冲时钟PCLK的下一上升沿处，地址Ai不对应于第一地址组合Ai_ent1或者第二地址组合Ai_ent2，因此第一地址组合信号PAi1和第二地址组合信号PAi2都未被激活。
在第三缓冲时钟PCLK的下一上升沿处，第二地址组合Ai_ent2被取样，以便激活第二地址组合信号PAi2。
在第四缓冲时钟PCLK的下一上升沿处，地址Ai不对应于第一地址组合Ai_ent1或者第二地址组合Ai_ent2，因此第一地址组合信号PAi1和第二地址组合信号PAi2都未被激活。
使用从缓冲时钟PCLK延迟了预定时间段的时钟PCLKP对都具有有效状态的第一和第二地址组合信号PAi1和PAi2取样，以便产生第一和第二测试模式进入信号TENT1和TENT2。
如图2所示，缓冲时钟PCLK在外部时钟CLK的每个周期内具有上升沿，并且使用从缓冲时钟PCLK延迟的延迟时钟PCLKP对第一和第二地址组合信号PAi1和PAi2取样，从而在外部时钟CLK的每个周期内对第一和第二地址组合信号PAi1和PAi2取样。
因此，在缓冲时钟PCLK的下一上升沿处改变地址组合信号PAi1和PAi2改变之前，应当完成地址组合信号PAi1和PAi2的取样。这导致定时容限(timing margin)MG的减少，所述定时容限对应于延迟时钟PCLKP的上升沿与缓冲时钟PCLK的上升沿之间的时间间隔。
当延迟时钟PCLKP的上升沿与缓冲时钟PCLK的上升沿之间的定时容限MG减小时，可能影响测试模式进入电路的某些功能性。另外，当半导体存储设备的操作频率增加时，定时容限MG减小。因此，当设计包括测试模式进入电路的半导体存储设备时，定时容限MG是一个重要的考虑因素。
例如，当定时容限MG减小到零时，将被延迟时钟PCLKP取样的地址组合信号PAi1和PAi2可能转变，因此可能难以确保用于产生测试模式进入信号TENT1和TENT2的保持时间和建立时间。因此，需要一种使具有高操作频率的半导体存储设备安全进入测试模式的电路和方法。
发明内容
在本发明的实施例中，提供了一种使半导体存储设备进入测试模式的方法。当满足第一条件时，响应外部时钟而产生内部时钟。基于预定的地址组合和内部时钟而产生地址组合信号。使用内部时钟和地址组合信号而进入测试模式。
在另一个实施例中，通过根据延迟了预定时间周期的内部时钟对地址组合信号取样而产生测试模式进入信号来进入测试模式。
例如，预定条件可以是产生预定命令组合。命令组合是施加到外部命令管脚的信号的组合，例如，片选信号/CS、行地址选通信号/RAS、列地址选通信号/CAS和写使能信号/WE等。
在另一实施例中，当产生预定命令组合时，内部时钟产生单元响应外部时钟而激活内部时钟；并且当未产生预定命令组合时，内部时钟产生单元去活内部时钟。
在另一实施例中，预定命令组合在用户模式中可能不可用。预定条件可以是到达了预定数量的外部时钟的转变。还在另一实施例中，内部时钟是通过划分外部时钟来产生的。
在本发明的又一个实施例中，提供了一种半导体存储设备的测试模式进入电路，其包括内部时钟产生单元、地址取样单元和进入控制单元。当满足预定条件时，内部时钟产生单元响应外部时钟而产生内部时钟信号。地址取样单元基于预定地址组合和内部时钟信号而产生地址组合信号。进入控制单元根据内部时钟信号和预定地址组合而执行测试模式进入。
例如，预定条件是产生了预定命令组合。
在另一实施例中，内部时钟产生单元响应外部时钟而转变内部时钟信号，并且当未产生预定命令组合时，维持内部时钟信号。
在又一个实施例中，进入控制单元通过根据延迟了预定时间周期的内部时钟信号对地址组合信号取样而产生测试模式进入信号来执行测试模式进入操作。
例如，测试模式进入信号包括至少两个根据至少两个地址组合产生的测试模式进入信号。预定条件可以是到达预定数量的外部时钟的转变。还在另一个实施例中，内部时钟是通过以预定划分比率划分外部时钟而产生的。
在本发明的另一实施例中，提供了一种半导体存储设备的测试模式进入电路。该测试模式进入电路包括：内部时钟发生器，用于响应第一命令组合、根据缓冲时钟的转变而产生内部时钟信号；第一地址取样单元，用于基于内部时钟信号对缓冲地址取样，以便基于第一地址组合而激活第一地址组合信号；第二地址取样单元，用于基于内部时钟信号对缓冲地址取样，以便基于第二地址组合而激活第二地址组合信号；和测试模式进入控制器，用于根据第一地址组合信号和延迟内部时钟信号而产生第一测试模式进入信号，和根据第二地址组合信号和延迟内部时钟信号而产生第二测试模式进入信号。
内部时钟发生器包括：命令缓冲器，用于接收外部命令信号、缓冲外部命令信号、并且输出所缓冲的外部命令信号作为第一命令组合；和时钟发生器，用于响应第一命令组合、根据缓冲时钟的转变而产生内部时钟。内部时钟发生器是时钟划分器。
测试模式进入控制器包括：第一触发器，用于取样第一地址组合信号，以便根据延迟的内部时钟信号而产生第一测试模式进入信号；第二触发器，用于取样第二地址组合信号，以便根据延迟的内部时钟信号而产生第二测试模式进入信号；和延迟单元，用于根据内部时钟信号而产生延迟的内部时钟信号。
附图说明
通过参考附图详细描述示例性实施例，本发明对于本领域的普通技术人员将会变得更加明显，其中相同的元件由相同的附图标记表示，它们只是通过图解形式给出，因此不会限制本发明的示例性实施例。
图1是图解说明传统测试模式进入电路的方框图。
图2是图解说明图1中的测试模式进入电路的操作的时序图。
图3是图解说明根据本发明示例性实施例的、用于进入半导体存储设备的测试模式的方法的流程图。
图4A是图解说明根据本发明示例性实施例的测试模式进入电路的方框图。
图4B是图解说明根据本发明另一示例性实施例的测试模式进入电路的方框图。
图5A是图解说明在图3的步骤S310执行的示例操作的流程图。
图5B是图解说明在图3的步骤S310执行的另一示例操作的流程图。
图6A是图解说明根据本发明示例性实施例的、图4A中的内部时钟产生单元的电路图。
图6B是图解说明根据本发明另一示例性实施例的、图4B中的内部时钟产生单元的电路图。
图7A是图解说明根据本发明示例性实施例的、使用图6A中的内部时钟产生单元的测试模式进入电路的操作的时序图。
图7B是图解说明根据本发明另一示例性实施例的、使用图6B中的内部时钟产生单元的测试模式进入电路的操作的时序图。
具体实施方式
应当理解，尽管此处使用术语“第一”、“第二”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语用于区分一个元件与其他元件。例如，第一元件可被称作第二元件，并且类似地，第二元件可被称作第一元件，而不会背离本发明的范围。如此处所使用的，术语“和/或”包括一个或多个相关列出的项中的任意和所有组合。
应当理解，当一个元件被称作“连接到”或者“耦合到”另一个元件时，它可以直接连接到或者耦合到其他元件或者可以存在介于其间的元件。相反，当一个元件被称作“直接连接到”或者“直接耦合到”另一个元件时，则不存在介于其间的元件。应当以相同的方式来解释用于描述元件间的关系的其他词语(例如，“之间”与“直接之间”相对，“相邻”与“直接相邻”相对等等)。
此处使用的术语用于描述特定实施例，而不旨在限制本发明。如此处所使用的，单数形式“一”、“一个”和“该”旨在也包含复数形式，除非上下文明显地指出与其相反的情况。还应当理解，此处使用的术语“包括”、“包含”和/或“具有”表示存在一定的特征、整数、步骤、操作、元件、和/或组件，但是不排除存在或添加一个或多个其他的特征、整数、步骤、操作、元件、和/或组件。
除非有相反的定义，此处使用的所有术语(包括技术和科学术语)具有与本发明所属的本领域普通技术人员共同理解相同的意义。还应当理解，诸如在公共使用的字典中定义的那些术语应当具有与在相关技术环境中意义一致的意思，而不能按照理想化或者过度形式化意义解释，除非此处如此定义。
图3是图解说明根据本发明示例性实施例的、用于进入半导体存储设备的测试模式的方法的流程图。
参考图3，当满足条件时，响应外部时钟的转变而产生内部时钟信号(步骤S310)。
在一个实施例中，所述条件可以与命令组合的产生相关。所述命令组合可以是被施加到外部命令管脚的信号的组合，例如片选信号/CS、行地址选通信号/RAS、列地址选通信号/CAS和写使能信号/WE等。命令管脚可以例如是根据本发明示例性实施例的半导体存储设备或者测试模式进入电路的管脚。
当产生预定命令组合时，根据外部时钟可以产生内部时钟信号。当未产生预定命令组合时，不管外部时钟的转变，不能改变内部时钟信号。
在另一示例性实施例中，预定命令组合在用户模式中可能不可用。另外，可以缓冲外部时钟，并且可以使用缓冲的外部时钟来产生内部时钟信号。而且，用于产生内部时钟信号的条件可以涉及大量外部时钟的转变。例如，内部时钟可以通过划分外部时钟来产生。
接着，使用内部时钟信号、通过预定地址组合来产生地址组合信号(步骤S320)。
预定地址组合可以是由所述方法使用的电路预先定义的地址信号的组合。
例如，可以使用内部时钟信号对第一输入的地址取样，并且然后可以确定取样的地址是否对应于预定地址组合，以便产生地址组合信号。当取样的地址对应于预定组合时，激活地址组合信号。
接着，使用内部时钟信号和地址组合信号来执行测试模式进入(步骤S330)。
测试模式进入可以根据被延迟了预定时间周期的内部时钟信号、通过使用取样的地址组合信号来执行。
例如，当根据被延迟了预定时间周期的内部时钟信号激活取样的地址组合信号时，半导体存储设备可以进入测试模式。
另外，当产生至少两个地址组合信号时，在通过被延迟了预定时间周期的内部时钟信号依次激活取样的地址组合信号时，半导体存储设备可以进入测试模式。
当与激活取样的地址组合信号同时产生预定命令组合时，半导体存储设备也可以进入测试模式。
因此，仅当满足一定条件时，使用响应外部时钟的转变产生的内部时钟信号来产生地址组合信号，从而减小地址组合信号的频率，以确保根据本发明示例性实施例的测试模式进入电路的定时容限。
图4A是图解说明根据本发明示例性实施例的测试模式进入电路的方框图。
参考图4A，测试模式进入电路包括地址缓冲单元110、第一地址取样单元120、第二地址取样单元130、时钟缓冲单元160、内部时钟产生单元410和进入控制单元420。
内部时钟产生单元410可以包括时钟产生单元411和命令缓冲单元412。进入控制单元420可以包括第一触发器140、第二触发器150和延迟单元170。图4A中的地址缓冲单元110、第一和第二地址取样单元120和130、第一和第二触发器140和150、时钟缓冲单元160和延迟单元170在形式和功能上类似于图1中的类似的元件。
如图4A所示，地址缓冲单元110缓冲输入地址Ai，以便输出缓冲的地址TAi。
第一地址取样单元120根据内部时钟信号PCLK_TEST来取样缓冲的地址TAi，以便根据预定的地址组合来激活第一地址组合信号PAi1。预定的地址组合可以是由耦合到测试模式进入电路的电路预先定义的地址信号的组合。
第二地址取样单元130根据内部时钟信号PCLK_TEST来取样缓冲的地址TAi，以便根据预定的地址组合来激活第二地址组合信号PAi2。期望根据不同于产生第一地址组合信号PAi1的地址组合的地址组合来产生第二地址组合信号PAi2。
时钟缓冲单元160缓冲外部施加的输入时钟CLK，以便产生缓冲时钟PCLK。
在一个实施例中，地址缓冲单元110和时钟缓冲单元160可以不包含在测试模式进入电路中。当地址缓冲单元110和时钟缓冲单元160不包含在测试模式进入电路中时，地址取样单元120、130和内部时钟产生单元140被用来执行缓冲操作。
再次参考图4A，内部时钟产生单元410接收缓冲的时钟PCLK，并且在一定条件下、根据缓冲时钟PCLK的转变来产生内部时钟信号PCLK_TEST。具体地，当产生预定命令组合时，内部时钟产生单元410根据缓冲时钟PCLK的转变来产生内部时钟信号PCLK_TEST。
所述命令组合可以是被施加到外部命令管脚的信号的组合，例如，片选信号/CS、行地址选通信号/RAS、列地址选通信号/CAS和写使能信号/WE等。命令管脚可以例如是半导体存储设备或者测试模式进入电路的管脚。
因此，当产生预定命令组合时，根据外部时钟CLK可以产生内部时钟信号PCLK_TEST，并且当未产生预定命令组合时，不管外部时钟CLK的转变，不能改变内部时钟信号PCLK_TEST。因此，可以避免不必要的地址组合信号的取样。在一个实施例中，预定命令组合在用户模式中可能不可用。
如图4A所示，命令缓冲单元412接收片选信号/CS、行地址选通信号/RAS、列地址选通信号/CAS和写使能信号/WE，并且缓冲所述信号，以便变成输出缓冲的命令信号PCS、PRAS、PCAS和PWE。在缓冲期间，输入信号的逻辑电平可被反转(invert)，从而缓冲的输出信号具有反转的逻辑电平。
在一个实施例中，命令缓冲器412可以不包含在测试模式进入电路中。例如，命令缓冲器412可以改为包含在时钟产生单元411中。或者，命令缓冲器412可以由地址缓冲单元110和时钟缓冲单元160来实现。
如图4A进一步示出的，时钟产生单元411接收缓冲的时钟PCLK和从命令缓冲单元412输出的缓冲信号PCS、PRAS、PCAS和PWE，以便响应预定的命令组合、根据外部信号CLK的转变而产生内部时钟信号PCLK TEST。时钟产生单元411可以直接接收来自外部命令管脚的命令信号PCS、PRAS、PCAS和PWE，而不是接收来自命令缓冲单元412的缓冲命令信号PCS、PRAS、PCAS和PWE。
进入控制单元420使用内部时钟信号PCLK_TEST以及地址组合信号PAi1和PAi2来执行测试模式进入。现在将描述进入控制单元420的元件的操作。
进入控制单元420的第一触发器140对第一地址组合信号PAi1取样，以便根据延迟的内部时钟信号PCLK_TESTP而产生第一测试模式进入信号TENT1。
进入控制单元420的第二触发器540对第二地址组合信号PAi2取样，以便根据延迟的内部时钟信号PCLK_TEST而产生第二测试模式进入信号TENT2。
使用第一和第二测试模式进入信号TENT1和TENT2，执行测试模式进入。例如，当第一和第二测试模式进入信号TENT1和TENT2被依次激活时，控制包括图4A的测试模式进入电路的半导体存储设备，以便进入测试模式。除了第一和第二测试模式进入信号TENT1和TENT2外，还可以使用由预定命令组合产生的命令组合信号来控制半导体存储设备进入测试模式。
延迟单元170接收内部时钟信号PCLK_TEST，并且将该内部时钟信号PCLK_TEST延迟预定时间周期，以便产生延迟的内部时钟信号PCLK_TESTP。根据延迟的内部时钟信号PCLK_TESTP，对第一和第二地址组合信号PAi1和PAi2进行取样，以便稳定地产生第一和第二测试模式进入信号TENT1和TENT2。
在图4A中的测试模式进入电路中，根据两个输入的地址组合、通过两个地址取样单元120和130来产生两个地址组合信号PAi1和PAi2。通过延迟的内部时钟信号PCLK_TESTP对延迟的地址组合信号取样，以便产生两个测试模式进入信号TENT1和TENT2。使用该两个测试模式进入信号TENT1和TENT2，从而不会由于用户无输入的地址组合而进入测试模式。因此，根据本发明的示例性实施例，当半导体存储设备被设计为仅响应两个测试模式进入信号TENT1和TENT2的连续生成而进入测试模式时，可以防止不注意的测试模式进入。
进入控制单元420可以以各种替换实施例来实现。例如，进入控制单元420可以仅产生一个测试模式进入信号或者多于三个测试模式进入信号。另外，包括图4A的测试模式进入电路的半导体存储设备可被设计为当激活由命令组合产生的命令组合信号并且依次产生两个测试模式进入信号TENT1和TENT2时进入测试模式。
图4B是图解说明根据本发明另一示例性实施例的测试模式进入电路的方框图。
参考图4B，测试模式进入电路包括地址缓冲单元110、第一地址取样单元120、第二地址取样单元130、时钟缓冲单元160、内部时钟产生单元430和进入控制单元420。
进入控制单元420可以包括第一触发器140、第二触发器150和延迟单元170。地址缓冲单元110、第一和第二地址取样单元120和130、时钟缓冲单元160和进入控制单元420类似于图4A中所述的那些。另外，图4B中的地址缓冲单元110、第一和第二地址取样单元120和130、第一和第二触发器140和150、时钟缓冲单元160和延迟单元170在形式和功能上类似于图1中的相似的元件。
如图4B所示，内部时钟产生单元430接收缓冲的时钟PCLK，并且在一定条件下、根据缓冲时钟PCLK的转变来产生内部时钟信号PCLK_TEST。具体地，当外部时钟CLK的转变(例如状态改变)产生预定次数时，内部时钟产生单元430响应缓冲时钟PCLK的有效状态来产生内部时钟信号PCLK_TEST。
内部时钟信号PCLK_TEST然后可以通过划分外部时钟CLK来产生。因此，根据外部时钟CLK的划分比率可以避免不必要的地址组合信号的取样。在这种情况下，测试模式进入命令应当具有低于内部时钟信号PCLK_TEST频率的频率。
图5A是图解说明在图3的步骤S310执行的示例操作的流程图。
参考图5A，确定是否产生了预定命令组合(步骤S511)。
所述命令组合可以是被施加到外部命令管脚的信号的组合，例如片选信号/CS、行地址选通信号/RAS、列地址选通信号/CAS和写使能信号/WE等。命令管脚可以例如是根据本发明示例性实施例的半导体存储设备或者测试模式进入电路的管脚。
预定命令组合在用户模式中可能不可用。
如果在步骤S511确定未产生预定命令组合，则不能改变内部时钟信号PCLK_TEST(步骤S512)。
如果在步骤S511确定产生了预定命令组合，则根据外部时钟CLK的转变可以改变内部时钟信号PCLK_TEST(步骤S513)。
因此，可以避免不必要的地址组合信号的取样，从而确保定时容限。
图5B是图解说明在图3的步骤S310执行的另一示例操作的流程图。
参考图5B，确定外部时钟CLK是否转变预定次数(步骤S521)。
例如，可以确定外部时钟CLK的上升沿转变的数量是否达到预定数量。所述预定数量可以是自然数或者2的幂。或者，可以确定外部时钟CLK的上升沿转变和下降沿转变的数量是否达到预定数量。
如果在步骤S521确定外部时钟CLK的转变(例如，状态改变)未产生预定次数，则不能改变内部时钟信号PCLK_TEST(步骤S522)。
如果在步骤S521确定外部时钟CLK的转变产生预定次数，则可以根据外部时钟CLK的转变来改变内部时钟信号PCLK_TEST(步骤S523)。
因此，可以避免不必要的地址组合信号的取样，从而确保定时容限。
图6A是图解说明根据本发明示例性实施例的、图4A中的内部时钟产生单元411的电路图。
参考图6A，内部时钟产生单元411包括第一反转器611、四个CMOS晶体管612、613、614和615以及第二反转器616。
第一反转器611接收并反转缓冲时钟PCLK。尽管缓冲时钟PCLK被施加到内部时钟产生单元411，如图6A所示，但是外部时钟CLK可以代替地被施加到内部时钟产生单元411。
四个CMOS晶体管612、613、614和615串联耦合在第一反转器611和电源电压VSS之间。缓冲的命令信号PCS、PRAS、PCAS和PWE被分别施加到CMOS晶体管612、613、614和615的栅极。缓冲的片选信号/CS、缓冲的行地址选通信号/RAS、缓冲的列地址选通信号/CAS和缓冲的写使能信号/WE可以是被施加到根据本发明示例性实施例的测试模式进入电路的各个命令管脚的那些的反转的信号。
仅当施加到CMOS晶体管612、613、614和615的各个栅极的所有信号是逻辑“1”时，第一反转器611才工作。
通过第二反转器616再次反转第一反转器611的输出。因此，当施加到CMOS晶体管612、613、614和615的各个栅极的所有信号是逻辑“1”时，缓冲时钟PCLK被产生为内部时钟信号PCLK_TEST。
当施加到CMOS晶体管612、613、614和615的各个栅极的任意一个信号是逻辑“0”时，第一反转器611浮动(float)，从而不能执行反转。因此，当施加到CMOS晶体管612、613、614和615的各个栅极的任意一个信号是逻辑“0”时，缓冲时钟PCLK的变化不被传送至内部时钟信号PCLK_TEST，从而内部时钟信号PCLK_TEST不变化。
结果，仅当命令组合是施加到CMOS晶体管612、613、614和615的各个栅极的所有信号是逻辑“1”时，才响应外部时钟CLK来产生内部时钟信号PCLK_TEST。否则，内部时钟信号PCLK_TEST保持不变，而与外部时钟CLK的转变无关。
图6B是图解说明根据本发明示例性实施例的、图4B中的内部时钟产生单元430的电路图。
参考图6B，内部时钟产生单元430被实现在使用D触发器的时钟划分器中。图6B中的时钟划分器为本领域的普通技术人员众所周知。
图6B中的时钟划分器可以将缓冲时钟PCLK划分为具有两倍缓冲时钟PCLK的时钟周期的时钟PCLK2、具有四倍缓冲时钟PCLK的时钟周期的时钟PCLK4、和具有八倍缓冲时钟PCLK的时钟周期的时钟PCLK8。
在缓冲时钟PCLK的上升沿处触发第一触发器621的输出，以便输出时钟PCLK2。在缓冲时钟PCLK2的上升沿处触发第二触发器622的输出，以便输出时钟PCLK4。在缓冲时钟PCLK4的上升沿处触发第三触发器623的输出，以便输出时钟PCLK8。因此，划分的时钟PCLK2、划分的时钟PCLK4和划分的时钟PCLK8可被输出为内部时钟信号PCLK_TEST。
图7A是图解说明根据本发明示例性实施例的、使用图6A中的内部时钟产生单元411的测试模式进入电路的操作的时序图。
参考图7A，每三个外部时钟CLK的时钟周期，输入第一地址组合Ai_ent1和第二地址组合Ai_ent2。
如可从图7A看出，在具有预定命令组合的条件下，响应外部时钟CLK的上升转变而改变内部时钟信号PCLK_TEST，并且使用从内部时钟信号PCLK_TEST延迟的延迟内部时钟信号PCLK_TESTP，对地址组合信号PAi1和PAi2取样。
在一个实施例中，预定命令组合是片选信号/CS、行地址选通信号/RAS、列地址选通信号/CAS和写使能信号/WE都是逻辑“0”。换句话说，图6A中的四个CMOS晶体管612、613、614和615导通。
再次参考图7A，内部时钟信号PCLK_TEST的上升沿不存在于外部时钟CLK的每个时钟周期，而是响应外部时钟CLK的转变用预定命令组合来代替产生的。
当命令组合是片选信号/CS、行地址选通信号/RAS、列地址选通信号/CAS和写使能信号/WE都是逻辑“0”，在内部时钟信号PCLK_TEST的上升沿处取样第一地址组合Ai_ent1，以便激活第一地址组合信号PAi1。
仍旧参考图7A，在外部时钟CLK的后两个时钟周期期间，命令组合是片选信号/CS、行地址选通信号/RAS、列地址选通信号/CAS和写使能信号/WE不是逻辑“0”，因此响应外部时钟CLK，内部时钟信号PCLK_TEST不上升。因此，不取样地址组合Ai。
当外部时钟CLK随着片选信号/CS上升并且行地址选通信号/RAS、列地址选通信号/CAS和写使能信号/WE是逻辑“0”时，产生内部时钟信号PCLK_TEST的上升沿。然后去活第一地址组合信号PAi1，并且对第二地址组合取样，以便激活第二地址组合信号PAi2。
根据从内部时钟信号PCLK_TEST延迟的延迟内部时钟信号PCLK_TESTP，对激活的第一地址组合信号PAi1和第二地址组合信号PAi2分别取样，以便产生第一和第二测试模式进入信号TENT1和TENT2。
如在图7A中进一步所示，不是在外部时钟CLK的每个时钟周期都产生内部时钟信号PCLK_TEST的上升沿，而是通过预定命令组合来产生上升沿。因此，使用从内部时钟信号PCLK_TEST延迟的内部时钟信号PCLK_TESTP对地址组合信号PAi1和PAi2取样，从而与外部时钟CLK的每时钟周期都取样地址组合信号相比，根据本发明示例性实施例的测试模式进入电路的定时容限MG增加。
因此，足以保证用于产生测试模式进入信号TENT1和TENT2的保持时间和建立时间。
图7B是图解说明根据本发明另一示例性实施例的、使用图6B中的内部时钟产生单元430的测试模式进入电路的操作的时序图。
在图7B中，外部时钟CLK的每两个时钟周期，输入第一地址组合Ai_ent1和第二地址组合Ai_ent2。在图7B中，具有两倍缓冲时钟PCLK的时钟周期的图6B中的时钟PCLK2被输出为内部时钟信号PCLK_TEST。换句话说，图6B中的时钟PCLK2被缓冲和输出为内部时钟信号PCLK_TEST。
参考图7B，在预定数量的外部时钟CLK的转变之后，使用从内部时钟信号PCLK_TEST延迟的延迟内部时钟信号PCLK_TESTP取样地址组合信号PAi1和PAi2。
再次参考图7B，内部时钟信号PCLK_TEST不是在外部时钟CLK的每个周期内都具有上升转变，而是在外部时钟CLK的每第两个上升沿内具有上升转变。
因此，在内部时钟信号PCLK_TEST的上升沿处取样第一地址组合，以便激活第一地址组合信号PAi1。
在外部时钟CLK的下一上升沿处不取样第一地址组合Ai_ent1。在外部时钟CLK的第二上升沿处产生内部时钟信号PCLK_TEST的上升沿。第一地址组合信号PAi1被去活，并且对第二地址组合Ai_ent1取样，以便激活第二地址组合信号PAi2。
使用从内部时钟信号PCLK_TEST延迟预定时间周期的内部时钟信号PCLK_TESTP，对激活的第一和第二地址组合信号PAi1和PAi2取样，以便分别产生第一和第二测试模式进入信号TENT1和TENT2。
仍旧参考图7B，不是在外部时钟CLK的每个时钟周期内都发生内部时钟信号PCLK_TEST的上升沿，而是外部时钟CLK的每第二个上升沿发生内部时钟信号PCLK_TEST的上升沿。使用从内部时钟信号PCLK_TEST延迟的内部时钟信号PCLK_TESTP对地址组合信号PAi1和PAi2取样，从而与每个外部时钟CLK的时钟周期都取样地址组合信号相比，根据本发明示例性实施例的测试模式进入电路的定时容限MG增加。
因此，保证用于产生测试模式进入信号TENT1和TENT2的足够的保持时间和建立时间。
本发明的上述示例性实施例主要讨论了关于根据预定命令组合或者通过划分外部时钟而产生内部时钟信号。然而，本发明的示例性实施例也可以应用于响应外部时钟而产生内部时钟信号的方法，只要在产生内部时钟信号之前满足条件即可。
在根据本发明示例性实施例的测试模式进入电路和测试模式进入方法中，可以减少不必要的地址组合信号的取样，因此可以增加安全进入测试模式所需的定时容限。因此，以高频操作的半导体存储设备可以安全地进入测试模式。
尽管描述了本发明的示例性实施例，但是应当理解，由所附权利要求定义的本发明不限于上面描述中阐述的特定细节，并且在不背离请求保护的本发明的精神或范围的情况下，其许多明显的变化是可能的。
Claims (22)
1.一种使半导体存储设备进入测试模式的方法，包括：当满足第一条件时，响应外部时钟而产生内部时钟；
基于第一地址组合和内部时钟而产生地址组合信号；和使用内部时钟和地址组合信号而进入测试模式。
2.如权利要求1所述的方法，其中当产生第一命令组合时满足第一条件。
3.如权利要求2所述的方法，其中产生内部时钟包括：
当产生第一命令组合时，响应外部时钟而激活内部时钟；或者当未产生第一命令组合时，去活内部时钟。
4.如权利要求3所述的方法，其中第一命令组合在用户模式中不可用。
5.如权利要求3所述的方法，其中通过根据延迟了第一时间周期的内部时钟对第一地址组合信号取样而产生测试模式进入信号来执行进入测试模式。
6.如权利要求1所述的方法，其中第一条件是到达了第一数量的外部时钟的转变。
7.如权利要求6所述的方法，其中内部时钟是通过划分外部时钟而产生的。
8.如权利要求7所述的方法，其中通过使用根据延迟了第一时间周期的内部时钟对第一地址组合信号取样而产生的信号来执行进入测试模式。
9.一种半导体存储设备的测试模式进入电路，包括：
内部时钟产生单元，其被配置来当满足第一条件时响应外部时钟而产生内部时钟；
地址取样单元，其被配置来基于第一地址组合和内部时钟信号而产生地址组合信号；和
进入控制单元，其被配置来根据内部时钟信号和地址组合信号而执行测试模式进入。
10.如权利要求9所述的测试模式进入电路，其中第一条件是产生第一命令组合。
11.如权利要求10所述的测试模式进入电路，其中当产生第一命令组合时，内部时钟产生单元响应外部时钟而激活内部时钟信号；或者当未产生第一命令组合时，内部时钟产生单元去活内部时钟。
12.如权利要求11所述的测试模式进入电路，其中第一命令组合在用户模式中不可用。
13.如权利要求11所述的测试模式进入电路，其中内部时钟产生单元包括：
被配置来接收外部时钟的第一反转器；
至少一个串联耦合在第一反转器和电源电压之间的晶体管，其中所述至少一个晶体管的栅极接收缓冲命令信号；和
被配置来反转第一反转器的输出的第二反转器。
14.如权利要求11所述的测试模式进入电路，其中进入控制单元通过根据延迟了第一时间周期的内部时钟信号对地址组合信号取样而产生测试模式进入信号来执行测试模式进入。
15.如权利要求14所述的测试模式进入电路，其中测试模式进入信号包括至少两个基于至少两个地址组合产生的测试模式进入信号。
16.如权利要求9所述的测试模式进入电路，其中第一条件是到达了第一数量的外部时钟的转变。
17.如权利要求16所述的测试模式进入电路，其中内部时钟是通过以第一划分比率划分外部时钟而产生的。
18.如权利要求17所述的测试模式进入电路，其中进入控制单元通过根据延迟了第一时间周期的内部时钟信号对地址组合信号取样而产生测试模式进入信号来执行测试模式进入。
19.一种半导体存储设备的测试模式进入电路，包括：
内部时钟发生器，用于响应第一命令组合、根据缓冲时钟的转变而产生内部时钟信号；
第一地址取样单元，用于基于内部时钟信号对缓冲地址取样，以便基于第一地址组合而激活第一地址组合信号；
第二地址取样单元，用于基于内部时钟信号对缓冲地址取样，以便基于第二地址组合而激活第二地址组合信号；和
测试模式进入控制器，用于根据第一地址组合信号和延迟内部时钟信号而产生第一测试模式进入信号，和根据第二地址组合信号和延迟内部时钟信号而产生第二测试模式进入信号。
20.如权利要求19所述的测试模式进入电路，其中内部时钟发生器包括：
命令缓冲器，用于接收外部命令信号，缓冲外部命令信号，并且输出所缓冲的外部命令信号作为第一命令组合；和
时钟发生器，用于响应第一命令组合根据缓冲时钟的转变而产生内部时钟信号。
21.如权利要求19所述的测试模式进入电路，其中内部时钟发生器是时钟划分器。
22.如权利要求19所述的测试模式进入电路，其中测试模式进入控制器包括：
第一触发器，用于取样第一地址组合信号，以便根据延迟的内部时钟信号而产生第一测试模式进入信号；
第二触发器，用于取样第二地址组合信号，以便根据延迟的内部时钟信号而产生第二测试模式进入信号；和
延迟单元，用于根据内部时钟信号而产生延迟的内部时钟信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR87768/04 | 2004-11-01 | ||
| KR1020040087768A KR100612034B1 (ko) | 2004-11-01 | 2004-11-01 | 내부 테스트 모드 진입방법 및 이를 위한 내부 테스트모드 진입회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1783347A true CN1783347A (zh) | 2006-06-07 |
| CN100573725C CN100573725C (zh) | 2009-12-23 |
Family
ID=36261640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101187355A Expired - Fee Related CN100573725C (zh) | 2004-11-01 | 2005-10-31 | 半导体存储设备的测试模式进入的电路和方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7184340B2 (zh) |
| JP (1) | JP2006134562A (zh) |
| KR (1) | KR100612034B1 (zh) |
| CN (1) | CN100573725C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102540057A (zh) * | 2010-11-17 | 2012-07-04 | 海力士半导体有限公司 | 半导体装置的测试模式控制电路及其控制方法 |
| CN102592683A (zh) * | 2012-02-23 | 2012-07-18 | 苏州华芯微电子股份有限公司 | 一种芯片测试模式的进入方法及相关装置 |
| CN109949855A (zh) * | 2017-12-21 | 2019-06-28 | 爱思开海力士有限公司 | 测试控制电路、使用其的半导体存储装置和半导体系统 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100697270B1 (ko) * | 2004-12-10 | 2007-03-21 | 삼성전자주식회사 | 저전력 멀티칩 반도체 메모리 장치 및 그것의 칩 인에이블방법 |
| KR100800483B1 (ko) * | 2006-09-06 | 2008-02-04 | 삼성전자주식회사 | 고주파수 동작을 위한 동기식 반도체 메모리 장치 |
| KR100903364B1 (ko) * | 2007-05-14 | 2009-06-23 | 주식회사 하이닉스반도체 | 반도체 메모리장치 |
| KR20080113969A (ko) * | 2007-06-26 | 2008-12-31 | 주식회사 하이닉스반도체 | 동시 테스트 모드를 지원하는 테스트 회로 |
| KR100931024B1 (ko) * | 2008-09-19 | 2009-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 테스트 모드 신호 생성 장치 및 그의생성 방법 |
| KR100962025B1 (ko) * | 2008-10-21 | 2010-06-08 | 주식회사 하이닉스반도체 | 반도체 장치의 웨이퍼 테스트 트리거 신호 생성 회로 및 이를 이용한 웨이퍼 테스트 회로 |
| KR20140026046A (ko) * | 2012-08-24 | 2014-03-05 | 에스케이하이닉스 주식회사 | 데이터입력회로 |
| US9437670B2 (en) | 2012-11-29 | 2016-09-06 | Globalfoundries Inc. | Light activated test connections |
| US9506979B2 (en) | 2014-04-02 | 2016-11-29 | Freescale Semiconductor, Inc. | Test mode entry interlock |
| KR102291505B1 (ko) * | 2014-11-24 | 2021-08-23 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
| KR20170018120A (ko) * | 2015-08-05 | 2017-02-16 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
| KR20190068094A (ko) * | 2017-12-08 | 2019-06-18 | 삼성전자주식회사 | 반도체 메모리 장치 및 메모리 시스템 |
| KR102109676B1 (ko) | 2018-12-07 | 2020-05-12 | 현대오트론 주식회사 | 자동차 엔진제어기의 기능검사모드 진입방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3404488B2 (ja) | 1998-03-30 | 2003-05-06 | 日本電気株式会社 | 半導体記憶装置とその試験方法 |
| JP2000215695A (ja) | 1999-01-21 | 2000-08-04 | Hitachi Ltd | 半導体集積回路装置 |
| JP2001195899A (ja) * | 2000-01-06 | 2001-07-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP3484388B2 (ja) * | 2000-02-08 | 2004-01-06 | 日本電気株式会社 | 半導体記憶装置 |
| JP3971078B2 (ja) * | 2000-02-25 | 2007-09-05 | 富士通株式会社 | 半導体装置、半導体記憶装置及び半導体記憶装置の制御方法 |
| EP1331642A4 (en) * | 2000-08-31 | 2008-03-19 | Nec Electronics Corp | SEMICONDUCTOR MEMORY COMPONENT, TEST METHOD AND TESTING |
| JP2002230996A (ja) * | 2001-01-29 | 2002-08-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP4115676B2 (ja) * | 2001-03-16 | 2008-07-09 | 株式会社東芝 | 半導体記憶装置 |
| KR100728943B1 (ko) * | 2001-06-20 | 2007-06-15 | 주식회사 하이닉스반도체 | 셀프 테스트 모드를 갖는 반도체 메모리 장치 |
| JP2003203980A (ja) * | 2002-01-07 | 2003-07-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP2004022014A (ja) * | 2002-06-13 | 2004-01-22 | Nec Micro Systems Ltd | 半導体装置およびそのテスト方法 |
| KR20040003562A (ko) | 2002-07-03 | 2004-01-13 | 삼성전자주식회사 | 동기식 반도체 기억장치의 테스트 모드 진입회로 |
-
2004
- 2004-11-01 KR KR1020040087768A patent/KR100612034B1/ko not_active IP Right Cessation
-
2005
- 2005-10-21 US US11/256,357 patent/US7184340B2/en not_active Expired - Fee Related
- 2005-10-27 JP JP2005313323A patent/JP2006134562A/ja active Pending
- 2005-10-31 CN CNB2005101187355A patent/CN100573725C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102540057A (zh) * | 2010-11-17 | 2012-07-04 | 海力士半导体有限公司 | 半导体装置的测试模式控制电路及其控制方法 |
| CN102540057B (zh) * | 2010-11-17 | 2016-01-20 | 海力士半导体有限公司 | 半导体装置的测试模式控制电路及其控制方法 |
| US9360520B2 (en) | 2010-11-17 | 2016-06-07 | SK Hynix Inc. | Test mode control circuit of semiconductor apparatus and control method thereof |
| CN102592683A (zh) * | 2012-02-23 | 2012-07-18 | 苏州华芯微电子股份有限公司 | 一种芯片测试模式的进入方法及相关装置 |
| CN102592683B (zh) * | 2012-02-23 | 2014-12-10 | 苏州华芯微电子股份有限公司 | 一种芯片测试模式的进入方法及相关装置 |
| CN109949855A (zh) * | 2017-12-21 | 2019-06-28 | 爱思开海力士有限公司 | 测试控制电路、使用其的半导体存储装置和半导体系统 |
| CN109949855B (zh) * | 2017-12-21 | 2023-07-11 | 爱思开海力士有限公司 | 测试控制电路、使用其的半导体存储装置和半导体系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100612034B1 (ko) | 2006-08-11 |
| KR20060038654A (ko) | 2006-05-04 |
| JP2006134562A (ja) | 2006-05-25 |
| US7184340B2 (en) | 2007-02-27 |
| US20060092728A1 (en) | 2006-05-04 |
| CN100573725C (zh) | 2009-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1783347A (zh) | 半导体存储设备的测试模式进入的电路和方法 | |
| CN1204626C (zh) | 用于与时钟信号的边缘同步地工作的半导体存储器件 | |
| CN1153221C (zh) | 可以减少备用时耗电的同步式半导体存储器 | |
| CN1300801C (zh) | 半导体存储装置中执行部分阵列自更新操作的系统和方法 | |
| CN1110856C (zh) | 半导体集成电路和同步动态随机存储器核心的测试方法 | |
| CN1113362C (zh) | 减少其输入缓冲电路所消耗的电流的同步型半导体存储器 | |
| CN1135566C (zh) | 同步型半导体存储装置 | |
| CN1941185A (zh) | 半导体存储装置 | |
| CN1862701A (zh) | 用于使信号与时钟信号同步的集成半导体存储设备 | |
| CN1551235A (zh) | 用于域交连的半导体装置 | |
| CN1114267C (zh) | 由时钟信号控制的电平转换电路 | |
| CN1941170A (zh) | 延迟锁定环路电路 | |
| CN1629980A (zh) | 用于降低地址存取时间的半导体存储设备 | |
| CN1684198A (zh) | 特殊状态平滑转移到正常有效状态的存储器件及驱动方法 | |
| CN1941196A (zh) | 半导体存储装置 | |
| CN1992073A (zh) | 地址译码器、存储装置、处理器装置、以及地址译码方法 | |
| CN1459796A (zh) | 可在电源电压相异的两个系统中使用的半导体装置 | |
| CN101034587A (zh) | 半导体存储装置中的地址缓冲器及缓冲地址的方法 | |
| CN1224054C (zh) | 半导体存储装置 | |
| CN1771722A (zh) | 固态摄像装置和摄像方法 | |
| CN1346131A (zh) | 时钟同步电路 | |
| CN1224053C (zh) | 用于减少输入测试模式的输入周期数的半导体存储器 | |
| CN1278646A (zh) | 同步型半导体存储器 | |
| CN1956097A (zh) | 用以加载输出先进先出缓存器的宽时间窗口频率方法、电路及内存 | |
| CN1702771A (zh) | 半导体存储器件及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091223 Termination date: 20141031 |
|
| EXPY | Termination of patent right or utility model |