CN1767179A - 无线芯片及其制造方法 - Google Patents

无线芯片及其制造方法 Download PDF

Info

Publication number
CN1767179A
CN1767179A CNA2005101099091A CN200510109909A CN1767179A CN 1767179 A CN1767179 A CN 1767179A CN A2005101099091 A CNA2005101099091 A CN A2005101099091A CN 200510109909 A CN200510109909 A CN 200510109909A CN 1767179 A CN1767179 A CN 1767179A
Authority
CN
China
Prior art keywords
film
integrated circuit
thin
thin film
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101099091A
Other languages
English (en)
Other versions
CN100530611C (zh
Inventor
鹤目卓也
大力浩二
楠本直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1767179A publication Critical patent/CN1767179A/zh
Application granted granted Critical
Publication of CN100530611C publication Critical patent/CN100530611C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/22—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device liquid at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Transceivers (AREA)

Abstract

本发明提供一种无需固定到产品上便可使用的新型无线芯片。明确地说，无线芯片可通过密封步骤而具有新功能。根据本发明的无线芯片的一个特征是具有一种结构，在这种结构中，薄膜集成电路通过薄膜来密封。具体来说，密封集成电路的薄膜具有空心结构；因此无线芯片可具有新功能。

Description

无线芯片及其制造方法
技术领域
[0001]本发明涉及无线芯片以及无线芯片的制造方法。
背景技术
[0002]近年来，用于发送和接收数据的无线芯片已被积极地开发，以及这种无线芯片例如被称作IC标志、ID标志、RF(射频)标志、无线标志、电子标志、无线处理器、无线存储器。对于无线芯片的传输系统，存在电磁耦合系统、电磁感应系统和无线电波系统等三种系统。电磁耦合系统通过改变磁场来采用电气线圈的互感应，以及采用13.56MHz的频率。电磁感应系统采用大致分类的两种频率。一种是135kHz或以下，另一种是13.56MHz。根据读取器/写入器的形状和大小，采用无线芯片、具有最大1m的范围的通信可由电磁感应系统来进行。无线电波方法采用UHF和2.45GHz的频带。无线电波系统具有通信范围长的最大特征。这种无线芯片以固定到某个产品、例如附加到产品表面或者嵌入产品中的芯片的方式使用。例如，芯片被嵌入构成包装的有机树脂中或者附加于包装的表面。
发明内容
[0003]但是，复杂的是将最近已经使用的无线芯片固定到某个产品，例如将它嵌入产品中或者将它附加于产品上。本发明的一个目的是提供一种无需附加到产品上便可使用的新型无线芯片。明确地说，另一个目的是通过密封将新功能添加到无线芯片。此外，本发明的另一个目的是通过简易方法来制造无线芯片。
[0004]根据本发明的无线芯片的一个特征是具有一种结构，在这种结构中，薄膜集成电路采用薄膜来密封。本发明的无线芯片可通过将薄膜集成电路插入两片薄膜并将薄膜集成电路周围的薄膜的部分加热至熔化、从而密封薄膜集成电路来实现。如果多个薄膜集成电路被插入两片薄膜之间，则根据本发明的无线芯片可通过加热并熔化相邻薄膜集成电路之间的薄膜的部分、从而密封多个薄膜集成电路来实现。
[0005]根据本发明的无线芯片的一个特征在于，密封薄膜集成电路的薄膜形成空心结构。换言之，在密封薄膜集成电路时，在薄膜与薄膜集成电路之间提供了空间。
[0006]通过采用空心结构，可增加一个在未使用空心结构的情况下没有实现的附加功能。
[0007]根据本发明、具有空心结构的无线芯片的特征在于，惰性气体、惰性液体或惰性凝胶被封装在空心部分。“将惰性气体、惰性液体或惰性凝胶封装在空心部分”包括采用惰性气体、惰性液体、惰性凝胶等填充空心部分的情况。
[0008]根据本发明的无线芯片的一个特征在于，促进薄膜集成电路的降级的气体(例如包含水的气体)被封装在具有空心结构的无线芯片的空心部分。
[0009]另外，在本发明的无线芯片中，当密封薄膜集成电路的薄膜破裂时，薄膜外部的空气或液体进入密封薄膜集成电路的薄膜内部，并与薄膜集成电路接触。在这种情况下，薄膜集成电路的降级速度增加(使降级速度在薄膜集成电路没有暴露于密封薄膜集成电路的薄膜外部的空气的情况下与在薄膜集成电路暴露于密封薄膜集成电路的薄膜外部的空气的情况下极为不同)，它是根据本发明的无线芯片的一个特征。例如，本发明的一个特征在于，薄膜集成电路在暴露于空气时易于退化。
[0010]例如，为了使薄膜集成电路在暴露于空气时易于退化，提供一种将薄膜集成电路中包含的薄膜晶体管的电特征位移到接近工作极限的方法。这样，薄膜晶体管因外部因素而停止工作。在这里，外部因素表示使密封薄膜集成电路的薄膜破裂。为了使电特性位移，一种采用诸如硼或磷等的杂质元素来掺杂形成薄膜晶体管的区域的沟道的方法可用来获得预期电特性。
[0011]将薄膜集成电路中包含的薄膜晶体管的电特性位移到接近工作极限的方法在下面参照图31来描述。在图31中，水平轴表示栅电压(Vg)，以及垂直轴表示漏电流(Id)。薄膜晶体管的操作所需的漏电流为Ion，以及要施加用于驱动薄膜晶体管的栅电压为Von。在Vg＝Von时，电特性3101表示Id＞Ion，薄膜晶体管工作。但是，当它位移到电特性3102时，Id等于Ion(Id＝Ion)。虽然薄膜晶体管在这时工作，但薄膜晶体管在电特性更多地位移时不工作。通过采用诸如电特性3102之类的电特性，空气通过使密封薄膜集成电路的薄膜破裂而进入密封薄膜集成电路的薄膜的内部，以及薄膜晶体管能够制作成不工作，因为薄膜晶体管的电特性受到空气中包含的水分等的影响而位移。
[0012]另外，与薄膜集成电路采用薄膜密封的情况相比，通过将薄膜密封的薄膜集成电路暴露于薄膜的外部大气，能够使薄膜集成电路的降级速度变得更快。例如，促进薄膜集成电路中包含的薄膜晶体管的降级的物质可包含在密封薄膜集成电路的薄膜之外的外部大气中。作为促进薄膜晶体管的降级的物质，例如Na、K、氨、单乙醇胺、H2O、SOx、NOx等是已知的。
[0013]当薄膜晶体管暴露于包含以某种浓度促进降级的物质的大气时，薄膜晶体管的电特性按照图28所示进行位移。在图28中，水平轴表示栅电压(Vg)，以及垂直轴表示漏电流(Id)。此外，参考标号2800表示薄膜晶体管暴露于包含促进降级的物质的大气之前的薄膜晶体管的电特性，以及2801表示薄膜晶体管暴露于包含促进降级的物质的大气之后的电特性。暴露于包含促进降级的物质的大气之前和之后的位移量对应于图28中的A。电特性的位移量根据促进降级的物质的浓度而改变。
[0014]一般来说，如果薄膜晶体管制作成具有相同的电特性，则相应的薄膜晶体管的电特性存在细微变化，如图29的2900、2901和2902所示。在这里，相应薄膜晶体管的电特性的变化范围由±x表示，其中以电特性2901作为参考。在图29中，水平轴表示栅电压(Vg)，以及垂直轴表示漏电流(Id)。操作薄膜晶体管所需的漏电流为Ion，以及施加用于驱动薄膜晶体管的栅电压为Von。一般来说，漏电流经过设置，使得通过在假定为比相应薄膜晶体管的电特性的变化朝更高电压方向更多位移的电特性2903中也施加Von，可得到比Ion更高的电流值。另外，漏电流经过设置，使得通过在假定为比相应薄膜晶体管的电特性的变化朝更低电压方向更多位移的电特性2904中也施加Vg＝0，可得到比Ion更低的电流值。换言之，电特性2903和2904是工作极限电特性。电特性2903和2904相对电特性2901的位移量分别由Y和Z表示。在图29中，在Vg＝0的情况下，在电特性2900、2901、2902和2903中得到Id＜Ion，并且薄膜晶体管不工作，而在Vg＝Von的情况下，在电特性2900、2901、2902和2904中得到Id＞Ion。因此，当电特性的变化处于范围-Z或以上以及+Y或以下时，薄膜晶体管可正常工作。
[0015]当薄膜晶体管具有电特性2900时，电特性2900可位移到电特性2903之外作为工作极限电特性，使得薄膜晶体管在Vg＝Von时也不能工作。在这里，从电特性2900到作为工作极限电特性的电特性2903的位移量为X+Y。因此，电特性可经过位移，使其位移量可大于X+Y，以便实现在其中具有电特性2900的薄膜晶体管不工作的状态。
[0016]然后，包含在密封薄膜集成电路的薄膜外部的大气中促进降级的物质的浓度经过设置，使得其中的薄膜晶体管的电特性通过暴露于包含促进薄膜晶体管的降级的物质的大气而位移的位移量A大于X+Y，其中，X为薄膜晶体管之间的电特性的变化范围，以及Y为工作极限电特性的位移量。然后，密封薄膜集成电路的薄膜外部的大气通过使密封薄膜集成电路的薄膜破裂而进入密封薄膜集成电路的薄膜内部。这样，薄膜集成电路暴露于包含促进薄膜晶体管的降级的物质的大气，因此，薄膜集成电路中包含的薄膜晶体管的电特性从图29所示的状态位移到图30所示的状态。在图30中，水平轴表示栅电压(Vg)，以及垂直轴表示漏电流(Id)。如图30所示，在Vg＝0和Vg＝Von的任一种情况下得到Id＜Ion，以及薄膜集成电路中包含的薄膜晶体管不会不断地工作，它导致不良操作。
[0017]根据本发明的无线芯片的制造方法的一个特征在于，规则地安排的多个薄膜集成电路插入到第一和第二薄膜之间，以及多个薄膜集成电路的每个周围的第一和第二薄膜的部分通过加热手段进行熔化，从而密封多个薄膜集成电路的每个。
[0018]根据本发明的无线芯片的制造方法的一个特征在于，规则地安排的多个薄膜集成电路插入到第一和第二薄膜之间，以及薄膜集成电路的每个周围的第一和第二薄膜的部分通过加热手段进行熔化，从而同时密封及分割多个薄膜集成电路。
[0019]根据本发明的无线芯片的制造方法的一个特征在于，规则地安排的多个薄膜集成电路插入到第一和第二薄膜之间，以及多个薄膜集成电路的每个周围的第一薄膜的部分采用激光自第一薄膜上方进行照射。薄膜集成电路的每个周围的第一和第二薄膜的部分被激光照射熔化，从而同时密封及分割多个薄膜集成电路。
[0020]此外，根据本发明的无线芯片的制造方法的一个特征在于，规则地安排的多个薄膜集成电路插入到第一和第二薄膜之间，多个薄膜集成电路的每个周围的第一薄膜的部分通过加热丝自第一薄膜上方受压。薄膜集成电路的每个周围的第一和第二薄膜的部分通过采用加热丝的受压而熔化，从而同时密封及分割多个薄膜集成电路。
[0021]以上描述了具有其中薄膜集成电路被薄膜密封的结构的无线芯片及其制造方法。但是，采用薄膜密封的电路不限于薄膜集成电路，只要它是集成电路。例如，可采用在半导体衬底上形成的集成电路或者厚膜集成电路。还可采用其中混合了半导体衬底上形成的集成电路、厚膜集成电路和薄膜集成电路的集成电路。
[0022]根据本发明的无线芯片具有一种结构，在这种结构中，薄膜集成电路由薄膜密封，因此无线芯片可通过直接放入包装袋的方式使用，就象与食品一起放入食品包装袋的干燥剂那样。因此，不存在无线芯片脱落的风险，因为它不需要通过附加到产品上进行固定。因此，将无线芯片固定到产品上的步骤可省略。
[0023]薄膜集成电路的降级可通过在密封薄膜集成电路时将干燥剂与薄膜集成电路一起密封来防止。
[0024]除了上述有利效果之外，通过采用这种空心结构可实现其它有利效果1至5。
[0025]1.对薄膜集成电路的外部影响可降低，因为用于密封薄膜集成电路的薄膜(密封薄膜)具有空心结构。
[0026]2.薄膜集成电路的降级可通过将诸如氮气之类的惰性气体封装到空心部分来防止。
[0027]3.通过将促进薄膜集成电路的降级的气体(例如包含水分的气体)封装到空心部分，可使用无线芯片的周期可限制到仅为短周期。通过将可使用无线芯片的周期限制到仅为短周期，无线芯片可适合用于安全、保密等是重要的领域。要密封的气体的浓度(要封装的气体的成分)与薄膜集成电路的使用周期之间的相关性预先被测量，以及要封装的气体的浓度(要封装的气体的成分)被改变，因此，无线芯片的使用周期可根据它的应用来改变。
[0028]4.通过采用空心结构，无线芯片可在扔进水中时浮在水面。因此，无线芯片可易于冲洗。
[0029]5.来自外部的热量因空心结构而难以传递到薄膜集成电路。特别是在要封装到空心部分的气体、液体或凝胶具有低导热率时，来自外部的热量更难被传递。
[0030]此外，可采用一种结构，在这种结构中，在密封薄膜集成电路的薄膜破裂时密封薄膜集成电路的薄膜外部的气体或液体进入薄膜内部以及薄膜集成电路与气体或液体接触的情况下，薄膜集成电路的降级速度变得更快。通过此结构，薄膜集成电路仅通过在使用无线芯片之后使密封薄膜集成电路的薄膜破裂而退化，从而无法使用无线芯片。明确地说，通过采用薄膜集成电路通过暴露于大气(外部空气)而易于退化的结构(其中降级速度在暴露于外部空气的状态与未暴露于外部空气的状态之间极为不同的结构)，可通过在使用无线芯片之后使密封薄膜集成电路的薄膜破裂将薄膜内部的薄膜集成电路暴露于大气(外部空气)，来获得在其中薄膜集成电路退化并且无法被使用的状态。因此，由于在其中无线芯片无法被使用的状态可在使用之后易于获得，因此无线芯片可适合用于安全、保密等是重要的领域。通过采用空心结构，在使密封薄膜集成电路的薄膜在使用之后破裂时，通过采用压力打破具有空心结构的薄膜，可易于使密封无线芯片的薄膜破裂。
[0031]特别是在薄膜集成电路是在诸如树脂衬底等的挠性衬底上形成的情况下，薄膜集成电路即使在弯曲时也难以破裂，因为衬底是挠性的。因此，通过采用薄膜集成电路在暴露于大气(外部空气)时易于退化的结构(其中降级速度在暴露于外部空气的状态与未暴露于外部空气的状态之间极为不同的结构)，通过在使用无线芯片之后使密封薄膜集成电路的薄膜破裂而使无线芯片无法使用的方法是极为有效的。
[0032]以上描述了在薄膜集成电路的情况下的有利效果；但是，如上所述的同样效果可在不同于薄膜集成电路的电路中获得。
附图简介
附图包括：
图1A至1C各表示根据本发明的一个方面的密封无线芯片的横截面结构；
图2A至2C各表示根据本发明的一个方面的密封无线芯片的制造方法；
图3表示根据本发明的一个方面的密封无线芯片的制造方法；
图4A至4E各为说明实施例1的附图；
图5是说明实施例1的附图；
图6A至6B各为说明实施例1的附图；
图7A至7C各为说明实施例1的附图；
图8A至8D各为说明实施例1的附图；
图9A至9D各为说明实施例3的附图；
图10A至10D各为说明实施例3的附图；
图11是说明实施例6的附图；
图12是说明实施例7的附图；
图13A至13D各为说明实施例1的附图；
图14A至14C各为说明实施例2的附图；
图15是说明实施例4的附图；
图16是说明第一和第二薄膜的横截面结构的附图；
图17是说明实施例3的附图；
图18A至18B各为说明实施例8的附图；
图19A至19B各为说明实施例8的附图；
图20是说明实施例9的附图；
图21是说明实施例9的附图；
图22是说明实施例9的附图；
图23A至23B各为说明实施例9的附图；
图24A至24D各为说明实施例9的附图；
图25是说明实施例13的附图；
图26是说明实施例11的附图；
图27是说明实施例12的附图；
图28是图表，表示薄膜晶体管的电特性的位移；
图29是图表，表示薄膜晶体管之间的电特性的变化；
图30是图表，表示薄膜晶体管暴露于促进薄膜晶体管的降级的物质之后薄膜晶体管的电特性；以及
图31是图表，表示将薄膜晶体管的电特性位移到接近工作极限的方法。
具体实施方式
[0033]下面将参照附图来描述根据本发明的实施例模式。本发明可按照许多不同的模式来实现，以及本领域的技术人员易于理解，本文所公开的模式和详细情况通过各种方式进行修改，而没有背离本发明的精神和范围。应当注意，本发明不应当被看作限制于以下提供的实施例模式的描述。注意，在以下说明的本发明的结构中，相同的参考标号用于附图的相同部分。
[0034]参照图1A至1C来描述根据本发明的无线芯片的结构。图1A表示根据本发明的无线芯片的第一横截面结构。根据本发明的无线芯片包括薄膜集成电路102以及密封薄膜集成电路102的薄膜101。
[0035]图1B表示根据本发明的无线芯片的第二横截面结构。根据本发明的无线芯片包括薄膜集成电路102以及密封薄膜集成电路102并具有空心部分103的薄膜104。换言之，薄膜集成电路102密封在具有空心结构的薄膜104中。密封薄膜集成电路102的薄膜104其中朝向薄膜集成电路一侧的一个是平面的，而薄膜104其中朝向另一侧的另一个则具有凸起部分。
[0036]在图1B所示的结构中，具有多个凸起部分的薄膜(隆起薄膜)用作用于密封的两个薄膜其中之一。可进行密封，使得薄膜集成电路设置在凸起部分，以及薄膜集成电路的每个周围的薄膜的部分通过加热来熔化。这样，薄膜集成电路被密封，使得空心部分103在薄膜内部形成。
[0037]图1C表示根据本发明的无线芯片的第三横截面结构。第三结构是对第二结构的修改。第三结构包括薄膜集成电路102以及密封薄膜集成电路102从而具有空心部分105的薄膜106。密封薄膜集成电路102、朝向薄膜集成电路的相对侧的薄膜106均具有凸起部分，因而空心部分的体积比第二结构更大。
[0038]在图1C所示的结构中，具有多个凸起部分的薄膜(隆起薄膜)用作用于密封的两个薄膜。可进行密封，使得薄膜集成电路设置在凸起部分，以及薄膜集成电路的每个周围的薄膜的部分通过加热来熔化。这样，薄膜集成电路被密封，使得空心部分105在薄膜内部形成。
[0039]如果图1B或1C所示的无线芯片的薄膜集成电路没有固定在薄膜上，则薄膜集成电路可在密封薄膜集成电路的薄膜104或106内部移动。
[0040]根据本发明的无线芯片的一个特征在于，诸如氮气之类的惰性气体、诸如FluorinertTM(这个商标由3MTM所有)之类的惰性液体、惰性凝胶等可封装在具有空心结构的无线芯片的空心部分103或105中。除了氮气或Fluorinert之外，已知的材料也可用作惰性气体或惰性液体。
[0041]根据本发明的无线芯片的一个方面在于，促进薄膜集成电路的降级的气体(例如包含水分的气体)可封装在具有空心结构的无线芯片中的空心部分103或105。其中空心部分103或105采用促进薄膜集成电路的降级的气体来填充的状态可通过将薄膜集成电路密封在包含促进薄膜集成电路的降级的气体的气氛中来实现。
[0042]图2A至2C表示根据本发明、如图1A至1C所示的无线芯片的制造方法。多个薄膜集成电路102规则地安排在第一薄膜203上。第二薄膜204设置在多个薄膜集成电路102安排在其中的第一薄膜203上(图2A)。
[0043]热塑树脂可用于第一和第二薄膜。用于第一和第二薄膜的热塑树脂最好具有低软化点。例如，可推荐以下材料：聚烯烃基树脂，例如聚乙烯、聚丙烯或聚甲基戊烯；乙烯基共聚物，例如氯乙烯、醋酸乙烯酯、聚氯乙烯醋酸乙烯共聚物、乙烯-乙酸乙烯酯共聚物、偏二氯乙烯、聚乙烯醇缩丁醛或聚乙烯醇；丙烯酸基树脂；聚酯基树脂；聚氨脂基树脂；纤维素基树脂，例如纤维素、醋酸纤维素、醋酸丁酸纤维素、醋酸丙酸纤维素、乙基纤维素；苯乙烯基树脂，例如聚苯乙烯或丙烯腈苯乙烯共聚物。具有单层或多层热塑树脂的薄膜可用于第一和第二薄膜。例如，具有多层的薄膜具有一种结构，在这种结构中，在包含第一热塑树脂的基板210上，形成包含具有比第一热塑树脂更低软化点的第二热塑树脂的粘合层211，如图16所示。注意，图16表示二层结构；但是，具有两层以上的结构也可采用。另外，还可使用可生物降级的热塑树脂。
[0044]然后，如图2B所示，激光振荡器206用作加热装置，采用激光自第二薄膜204上方照射薄膜集成电路102周围的薄膜204的部分。这时，薄膜集成电路102的每个周围的薄膜的部分同时被熔化及密封，以便进行分割。在这种情况下，过程可通过在同时对薄膜集成电路进行密封和分割得到简化，从而可提高生产量。图2C表示密封和分割之后的状态。这样，无线芯片207通过密封和分割来完成。无线芯片207的截面视图对应图1A、1B或1C。
[0045]当第一和第二薄膜均为平面时，可得到如图1A所示的截面形状。当第一和第二薄膜其中之一是具有多个凸起部分的薄膜(隆起薄膜)时，薄膜集成电路设置在凸起部分，然后进行密封，获得如图1B所示的截面形状。当第一和第二薄膜均为具有多个凸起部分的薄膜(隆起薄膜)时，薄膜集成电路设置在凸起部分，然后进行密封，实现如图1C所示的截面形状。
[0046]在图2A至2C中，描述了薄膜集成电路102的每个周围的薄膜的部分通过激光熔化以便进行密封和分割的情况；但是，薄膜集成电路102的每个周围的第一和第二薄膜的部分可通过另一种加热部件而不是激光器来熔化，从而进行密封和分割。
[0047]例如，如图3所示，加热丝208挤压到第二薄膜204，从而熔化和密封要分割的薄膜集成电路102的每个周围的第一和第二薄膜的部分。
[0048]以上已经描述了各薄膜集成电路102同时被密封和分割的情况；但是，密封和分割不一定同时进行，而是可在不同步骤中进行。在这种情况下，由于可进行密封，使得第一和第二薄膜以比用于分割的面积更大的面积彼此粘结，因此，与密封和分割同时进行的情况相比，密封能够更稳妥地进行。另外，如果密封和分割以不同步骤进行，则密封或者分割可首先进行。
[0049]例如，作为以不同步骤进行密封和分割的一个实例，可提出以下方法：执行具有只能够密封但不能进行分割的能量密度的激光的照射，以便密封薄膜集成电路，然后再执行具有能够分割的能量密度的激光的照射，从而分割薄膜集成电路。在这种情况下，使用于密封的激光的宽度比用于分割的激光的宽度更大。通过使用于密封的激光的宽度比用于分割的激光的宽度更大，用于粘结第一和第二薄膜的面积可制作得大。因此，与密封和分割同时进行的情况相比，密封可以更稳妥地进行。
[0050]作为以不同步骤进行密封和分割的另一个实例，还提供一种方法，通过这种方法，具有比加热丝208更大宽度的加热丝208挤压到第二薄膜204上以便只进行密封，然后再通过加热丝208或激光来进行分割。通过使用于密封的加热丝的宽度大于用于分割的加热丝或激光的宽度，密封可通过以下方法进行：用于粘结第一和第二薄膜的面积可制作成大于分割面积。
[0051]这个实施例模式描述了具有其中薄膜集成电路由薄膜密封的结构的无线芯片及其制造方法。但是，由薄膜密封的电路不限于薄膜集成电路，只要它是集成电路。例如，可采用在半导体衬底上形成的集成电路或者厚薄膜集成电路。此外，还可采用在其中混合了半导体衬底上形成的集成电路、厚膜集成电路和薄膜集成电路的集成电路。
实施例1
[0052]在实施例1中，描述一直到在第一薄膜203上规则地安排多个薄膜集成电路102的过程的一个实施例。
[0053]首先，准备衬底400，以及释放层401在衬底400上形成，如图4A所示。在这里，释放层表示用于帮助从衬底400上释放多个薄膜集成电路102的层。具体来说，例如钡硼硅玻璃、铝硼硅玻璃、石英衬底、陶瓷衬底等的玻璃衬底可用作衬底400。此外，还可使用在其表面设置了绝缘薄膜的半导体衬底或诸如不锈钢之类的金属衬底。虽然由柔性塑料制成的衬底一般趋向于具有比上述衬底更低的热阻，但是只要它能够承受制造过程中的加工温度，也可用作衬底400。可通过采用CMP方法等进行抛光来使衬底400的表面平面化。
[0054]释放层401采用包含钨(W)、钼(Mo)、铌(Nb)、钛(Ti)、硅(Si)等的金属膜来形成。在这个实施例中，包含W的金属膜用作释放层401。注意，包含W的金属膜可通过GVD、溅射、电子束等来形成；在这里，包含W的金属膜通过溅射方法来形成。在薄膜集成电路在后续步骤中物理地从衬底上剥落的情况下，金属氧化物(例如WOx)膜可在金属膜(例如W)上形成。除了W之外，在Mo膜上形成的MoOx、在Nb膜上形成的NbOx、在Ti膜上形成的TiOx等也可用作在金属膜上形成金属氧化物膜的组合。此外，仅形成WOx、MoOx、NbOx、TiOx等作为释放层401。
[0055]注意，在图4A中，释放层401直接在衬底400上形成；但是，基薄膜可在衬底400与释放层401之间形成。基薄膜可具有包含氧或氮的绝缘薄膜的单层结构，例如氧化硅(SiOx)薄膜、氮化硅(SiNx)薄膜、氮氧化硅(SiOxNy)薄膜或氧氮化硅(SiNxOy)薄膜或者它们的层叠结构。基薄膜最好是在衬底400与释放层401之间形成，尤其是在关心来自衬底的污染的情况下。
[0056]接下来，包括采用薄膜晶体管(TFT)制作的集成电路的层402(以下称作TFT层402)在释放层401上形成(图4B)。TFT层402可具有任何结构；例如可提供LSI、CPU、存储器等等。
[0057]注意，TFT层402中包含的半导体薄膜具有厚度0.2μm或更小，通常为40至170nm，最好为50至150nm。由于采用这样一种极薄的半导体膜，因此，与采用硅片形成的芯片相比，集成电路可以进一步变薄。
[0058]随后，固定强度层(securing strength))403在TFT层402上形成(图4C)。当TFT层402从衬底400剥落时，存在TFT层402因应力等而弯曲、以及TFT层中包含的薄膜晶体管等可能被损坏的风险。TFT 402更薄地形成，则TFT层402中的弯曲变得更明显。因此，通过为TFT层402提供固定强度层，用于在将TFT层402从衬底400分离之前预先加固，可防止剥落的TFT层402的弯曲。注意，这种状态中的顶视图如图6A所示。图6A表示在衬底400上形成十二个薄膜集成电路的情况，以及沿图6A中的线条A-B截取的截面图对应于图4C。
[0059]对于固定强度层403，可使用诸如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺甲醛树脂、聚氨酯树脂、或硅树脂之类的树脂材料。或者，固定强度层403可由以下材料构成：有机材料，例如苯并环丁烯、聚对二甲苯基、闪光(flare)、聚酰亚胺或光敏树脂；由硅氧烷聚合物的聚合构成的化合材料；包含水溶均聚物和水溶共聚物的合成材料；无机薄膜，例如SiN膜、SiO2膜或SiON膜；等等。另外，固定强度层403可通过堆叠从上述材料选择的多种类型的材料来形成。
[0060]固定强度层403可通过丝网印刷法或液滴喷放法(droplet discharge method)来形成。液滴喷放法是一种用于有选择地喷射(喷射)包含传导薄膜、绝缘薄膜等的材料的合成物的液滴，从而在任意位置形成薄膜。液滴喷放法在一些情况下包括喷墨法。当无机材料对蚀刻剂具有足够的抵抗性时，可使用除树脂材料以外的无机材料。作为形成固定强度层403的方法，除了以上所述的丝网印刷法或液滴喷放法之外，例如还存在一种方法，通过这种方法，光敏树脂通过旋涂法等被施加、曝光及显影，使得光敏树脂可保留在必要部分。
[0061]虽然图4A至4E表示固定强度层403在TFT层402的上表面形成，但固定强度层403也可制作成覆盖TFT层402的侧面以及它的上表面。在这种情况下，当TFT层402从衬底400剥落时，TFT层402可受到固定强度层403的有效保护。但是，在这种情况下需要注意，使得固定强度层403没有覆盖稍后用于注入蚀刻剂的开口404。
[0062]图4A至4E表示用于在对TFT层402形成图案之后形成固定强度的层403的方法；但是，本发明不限于这种方法。如图13A至13D所示，例如可采用一种方法，通过这种方法，固定强度层403在TFT层402上形成并形成图案，以及TFT层402采用已形成图案的固定强度层403作为掩模进行蚀刻。
[0063]然后，蚀刻剂注入开口404，以便消除释放层401，如图4D所示。在这个实施例中，释放层401通过它与蚀刻剂的化学反应来消除。作为蚀刻剂，可使用包含易与释放层401起反应的卤化氟(卤间化合物)的气体或液体。在这个实施例中，与用于释放层402的W良好反应的三氟化氯(CIF3)气体用作蚀刻剂。或者，还可使用以下材料：包含诸如CF4、SF6、NF3、F2之类的氟的气体，其多种类型的混合气体，或者诸如氢氧化四甲基铵(TMAH)之类的强碱溶液，它们可由实践者适当的选取。
[0064]在消除释放层401之后，包括TFT层402和固定强度层403的薄膜集成电路408从衬底400剥落。在这个实施例中，为了完全消除释放层401，薄膜集成电路408可从衬底400剥落而无需采用物理部件。这种状态的截面图如图4E所示，以及它的顶视图如图6B所示。
[0065]在消除释放层401之后的透视图如图7A所示。接下来，衬底400上的薄膜集成电路408转移到第一薄膜203上。在这里，如图7B所示，从衬底400上剥落的薄膜集成电路408通过由真空吸盘110保持而被转移，并安排在第一薄膜203上，如图7C所示。
[0066]在这里描述了释放层401被完全消除的情况；但是，释放层401可被消除，使得释放层401的一部分被保留，如图5所示。由于使释放层401的一部分被保留，在薄膜集成电路408被吸住之前，薄膜集成电路408没有由真空吸盘110从衬底400上剥落。因此，薄膜集成电路408没有散开。
[0067]用于将衬底400上的薄膜集成电路408转移到第一薄膜203的方法并不限于采用真空吸盘110的上述方法，而是可采用另一种方法。参照图8A至8D来描述用于将衬底400上的薄膜集成电路408转移到第一薄膜203的另一种方法。
[0068]在完全消除释放层401之后，第一薄膜203设置在薄膜集成电路408上，它们安排在衬底400上并且已经从衬底400上分开(图8B)。衬底400、薄膜集成电路408和第一薄膜203由臂111和112从衬底400的下部以及第一薄膜203的上部夹在中间，并在保持这种状态的同时翻转180度。因此，得到图8C所示的状态。如图8D所示、薄膜集成电路408规则地安排在第一薄膜203上的状态可通过消除衬底400来实现。
[0069]此后，薄膜集成电路的密封和分割根据实施例模式中所述的方法来进行，从而完成本发明的无线芯片。
[0700]剥落的衬底400可再使用。因此，薄膜集成电路能够以低成本在这种衬底上制造。因此，即使在采用比玻璃衬底更昂贵的石英衬底的情况下，薄膜集成电路也能够以低成本来制造。注意，在再使用衬底的情况下，剥落步骤最好是经过控制，以免损坏衬底。但是，如果衬底被损坏，则可通过经由涂敷法或液滴喷放法、或者研磨或抛光衬底，在衬底上形成有机或无机树脂薄膜，来对其进行平面化过程。
[0071]在以这种方式通过在具有绝缘表面的衬底上形成薄膜集成电路来制造无线芯片的情况下，与从圆形硅片中取出芯片的情况相比，对衬底的形状存在更少限制。因此，无线芯片的生产能力可以很高，并且可进行大批量生产。此外，因为绝缘衬底可再使用，因此可降低成本。
[0072]这个实施例已经描述了在衬底上形成的薄膜集成电路；但是，本发明不限于此。除了薄膜集成电路之外的集成电路也可在衬底上形成。例如，厚膜集成电路可在衬底上形成。另外，还可采用在衬底上混合了厚膜集成电路和薄膜集成电路的电路。
[0073]这个实施例可与上述实施例模式或其它实施例随意结合。
实施例2
[0074]在实施例2中，参照图14A至14C来描述采用当衬底400上的薄膜集成电路408如实施例1所示转移到第一薄膜203时在其一侧具有粘合剂的薄膜的方法。
[0075]图4E或图5的状态根据实施例1所示的方法来实现。然后，薄膜集成电路408通过将在基405的一侧具有粘合层406的薄膜407设置在薄膜集成电路408上，使得粘合层406可与薄膜集成电路408接触，并从薄膜集成电路408上方对它们挤压，被粘结到薄膜407，如图14A所示。图14A表示在图5的状态中将薄膜集成电路408粘结到薄膜407的一个实例。
[0076]薄膜407可特别具有一种结构，在这种结构中，粘合层406设置在由聚酯等构成的基405上。粘合层406由诸如包含丙烯酸树脂等的树脂材料之类或合成橡胶的材料构成。
[0077]如图14B所示，第一薄膜203经过设置，以便在与薄膜407粘结到薄膜集成电路408的一侧的相对侧与薄膜集成电路接触。在这个实施例中，在基210上具有粘合层211的薄膜用作第一薄膜203，如图16所示。PET(聚对苯二甲酸乙二醇酯)等可用作基。粘合层211由具有比基板210更低的软化点的树脂构成，例如主要包含乙烯醋酸乙烯酯共聚物(EVA)、聚酯、聚酰胺、热塑性弹性体、聚烯烃等的树脂。由于粘合层211的软化点低于基210，因此只有粘合层211通过加热被熔化，并通过冷却来硬化。第一薄膜203经过设置，使得粘合层211与薄膜集成电路408接触。薄膜集成电路408存在于其中的第一薄膜203的至少一部分被加热，然后经过冷却，使得薄膜集成电路408粘结到第一薄膜203。然后，薄膜集成电路408从薄膜407上剥落(图14C)。
[0078]此外，具有弱粘合力(优选为0.01至0.5N，更优选为0.05N至0.35N)的薄膜最好是用作薄膜407，以便将薄膜集成电路408再次粘结到第一薄膜，从而在设置于衬底400的薄膜集成电路408粘结到薄膜407之后从薄膜407剥落。粘合剂的厚度可为1至100μm，最好是1至30μm。基405最好是制作成具有厚度10μm至1mm，以便于处理过程中的操作。
[0079]通过上述方法，薄膜集成电路408可从衬底400转移到第一薄膜203。此后，根据实施例模式中所述的方法来密封薄膜集成电路以及分割薄膜，从而完成本发明的无线芯片。
[0080]这个实施例已经描述了将薄膜集成电路转移到第一薄膜203的情况；但是，本发明不限于薄膜集成电路，只要它是集成电路。例如，可采用在半导体衬底上形成的集成电路或者厚膜集成电路。另外，可采用在其中混合了半导体衬底上形成的集成电路、厚膜集成电路和薄膜集成电路的集成电路。
[0081]这个实施例可与上述实施例模式或其它实施例随意结合。
实施例3
[0082]实施例3描述一直到其中的多个薄膜集成电路如图2A所示安排在第一薄膜203上的状态的过程，它不同于实施例1。
[0083]包括多个薄膜集成电路的层901(以下称作TFT层901)在具有绝缘表面的衬底900的一个表面上形成(图9A)。衬底900对应于玻璃衬底，例如钡硼硅玻璃或铝硼硅玻璃、石英衬底、陶瓷衬底、塑料衬底、丙烯酸衬底等等。还可使用在其表面具有绝缘层的诸如不锈钢或半导体衬底之类的金属衬底。衬底900可易于制造成在一侧具有长度1m或以上，并且可具有预期形状、如正方形或圆形。因此，例如，当衬底900在一侧具有1m或以上大小时，生产能力可极大提高。与在圆形硅衬底上形成无线芯片的情况相比，这个特性是一个显著的优点。
[0084]TFT层901至少包括用于构成多个元件的多个绝缘薄膜、半导体层、传导层以及用作天线的传导层。明确地说，TFT层901包括用作基薄膜的第一绝缘薄膜、设置在第一绝缘薄膜上的多个元件、覆盖多个元件的第二绝缘薄膜、连接到多个元件并与第二绝缘薄膜接触的第一传导层、覆盖第一传导层的第三绝缘薄膜、用作天线并与第三绝缘薄膜接触的第二传导层、以及覆盖第二传导层的第四绝缘薄膜。更具体的结构稍后在实施例4中描述。
[0085]这里表示了在TFT层901中形成用作天线的传导层的实例；但是，在其中提供天线的天线衬底可通过粘合剂等粘结到TFT层901，如图17所示，而无需在TFT层901中形成天线。
[0086]在图17中，导体237散布在其中的各向异性传导膜236用作将TFT层901粘结到天线衬底235的部件。各向异性传导膜236在区域239中经气压粘结，在其中，无线芯片的连接端子238与天线的连接端子234因连接区的每个的端子厚度而设置，从而实现无线芯片的连接端子238与天线的连接端子234之间的传导。在另一个区域，导体以保持充分间隔的形式存在，从而没有产生电连接。不是采用各向异性传导膜，天线衬底而是可通过超声粘合、紫外线固化树脂、双面带等粘结到TFT层。
[0087]接下来设置第三薄膜902，以便覆盖TFT层901(或者在如图17所示将天线衬底235粘结到TFT衬底的情况下以便覆盖天线衬底235)。第三薄膜902为保护膜，用于保护TFT层901。然后，第四薄膜903被设置成覆盖第三薄膜902。第四薄膜903包括氯乙烯树脂、硅树脂等，并由具有在拉取时膨胀的属性的薄膜(膨胀薄膜)构成。此外，第四薄膜903最好是具有粘合力在正常状态下很高但经光线照射时变低的属性。具体来说，最好是采用其粘合力经紫外光照射时变低的UV带。
[0088]第三薄膜902可根据需要设置。设置第三薄膜902，以便保护TFT层901。当TFT层901不需要被保护时，第四薄膜903可设置在第二薄膜上，而无需设置第三薄膜902。
[0089]接下来，与已经形成TFT层901的衬底900的一个表面相对的表面由研磨部件904进行研磨(图9B)。衬底900最好是研磨到其厚度变为100μm或以下。一般来说，在这个研磨步骤中，衬底900的表面通过旋转固定了衬底900的平台以及研磨部件904的一个或两者来研磨。研磨部件904例如相等于磨石。
[0090]接下来，衬底900的打磨表面由抛光部件906来抛光(参照图9C)。衬底900最好是抛光到其厚度变为20μm或以下。这个抛光步骤以与研磨步骤相同的方式、通过旋转固定了衬底900的平台和抛光部件906的一个或两个来进行。抛光部件906例如对应于磨石。此后，虽然未说明，但衬底根据需要被冲洗，以便消除研磨和抛光步骤中产生的灰尘。
[0091]这里描述了其中的衬底研磨到具有厚度100μm或以下然后再抛光到具有厚度20μm或以下的实例；但是，研磨及抛光步骤之后衬底的厚度不限于这些值。另外，这里描述了进行用于使衬底变薄的研磨和抛光步骤的实例；但是，衬底可以只通过研磨和抛光步骤其中之一来变薄。
[0092]然后，衬底900、TFT层901和第三薄膜902由切割部件907来切割。对于TFT层901，集成电路的边界经过切割，以便将多个薄膜集成电路分开。TFT层901中提供的元件没有被切割，但TFT层901中提供的绝缘薄膜被切割。通过这个切割步骤，形成多个薄膜集成电路908(图9D)。切割部件907对应于切片机、激光器、线状锯等等。在这个步骤中，第四薄膜903没有被切割。
[0093]接下来，第四薄膜903经过膨胀，从而形成薄膜集成电路908之间的空间(图10A)。这时，第四薄膜903最好是以平面方向均匀膨胀，以便使薄膜集成电路908之间的每个空间均匀。随后，第四薄膜903通过光线照射。如果第四薄膜903为UV带，则第四薄膜903经过紫外光照射。然后，第四薄膜903的粘合力降低，以及第四薄膜903与薄膜集成电路908之间的粘合性降低。这样，得到一种状态，在其中，薄膜集成电路908可通过物理部件从第四薄膜903剥落。
[0094]拾取部件或真空吸盘可用作物理部件。当拾取部件用作物理部件时，第四薄膜903经过UV光照射，以及薄膜集成电路908由拾取部件909从第四薄膜903剥落，如图10B所示。然后，薄膜集成电路908设置在第一薄膜203上。
[0095]当真空吸盘用作物理部件时，第四薄膜903经过UV光照射，以及真空吸盘910设置在薄膜集成电路908上，如图10C所示。然后，薄膜集成电路908被转移到第一薄膜203上，其中的薄膜集成电路908由真空吸盘910保持。
[0096]在上述过程中，衬底900在衬底900经过研磨(图9B)和抛光(图9C)之后被切割(图9D)。但是，这些步骤的顺序不限于此。衬底900可在衬底900被切割之后来研磨和抛光。
[0097]通过上述步骤完成的薄膜集成电路厚度薄且重量轻。
[0098]这个实施例已经描述了薄膜集成电路在衬底上形成的的情况；但是，本发明不限于此。除了薄膜集成电路之外的集成电路也可在衬底上形成。例如，厚膜集成电路可在衬底上形成。另外，还可形成在衬底上混合了厚膜集成电路和薄膜集成电路的电路。集成电路可在半导体衬底上形成，而不是在衬底上形成薄膜集成电路。
[0099]这个实施例可与上述实施例模式或其它实施例随意结合。
实施例4
[0100]实施例4描述采用实施例3中所述的膨胀薄膜(第四薄膜)903作为用于密封薄膜集成电路的第一薄膜203的一个实例。
[0101]图10A所示的状态根据实施例3所述的方法来得到。在这个实施例中，由于膨胀薄膜(第四薄膜)903用作第一薄膜203，因此薄膜集成电路908不需要从第四薄膜903转移到第一薄膜203。因此，这个实施例中所使用的膨胀薄膜不需要具有在经过光线照射时其粘合力变弱的属性。
[0102]然后，如图15所示，第二薄膜204设置在薄膜集成电路908上，以及薄膜集成电路908插入膨胀薄膜903与第二薄膜204之间。图15表示具有凸起部分的第二薄膜，作为一个实例。当具有凸起部分的薄膜用作第二薄膜时，第二薄膜204的凸起部分直接设置在薄膜集成电路908上。
[0103]此后，薄膜集成电路的密封和分割根据实施例模式中所述的方法来进行，从而完成本发明的无线芯片。
[0104]这个实施例已经描述了薄膜集成电路；但是，本发明不限于薄膜集成电路，只要它是集成电路。例如，可采用在半导体衬底上形成的集成电路或者厚膜集成电路。另外，可采用在其中混合了半导体衬底上形成的集成电路、厚膜集成电路和薄膜集成电路的集成电路。
[0105]这个实施例可与上述实施例模式或其它实施例随意结合。
实施例5
[0106]实施例1至4已经说明了采用以下实例：通过经由消除释放层的至少一部分从衬底剥落TFT层和固定强度层所形成的元件，或者提供通过使TFT层设置在其中的衬底变薄所得到的元件，作为薄膜集成电路；但是，本发明不限于这些实例。未变薄的、设置了TFT层的衬底可用作薄膜集成电路。换言之，TFT层可在衬底上形成，并分割成将用作薄膜集成电路的各单元电路。在这种情况下，例如，薄膜集成电路可通过省略经由实施例3中的研磨或抛光使衬底变薄的过程来制造。
[0107]这个实施例已经描述了薄膜集成电路；但是，本发明不限于薄膜集成电路，只要它是集成电路。例如，可采用在半导体衬底上形成的集成电路或者厚膜集成电路。另外，可采用在其中混合了半导体衬底上形成的集成电路、厚膜集成电路和薄膜集成电路的集成电路。
[0108]这个实施例可与上述实施例模式或其它实施例随意结合。
实施例6
[0109]实施例6参照图11、作为一个实例来描述TFT层的结构。
[0110]参考标号361表示用作基薄膜的绝缘薄膜。绝缘薄膜361包括：其中包含氧氮化硅、氮氧化硅的多层膜，其中包含氮氧化硅、氧氮化硅以及氮氧化硅的多层膜，或者其中包含氧化硅、氧氮化硅和氮氧化硅的多层膜，等等。
[0111]接下来，多个元件在绝缘薄膜361上形成。多个元件例如对应于从薄膜晶体管、电容元件、电阻元件、二极管等中选取的多个元件。图11表示N沟道型薄膜晶体管362、364以及P沟道型薄膜晶体管363、365的横截面结构。在图11中，薄膜晶体管362和364的每个具有LDD(轻掺杂漏极)结构，其中包括沟道形成区域、轻掺杂区域以及重掺杂区域。薄膜晶体管363和365的每个具有单漏极结构，其中包括沟道形成区域和杂质区域。侧壁在薄膜晶体管362至365的栅电极的侧面形成。薄膜晶体管的结构不限于以上所述，任何结构是可行的，例如可采用单漏极结构、偏置结构、LDD结构、GOLD(栅极重叠轻掺杂漏极)结构等。
[0112]形成绝缘薄膜366，以便覆盖薄膜晶体管362至365。待电连接到薄膜晶体管362至365的杂质区域的源或漏极接线371至376在绝缘薄膜366上形成。形成绝缘薄膜367，以便覆盖源或漏极接线371至376。电连接到源或漏极接线371至376的传导层377至380在绝缘薄膜376上形成。传导层377至380用作天线。形成绝缘薄膜368，以便覆盖传导层377至380。
[0113]这个实施例已经描述了在TFT层中形成用作天线的传导层的实例；但是，可采用一种结构，在其中，设置了天线的天线衬底被粘结到TFT层从而相互电连接，而不是在TFT层中形成天线。
[0114]这个实施例可与上述实施例模式或其它实施例随意结合。
实施例7
[0115]实施例7参照图12、作为一个实例来描述与实施例6不同的TFT层的结构。
[0116]氮化硅薄膜511和氧化硅薄膜512各为用作基薄膜的绝缘薄膜。多个元件在氧化硅薄膜512上形成。在这里，用作基绝缘薄膜的氮化硅薄膜511和氧化硅薄膜512不限于这些材料以及用于堆叠这些薄膜的顺序。作为基绝缘薄膜，例如可采用：其中包含氧氮化硅(silicon nitride oxide)、氮氧化硅(silicon oxynitride)的多层膜，其中包含氮氧化硅、氧氮化硅以及氮氧化硅的多层膜，或者其中包含氧化硅、氧氮化硅和氮氧化硅的多层膜，等等。多个元件例如对应于从薄膜晶体管、电容元件、电阻元件、二极管等中选取的多个元件。图12表示多个薄膜晶体管523的横截面结构，其中各薄膜晶体管523具有一种结构，在这种结构中，半导体层521的沟道形成区域通过绝缘薄膜插入低电极513与栅电极522之间。
[0117]以下描述薄膜晶体管523的结构。绝缘薄膜514和515在低电极513上形成，以及半导体层521在绝缘薄膜515上形成。在这里，低电极513可由掺杂了金属或者具有一种传导性类型的杂质的多晶半导体构成。W、Mo、Ti、Ta、Al等可用作金属。
[0118]栅电极522在半导体层521上形成，在它们之间具有栅绝缘薄膜516。在图12中，薄膜晶体管523为具有GOLD结构的薄膜晶体管；但是，本发明不限于此。例如，可采用具有侧壁在栅电极的侧面上的LDD结构。
[0119]绝缘薄膜517制作成覆盖半导体层521和栅电极522。待电连接到半导体层521中的源或漏区的源或漏极接线518在绝缘薄膜517上形成。
[0120]绝缘薄膜519在源或漏极接线518上形成，以及传导层524在绝缘薄膜519上形成。传导层524用作天线。绝缘薄膜520制作成覆盖传导层524。
[0121]绝缘薄膜515、517、519和520可以是无机绝缘薄膜或者是有机绝缘薄膜。通过CVD方法形成的氧化硅薄膜或氮氧化硅薄膜、通过SOG(Spin On Glass)方法所涂敷的氧化硅薄膜等可周作无机绝缘薄膜。聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸、正性光敏有机树脂、负性光敏有机树脂等的薄膜可用作有机绝缘薄膜。此外，可采用由不同材料构成的薄膜的叠层结构、例如包含丙烯酸薄膜和氮氧化硅薄膜的多层。
[0122]具有上述低电极的TFT具有减小其尺寸的有利结构。一般来说，当TFT的尺寸减小以及用于驱动电路的时钟频率增加时，集成电路的功耗增加。因此，通过向低电极施加偏压以及改变此偏压，TFT的门限电压可被改变，从而可抑制功耗的增加。
[0123]对N沟道TFT的低电极施加负偏压增加门限电压以及减小泄漏。相反，正偏压的施加减小门限电压，从而使电流易于流向沟道，以及TFT能够以更高速度或者以低电压进行工作。另一方面，对P沟道TFT的低电极施加偏压呈现相反效果。因此，集成电路的特性可通过控制施加到低电极的偏压得到极大改善。
[0124]通过采用偏压来平衡N沟道TFT的门限电压与P沟道TFT的门限电压，集成电路的特性可得到改善。在这种情况下，电源电压和施加到低电极的偏压可受到控制，以便降低功耗。当电路处于备用模式时，大的反偏压施加到低电极。在操作模式中，当负载小时，小的反偏压施加到低电极，而当负载大时，则施加小的正向偏压。偏压的施加可通过提供控制电路根据电路的工作状态或负载状态是可交换的。通过以这种方式控制功耗或TFT性能，可使电路性能最高。
[0125]这个实施例已经描述了在TFT层中形成用作天线的传导层的实例；但是，可采用一种结构，在其中，设置了天线的天线衬底被粘结到TFT层从而相互电连接，而不是在TFT层中形成天线。
[0126]这个实施例可与上述实施例模式或其它实施例随意结合。
实施例8
[0127]实施例8参照图18A、18B、19A和19B来描述实施例1中包含于TFT层的薄膜晶体管的栅电极的制造方法。
[0128]释放层801在衬底800上形成，以及导体薄膜811和812设置在释放层801上，其间有绝缘薄膜802和803。衬底800和释放层801可采用实施例1中所述的材料来构成。另外，栅绝缘薄膜813在半导体薄膜811和812上形成。此后，第一传导层821和第二传导层822堆叠在栅绝缘薄膜813上。在这个实施例中，氧化钽(TaN)用于第一传导层，以及钨(W)用于第二传导层。TaN薄膜和W薄膜可通过溅射法来形成。TaN薄膜可采用氮气氛中的钽的靶通过溅射法来形成。W薄膜可采用钨的靶通过溅射法来形成。
[0129]在这个实施例中，第一传导层821由TaN构成，以及第二传导层822由W构成。但是，第一传导层821和第二传导层822均可采用从Ta、W、Ti、Mo、Al、Cu、Cr和Nd选取的元素以及包含此元素作为其主要成分的合金材料或化合材料来形成，但并不限于此。或者，可采用以掺杂了诸如磷等杂质元素的多晶硅为代表的半导体薄膜。可采用AgPdCu合金。也可适当地选择它们的组合。第一传导层821可制作成具有厚度范围为20至100nm。第二传导层822可制作成具有厚度范围为100至400nm。在这个实施例中，栅电极制作成具有两层的叠层结构。或者，它们可具有单层结构或者三层或以上的叠层结构。
[0130]然后，通过光刻法或液滴喷放法，保护层(resist)823有选择地在第二传导层822上形成(图18A)。此后，保护层823通过诸如O2(氧)等离子体处理之类的已知蚀刻处理进行蚀刻，从而减小保护层823的尺寸(图18B)。具有更窄宽度的栅电极可通过采用以这种方式减小的保护层824作为掩模来蚀刻第一传导层821和第二传导层822来形成。换言之，可形成比采用通过常用形成图案得到的保护层823所形成的更窄的栅电极。通过这种方式，沟道形成区域的宽度通过减小栅电极结构的尺寸来减小。因此，高速操作成为可能。
[0131]参照图19A和19B来说明与图18A和图18B所示不同的制造栅电极的方法。
[0132]如图19A所示，释放层801、绝缘薄膜802和803、半导体薄膜811和812、栅绝缘薄膜813、第一传导层821以及第二传导层822堆叠在衬底800上。然后，有选择地形成保护层823。第一传导层821和第二传导层822采用保护层823作为掩模进行蚀刻(图19A)。通过这些步骤，形成包括第一传导层821和第二传导层822的栅电极826。此后，栅电极826采用已知蚀刻方法进行蚀刻。由于保护层823设置在栅电极826之上，因此栅电极826的各个侧面经过蚀刻；相应地可形成比栅电极826更窄的栅电极827，如图19B所示。
[0133]根据这个实施例中所述的制造方法，可制造比通过采用光刻法等形成图案所形成的更细的细小栅电极。此外，更细小的元件结构可通过减小栅电极的尺寸来提供。因此，在某个面积中可形成更多元件，并且可形成高性能电路。这样，在采用与传统的相比相同数量的元件来制作薄膜集成电路的情况下，可得到更小的薄膜集成电路(例如IC芯片)。图18A和图18B所示的方法以及图19A和图19B所示的方法可进行组合，以便可制作更细小的栅电极。
[0134]这个实施例已经描述了实施例1中具有TFT层的薄膜晶体管的栅电极的制造方法；但是，栅电极可通过随意结合上述实施例模式以及其它实施例的方法来制作，而不限于实施例1中的方法。
实施例9
[0135]实施例9参照附图、作为一个实例来说明根据本发明的无线芯片的电路图。这里所述的无线芯片的规范符合ISO(国际标准化组织)标准15693，它是邻近类型的，以及它的通信信号频率为13.56MHz。另外，接收仅响应数据读出指令，传输的数据传输率大约为13kHz，以及曼彻斯特码用作数据编码。
[0136]无线芯片715大致上包括天线部分721、电源部分722以及逻辑部分723。天线部分721包括天线701，用于接收外部信号和传送数据(图20)。电源部分722包括根据经由天线701从外部所接收的信号产生电压的整流电路702以及用于存储所产生电压的存储电容器703。逻辑部分723包括：解调电路704，用于对接收信号解调；时钟生成-修正电路705，用于产生时钟信号；用于识别和确定各代码的电路706；存储控制器707，从接收信号产生用于从存储器读出数据的信号；调制电路708，包括调制电阻器，用于将编码信号调制为传送信号的；编码电路709，用于对读出数据编码；以及掩模ROM 711，用于保存数据。
[0137]由识别和确定各代码的电路706所识别及确定的代码为帧结束(EOF)、帧起始(SOF)、标志、命令代码、掩码长度、掩码值等等。另外，用于识别和确定各代码的电路706还包括识别传输误差的循环冗余校验(CRC)功能。
[0138]接下来，参照图21和图22说明具有上述配置的无线芯片的布局的一个实例。首先说明一个无线芯片的整体布局(图21)。在无线芯片中，天线701以及包括电源部分722和逻辑部分723的元件组714在不同等级的层中形成，具体来说，天线701在元件组714上形成。在其中形成元件组714的区域的一部分与在其中形成天线701的区域的一部分重叠。在图21所示的结构中，经过设计，使得形成天线701的接线的宽度为150μm，并且接线之间的间隔宽度为10μm，以及接线数量为15。注意，本发明不限于如上所述的天线701和元件组714在不同等级的层中形成的模式。另外，天线701不限于如图21所示的接线形状。
[0139]随后说明电源部分722和逻辑部分723的布局(图22)。电源部分722所包含的整流电路702和存储电容器703设置在相同区域中。逻辑部分723所包含的解调电路704以及用于识别和确定各代码的电路706分开设置在两个位置。掩模ROM 711和存储控制器707相邻地设置。时钟生成-补偿电路705以及用于识别和确定各代码706的电路相邻地设置。解调电路704设置在时钟生成-补偿电路705与用于识别和确定各代码的电路706之间。另外，虽然在图20的框图中未示出，但提供了逻辑部分712的检测电容器和电源部分713的检测电容器。包括调制电阻器的调制电路708设置在检测电容器712与713之间。
[0140]掩模ROM 711在制造过程中形成存储器中的存储内容。在这里，提供了连接到高电位电源(又称作VDD)的电源线以及连接到低电位电源(又称作VSS)的电源线的两个电源线，以及存储单元所存储的存储内容根据各存储单元中所包含的晶体管连接到上述电源线的哪一个来确定。
[0141]然后说明整流电路702的电路配置的一个实例(图23A)。整流电路702具有晶体管91、92和电容晶体管93。晶体管91的栅电极连接到天线701。电容晶体管93的栅电极连接到高电位电源(VDD)。另外，电容晶体管93的源和漏电极连接到接地电源(GND)。随后说明解调电路704的电路配置的一个实例(图23B)。解调电路704具有晶体管94和95、电阻元件96和99、以及电容晶体管97和98。晶体管94的栅电极连接到天线701。电容晶体管98的栅电极连接到逻辑电路。电容晶体管98的源和漏电极连接到接地电源(GND)。
[0142]然后将说明整流电路702或者解调电路704中所包含的电容晶体管的横截面结构(图24A)。电容晶体管601的源和漏电极彼此连接，以及当电容晶体管601接通时，在栅电极与沟道形成区域之间形成电容。电容晶体管601的横截面结构与通常的薄膜晶体管的横截面结构相同。其等效电路图可如图24B所示。在如上述结构中采用栅绝缘薄膜的电容中，因晶体管的门限电压的波动而受到影响；因此，与栅电极重叠的区域602可添加杂质元素(图24C)。因此，与晶体管的门限电压无关地形成电容。这种情况的等效电路图可如图24D所示。
[0143]这个实施例可与上述实施例模式或其它实施例随意结合。
实施例10
[0144]实施例10描述采用通过激光照射而结晶的晶体半导体层作为TFT层中所包含的薄膜晶体管的半导体层的一个实例。
[0145]产生激光的激光振荡器为连续波(CW)激光器。振荡器可采用从YAG激光器、YVO4激光器、YLF激光器、YAIO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、受激准分子激光器、Ar激光器、Kr激光器以及CO2激光器中选取的一种或多种CW激光器。
[0146]通过这种CW激光器，能够采用具有极少晶体缺陷并且具有大晶粒的多晶半导体来制造晶体管。因此，可提供一种液晶显示装置，在其中，移动性和响应速度高，因而工作速度可以高，以及元件的工作频率可提高。由于特性的变化极少，因此可实现高可靠性。
[0147]为了更大地提高工作频率，激光的扫描方向最好与晶体管的沟道长度方向相同。这是因为在通过这种CW激光器进行激光结晶化的步骤中当晶体管的沟道长度方向与激光的扫描方向相对衬底几乎平行(最好是从-30°至30°)时可实现最高移动性。沟道长度方向与沟道形成区域中的电流流动方向、或者说电荷移动方向相同。这样制作的晶体管具有包括多晶半导体的活动层，在其中，晶粒在沟道长度方向上延伸，这表示晶粒边界几乎是沿沟道长度方向形成的。
[0148]描述了采用CW激光器的激光晶化；但是，本发明不限于CW激光器，脉冲激光器也可用于晶化。甚至在能量射束(脉冲束)在脉冲振荡中输出时，可通过采用足以在半导体薄膜通过激光熔化之后被固化之前发出下一个脉冲束的重复率来发出激光而得到在扫描方向上连续增长的晶粒。换言之，即使在采用脉冲激光器时，也可实现与CW激光器相同的效果。
[0149]因此，可使用具有脉冲重复率的已确定下限的脉冲束，使得脉冲周期变为比自半导体薄膜被熔化至被固化的周期更短。具体来说，脉冲激光器的重复率为10MHz或以上，最好为60至100MHz。重复率是远高于数十至数百赫兹的常用脉冲束的重复率。
[0150]当脉冲激光具有10MHz或以上的重复率时，能够在半导体薄膜通过先前激光被熔化之后被固化之前，采用脉冲激光来照射半导体薄膜。因此，与采用具有传统重复率的脉冲激光器的情况不同，固相与液相之间的界面可在半导体薄膜中连续移动，以及可形成具有在扫描方向上连续增长的晶粒的半导体薄膜。具体来说，可能形成其中的每个在扫描方向上具有从10至30μm宽度以及在垂直于扫描方向的方向上具有大约1至5μm宽度的晶粒的聚集。还可能通过形成沿扫描方向纵向延伸的单晶粒，来形成至少在TFT的沟道长度方向上几乎没有晶粒边界的半导体薄膜。
[0151]作为脉冲激光器，可采用能够以上述重复率进行振荡的Ar激光器、Kr激光器、受激准分子激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YalO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti：蓝宝石激光器、铜汽化激光器或者金汽化激光器。
[0152]这个实施例可与上述实施例模式或其它实施例随意结合。
实施例11
[0153]实施例11描述在具有根据本发明的空心结构的无线芯片中、薄膜外部的大气或液体通过使密封薄膜集成电路的薄膜破裂而进入薄膜内部并与薄膜集成电路接触时、薄膜集成电路的降级速度变为更快的一个实例。
[0154]图26表示根据实施例3制造的薄膜集成电路的截面图。用作基薄膜的绝缘薄膜61在衬底10上形成。多个元件在绝缘薄膜61上形成。多个元件例如对应于从薄膜晶体管、电容元件、电阻元件、二极管等中选取的多个元件。图26表示作为多个元件而形成的N沟道薄膜晶体管64和P沟道薄膜晶体管65的横截面结构。在图26中，薄膜晶体管64具有LDD(轻掺杂漏极)结构，其中包括沟道形成区域、轻掺杂区域以及重掺杂区域。薄膜晶体管65具有单漏极结构，其中包括沟道形成区域和杂质区域。薄膜晶体管的结构不限于以上所述，而是可采用任何结构，例如单漏极结构、偏置结构、LDD结构、GOLD(栅极重叠轻掺杂漏极)。在这个实施例中，薄膜晶体管64和65均为其工作门限值被移位到工作极限附近的薄膜晶体管。这样，当薄膜外部的大气或液体通过使密封薄膜集成电路的薄膜破裂而进入薄膜内部并与薄膜集成电路接触时，薄膜集成电路的降级速度变得更快。
[0155]绝缘薄膜66制作成覆盖薄膜晶体管64和65，以及形成电连接到薄膜晶体管64和65的杂质区域的源和漏极接线74至76。绝缘薄膜67制作成覆盖源和漏极接线74至76。电连接到源或漏极接线74至76的传导层79和80在绝缘薄膜67上形成。传导层79和80用作天线。绝缘薄膜68制作成覆盖传导层79和80，以及第三薄膜12在绝缘薄膜68上形成。从绝缘薄膜61到绝缘薄膜68的部分对应TFT层11。
[0156]孔13在衬底10中形成。图26中的结构的一个特征在于，孔13在衬底10中形成。通过采用这种结构，薄膜集成电路更快地退化，因为薄膜外部的大气或液体在薄膜外部的大气或液体通过使密封薄膜集成电路的薄膜破裂而进入薄膜内部时直接与TFT层10接触。
[0157]这个实施例可与上述实施例模式或其它实施例随意结合。
实施例12
[0158]实施例12描述在具有根据本发明的空心结构的无线芯片中、薄膜外部的大气或液体通过使密封薄膜集成电路的薄膜破裂而进入薄膜内部并与薄膜集成电路接触时、薄膜集成电路的降级速度变为更快的一个实例。此实例不同于实施例11。
[0159]如图27所示，密封薄膜集成电路102的第一薄膜由第二薄膜120密封，以及第一薄膜101与第二薄膜120之间的空间121采用包含促进薄膜集成电路中包含的薄膜晶体管的降级的物质的气体、液体或凝胶来填充。第一和第二薄膜可以是热塑树脂。作为用于第一和第二薄膜的热塑树脂的一个实例，可采用实施例模式或实施例中所述的材料。
[0160]作为促进薄膜晶体管的降级的物质，给出Na、K、氨、单乙醇胺、H2O、SOx、NOx等。当薄膜晶体管暴露于包含促进薄膜晶体管的降级的物质的气体、液体或凝胶时，薄膜晶体管的电特性被位移，如图28所示。在图28中，水平轴表示栅电压(Vg)，以及垂直轴表示漏电流(Id)。另外，参考标号2800表示暴露于包含促进薄膜晶体管的降级的物质的气体、液体或凝胶之前薄膜晶体管的电特性，而参考标号2801则表示暴露于包含促进薄膜晶体管的降级的物质的气体、液体或凝胶之后的薄膜晶体管的电特性。在暴露于包含促进薄膜晶体管的降级的物质的气体、液体或凝胶之前或之后的薄膜晶体管的电特性的位移量对应于图28中的A。
[0161]一般来说，如果薄膜晶体管制作成具有相同的电特性，则产生相应的薄膜晶体管的电特性的细微变化，如图29中的2900、2901和2902所示。在这里，相应薄膜晶体管的电特性的变化范围由±x表示，其中以电特性2901作为参考。在图29中，水平轴表示栅电压(Vg)，以及垂直轴表示漏电流(Id)。操作薄膜晶体管所需的漏电流为Ion，以及施加用于驱动薄膜晶体管的栅电压为Von。一般来说，漏电流经过设置，使得通过在假定为比相应薄膜晶体管的电特性的变化朝更高电压方向更多位移的电特性2903中也施加Von，可得到比Ion更高的电流值。另外，漏电流经过设置，使得通过在假定为比相应薄膜晶体管的电特性的变化朝更低电压方向更多位移的电特性2904中也施加Vg＝0，可得到比Ion更低的电流值。换言之，电特性2903和2904是工作极限电特性。电特性2903和2904相对电特性2901的位移量分别由Y和Z表示。在图29中，在Vg＝0的情况下，在电特性2900、2901、2902和2903中得到Id＜Ion，并且薄膜晶体管不工作，而在Vg＝Von的情况下，在电特性2900、2901、2902和2904中得到Id＞Ion。因此，当电特性的变化处于范围-Z或以上以及+Y或以下时，薄膜晶体管可正常工作。
[0162]当薄膜晶体管具有电特性2900时，电特性2900可位移到作为工作极限电特性的电特性2903之外，使得薄膜晶体管在Vg＝Von时也不能工作。在这里，从电特性2900到作为工作极限电特性的电特性2903的位移量为X+Y。因此，电特性可被位移，使其位移量可大于X+Y，以便获得在其中具有电特性2900的薄膜晶体管不工作的状态。
[0163]因此，在第一薄膜与第二薄膜之间的空间121中存在的气体、液体或凝胶所包含的促进降级的物质的浓度被设置，使得其中的薄膜晶体管的电特性通过暴露于包含促进薄膜晶体管的降级的物质的这种气体、液体或凝胶而位移的位移量A大于X+Y，其中，X为薄膜晶体管之间的电特性的变化范围，以及Y为工作极限电特性的位移量。然后，通过使第一薄膜破裂，第一薄膜与第二薄膜之间的空间121中存在的气体、液体或凝胶进入第一薄膜内部。这样，薄膜集成电路暴露于包含促进薄膜晶体管的降级的物质的气体、液体或凝胶，因此，薄膜集成电路中包含的薄膜晶体管的电特性从图29中的状态位移到图30中的状态。在图30中，水平轴表示栅电压(Vg)，以及垂直轴表示漏电流(Id)。如图30所示，在Vg＝0和Vg＝Von的任一种情况下得到Id＜Ion，以及薄膜集成电路中包含的薄膜晶体管不会不变地工作，它导致不良操作。
[0164]实施例已经描述了具有其中薄膜集成电路由第一薄膜密封、然后第一薄膜再由第二薄膜包围的结构的无线芯片。换言之，无线芯片具有其中具有空间的双薄膜用来密封薄膜集成电路的结构。但是，其中具有空间的三或更多薄膜可用来密封薄膜集成电路。
[0165]实施例已经描述了具有其中的薄膜集成电路由第一薄膜密封、然后第一薄膜再由第二薄膜包围的结构的无线芯片。但是，由第一薄膜密封的电路不限于仅为薄膜集成电路，只要它是集成电路。例如，可采用在半导体衬底上形成的集成电路或者厚膜集成电路。另外，可采用在其中混合了半导体衬底上形成的集成电路、厚膜集成电路和薄膜集成电路的集成电路。
[0166]这个实施例可与上述实施例模式或其它实施例随意结合。
实施例13
[0167]实施例13描述根据本发明的无线芯片的应用。如图25所示，根据本发明的无线芯片82例如以放入包装袋81中的无线芯片82的方式来使用。由于根据本发明的无线芯片82具有其中的薄膜集成电路由薄膜密封的结构，因此无线芯片可直接放入包装袋81中，就象与食品一起放入包装袋的干燥剂那样。另外，无线芯片可与产品一起放入箱(例如纸板箱)中，而不限于包装袋。这样，由于无线芯片不需要被粘结并固定到产品上，因此不存在无线芯片被剥落的风险。因此，将无线芯片粘结到产品上的步骤可省略。
[0168]这个实施例可与上述实施例模式或其它实施例随意结合。

Claims (24)

1.一种无线芯片，包括：
集成电路；以及
密封所述集成电路的薄膜，
其中，所述集成电路与所述薄膜之间存在空间。
2.一种无线芯片，包括：
集成电路；以及
密封所述集成电路的薄膜，
其中，所述集成电路与所述薄膜之间存在空间，以及
所述空间采用惰性气体来填充。
3.一种无线芯片，包括：
集成电路；以及
密封所述集成电路的薄膜，
其中，所述集成电路与所述薄膜之间存在空间，以及
所述空间采用促进所述集成电路的降级的气体来填充。
4.如权利要求3所述的无线芯片，其特征在于，促进所述集成电路的降级的所述气体是包含水分的气体。
5.如权利要求3所述的无线芯片，其特征在于，当所述集成电路暴露于外部空气时的所述集成电路的降级速度与所述集成电路未暴露于外部空气时完全不同。
6.如权利要求1至3中的任一项所述的无线芯片，其特征在于，所述集成电路为薄膜集成电路。
7.如权利要求1至3中的任一项所述的无线芯片，其特征在于，所述薄膜包括热塑树脂。
8.一种无线芯片，包括：
薄膜集成电路；
密封所述薄膜集成电路的第一薄膜；以及
密封所述第一薄膜的第二薄膜，
其中，所述集成电路与所述第一薄膜之间存在第一空间，
所述第一薄膜与所述第二薄膜之间存在第二空间，以及
所述第二空间采用促进所述薄膜集成电路中所包含的薄膜晶体管的降级的气体、液体和凝胶的至少一个来填充。
9.如权利要求8所述的无线芯片，其特征在于，所述第一薄膜和所述第二薄膜包括热塑树脂。
10.如权利要求1至3和8所述的无线芯片，其特征在于还包括天线。
11.一种用于制造多个无线芯片的方法，包括以下步骤：
在第一薄膜上安排多个集成电路；
在所述第一薄膜和所述多个集成电路上设置第二薄膜；
加热所述多个集成电路周围的所述第一薄膜和所述第二薄膜的部分，用于熔化所述第一薄膜和所述第二薄膜并密封所述集成电路，以便在所述多个集成电路与所述第一薄膜和所述第二薄膜的至少一个之间具有空间。
12.一种用于制造多个无线芯片的方法，包括以下步骤：
在第一薄膜上安排多个集成电路；
在所述第一薄膜和所述多个集成电路上设置第二薄膜；
加热所述多个集成电路周围的所述第一薄膜和所述第二薄膜的部分，用于熔化所述第一薄膜和所述第二薄膜、密封所述多个集成电路、分割所述第一薄膜并分割所述第二薄膜，以便在所述多个集成电路与所述第一薄膜和所述第二薄膜的至少一个之间具有空间。
13.一种用于制造多个无线芯片的方法，包括以下步骤：
在第一薄膜上安排多个集成电路；
在所述第一薄膜和所述多个集成电路上设置第二薄膜；
加热所述多个集成电路周围的所述第一薄膜和所述第二薄膜的部分，用于通过将加热丝压到所述第二薄膜上来熔化所述第一薄膜和所述第二薄膜、密封所述多个集成电路、分割所述第一薄膜并分割所述第二薄膜，以便在所述多个集成电路与所述第一薄膜和所述第二薄膜的至少一个之间具有空间。
14.一种用于制造多个无线芯片的方法，包括以下步骤：
在第一薄膜上安排多个集成电路；
在所述第一薄膜和所述多个集成电路上设置第二薄膜；
采用激光照射所述多个集成电路周围的所述第二薄膜的部分，用于熔化所述第一薄膜和所述第二薄膜、密封所述多个集成电路、分割所述第一薄膜并分割所述第二薄膜，以便在所述多个集成电路与所述第一薄膜和所述第二薄膜的至少一个之间具有空间。
15.如权利要求11至14中的任一项所述的制造多个无线芯片的方法，其特征在于，所述多个集成电路周围的所述第一薄膜和所述第二薄膜的部分是所述多个薄膜集成电路的相邻薄膜集成电路之间的所述第一薄膜和所述第二薄膜的部分。
16.如权利要求11至15中的任一项所述的制造多个无线芯片的方法，其特征在于，所述第一薄膜和所述第二薄膜包括热塑树脂。
17.如权利要求11至15中的任一项所述的制造多个无线芯片的方法，其特征在于，所述第二薄膜具有多个凸起部分。
18.如权利要求11至15中的任一项所述的制造多个无线芯片的方法，其特征在于，所述第一薄膜和所述第二薄膜的每个具有多个凸起部分。
19.如权利要求17所述的制造多个无线芯片的方法，其特征在于，所述多个集成电路分别安排在所述第二薄膜的所述多个凸起部分中。
20.如权利要求18所述的制造多个无线芯片的方法，其特征在于，所述多个集成电路分别安排在所述第一薄膜和所述第二薄膜的所述多个凸起部分中。
21.如权利要求11至15中的任一项所述的制造多个无线芯片的方法，其特征在于，所述多个集成电路密封在包含惰性气体的气氛中。
22.如权利要求11至15中的任一项所述的制造多个无线芯片的方法，其特征在于，所述多个集成电路密封在包含促进所述多个集成电路的降级的气体的气氛中。
23.如权利要求11至15中的任一项所述的制造多个无线芯片的方法，其特征在于，所述多个集成电路密封在包含水分的气氛中。
24.如权利要求11至15中的任一项所述的制造多个无线芯片的方法，其特征在于，所述多个集成电路为薄膜集成电路。
CNB2005101099091A 2004-09-14 2005-09-14 无线芯片及其制造方法 Expired - Fee Related CN100530611C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004267415 2004-09-14
JP267415/04 2004-09-14

Publications (2)

Publication Number Publication Date
CN1767179A true CN1767179A (zh) 2006-05-03
CN100530611C CN100530611C (zh) 2009-08-19

Family

ID=35427628

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101099091A Expired - Fee Related CN100530611C (zh) 2004-09-14 2005-09-14 无线芯片及其制造方法

Country Status (3)

Country Link
US (1) US8698262B2 (zh)
EP (3) EP2270853B1 (zh)
CN (1) CN100530611C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044406B (zh) * 2009-10-19 2012-10-03 中芯国际集成电路制造(上海)有限公司 检测样品的处理方法
CN104848168A (zh) * 2015-04-10 2015-08-19 武汉华星光电技术有限公司 一种量子点膜片的制造方法
CN105845618A (zh) * 2015-01-13 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种防止铜氧化扩散的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110122869A (ko) * 2004-07-09 2011-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｉｃ칩 및 그 제조방법
KR20080002947A (ko) 2005-04-27 2008-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩
US7776656B2 (en) * 2005-07-29 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5243089B2 (ja) * 2008-04-09 2013-07-24 東京エレクトロン株式会社 プラズマ処理装置のシール構造、シール方法およびプラズマ処理装置
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
US20120326863A1 (en) * 2011-06-27 2012-12-27 General Electric Company Wearable portable device and method
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
JP2016110075A (ja) 2014-10-03 2016-06-20 株式会社半導体エネルギー研究所 発光装置、モジュール、及び電子機器
US10664020B2 (en) 2015-04-23 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR20190126261A (ko) * 2019-10-22 2019-11-11 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3807384A (en) * 1972-08-14 1974-04-30 Nasa Apparatus for controlling the temperature of balloon-borne equipment
US3925726A (en) * 1974-05-08 1975-12-09 Us Navy Electric field sensor
JPS5722041A (en) 1980-07-17 1982-02-04 Kenji Nakamura Manufacture of enclosing bag
JPS59172253A (ja) 1983-03-18 1984-09-28 Mitsubishi Electric Corp 半導体装置
JPS60160145A (ja) 1984-01-30 1985-08-21 Mitsubishi Electric Corp 混成集積回路のパツケ−ジング
JPS6127663A (ja) 1984-07-17 1986-02-07 Nec Corp 半導体集積回路
JPS61144062A (ja) 1984-12-18 1986-07-01 Canon Inc 光電変換装置
KR960015106B1 (ko) * 1986-11-25 1996-10-28 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체패키지 포장체
EP0360194A2 (en) 1988-09-23 1990-03-28 The Dow Chemical Company Method and apparatus for inert atmosphere sealing
US5074951A (en) 1988-09-23 1991-12-24 The Dow Chemical Company Apparatus for inert atmosphere sealing
US5279693A (en) 1990-05-09 1994-01-18 Lps Industries, Inc. Welding thermoplastic material with a laser
US5323150A (en) 1992-06-11 1994-06-21 Micron Technology, Inc. Method for reducing conductive and convective heat loss from the battery in an RFID tag or other battery-powered devices
DE69408558T2 (de) * 1993-05-28 1998-07-23 Toshiba Ave Kk Verwendung einer anisotropischen leitfähigen Schicht für die Verbindung von Anschlussleitern einer Leiterplatte mit den elektrischen Anschlusskontakten einer photoelektrischen Umwandlungsvorrichtung und Verfahren zur Montage dieser Vorrichtung
US5485671A (en) * 1993-09-10 1996-01-23 Aavid Laboratories, Inc. Method of making a two-phase thermal bag component cooler
US6096431A (en) 1994-07-25 2000-08-01 Toppan Printing Co., Ltd. Biodegradable cards
JP3596057B2 (ja) 1994-12-27 2004-12-02 凸版印刷株式会社 生分解性カード
DE59506856D1 (de) * 1994-12-07 1999-10-21 Reynolds Tobacco Gmbh Bioabbaubare thermoplastisch verformbare materialien und verpackungen daraus
JP3218380B2 (ja) * 1995-03-22 2001-10-15 株式会社新川 テープボンディング装置
JPH10293827A (ja) 1997-04-18 1998-11-04 Dainippon Printing Co Ltd 非接触ｉｃカード封入体及び非接触ｉｃカード
US6107920A (en) 1998-06-09 2000-08-22 Motorola, Inc. Radio frequency identification tag having an article integrated antenna
US6246327B1 (en) 1998-06-09 2001-06-12 Motorola, Inc. Radio frequency identification tag circuit chip having printed interconnection pads
US6091332A (en) 1998-06-09 2000-07-18 Motorola, Inc. Radio frequency identification tag having printed circuit interconnections
US6018299A (en) 1998-06-09 2000-01-25 Motorola, Inc. Radio frequency identification tag having a printed antenna and method
US6130613A (en) 1998-06-09 2000-10-10 Motorola, Inc. Radio frequency indentification stamp and radio frequency indentification mailing label
US6045882A (en) * 1998-07-16 2000-04-04 Viskase Corporation Multilayer thin plastic film, useful for shrink overwrap packaging
AU5704499A (en) 1998-09-11 2000-04-03 Motorola, Inc. Radio frequency identification tag circuit chip having printed interconnection pads
US6742655B2 (en) 2000-04-14 2004-06-01 Yoshimasa Kasakura Cushioning material and container also serving for cushioning using the cushioning material as container
JP2002068216A (ja) * 2000-08-29 2002-03-08 Shin Etsu Handotai Co Ltd 半導体ウエーハ用包装袋及びそれを用いた半導体ウエーハの梱包方法
JP2002200674A (ja) 2000-12-28 2002-07-16 Mitsubishi Electric Corp 移動体識別装置及びこの製造方法
DE10104221A1 (de) 2001-01-31 2002-04-18 Infineon Technologies Ag Gegen Störstrahlung geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung
US20020133942A1 (en) 2001-03-20 2002-09-26 Kenison Michael H. Extended life electronic tags
JP2003017514A (ja) 2001-03-20 2003-01-17 Schlumberger Holding Ltd 電子タグ装置および電子タグをパッケージする方法
JP2003016405A (ja) 2001-06-28 2003-01-17 Toppan Printing Co Ltd Ｉｃタグ装着方法
JP3908549B2 (ja) 2002-01-31 2007-04-25 大日本印刷株式会社 Ｒｆｉｄタグの製造方法
JP2003243918A (ja) 2002-02-18 2003-08-29 Dainippon Printing Co Ltd 非接触ｉｃタグ用アンテナと非接触ｉｃタグ
NL1020273C2 (nl) 2002-03-28 2003-09-30 Ideepak Holding B V Sealinrichting.
JP2003340940A (ja) 2002-05-30 2003-12-02 Toppan Forms Co Ltd 袋状フィルム作製システムおよび袋状フィルム作製方法
JP4282951B2 (ja) 2002-05-31 2009-06-24 パイオニア株式会社 半導体記憶素子及びその寿命動作開始装置、並びに該半導体記憶素子を備えた情報記録媒体
JP2004037902A (ja) 2002-07-04 2004-02-05 Toppan Printing Co Ltd 耐久性のあるｉｃタグ付き建築用・住宅用部材、及びこれらを用いることによる各種履歴確認方法。
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
JP4393859B2 (ja) 2002-12-27 2010-01-06 株式会社半導体エネルギー研究所 記録媒体の作製方法
EP1437683B1 (en) 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
JP2004342833A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、集積回路及び電子機器。
US20050046022A1 (en) * 2003-08-26 2005-03-03 Micrel, Incorporated Semiconductor devices integrated with wafer-level packaging
JP4723231B2 (ja) 2004-12-06 2011-07-13 エイディシーテクノロジー株式会社 識別用タグ
JP2010129946A (ja) * 2008-12-01 2010-06-10 Renesas Electronics Corp 半導体パッケージ、半導体パッケージの製造方法、電子部品、電子部品の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044406B (zh) * 2009-10-19 2012-10-03 中芯国际集成电路制造(上海)有限公司 检测样品的处理方法
CN105845618A (zh) * 2015-01-13 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种防止铜氧化扩散的方法
CN105845618B (zh) * 2015-01-13 2019-07-19 中芯国际集成电路制造(上海)有限公司 一种防止铜氧化扩散的方法
CN104848168A (zh) * 2015-04-10 2015-08-19 武汉华星光电技术有限公司 一种量子点膜片的制造方法

Also Published As

Publication number Publication date
EP2270853A3 (en) 2012-04-25
EP1635391A3 (en) 2007-05-09
EP2270854A3 (en) 2012-04-25
US8698262B2 (en) 2014-04-15
US20060055014A1 (en) 2006-03-16
CN100530611C (zh) 2009-08-19
EP2270854A2 (en) 2011-01-05
EP1635391A2 (en) 2006-03-15
EP2270853A2 (en) 2011-01-05
EP2270853B1 (en) 2013-08-21
EP1635391B1 (en) 2012-01-18

Similar Documents

Publication Publication Date Title
CN1767179A (zh) 无线芯片及其制造方法
US7651945B2 (en) Method for peeling off semiconductor element and method for manufacturing semiconductor device
JP4809632B2 (ja) 半導体装置の製造方法
US7514294B2 (en) Semiconductor device and a manufacturing method of the same
US7648889B2 (en) Production method for device
CN1797717A (zh) 绝缘膜以及半导体器件的制造方法
CN1870261A (zh) 半导体器件及其制造方法
CN1516253A (zh) 半导体器件以及其制作方法
CN1716575A (zh) 半导体器件的制造方法
JP2016063231A (ja) ポリマー基板を有する半導体素子を備えるプリント回路モジュール、及びその製造方法
JP2003332271A (ja) 半導体ウエハおよび半導体装置の製造方法
CN1776896A (zh) 半导体器件的制造方法以及半导体器件和电子装置
CN1638030A (zh) 半导体器件的制造方法
CN1697187A (zh) 半导体集成电路、半导体器件和半导体集成电路的制造方法
US9870938B2 (en) Semiconductor element producing method by flattening protective tape
CN1832169A (zh) 无线芯片以及具有该无线芯片的电子设备
CN1708853A (zh) 半导体装置以及半导体装置的制作方法
CN101064333A (zh) 存储器件以及半导体器件
WO2018235843A1 (ja) 半導体装置の製造方法およびウエハ貼着構造体
CN1674223A (zh) 半导体器件及其制造方法
JP5343525B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
CN1832176A (zh) 半导体器件及其操作方法
US20080233714A1 (en) Method for fabricating semiconductor device
TWI377629B (en) Package method for flip chip
JP4845461B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20210914