JP2010129946A - 半導体パッケージ、半導体パッケージの製造方法、電子部品、電子部品の製造方法 - Google Patents
半導体パッケージ、半導体パッケージの製造方法、電子部品、電子部品の製造方法 Download PDFInfo
- Publication number
- JP2010129946A JP2010129946A JP2008306011A JP2008306011A JP2010129946A JP 2010129946 A JP2010129946 A JP 2010129946A JP 2008306011 A JP2008306011 A JP 2008306011A JP 2008306011 A JP2008306011 A JP 2008306011A JP 2010129946 A JP2010129946 A JP 2010129946A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die pad
- semiconductor package
- dielectric
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07771—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card the record carrier comprising means for minimising adverse effects on the data communication capability of the record carrier, e.g. minimising Eddy currents induced in a proximate metal or otherwise electromagnetically interfering object
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49016—Antenna or wave energy "plumbing" making
- Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Theoretical Computer Science (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】パッケージ外部に出力される電波の電界強度の減衰を効果的に抑制する手段を提供する。
【解決手段】半導体パッケージは、半導体チップ5と、誘電体7を介して半導体チップ5を搭載している、アンテナとして機能するダイパッド4aと、これに接続する吊りリード4bと、導体チップ5およびダイパッド4aおよび吊りリード4bを封止しているモールド樹脂(封止樹脂)1と、を有する。誘電体7の比誘電率はモールド樹脂1の比誘電率よりも高い。
【選択図】図2
【解決手段】半導体パッケージは、半導体チップ5と、誘電体7を介して半導体チップ5を搭載している、アンテナとして機能するダイパッド4aと、これに接続する吊りリード4bと、導体チップ5およびダイパッド4aおよび吊りリード4bを封止しているモールド樹脂(封止樹脂)1と、を有する。誘電体7の比誘電率はモールド樹脂1の比誘電率よりも高い。
【選択図】図2
Description
本発明は、半導体パッケージ、および、その製造方法、並びに、電子部品、および、その製造方法に関する。
従来、半導体チップ及びアンテナを備えた半導体パッケージとしては、例えば特許文献1に記載されたものが知られている。
図10は、特許文献1に記載された半導体パッケージ10を示す平面図である。図10で示す半導体パッケージは、CPU(Central Processing Unit)、メモリ等の第1の半導体チップ11、および、識別符号を格納した第2の半導体チップ12をリードフレーム13上に内蔵し、非接触で識別符号を読み出す。また、半導体パッケージ10は、リードフレーム13の一部にスリット30を設けてアンテナ15として利用する構造を有している。
特開2005−346412公報
特開2006−237450公報
しかしながら、アンテナを備えた半導体パッケージが物理的に離れた外部装置と無線通信をする場合、パッケージ内部のアンテナから送信される電波の電界強度がパッケージ内で減衰することが問題となる。この理由は、隣接するリード、ワイヤ、半導体チップの金属類が干渉するためである。また、一般的な封止樹脂はカーボンを含むため電波を吸収する性質がある。したがって、半導体チップやアンテナが封止樹脂に包まれることにより、さらに電波の電界強度は減衰してしまう。
本発明によれば、半導体チップと、誘電体を介して前記半導体チップが搭載されており、アンテナとして機能するダイパッドと、前記半導体チップおよび前記ダイパッドを封止している封止樹脂と、を有し、上記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い半導体パッケージが提供される。
また、本発明によれば、第一の半導体チップと、誘電体を介して前記第一の半導体チップが搭載され、アンテナとして機能するダイパッドと、前記ダイパッドに接続している吊りリードと、前記吊りリードに搭載され、識別符号を格納する第二の半導体チップと、前記第一、第二の半導体チップおよび前記ダイパッドを封止している封止樹脂と、を有し、上記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い半導体パッケージが提供される。
また、本発明によれば、実装基板と、前記実装基板に実装された半導体パッケージと、を有し、上記半導体パッケージは、半導体チップと、誘電体を介して前記半導体チップを搭載され、アンテナとして機能するダイパッドと、前記半導体チップおよび前記ダイパッドを封止している封止樹脂と、を有し、前記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い電子部品が提供される。
また、本発明によれば、実装基板と、前記実装基板に実装された半導体パッケージと、を有し、上記半導体パッケージは、第一の半導体チップと、誘電体を介して前記第一の半導体チップが搭載され、アンテナとして機能するダイパッドと、前記ダイパッドに接続している吊りリードと、前記吊りリードに搭載され、識別符号を格納する第二の半導体チップと、前記第一、第二の半導体チップおよび前記ダイパッドを封止している封止樹脂と、を有し、上記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い電子部品が提供される。
また、本発明によれば、アンテナとして機能するダイパッドに誘電体を介して半導体チップを搭載する工程と、前記半導体チップおよび前記ダイパッドを封止樹脂で封止する工程と、を含み、上記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い半導体パッケージの製造方法が提供される。
また、本発明によれば、アンテナとして機能するダイパッドと、前記ダイパッドに接続している吊りリードと、を用意する工程と、前記ダイパッドに誘電体を介して第一の半導体チップを搭載する工程と、識別符号が格納されている第二の半導体チップを前記吊りリードに搭載する工程と、前記第一、第二の半導体チップおよび前記ダイパッドを封止樹脂で封止する工程と、を含み、上記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い半導体パッケージの製造方法が提供される。
また、本発明によれば、実装基板を用意する工程と、前記実装基板に半導体パッケージを実装する工程と、含み、前記半導体パッケージは、半導体チップと、誘電体を介して前記半導体チップが搭載され、アンテナとして機能するダイパッドと、前記半導体チップおよび前記ダイパッドを封止している封止樹脂と、を有し、前記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い電子部品の製造方法が提供される。
さらに、本発明によれば、実装基板を用意する工程と、前記実装基板に半導体パッケージを実装する工程と、を含み、上記半導体パッケージは、第一の半導体チップと、誘電体を介して前記第一の半導体チップが搭載され、アンテナとして機能するダイパッドと、前記ダイパッドに接続している吊りリードと、前記吊りリードに搭載され、識別符号を格納する第二の半導体チップと、前記第一、第二の半導体チップおよび前記ダイパッドを封止している封止樹脂と、を有し、前記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い電子部品の製造方法が提供される。
この発明によれば、アンテナ機能を有するダイパッドと半導体チップとの間には、比誘電率が封止樹脂よりも高い誘電体が位置している。このため、半導体チップによる電波吸収を抑制することができる。したがって、パッケージ外部に出力される電波の電界強度の減衰を効果的に抑制することができる。
本発明によれば、パッケージ外部に出力される電波の電界強度の減衰を効果的に抑制することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、本実施形態の半導体パッケージ100を模式的に示す平面(透視)図である。図2(a)、(d)は、図1の半導体パッケージ100のA−A'断面図である。図2(b)、(c)は、図1の半導体パッケージ100のB−B'断面図である。
半導体パッケージ100は、半導体チップ5(第一の半導体チップ)と、誘電体7を介して半導体チップ5が搭載され、アンテナとして機能するダイパッド4aと、これに接続する吊りリード4bと、半導体チップ5、ダイパッド4aおよび吊りリード4bを封止しているモールド樹脂(封止樹脂)1と、を有する。誘電体7の比誘電率はモールド樹脂1の比誘電率よりも高い。モールド樹脂1は、たとえばエポキシ樹脂とすることができる。
さらに、半導体パッケージ100は、リード(アウターリード2、インナーリード3)と、通信用素子6と、を備える。
図示するように、ダイパッド4aと吊りリード4bとは接続している。吊りリード4bも、ダイパッド4aとともにアンテナとして機能する。また、吊りリード4b上には、通信用素子6が搭載されている。通信用素子6は、識別符号が格納され、通信機能を有する半導体チップ(第二の半導体チップ)である。具体的には、通信用素子6は、外部装置と無線通信を行うRFID(Radio Frequency Identification)チップである。通信用素子6もまた、モールド樹脂1に封止されている。
半導体チップ5は、信号を生成し、これを増幅して電波を発生する。発生した電波は、ダイパッド4aおよび吊りリード4bから通信用素子6に発信され、通信用素子6が外部に発信する。通信用素子6は、半導体チップ5と離れた吊りリード4b上に搭載されている。こうすることで、半導体チップ5を構成する金属類の干渉を抑制することができる。また、半導体チップ5の動作によって生じる磁場ノイズがアンテナから出される電波に干渉することにより、電界強度の減衰を抑制することができる。
半導体チップ5は、たとえば、マイコン、メモリ、ASIC(Application Specific Integrated Circuit)などである。半導体チップ5は、ワイヤ(図示せず)によってインナーリード3と接続されている。
ダイパッド4aには、グランド電位含め外部から電位を印加しない。したがって、図2(b)で示すように、吊りリード4bはモールド樹脂1の外に出ていなくてもよい。
吊りリード4bは、図2(c)で示すように、半導体チップ5と通信用素子6とが離れる方向に折り曲げてもよい。こうすることで、通信用素子6と半導体チップ5との距離を離すことができる。したがって、パッケージ内のスペースを三次元的に有効利用することができる。また、図2(d)で示すように、ダイパッド4aが露出していてアウターリード2がダイパッド4aの露出面と反対方向に折り曲げられていてもよい。
図3は、図2(b)の拡大図である。誘電体7の厚みをTとする。誘電体7は、接着剤の層(図示せず)を介して半導体チップ5の下面およびダイパッド4aの上面に固着されている。接着剤としては、たとえば銀ペーストが用いられる。
誘電体7の比誘電率は、具体的には、5以上15以下とするとよい。誘電体7の比誘電率が小さすぎると電界強度の減衰を十分に抑制することができない。一方、誘電体7の比誘電率が大きすぎると波長に影響し、吊りリード4bの寸法を短くする必要がある。したがって、指向性が悪化し外部装置からの受信が困難になる。なお、誘電体7の材料として、セラミックやガラスを用いることができる。
誘電体7の厚みTは、300μm以上900μm以下とするとよい。Tが小さすぎると、半導体チップ5とダイパッド4aとの距離が近くなる。そのため、半導体チップ5を構成する金属類による干渉を抑制することができない。また、半導体チップ5の動作によりダイパッド4aや吊りリード4bのアンテナ能力が低減する。したがって、電界強度の減衰を十分に抑制することができない。一方、Tが大きすぎると、モールド樹脂1による封止時にパッケージ内のバランスが崩れ、ワイヤやダイパッド4aがパッケージ表面に露出してしまうおそれがある。
図4は、回路基板(実装基板)101に実装された半導体パッケージ100を有する発信装置1000と、発信装置1000と通信する受信装置200との構成例を示す図である。発信装置1000において、半導体パッケージ100及び回路基板101は筐体102に収納されている。受信装置200は、発信装置1000とは離れた位置にある外部装置2000内にある。
外部装置2000は、受信装置200とアンテナ201とLED(Light Emitting Diode)202とを有する。LED202は、発信装置1000から発信された電波を受信装置200が受信すると発光する。こうすることで、外部装置2000は通信中であることが示される。
つづいて、半導体パッケージ100の製造方法について図5を用いつつ説明する。まず、誘電体7の下面またはダイパッド4aに接着剤を塗布し、ダイパッド4aに誘電体7を固着する。ついで、絶縁体7の上面に接着剤と塗布し、半導体チップ5を搭載する(図5(a))。ついで、半導体チップ5とリード4とをワイヤWで接続する(図5(b))。そして、吊りリード4bに通信用素子6を搭載し、さらに、アウターリード2を除き、モールド樹脂1で封止する(図5(c))。
つづいて、本実施形態の作用効果について説明する。半導体パッケージ100では、アンテナ機能を有するダイパッド4aと半導体チップ5との間には、比誘電率がモールド樹脂1よりも高い誘電体が位置している。このため、半導体チップ5による電波吸収を抑制することができる。したがって、パッケージ外部に出力される電波の電界強度の減衰を効果的に抑制することができる。
モールド樹脂1の比誘電率は、たとえば、5より小さくする。このとき、誘電体7の比誘電率を5以上にすることで、誘電体7の比誘電率をモールド樹脂1の比誘電率よりも大きくすることができる。
また、誘電体7の厚さが薄すぎると、パッケージ内部では隣接するインナーリード3やワイヤWが変形して接近したり、半導体チップ5が磁場ノイズの影響を受けたりする。そのため、金属干渉により電波の電界強度が減衰してしまう。そこで、誘電体7の厚さTを300μm以上とすることで、水平方向の磁場ノイズ影響を低減することができる。
以下に、パッケージ100において、誘電体7の比誘電率および厚みを制御することにより得られる効果について詳細に説明する。
図6は、発信装置1000と受信装置2000との間で行う通信において、半導体パッケージ100と受信装置2000との間の距離L1と、誘電体の厚みTとの関係を示すグラフである。グラフ内の曲線は、通信が可能な最長の距離L1(図4参照)を示している。したがって、グラフにおいて、曲線より下方での距離において通信が可能であり、曲線より上方での距離において通信は不可能となる。これは、距離が離れると電界強度が減衰し、受信装置2000で電波受信および検出が不可能になるためである。
半導体パッケージ100が回路基板101に実装または挿入されること、および、回路基板101の周囲のレイアウトや筐体102の構造を考慮すると、半導体パッケージ100と筐体102との間の距離L2(図4参照)は、少なくとも50mmは必要になると考えられる。そのため、上記通信を可能にするには、半導体パッケージ100と受信装置2000との距離L1を少なくとも50mm以上にしなければならない。そのため、図6(a)で示す領域Aが通信可能な領域となる。
また、図6では、誘電体7の比誘電率を10(ガラス、I)、5(セラミック、II)、2.5(シリコン、III)と変えたときの通信可能な最長の距離L2を測定した結果を各曲線で示している。上記したように、各曲線の下方での距離において通信が可能になるので、図6(b)においては、誘電体7の比誘電率が10.0(I)の場合には領域Bの距離において通信可能である。また、誘電体7の比誘電率が5.0(II)の場合には領域Cの距離において通信可能である。しかしながら、誘電体7の比誘電率が2.5(I)の場合には、曲線が距離L2=50mm以下にあるため、現在実現可能な距離L1を設定することができない。
以上のことから、誘電体7の比誘電率が5以上であれば、距離L1=50mm以上を確保することができるため、現在のパッケージ技術で実現可能な距離L1を設定することができる。また、その時の誘電体7の厚さTは300μm以上である。つまり、誘電体7の比誘電率が5以上、厚さTが300μm以上であれば、現在実現可能な距離L1を設定することができる。
つまり、図6(c)で示すように、誘電体7の比誘電率が10(I)の場合には領域Dの距離において通信可能である。また、誘電体7の比誘電率が5(II)の場合には領域Eの距離において通信可能である。したがって、誘電体7の厚みTを300μm以上とし、比誘電率を5以上とすることで、現状のパッケージ技術においても、効果的に電界強度の減衰を抑制することができる。したがって、発信装置1000と受信装置2000との間の検出距離を確保することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、通信用素子6や吊りリード4bの周りのモールド樹脂1の厚みを薄くしてもよい。こうすることで、電波強度の減衰をさらに防止することができる。なお、図7(a)は、実施の形態に係る半導体パッケージの変形例の平面図であり、図7(b)は、図7(a)のA−A'断面図であり、図7(c)は、図7(a)のB−B'断面図であり、図7(d)は、図7(a)のC−C'断面図である。図7(b)〜(d)で示すように、通信用素子6および吊りリード4bの上のモールド樹脂1の厚みを薄くしてもよい。また、リードの成形方向を逆にして、半導体チップ5ではなくインナーリード3の樹脂厚を薄くしてもよい。
また、図1で示す半導体パッケージ100において、アウターリード2またはインナーリード3がGND(グランド)として接続する構成を採用することもできる。すなわち、図8で示すように、アウターリード2の少なくとも1本がダイパッド4aと接続している構成を採用することができる。また、図9で示すように、アウターリード2の少なくとも1本が吊りリード4bと接続している構成を採用してもよい。
なお、本発明の半導体パッケージは、実装基板に実装することにより電子部品としてさまざまな通信機器に導入することができる。通信機器としては、実施の形態で例示したような発信装置であってもよく、より具体的には、携帯電話、PDA、ポータブルナビゲーション装置、ノートパソコン等を例示することができる。
1 モールド樹脂
2 アウターリード
3 インナーリード
4 リード
4a ダイパッド
4b 吊りリード
5 半導体チップ
6 通信用素子
7 誘電体
10 半導体パッケージ
11 半導体チップ
12 半導体チップ
13 リードフレーム
14 リード
15 アンテナ
30 スリット
100 半導体パッケージ
101 回路基板
102 筐体
200 受信装置
201 アンテナ
202 LED
1000 発信装置
2000 外部装置
W ワイヤ
2 アウターリード
3 インナーリード
4 リード
4a ダイパッド
4b 吊りリード
5 半導体チップ
6 通信用素子
7 誘電体
10 半導体パッケージ
11 半導体チップ
12 半導体チップ
13 リードフレーム
14 リード
15 アンテナ
30 スリット
100 半導体パッケージ
101 回路基板
102 筐体
200 受信装置
201 アンテナ
202 LED
1000 発信装置
2000 外部装置
W ワイヤ
Claims (17)
- 半導体チップと、
誘電体を介して前記半導体チップが搭載され、アンテナとして機能するダイパッドと、
前記半導体チップおよび前記ダイパッドを封止している封止樹脂と、
を有し、
前記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い半導体パッケージ。 - 前記ダイパッドに接続している吊りリードを有し、
前記封止樹脂は前記吊りリードを封止している請求項1に記載の半導体パッケージ。 - 前記誘電体の前記比誘電率が5以上15以下である請求項1または2に記載の半導体パッケージ。
- 前記誘電体の厚みが300μm以上900μm以下である請求項1乃至3いずれかに記載の半導体パッケージ。
- 第一の半導体チップと、
誘電体を介して前記第一の半導体チップが搭載され、アンテナとして機能するダイパッドと、
前記ダイパッドに接続している吊りリードと、
前記吊りリードに搭載され、識別符号を格納する第二の半導体チップと、
前記第一、第二の半導体チップおよび前記ダイパッドを封止している封止樹脂と、
を有し、
前記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い半導体パッケージ。 - 前記誘電体の前記比誘電率が5以上15以下である請求項5に記載の半導体パッケージ。
- 前記誘電体の厚みが300μm以上900μm以下である請求項5または6に記載の半導体パッケージ。
- 前記第二の半導体チップは、さらに通信機能を有する請求項5乃至7いずれかに記載の半導体パッケージ。
- 実装基板と、
前記実装基板に実装された半導体パッケージと、
を有し、
前記半導体パッケージは、
半導体チップと、
誘電体を介して前記半導体チップが搭載され、アンテナとして機能するダイパッドと、
前記半導体チップおよび前記ダイパッドを封止している封止樹脂と、
を有し、
前記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い電子部品。 - 実装基板と、
前記実装基板に実装された半導体パッケージと、
を有し、
前記半導体パッケージは、
第一の半導体チップと、
誘電体を介して前記第一の半導体チップが搭載され、アンテナとして機能するダイパッドと、
前記ダイパッドに接続している吊りリードと、
前記吊りリードに搭載され、識別符号を格納する第二の半導体チップと、
前記第一、第二の半導体チップおよび前記ダイパッドを封止している封止樹脂と、
を有し、
前記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い電子部品。 - 前記第二の半導体チップは、さらに通信機能を有する請求項10に記載の電子部品。
- アンテナとして機能するダイパッドに誘電体を介して半導体チップを搭載する工程と、
前記半導体チップおよび前記ダイパッドを封止樹脂で封止する工程と、
を含み、
前記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い半導体パッケージの製造方法。 - アンテナとして機能するダイパッドと、前記ダイパッドに接続している吊りリードと、を用意する工程と、
前記ダイパッドに誘電体を介して第一の半導体チップを搭載する工程と、
識別符号が格納されている第二の半導体チップを前記吊りリードに搭載する工程と、
前記第一、第二の半導体チップおよび前記ダイパッドを封止樹脂で封止する工程と、
を含み、
前記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い半導体パッケージの製造方法。 - 前記第二の半導体チップに通信機能を付加する工程をさらに含む請求項13に記載の半導体パッケージの製造方法。
- 実装基板を用意する工程と、
前記実装基板に半導体パッケージを実装する工程と、
を含み、
前記半導体パッケージは、
半導体チップと、
誘電体を介して前記半導体チップが搭載され、アンテナとして機能するダイパッドと、
前記半導体チップおよび前記ダイパッドを封止している封止樹脂と、
を有し、
前記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い電子部品の製造方法。 - 実装基板を用意する工程と、
前記実装基板に半導体パッケージを実装する工程と、
を含み、
前記半導体パッケージは、
第一の半導体チップと、
誘電体を介して前記第一の半導体チップが搭載され、アンテナとして機能するダイパッドと、
前記ダイパッドに接続している吊りリードと、
前記吊りリードに搭載され、識別符号を格納する第二の半導体チップと、
前記第一、第二の半導体チップおよび前記ダイパッドを封止している封止樹脂と、
を有し、
前記誘電体の比誘電率が前記封止樹脂の比誘電率よりも高い電子部品の製造方法。 - 前記第二の半導体チップが通信機能をさらに有する請求項16に記載の電子部品の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306011A JP2010129946A (ja) | 2008-12-01 | 2008-12-01 | 半導体パッケージ、半導体パッケージの製造方法、電子部品、電子部品の製造方法 |
US12/591,729 US20100133349A1 (en) | 2008-12-01 | 2009-11-30 | Semiconductor package, method of manufacturing semiconductor package, electronic component, and method of manufacturing electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306011A JP2010129946A (ja) | 2008-12-01 | 2008-12-01 | 半導体パッケージ、半導体パッケージの製造方法、電子部品、電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010129946A true JP2010129946A (ja) | 2010-06-10 |
Family
ID=42221891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008306011A Pending JP2010129946A (ja) | 2008-12-01 | 2008-12-01 | 半導体パッケージ、半導体パッケージの製造方法、電子部品、電子部品の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100133349A1 (ja) |
JP (1) | JP2010129946A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8698262B2 (en) * | 2004-09-14 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and manufacturing method of the same |
CN102655133A (zh) * | 2011-03-04 | 2012-09-05 | 三星半导体(中国)研究开发有限公司 | 芯片封装件及其制造方法 |
DE102012203151A1 (de) * | 2012-02-29 | 2013-08-29 | Robert Bosch Gmbh | Halbleitermodul mit integrierten antennenstrukturen |
DE102014203385A1 (de) * | 2014-02-25 | 2015-08-27 | Robert Bosch Gmbh | Elektronisches System sowie Herstellungsverfahren und Vorrichtung zum Herstellen eines elektronischen Systems |
IL253252B (en) * | 2016-07-28 | 2021-05-31 | Neteera Tech Ltd | Terahertz detector in Simos technology |
US11721883B2 (en) * | 2021-02-25 | 2023-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package with antenna and method of forming the same |
-
2008
- 2008-12-01 JP JP2008306011A patent/JP2010129946A/ja active Pending
-
2009
- 2009-11-30 US US12/591,729 patent/US20100133349A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20100133349A1 (en) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101164355B1 (ko) | 무선 칩-대-칩 통신을 위한 방법들 및 장치들 | |
EP3190614B1 (en) | Semiconductor package with three-dimensional antenna | |
JP2010129946A (ja) | 半導体パッケージ、半導体パッケージの製造方法、電子部品、電子部品の製造方法 | |
WO2006133108A3 (en) | Packaging antennas with integrated circuit chips | |
EP2889952B1 (en) | Semiconductor package and semiconductor module | |
JPWO2007116790A1 (ja) | アンテナ内蔵半導体メモリモジュール | |
JP2013179449A (ja) | 無線装置、それを備えた情報処理装置および記憶装置 | |
JP2006319964A (ja) | Rfidタグ用のパッチ・アンテナ | |
KR20240034262A (ko) | 집적 디바이스 및 무선 기능을 포함하는 히어러블 디바이스 | |
JP5710558B2 (ja) | 無線装置、それを備えた情報処理装置及び記憶装置 | |
JP2014217014A (ja) | 無線装置 | |
US9287307B2 (en) | Chip size package (CSP) | |
TW201312662A (zh) | 半導體封裝件及其製法 | |
TWI722913B (zh) | 半導體封裝 | |
JPWO2018012621A1 (ja) | 光センサ用パッケージ、光センサ装置および電子モジュール | |
JP2007273521A (ja) | 電子部品、および電子部品用モジュール | |
JPH11121805A (ja) | 赤外線データ通信モジュール | |
CN108269790B (zh) | 具有集成天线的封装的装置 | |
US9160055B2 (en) | Wireless device | |
US7352056B2 (en) | Semiconductor package structure with microstrip antennan | |
US20160081234A1 (en) | Package structure | |
JP2008147452A (ja) | 光通信デバイス | |
KR20170008617A (ko) | 무선 전력 수신 장치 및 그 제조방법 | |
JPWO2019131383A1 (ja) | Rfidタグ用基板、rfidタグおよびrfidシステム | |
KR102605601B1 (ko) | 안테나가 형성된 전자 장치 |