JP4845461B2

JP4845461B2 - 半導体装置及びその作製方法

Info

Publication number: JP4845461B2
Application number: JP2005266403A
Authority: JP
Inventors: 卓也鶴目; 浩二大力; 直人楠本
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2004-09-14
Filing date: 2005-09-14
Publication date: 2011-12-28
Anticipated expiration: 2025-09-14
Also published as: JP2006114025A

Description

本発明は、半導体装置のひとつである無線チップ及びその作製方法に関する。

近年、データを送受信する半導体装置、例えば無線チップの開発が盛んに進められており、このような無線チップは、ＩＣタグ、ＩＤタグ、ＲＦ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等とも呼ばれる。
無線チップの伝送方式としては、電磁結合方式、電磁誘導方式、電波方式の３種類がある。電磁結合方式は、交流磁界によるコイルの相互誘導を利用した方式であり、１３．５６ＭＨｚの周波数を使用している。電磁誘導方式は、大きく分けて２つの周波数を用いる。１つは１３５ｋＨｚ以下、もう１つは１３．５６ＭＨｚであり、無線チップとリーダ／ライタの形状・サイズにより、最大１ｍ程度の交信が可能となる。電波方式は、ＵＨＦおよび２．４５ＧＨｚの周波数帯を使用しており、最大の特徴は、交信距離が長いことである。このような無線チップは、物品の表面に貼りつける、物品に埋め込むなどして固定して使用される。例えば、パッケージを構成する有機樹脂に埋め込んだり、パッケージの表面に貼りつけたりして使用する。

しかし、現在使用している上記のような無線チップは、物品に埋め込む、貼りつけるなどして固定するための工程が煩雑であった。
本発明は、物品に接着することなく使用することができる新しいタイプの無線チップを提供することを課題とする。
特に、封止により無線チップへ新たな機能を付加することを課題とする。
また、本発明は、簡便な方法で無線チップを作製することを課題とする。

本発明の無線チップは、薄膜集積回路をフィルムで包囲した構造とすることを特徴とする。本発明の無線チップは、２枚のフィルムで薄膜集積回路を挟み、薄膜集積回路の周囲の部分のフィルムを加熱溶融して封止することによって得られる。また、複数の薄膜集積回路を２枚のフィルムで挟む場合、本発明の無線チップは隣り合う薄膜集積回路の間に位置する部分のフィルムを加熱溶融して封止することによって得られる。

また、本発明の無線チップは、薄膜集積回路を包囲するフィルムを中空構造とすることを特徴とする。すなわち、薄膜集積回路を封止する際に包囲するフィルムと薄膜集積回路との間に空間を設けて封止することを特徴とする。

中空構造とすることによって、中空構造としない場合に得られる機能に更なる機能を付加することができる。

本発明の無線チップは、中空構造の無線チップにおいて、中空部分に不活性ガス、不活性液体、不活性なゲルなどを封入することを特徴とする。なお、「中空部分に不活性ガス、不活性液体、不活性なゲルなどを封入する」とは、中空部分に不活性ガス、不活性液体、不活性なゲルなどを充填する場合も含むものとする。

本発明の無線チップは、中空構造の無線チップにおいて、中空部分に薄膜集積回路の劣化を助長する物質を含む気体（例えば、水分を含む気体など）、液体、ゲルなどを封入することを特徴とする。

また、本発明の無線チップは、薄膜集積回路を包囲するフィルムを破いた際にフィルム外部に存在する雰囲気や液体などが薄膜集積回路を包囲するフィルムの内部に侵入して薄膜集積回路と接触した場合に、薄膜集積回路の劣化速度が速くなるようにする（薄膜集積回路を包囲するフィルムの外部に存在する雰囲気に曝されない状態と、薄膜集積回路を包囲するフィルムの外部に存在する雰囲気に曝された状態とで薄膜集積回路の劣化速度が異なるようにする）ことを特徴とする。例えば、薄膜集積回路を大気に曝すと劣化しやすい構造とすることを特徴とする。

薄膜集積回路を大気に曝すと劣化しやすい構造とするには、例えば、薄膜集積回路の有する薄膜トランジスタの電気特性を動作限界付近までシフトさせる方法などが考えられる。このようにすることにより、外的要因により薄膜トランジスタが動作しなくなる。ここで、外的要因とは、薄膜集積回路を包囲するフィルムを破くことを指す。電気特性をシフトさせるには、薄膜トランジスタのチャネル形成領域にリンやボロンなどの不純物元素を添加するなどの方法を用いて、所望の特性になるようにすればよい。

薄膜集積回路の有する薄膜トランジスタの電気特性を動作限界付近までシフトさせる方法について図３１を用いて以下に説明する。図３１において、横軸はゲート電圧（Ｖｇ）、縦軸はドレイン電流（Ｉｄ）を示す。薄膜トランジスタが動作するために必要なドレイン電流をＩｏｎ、薄膜トランジスタを駆動させるために印加するゲート電圧をＶｏｎとすると、Ｖｇ＝Ｖｏｎの時、電気特性３１０１ではＩｄ＞Ｉｏｎとなり薄膜トランジスタは動作する。しかし、電気特性３１０２にシフトさせた場合Ｉｄ＝Ｉｏｎとなり、薄膜トランジスタは動作しているものの、これ以上電気特性がシフトすると薄膜トランジスタが動作しない状態となる。電気特性３１０２のような電気特性にすることにより、薄膜集積回路を包囲するフィルムを破くことによって、大気が薄膜集積回路を包囲するフィルム内部に入り込み、大気中に含まれる水分などの影響により薄膜トランジスタの電気特性がシフトするため薄膜トランジスタが動作しないようにすることができる。

また、フィルムに包囲された薄膜集積回路をフィルムの外部に存在する雰囲気に曝すことによって、薄膜集積回路がフィルムに包囲された状態と比較して薄膜集積回路の劣化速度を速くする方法なども考えられる。例えば、薄膜集積回路を包囲するフィルムの外部に存在する雰囲気中に、薄膜集積回路の有する薄膜トランジスタの劣化を助長する物質を含ませるようにすればよい。薄膜トランジスタの劣化を助長する物質としては、例えば、Ｎａ、Ｋ、アンモニア、モノエタノールアミン、Ｈ₂Ｏ、ＳＯ_x、ＮＯ_x等が挙げられる。

これらの劣化を助長する物質をある濃度で含む雰囲気に薄膜トランジスタが曝されると、例えば、図２８に示すように薄膜トランジスタの電気特性がシフトする。図２８において、横軸はゲート電圧（Ｖｇ）、縦軸はドレイン電流（Ｉｄ）を示す。また、２８００が劣化を助長する物質を含む雰囲気に曝される前の薄膜トランジスタの電気特性であり、２８０１が劣化を助長する物質を含む雰囲気に曝された後の電気特性である。劣化を助長する物質を含む雰囲気に曝される前後における薄膜トランジスタの電気特性のシフト量は、図２８中のＡに相当する。なお、この電気特性のシフト量は、劣化を助長する物質の濃度によって変わってくるものである。

ここで、一般的に薄膜トランジスタは、同じ電気特性になるように作製したとしても、例えば図２９の２９００、２９０１、２９０２で示すように、個々の薄膜トランジスタで電気特性に多少のバラツキが生じてしまう。ここでは、薄膜トランジスタ間における電気特性のバラツキの範囲を、電気特性２９０１における電気特性を基準として±Ｘで表現する。図２９において、横軸はゲート電圧（Ｖｇ）、縦軸はドレイン電流（Ｉｄ）を示す。また、薄膜トランジスタが動作するために必要なドレイン電流をＩｏｎ、薄膜トランジスタを駆動させるために印加するゲート電圧をＶｏｎとする。一般的にドレイン電流の設定は、個々の薄膜トランジスタで生じる電気特性のバラツキよりも高電圧側に更にシフトすると想定した電気特性２９０３においても、Ｖｏｎを印加することによりＩｏｎ以上の電流値が得られ、低電圧側に更にシフトすると想定した電気特性２９０４においてもＶｇ＝０を印加することによりＩｏｎ以上の電流値が得られるように設定する。すなわち電気特性２９０３及び２９０４が動作限界電気特性となる。電気特性２９０１に対する電気特性２９０３及び２９０４のシフト量をそれぞれＹ及びＺで表現する。図２９において、Ｖｇ＝０の時は２９００、２９０１、２９０２、２９０３は共にＩｄ＜Ｉｏｎとなり薄膜トランジスタは動作せず、Ｖｇ＝Ｖｏｎの時は２９００、２９０１、２９０２、２９０４は共にＩｄ＞Ｉｏｎとなる。よって、電気特性のバラツキが−Ｚ以上、＋Ｙ以下の範囲内であれば薄膜トランジスタは正常に動作する。

薄膜トランジスタが２９００の電気特性を有する場合、この薄膜トランジスタがＶｇ＝Ｖｏｎのときにも動作しない状態とするには、動作限界電気特性である２９０３の電気特性よりもさらにシフトさせた状態とすればよい。ここで、２９００の電気特性から動作限界電気特性である２９０３の電気特性までシフトする場合のシフト量は、Ｘ＋Ｙとなる。よって、２９００の電気特性を有する薄膜トランジスタを動作しない状態とするには、電気特性のシフト量がＸ＋Ｙより大きくなるように電気特性をシフトさせればよい。

そこで、薄膜トランジスタの劣化を助長する物質を含む雰囲気に曝されることにより薄膜トランジスタの電気特性がシフトする際のシフト量Ａが、薄膜トランジスタ間における電気特性のバラツキ範囲Ｘおよび動作限界電気特性のシフト量Ｙを足した値より大きくなるように、薄膜集積回路を包囲するフィルムの外部に存在する雰囲気中に含まれる劣化を助長する物質の濃度を設定する。すると、薄膜集積回路を包囲するフィルムを破くことによって、薄膜集積回路を包囲するフィルムの外部に存在する雰囲気が薄膜集積回路を包囲するフィルムよりも内部に入り込み、薄膜集積回路が薄膜トランジスタの劣化を助長する物質を含む雰囲気に曝されるため、薄膜集積回路の有する薄膜トランジスタの電気特性は図２９に示す状態から図３０に示す状態にシフトする。図３０において、横軸はゲート電圧（Ｖｇ）、縦軸はドレイン電流（Ｉｄ）を示す。図３０を見れば分かるように、Ｖｇ＝０、Ｖｇ＝Ｖｏｎのどちらの場合においてもＩｄ＜Ｉｏｎとなり、薄膜集積回路の有する薄膜トランジスタは常に動作しない状態となり、動作不良とすることができる。

本発明の無線チップの作製方法は、規則的に配置した複数の薄膜集積回路を第１及び第２のフィルムで挟み、加熱手段によって複数の薄膜集積回路の周囲の部分の第１及び第２のフィルムを溶融することにより、複数の薄膜集積回路それぞれの封止を行うことを特徴とする。

本発明の無線チップの作製方法は、規則的に配置した複数の薄膜集積回路を第１及び第２のフィルムで挟み、加熱手段によって複数の薄膜集積回路の周囲の部分の第１及び第２のフィルムを溶融することにより、複数の薄膜集積回路それぞれの封止と切断を同時に行うことを特徴とする。

本発明の無線チップの作製方法は、規則的に配置した複数の薄膜集積回路を第１及び第２のフィルムで挟み、第１のフィルム上から、第１のフィルムの複数の薄膜集積回路の周囲の部分をレーザー照射することを特徴とする。レーザー照射して薄膜集積回路の周囲の第１及び第２のフィルムを溶融することにより、複数の薄膜集積回路それぞれの封止と切断を同時に行うことができる。

また、本発明の無線チップの作製方法は、規則的に配置した複数の薄膜集積回路を第１及び第２のフィルムで挟み、第１のフィルム上から、第１のフィルムの複数の薄膜集積回路の周囲の部分を加熱したワイヤーで押しつけることを特徴とする。加熱したワイヤーで押しつけて薄膜集積回路の周囲の部分の第１及び第２のフィルムを溶融することにより、複数の薄膜集積回路それぞれの封止と切断を同時に行うことができる。

以上においては、薄膜集積回路をフィルムで包囲した構造を有する無線チップ及びその作製方法について説明した。しかし、フィルムで包囲される回路は、薄膜集積回路のみに限定されるものではなく、集積回路であればよい。例えば、半導体基板に形成した集積回路でもよいし、厚膜集積回路でもよい。また、半導体基板に形成した集積回路、厚膜集積回路、薄膜集積回路が混在している集積回路でもよい。

本発明の無線チップは、薄膜集積回路がフィルムに包囲された構造となっているため、食料品の包装用の袋内に食料品と共に投入されている乾燥剤と同じように包装用の袋内に直接投入して使用することができる。よって、物品に接着して固定する必要がないので、無線チップが剥がれてしまったりするおそれがないうえに、無線チップを物品に固定する工程を省くことができる。

また、薄膜集積回路を封止する際に、薄膜集積回路と共に乾燥剤を封止することによって、薄膜集積回路の劣化を防止することができる。

そして、中空構造とすることによって、以上で述べた効果とともに、更に以下（１）〜（５）に述べるような効果を奏する。

（１）薄膜集積回路を包囲するフィルム（封止するフィルム）が中空構造を有しているため、薄膜集積回路に対する外部からの衝撃を低減させることができる。

（２）中空部分に窒素ガスなどの不活性ガスを封入することによって、薄膜集積回路の劣化を防止することができる。

（３）中空部分に薄膜集積回路の劣化を助長する物質を含む気体（例えば、水分を含む気体など）、液体、ゲルなどを封入することによって、無線チップの使用できる期間を短期間のみに制限することができる。このように無線チップの使用できる期間を短期間のみに制限することによって、セキュリティーやプライバシー等が問題となる分野での用途に適したものとすることができる。
なお、予め封入する気体、液体、ゲルなどに含まれる劣化を助長する物質の濃度（封入する気体、液体、ゲルなどの組成）と薄膜集積回路の使用期間との相関関係を測定しておき、封入する気体、液体、ゲルなどに含まれる劣化を助長する物質の濃度（封入する気体、液体、ゲルなどの組成）を変更することによって、用途に合わせて無線チップの使用期間を変更することができる。

（４）中空構造となっているため、無線チップを水に投入した場合、無線チップを水に浮かんだ状態とすることができる。よって、無線チップを容易に洗浄することができる。

（５）中空構造となっているため、外部からの熱が薄膜集積回路に伝わりにくい。また、特に中空部分に封入する気体、液体、ゲルなどを熱伝導率が低いものとすれば、より外部からの熱が伝わりにくくすることができる。

さらに、薄膜集積回路を包囲するフィルムを破いた際にフィルム外部に存在する雰囲気（気体）や液体などがフィルム内部に侵入して薄膜集積回路と接触した場合に、薄膜集積回路の劣化速度が速くなる構造とすることによって、無線チップ使用後に、薄膜集積回路を包囲するフィルムを破くだけで、薄膜集積回路が劣化し、使用できない状態にすることができる。特に、薄膜集積回路を大気（外気）に曝すと劣化しやすい構造（外気に曝されない状態と外気に曝された状態とで劣化速度が大きく異なる構造）とすることによって、無線チップ使用後に、薄膜集積回路を包囲するフィルムを破いて、フィルム内の薄膜集積回路を大気（外気）に曝すことによって、薄膜集積回路が劣化し、使用できない状態にすることができる。よって、使用後に簡単に無線チップを使用できない状態にできるため、セキュリティーやプライバシー等が問題となる分野での用途に適したものとすることができる。なお、中空構造とすれば、使用後に薄膜集積回路を包囲するフィルムを破るときに、圧力をかけて中空構造のフィルムを潰すことによって簡単に無線チップを封止するフィルムを破くことができる。

特に、薄膜集積回路が、樹脂基板などの可撓性基板上に形成された薄膜集積回路などである場合、基板が可撓性を有するために折り曲げても薄膜集積回路を破壊することが難しい。よって、薄膜集積回路を大気（外気）に曝すと劣化しやすい構造（外気に曝されない状態と外気に曝された状態とで劣化速度が大きく異なる構造）として、無線チップ使用後に、薄膜集積回路を包囲するフィルムを破くことによって、無線チップを使用できない状態にする方法は特に有効である。

なお、以上においては、薄膜集積回路の場合において効果を説明したが、薄膜集積回路以外の集積回路においても上述した効果と同じ効果を得ることができる。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。

まず、本発明の無線チップの構造を図１を用いて説明する。
図１（Ａ）は、本発明の無線チップの第１の構造の断面を示す図である。本発明の無線チップは、薄膜集積回路１０２と、薄膜集積回路１０２を包囲するフィルム１０１を有する。

図１（Ｂ）は、本発明の無線チップの第２の構造の断面を示す図である。本発明の無線チップは、薄膜集積回路１０２と、薄膜集積回路１０２を包囲し、中空部１０３を有するフィルム１０４を有する。つまり、中空構造を有するフィルム１０４の内部に薄膜集積回路１０２が封入された構造となっている。薄膜集積回路１０２を包囲するフィルム１０４は、薄膜集積回路１０２の一方の面側に対向して存在する部分は平面形状、薄膜集積回路１０２の他方の面側に対向して存在する部分は凸形状を有する。

図１（Ｂ）の構造は、封止に用いる２枚のフィルムのうち、片方のフィルムに複数の凸部を有するフィルム（エンボス加工されたフィルム）を用い、凸部が形成された部分に薄膜集積回路が配置されるようにして、薄膜集積回路の周囲の部分のフィルムを加熱溶融することにより、中空部１０３を有する状態で封止することができる。

図１（Ｃ）は、本発明の無線チップの第３の構造の断面を示す図である。第３の構造は、第２の構造を発展させたものであり、薄膜集積回路１０２と、薄膜集積回路１０２を包囲し、中空部１０５を有するフィルム１０６を有する。薄膜集積回路１０２を包囲するフィルム１０６は、薄膜集積回路１０２の一方の面側に対向して存在する部分、及び他方の面側に対向して存在する部分が共に凸形状を有するため、第２の構造に比べて中空部分の容積が大きくなっている。

図１（Ｃ）の構造は、封止に用いる２枚のフィルムの両方のフィルムに複数の凸部を有するフィルム（エンボス加工されたフィルム）を用い、凸部が形成された部分に薄膜集積回路が配置されるようにして、薄膜集積回路の周囲のフィルムを加熱溶融することにより、中空部１０５を有する状態で封止することができる。

図１（Ｂ）または図１（Ｃ）に示す無線チップは、薄膜集積回路をフィルムに固定しない状態とすれば、薄膜集積回路を包囲するフィルム１０４または１０６内部において、薄膜集積回路は移動が可能である。

本発明の無線チップは、中空構造の無線チップにおいて、中空部１０３または１０５に窒素ガスなどの不活性ガス、フロリナート（商標）などの不活性液体、または不活性のゲルなどを封入することを特徴とする。不活性ガス、不活性液体としては、窒素ガス、フロリナート以外にも公知のものを用いることができる。

本発明の無線チップは、中空構造の無線チップにおいて、中空部１０３または１０５に薄膜集積回路の劣化を助長する物質を含む気体（例えば、水分を含む気体など）、液体、ゲルなどを封入することを特徴とする。例えば、薄膜集積回路の劣化を助長する気体を含む雰囲気下で薄膜集積回路の封止を行うことで、中空部１０３または１０５に薄膜集積回路の劣化を助長する物質を含む気体が封入された状態にすることができる。

図２は、図１に示す本発明の無線チップの作製方法を示す図である。
まず、第１のフィルム２０３上に複数の薄膜集積回路１０２を規則的に配置する。そして、複数の薄膜集積回路１０２が配置された第１のフィルム２０３上に第２のフィルム２０４を配置する（図２（Ａ））。

この第１及び第２のフィルムとしては、熱可塑性樹脂を用いればよい。第１及び第２のフィルムに用いる熱可塑性樹脂は、軟化点の低いものが好ましい。例えば、ポリエチレン、ポリプロピレン、ポリメチルペンテン等のポリオレフィン系樹脂、塩化ビニル、酢酸ビニル、塩化ビニル−酢酸ビニル共重合体、エチレン−酢酸ビニル共重合体、塩化ビニリデン、ポリビニルブチラール、ポリビニルアルコール等のビニル系共重合体、アクリル系樹脂、ポリエステル系樹脂、ウレタン系樹脂、セルロース、セルロースアセテート、セルロースアセテートブチレート、セルロースアセテートプロピオネート、エチルセルロース等のセルロース系樹脂、ポリスチレン、アクリロニトリル−スチレン共重合体等のスチレン系樹脂等が挙げられる。第１及び第２のフィルムは、以上で挙げたような熱可塑性樹脂の単層または、複数の層からなるフィルムを用いれば良い。なお、複数の層からなるフィルムとしては、例えば、図１６に示すように、第１の熱可塑性樹脂からなる基体２１０上に、第１の熱可塑性樹脂よりも軟化点が低い第２の熱可塑性樹脂からなる接着層２１１を有する構造などが挙げられる。なお、図１６では、２層からなる場合を示したが、２層以上からなる構造のものでもよい。また、生分解性の熱可塑性樹脂を用いてもよい。

次に、図２（Ｂ）に示すように、加熱手段としてレーザー発振装置２０６を用いて、第２のフィルム２０４の上方から、レーザー光を第２のフィルム２０４の薄膜集積回路１０２の周囲の部分に照射することによって、第２のフィルム２０４の薄膜集積回路１０２の周囲の部分を溶融して封止すると共に切断する。この場合、封止と切断を同時に行うことができるので、工程の簡略化ができ、スループットが向上する。封止、切断後の状態を図２（Ｃ）に示す。以上で説明した方法によって、封止、切断することによって、無線チップ２０７が完成する。この無線チップ２０７の断面図が図１（Ａ）、（Ｂ）、（Ｃ）に相当する。

第１のフィルム及び第２のフィルムの両方を平面状のフィルムとした場合には、図１（Ａ）に示すような断面形状となる。また、第１、第２のフィルムのうち片方に複数の凸部を有するフィルム（エンボス加工されたフィルム）を用い、凸部が形成された部分に薄膜集積回路が配置されるようにして、封止を行う場合には、図１（Ｂ）に示すような断面形状なる。そして、第１及び第２のフィルムとして複数の凸部を有するフィルム（エンボス加工されたフィルム）を用い、凸部が形成された部分に薄膜集積回路が配置されるようにして、封止を行う場合には、図１（Ｃ）に示すような断面形状となる。

なお、図２においては、レーザー光を用いて薄膜集積回路１０２の周囲の部分のフィルムを溶融することによって、封止、切断を行う場合において説明したが、レーザー光以外の加熱手段を用いて薄膜集積回路１０２の周囲の部分の第１及び第２のフィルムを溶融することによって、封止、切断を行っても良い。

たとえば、図３に示すように加熱したワイヤー２０８を第２のフィルム２０４上から押しつけることによって、薄膜集積回路１０２の周囲の部分の第１及び第２のフィルムを溶融して封止、切断してもよい。

なお、以上の説明においては、個々の薄膜集積回路１０２の封止と切断を同時に行う場合において説明したが、封止と切断は必ずしも同時に行う必要はなく、別々の工程で行っても良い。その場合には、切断面積よりも広い面積で第１及び第２のフィルムが接着するように封止を行うことができるので、封止と切断を同時に行う場合と比較して、より確実に封止を行うことができる。また、封止と切断を別工程で行う場合、封止を先に行っても、切断を先に行っても良い。

封止と切断を別工程で行う例としては、たとえば、切断まではできないが封止のみはできるようなエネルギー密度のレーザー光を照射することによって、封止を行い、切断が可能なエネルギー密度のレーザー光を照射することによって切断を行う方法が挙げられる。この場合、封止する際に照射するレーザー光の幅は、切断する際に照射するレーザー光の幅よりも長くする。そして、封止する際に照射するレーザー光の幅を、切断する際に照射するレーザー光の幅よりも長くすることによって、第１及び第２のフィルムが接着する面積を大きくすることができ、封止と切断を同時に行う場合に比較して、より確実な封止を行うことができる。

封止と切断を別工程で行う他の例としては、図３に示す加熱したワイヤー２０８の幅を広くしたものを第２のフィルム２０４上から押しつけることによって封止のみを行い、加熱したワイヤー２０８やレーザー光によって、切断するようにする方法も挙げられる。封止を行う際に用いるワイヤーの幅を、切断する際に用いるワイヤーの幅またはレーザー光の幅よりも広くすることによって、切断面積よりも広い面積で第１及び第２のフィルムが接着するように封止を行うことができる。

本実施の形態においては、薄膜集積回路をフィルムで包囲した構造を有する無線チップ及びその作製方法について説明した。しかし、フィルムで包囲される回路は、薄膜集積回路のみに限定されるものではなく、集積回路であればよい。例えば、半導体基板に形成した集積回路でもよいし、厚膜集積回路でもよい。また、半導体基板に形成した集積回路、厚膜集積回路、薄膜集積回路が混在している集積回路でもよい。

本実施例では、第１のフィルム２０３上に複数の薄膜集積回路１０２を規則的に配置するまでの工程の１実施例について説明する。

まず、図４（Ａ）に示すように、基板４００を用意し、基板４００上に剥離層４０１を設ける。ここで剥離層とは、複数の薄膜集積回路１０２を基板４００上から剥離しやするくする働きを有する層を意味する。具体的に基板４００は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板などの金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の合成樹脂からなる可撓性を有する基板は、一般的に上述した基板材料と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。また、基板４００の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。

また、剥離層４０１としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）またはチタン（Ｔｉ）、シリコン（Ｓｉ）等を含んだ金属膜で形成する。本実施例では、剥離層４０１としてＷを含んだ金属膜を用いる。なお、Ｗを含んだ金属膜は、ＣＶＤ法、スパッタ法または電子ビーム等によって形成することができる。ここではスパッタ法を用いて形成する。また、後の工程において物理的に薄膜集積回路を基板から剥離する場合には、金属膜（例えばＷ）上に金属酸化物（例えばＷＯ_x）を形成してもよい。他にも金属膜上に金属酸化膜を形成する組み合わせとして、Ｍｏ膜上にＭｏＯ_xを形成する場合、Ｎｂ膜上にＮｂＯ_xを形成する場合、またはＴｉ膜上にＴｉＯ_xを形成する場合等が挙げられる。また、剥離層４０１として、ＷＯ_x、ＭｏＯ_x、ＮｂＯ_x、ＴｉＯ_x等の金属酸化物のみを形成することも可能である。

なお、図４（Ａ）では、基板４００上に直に剥離層４０１を形成しているが、基板４００と剥離層４０１の間に下地膜を形成してもよい。下地膜は、酸化珪素、窒化珪素、酸化窒化珪素（ＳｉＯ_xＮ_y）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮ_xＯ_y）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造を用いることができる。特に、基板からの汚染が懸念される場合には、基板４００と剥離層４０１間に下地膜を形成するのが好ましい。

次に、剥離層４０１上に薄膜トランジスタ（ＴＦＴ）で形成された集積回路を有する層４０２（以下、ＴＦＴ層４０２と記す）を形成する（図４（Ｂ））。ＴＦＴ層４０２はどのような構成でもよく、例えばＬＳＩ、ＣＰＵまたはメモリ等を設けることができる。

なお、ＴＦＴ層４０２に含まれる半導体膜は、膜厚が０．２μｍ以下、代表的には４０ｎｍ〜１７０ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍの厚さとする。このように非常に薄い半導体膜を用いるため、シリコンウェハから形成されるチップと比較して、集積回路の薄膜化を達成することができる。

次に、ＴＦＴ層４０２上に強度確保層４０３を形成する（図４（Ｃ））。基板４００からＴＦＴ層４０２を分離した際に、応力等によってＴＦＴ層４０２が反り、ＴＦＴ層に含まれる薄膜トランジスタ等が破壊される恐れがある。特にＴＦＴ層４０２を薄く形成するほどＴＦＴ層４０２が反る恐れが顕著になる。そのため、基板４００からＴＦＴ層４０２を剥離する前にあらかじめＴＦＴ層４０２に強度確保層を形成して補強しておくことにより、剥離後のＴＦＴ層４０２の反りを防止することができる。なお、この場合の上面図を図６（Ａ）に示す。図６（Ａ）は、基板４００に１２個の薄膜集積回路を形成する場合を示しており、図６（Ａ）のＡ−Ｂで示す断面図が図４（Ｃ）に相当する。

強度確保層４０３は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂、シリコーン樹脂等の樹脂材料、ベンゾシクロブテン、パリレン、フレア、ポリイミド、感光性樹脂などの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料、窒化珪素膜、酸化珪素膜、ＳｉＯ_xＮ_y（ｘ＞０）膜などの無機膜等で形成すればよい。また、強度確保層４０３は、以上で述べたような材料から選んだ複数種類の材料を積層して形成してもよい。

強度確保層４０３は、スクリーン印刷法や液滴吐出法によって形成することができる。液滴吐出法とは、導電膜や絶縁膜等の材料を含んだ組成物の液滴を選択的に吐出（噴射）して任意の場所に形成する方法であり、その方式によってはインクジェット法とも呼ばれている。また、エッチング剤に耐性がある場合は、樹脂材料に限られず無機材料を用いてもよい。強度確保層４０３を形成する方法としては、上記スクリーン印刷法、液滴吐出法以外に、感光性樹脂をスピンコート法等で塗布し、露光、現像することによって、必要な箇所のみ感光性樹脂を残存させることにより形成する方法なども挙げられる。

また、図４において、強度確保層４０３をＴＦＴ層４０２の上面に形成している場合を示したが、強度確保層４０３は、ＴＦＴ層４０２の上面と同時に側面を覆うように形成してもよい。この場合、ＴＦＴ層４０２を基板４００から剥離した際に、ＴＦＴ層４０２にとって、強度確保層４０３がより十分な保護膜として働く。ただし、この場合、後にエッチング剤を導入するための開口部４０４をふさがないように注意する必要がある。

また、図４においては、ＴＦＴ層４０２を島状に形成した後に、強度確保層４０３を形成する場合を示したが、この方法に限定されない。図１３に示すように、ＴＦＴ層４０２上に強度確保層４０３を形成し、強度確保層４０３を島状に形成して、島状に形成した強度確保層４０３をマスクとしてＴＦＴ層４０２をエッチングする方法等で形成してもよい。

続いて、図４（Ｄ）に示すように、開口部４０４へエッチング剤を導入する。開口部から導入されたエッチング剤によって、剥離層４０１を除去する。本実施例では、剥離層４０１とエッチング剤を化学的に反応させて、剥離層４０１の除去を行う。エッチング剤としては、剥離層４０１と反応しやすいフッ化ハロゲン（ハロゲン間化合物）を含む気体または液体を使用することができる。本実施例では、剥離層４０１に用いるＷとよく反応する三フッ化塩素ガス（ＣｌＦ₃）を用いる。また、この他にもＣＦ₄、ＳＦ₆、ＮＦ₃、Ｆ₂等のフッ素を含む気体、またはこれらのうち複数種類を混合したガスや、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）のような強アルカリ溶液を用いてもよく、実施者が適宜選択すればよい。

剥離層４０１を除去した後、ＴＦＴ層４０２及び強度確保層４０３を有する薄膜集積回路４０８を基板４００から分離する。本実施例では、剥離層４０１を完全に除去するため、物理的な手段を用いることなく基板４００と薄膜集積回路４０８を分離することができる。この時の断面図を図４（Ｅ）に、上面図を図６（Ｂ）に示す。

剥離層４０１を除去した後の斜視図を図７（Ａ）に示す。次に基板４００上の薄膜集積回路４０８を第１のフィルム２０３上に移動する。ここでは、図７（Ｂ）に示す様に、真空チャック１１０を用いて、基板４００から分離した薄膜集積回路４０８を保持しながら移動して、図７（Ｃ）に示すように第１のフィルム２０３上に薄膜集積回路４０８を設置する。

なお、ここでは、剥離層４０１を完全に除去する場合で説明したが、図５に示すように剥離層４０１を一部残存させて除去することも可能である。剥離層４０１の一部を残存させることによって、真空チャック１１０によって、薄膜集積回路４０８を吸引するまで、薄膜集積回路４０８が基板４００から分離することがないので、薄膜集積回路４０８が飛散することがない。

また、基板４００上の薄膜集積回路４０８を第１のフィルム２０３上に移動する方法は、真空チャック１１０を使用する以外の方法でも良い。
基板４００上の薄膜集積回路４０８を第１のフィルム２０３上に移動する方法の他の例について、図８を用いて説明する。

まず、剥離層４０１を完全に除去した後に、基板４００から分離した状態で基板４００上に配置されている薄膜集積回路４０８上に第１のフィルム２０３を設置する（図８（Ｂ））。次に、基板４００の下側と第１のフィルム２０３の上側からアーム１１１、１１２で基板４００、薄膜集積回路４０８、第１のフィルム２０３を挟み、この状態のまま１８０度回転させて図８（Ｃ）に示す状態とする。そして、基板４００を取り去ることにより、図８（Ｄ）に示すように、第１のフィルム２０３上に薄膜集積回路４０８が規則的に配置された状態とすることができる。

その後は、［発明を実施するための最良の形態］において説明した工程に従って薄膜集積回路の封止、切断を行うことによって、本発明の無線チップを完成させることができる。

なお、剥離された基板４００は再利用することができる。その結果、基板を用いた薄膜集積回路の作製において、低コスト化を達成することができる。そのため、ガラス基板より原価の高い石英基板を用いた場合でも低コスト化を達成することができる。なお、基板を再利用する場合、剥離の工程において基板に傷が生じないように制御するのが望ましい。しかし、傷が生成された場合には、基板上に有機樹脂膜や無機樹脂膜を塗布法や液滴吐出法によって形成したり、基板を研削、研磨することによって平坦化処理を行えばよい。

このように、絶縁表面を有する基板に薄膜集積回路を形成して無線チップを作製する場合、円形のシリコンウェハからチップを取り出すシリコンウェハで作製された無線チップと比較して、基板の形状に制約がない（基板の形状に自由度が高い）。そのため、無線チップの生産性を高め、大量生産を行うことができる。さらに、絶縁基板を再利用することができるため、コストを削減することができる。

なお、本実施例では、基板上に薄膜集積回路を形成した場合について説明したが、これに限定されない。基板上に薄膜集積回路以外の集積回路を形成することも可能である。例えば、基板上に厚膜集積回路を形成したり、基板上に薄膜集積回路と厚膜集積回路が混在した回路を形成してもよい。

本実施例は、上記の実施の形態や他の実施例と自由に組み合わせることができる。

本実施例は、実施例１で説明した基板４００上の薄膜集積回路４０８を第１のフィルム２０３上に移動する際に、一方の面に粘着剤を有するフィルムを用いる方法について図１４を参照しながら説明する。

まず、実施例１で説明した方法に従って、図４（Ｅ）または、図５の状態を得る。次に、基体４０５の一方の面に粘着層４０６を有するフィルム４０７を、粘着層４０６が薄膜集積回路４０８に接するように薄膜集積回路４０８上に配置し、薄膜集積回路４０８上から押しつけて、図１４（Ａ）に示すように薄膜集積回路４０８をフィルム４０７に粘着させる。なお、図１４（Ａ）では、図５の状態においてフィルム４０７に薄膜集積回路４０８を粘着させる例を示している。

フィルム４０７の構成として、具体的には、ポリエステル等の基体４０５上に粘着層４０６が設けられた構造などが挙げられる。粘着層４０６は、アクリル樹脂等を含んだ樹脂材料または合成ゴム材料などからなる。

次に、図１４（Ｂ）に示すように、第１のフィルム２０３を薄膜集積回路４０８のフィルム４０７に接着されている面と逆側の面に接するように配置する。本実施例では、第１のフィルム２０３として、図１６に示すように基体２１０上に接着層２１１を有するフィルムを用いる。基体としては、ＰＥＴ（ポリエチレンテレフタレート）などを用いればよい。接着層２１１は、基体２１０よりも軟化点の低い樹脂、たとえばエチレン・酢酸ビニル共重合体（ＥＶＡ）系、ポリエステル系、ポリアミド系、熱可塑性エラストマー系、ポリオレフィン系等を主成分とした樹脂からなる。接着層２１１の軟化点は基体２１０よりも低いため、加熱することによって接着層２１１のみが溶融してゴム状になり、冷却すると硬化する。
第１のフィルム２０３は、接着層２１１が、薄膜集積回路４０８に接するように配置する。そして、第１のフィルム２０３のうち少なくとも薄膜集積回路４０８が存在する部分を加熱した後、冷却することによって、薄膜集積回路４０８は第１のフィルム２０３と接着し、フィルム４０７から剥離する（図１４（Ｃ）参照）。

なお、フィルム４０７には粘着力が弱いフィルム（粘着力が、好ましくは０．０１Ｎ〜０．５Ｎ、より好ましくは０．０５Ｎ〜０．３５Ｎ）を用いるのが好ましい。これは、基板４００に設けられた薄膜集積回路４０８をフィルム４０７に接着した後に、再度、第１のフィルム２０３に薄膜集積回路４０８を接着させ、薄膜集積回路４０８をフィルム４０７から剥離するためである。接着剤の厚さは、１μｍ〜１００μｍ、好ましくは１μｍ〜３０μｍにする。また、基体４０５は、１０μｍ〜１ｍｍで形成すると加工時に扱いやすく好ましい。

以上説明した方法によって、薄膜集積回路４０８を基板４００上から第１のフィルム２０３上に移動することができた。そして、［発明を実施するための最良の形態］などに記載した方法によって、封止、切断を行うことにより、本発明の無線チップを完成させることができる。

本実施例においては、薄膜集積回路を第１のフィルム２０３上に移動する場合について説明した。しかし、薄膜集積回路のみに限定されるものではなく、集積回路であればよい。例えば、半導体基板に形成した集積回路でもよいし、厚膜集積回路でもよい。また、半導体基板に形成した集積回路、厚膜集積回路、薄膜集積回路が混在している集積回路でもよい。

本実施例では、図２（Ａ）に示すように、第１のフィルム２０３上に複数の薄膜集積回路が配置された状態とするまでの工程が実施例１とは異なる場合について説明する。

絶縁表面を有する基板９００の一表面に、薄膜トランジスタ（ＴＦＴ）で形成された複数の集積回路を有する層９０１（以下、ＴＦＴ層９０１と記す）を形成する（図９（Ａ）参照）。
基板９００は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板、プラスチック基板、アクリル基板等に相当する。また、ステンレス基板などの金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。これらの基板９００は、一辺が１メートル以上のものを容易に作製することができ、また、その形状は四角形や円形など、所望の形状のものを作製することができる。従って、基板９００として、例えば、一辺が１メートル以上のものを用いれば、生産性を格段に向上させることができる。このような特徴は、円形のシリコン基板から無線チップを取り出す場合と比較すると、大きな優位点である。

ＴＦＴ層９０１は、少なくとも、複数の絶縁膜と、複数の素子を構成する半導体層と導電層と、アンテナとして機能する導電層とを含む。具体的には、下地膜として機能する第１の絶縁膜と、第１の絶縁膜上に設けられた複数の素子と、複数の素子を覆う第２の絶縁膜と、第２の絶縁膜に接し複数の素子に接続する第１の導電層と、第１の導電層を覆う第３の絶縁膜と、第３の絶縁膜に接しアンテナとして機能する第２の導電層と、第２の導電層を覆う第４の絶縁膜とを含む。さらに詳しい構成については、実施例４において説明する。

なお、ここでは、ＴＦＴ層９０１にアンテナとして機能する導電層を形成した例を示しているが、図１７に示すように、ＴＦＴ層９０１にはアンテナを形成せず、アンテナを予め設けたアンテナ用基板とＴＦＴ層９０１を接着剤などにより貼り合わせた構造としてもよい。

図１７では、ＴＦＴ層９０１とアンテナ用基板２３５を貼り合わせる手段として、導電体２３７が分散している異方性導電膜２３６を用いている。異方性導電膜２３６は、無線チップの接続端子２３８およびアンテナの接続端子２３４が設けられた領域２３９では、当該導電体が各接続領域端子の厚みにより圧着されるため、無線チップの接続端子２３８とアンテナの接続端子２３４との間で導通をとることができる。その他の領域では、導電体同士が十分な間隔を保って存在しているため、電気的に接続されることはない。なお、異方性導電膜の他に、超音波接合、紫外線硬化樹脂または両面テープ等を用いて貼り合わせてもよい。

次に、ＴＦＴ層９０１を覆うように（図１７のようにＴＦＴ基板上にアンテナ用基板２３５を貼りつけている場合には、アンテナ用基板２３５を覆うように）第３のフィルム９０２を設ける。第３のフィルム９０２はＴＦＴ層９０１の保護を目的とした保護フィルムである。
次に、第３のフィルム９０２を覆うように第４のフィルム９０３を設ける。第４のフィルム９０３としては、塩化ビニル樹脂、シリコーン樹脂などの、引っ張ると延伸する性質を有するフィルム（エキスパンドフィルム）を用いる。また、第４のフィルム９０３は、通常の状態ではその接着力が強く、光を照射するとその接着力が弱くなる性質を有することが好ましく、具体的には、紫外光を照射するとその接着力が弱くなるＵＶテープを用いるとよい。

なお、第３のフィルム９０２は、必要に応じて設ければよい。第３のフィルム９０２は、ＴＦＴ層９０１の保護を目的として設けているため、ＴＦＴ層９０１を保護する必要がない場合には、第３のフィルム９０２を設けず、第２のフィルム上に第４のフィルム９０３を設けてもよい。

次に、研削手段９０４により、基板９００のＴＦＴ層９０１が形成された上記一表面と反対の表面を研削する（図９（Ｂ）参照）。好適には、基板９００の厚さが１００μｍ以下となるまで研削する。一般的に、この研削工程では、基板９００が固定されたステージと研削手段９０４の一方又は両方を回転させることで、基板９００の表面を研削する。研削手段９０４とは、例えば、砥石に相当する。

次に、研磨手段９０６により、研削した基板９００の表面を研磨する（図９（Ｃ）参照）。好適には、基板９００の厚さが２０μｍ以下となるまで研磨する。この研磨工程も、上記の研削工程と同様に、基板９００が固定されたステージと研磨手段９０６の一方又は両方を回転させることで、基板９００の表面を研磨する。研磨手段９０６とは、例えば、砥石に相当する。
その後、図示しないが、研削工程、研磨工程により生じたごみを除去するために、必要に応じて洗浄を行う。

なお、ここでは、研削手段によって１００μｍ以下となるまで研削し、その後研磨手段によって２０μｍ以下となるまで研磨する場合について説明したが、研削後の基板の厚さ、研磨後の基板の厚さはこの値に限定されるものではない。また、ここでは、研削および研磨を行って基板を薄膜化した場合について説明しているが、研削のみ、または研磨のみを行って基板を薄膜化することも可能である。

続いて、切断手段９０７により、基板９００とＴＦＴ層９０１と第３のフィルム９０２とを切断する。ＴＦＴ層９０１は、複数の集積回路の各々が分離されるように、集積回路同士の境界部を切断する。また、ＴＦＴ層９０１に設けられた素子は切断せず、ＴＦＴ層９０１に設けられた絶縁膜を切断する。そのため、切断工程を経ると、複数の薄膜集積回路９０８が形成される（図９（Ｄ）参照）。
なお、切断手段９０７とは、ダイサー、レーザー、ワイヤソーなどに相当する。また、この工程では、第４のフィルム９０３は切断しない。

次に、薄膜集積回路９０８の間に隙間が形成されるように、第４のフィルム９０３を延伸させる（図１０（Ａ）参照）。この際、薄膜集積回路９０８の間の隙間を均等にするために、面方向に均等に引っ張るとよい。続いて、第４のフィルム９０３に光を照射する。第４のフィルム９０３がＵＶテープの場合は紫外光を照射する。そうすると、第４のフィルム９０３の接着力が弱くなり、第４のフィルム９０３と薄膜集積回路９０８の間の密着性が小さくなる。そして、物理的手段により、薄膜集積回路９０８を第４のフィルム９０３から分離することができる状態になる。

物理的手段としては、ピックアップ手段や、真空チャックを用いればよい。
物理的手段として、ピックアップ手段を用いる場合には、図１０（Ｂ）に示すように、第４のフィルム９０３にＵＶ光を照射し、ピックアップ手段９０９により、第４のフィルム９０３から薄膜集積回路９０８を分離して、薄膜集積回路９０８を第１のフィルム２０３上に設置する。

物理的手段として、真空チャックを用いる場合には、図１０（Ｃ）に示すように、第４のフィルム９０３にＵＶ光を照射し、真空チャック９１０を薄膜集積回路９０８上に配置する。そして、真空チャック９１０によって、薄膜集積回路９０８を保持して、薄膜集積回路９０８を第１のフィルム２０３上に移動する（図１０（Ｄ）。

なお、上記の工程では、基板９００の研削工程（図９（Ｂ）参照）と研磨工程（図９（Ｃ）参照）が終了した後に、基板９００の切断工程（図９（Ｄ）参照）を行っているが、この順番に制約されない。基板９００の切断工程を行った後に、基板９００の研削工程と研磨工程を行ってもよい。

上記工程を経て完成する薄膜集積回路の厚さは薄く、軽量であることを特徴とする。

なお、本実施例では、基板上に薄膜集積回路を形成した場合について説明したが、これに限定されない。基板上に薄膜集積回路以外の集積回路を形成することも可能である。例えば、基板上に厚膜集積回路を形成したり、基板上に薄膜集積回路と厚膜集積回路が混在した回路を形成してもよい。また、基板上に薄膜集積回路を形成する代わりに、半導体基板に集積回路を形成してもよい。

本実施例は、実施例３のエキスパンドフィルム（第４のフィルム）９０３を薄膜集積回路を封止する第１のフィルム２０３として利用する場合について説明する。

まず、実施例３で説明した方法に従って、図１０（Ａ）の状態を得る。
本実施例の場合、エキスパンドフィルム（第４のフィルム）９０３を第１のフィルム２０３として利用するため、薄膜集積回路９０８を第４のフィルム９０３から第１のフィルム２０３に移動する必要がない。よって、本実施例で用いるエキスパンドフィルムは、光を照射するとその粘着力が弱くなる性質を有する必要はない。

次に、図１５に示すように、薄膜集積回路９０８上に第２のフィルム２０４を配置し、薄膜集積回路９０８がエキスパンドフィルム９０３と第２のフィルム２０４とで挟まれた状態とする。図１５は、第２のフィルムを凸部を有するフィルムとした例を示している。第２のフィルムとして、凸部を有するフィルムを用いる場合、第２のフィルム２０４は、凸部が薄膜集積回路９０８上に位置するように配置する。

そして、［発明を実施するための最良の形態］などに記載した方法によって、封止、切断を行うことにより、本発明の無線チップを完成させることができる。

本実施例においては、薄膜集積回路の場合について説明したが、薄膜集積回路のみに限定されるものではなく、集積回路であればよい。例えば、半導体基板に形成した集積回路でもよいし、厚膜集積回路でもよい。また、半導体基板に形成した集積回路、厚膜集積回路、薄膜集積回路が混在している集積回路でもよい。

実施例１〜４においては、剥離層の少なくとも一部を除去することによってＴＦＴ層及び強度確保層を基板から剥離したものや、ＴＦＴ層が形成された基板を薄膜化したものを薄膜集積回路として用いた例を示したが、これに限定されるものではない。薄膜集積回路として、ＴＦＴ層が形成された基板を薄膜化しないものを用いてもよい。つまり、基板上にＴＦＴ層を形成し、各単位回路毎に分断したものを薄膜集積回路として用いても良い。その際には、例えば、実施例３において、研削や研磨による基板の薄膜化の工程を省いて薄膜集積回路を作製すればよい。

本実施例では、ＴＦＴ層の構成例について、図１１を参照して具体的に説明する。

３６１は、下地となる絶縁膜であり、窒化酸化珪素と酸化窒化珪素の積層膜、酸化窒化珪素と窒化酸化珪素と酸化窒化珪素の積層膜、又は、酸化珪素と窒化酸化珪素と酸化窒化珪素の積層膜などからなる。

絶縁膜３６１上には、複数の素子が形成されている。複数の素子は、例えば、薄膜トランジスタ、容量素子、抵抗素子、ダイオード等から選択された複数に相当する。図１１では、複数の素子としてＮ型の薄膜トランジスタ３６２、３６４と、Ｐ型の薄膜トランジスタ３６３、３６５が形成された場合の断面構造を示す。また、図１１では、薄膜トランジスタ３６２、３６４は、チャネル形成領域と、ライトドープした不純物領域と、ヘビードープした不純物領域とを含むＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）構造を有する。薄膜トランジスタ３６３、３６５は、チャネル形成領域と、不純物領域とを含むシングルドレイン構造を有する。また、薄膜トランジスタ３６２〜３６５のゲート電極の側面には、サイドウォールが形成されている。
なお、薄膜トランジスタの構造は上記の記載に制約されず、どのような構造でもよい。例えば、シングルドレイン構造、オフセット構造、ＬＤＤ構造、ＧＯＬＤ（ＧａｔｅＯｖｅｒｌａｐｐｅｄＬｉｇｈｔｌｙＤｏｐｅｄｄｒａｉｎ）構造等の構造でもよい。

薄膜トランジスタ３６２〜３６５上には、薄膜トランジスタ３６２〜３６５を覆うように絶縁膜３６６が形成されており、該絶縁膜３６６上には、薄膜トランジスタ３６２〜３６５の不純物領域と電気的に接続されたソースドレイン配線３７１〜３７６が形成されている。
ソースドレイン配線３７１〜３７６上には、ソースドレイン配線３７１〜３７６を覆うように絶縁膜３６７が形成されており、該絶縁膜３６７上には、ソースドレイン配線３７１〜３７６と電気的に接続された導電層３７７〜３８０が形成されている。この導電層３７７〜３８０は、アンテナとして機能する。
導電層３７７〜３８０上には、導電層３７７〜３８０を覆うように絶縁膜３６８が形成されている。

本実施例では、ＴＦＴ層にアンテナとして機能する導電層を形成した例を示しているが、ＴＦＴ層にはアンテナを形成せず、アンテナを予め設けたアンテナ用基板とＴＦＴ層を貼り合わせて、アンテナとＴＦＴ層を電気的に接続した構造としてもよい。

なお、本実施例は上記実施の形態および他の実施例と自由に組み合わせて行うことができる。

本実施例では、実施例６とは異なるＴＦＴ層の構成例に関して図１２を用いて説明する。

窒化珪素膜５１１、酸化珪素膜５１２は下地となる絶縁膜であり、該酸化珪素膜５１２上には、複数の素子が形成されている。ここで、下地絶縁膜として機能する窒化珪素膜５１１、酸化珪素膜５１２は、この材料や積層順に限定されるものではない。下地絶縁膜としては、例えば、窒化酸化珪素と酸化窒化珪素の積層膜、酸化窒化珪素と窒化酸化珪素と酸化窒化珪素の積層膜、又は、酸化珪素と窒化酸化珪素と酸化窒化珪素の積層膜などで形成してもよい。
また、複数の素子は、例えば、薄膜トランジスタ、容量素子、抵抗素子、ダイオード等から選択された複数に相当する。図１２では、半導体層５２１のチャネル領域が絶縁膜を介して下部電極５１３とゲート電極５２２の間に挟まれている構造の薄膜トランジスタ５２３が複数の素子として形成された場合の断面構造を示す。

以下に、薄膜トランジスタ５２３の構造について説明する。
下部電極５１３上には、絶縁膜５１４、５１５が形成されており、絶縁膜５１５上には、半導体層５２１が形成されている。ここで、下部電極５１３は、金属または一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ａｌなどを用いることができる。

半導体層５２１上には、ゲート絶縁膜５１６を介してゲート電極５２２が形成されている。ここで、図１２では、薄膜トランジスタ５２３がＧＯＬＤ構造の薄膜トランジスタである場合を示しているが、この構造に限定されるものではない。例えば、ゲート電極の側面にサイドウォールを有するＬＤＤ構造としてもよい。

そして、半導体層５２１、ゲート電極５２２を覆って絶縁膜５１７が形成され、該絶縁膜５１７上には、半導体層５２１のソース領域またはドレイン領域と電気的に接続されたソースドレイン配線５１８が形成されている。

ソースドレイン配線５１８上には、絶縁膜５１９が形成され、該絶縁膜５１９上には、導電層５２４が形成されている。この導電層５２４は、アンテナとして機能する。
導電層５２４上には、導電層５２４を覆うように絶縁膜５２０が形成されている。

絶縁膜５１５、５１７、５１９、５２０としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化珪素膜や酸化窒化珪素膜、またはＳＯＧ（ＳｐｉｎＯｎＧｌａｓｓ）法により塗布された酸化珪素膜などを用いることができる。有機絶縁膜としては、ポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂などの膜を用いることができる。また、アクリル膜と酸化窒化珪素膜の積層構造など、異なる材質の膜からなる積層構造を用いてもよい。

以上で説明したような下部電極を有するＴＦＴは、ＴＦＴサイズを小さくする場合に有利な構造である。
一般に、ＴＦＴのサイズが小さくなり、回路を動作させるクロック周波数が向上すると、集積回路の消費電力が増加する。従って、下部電極にバイアス電圧を印加し、このバイアス電圧を変化させることで、ＴＦＴのしきい値電圧を変化させることができるため、消費電力の増加を抑止することができる。

ｎチャネル型ＴＦＴの下部電極に対する負のバイアス電圧の印加は、しきい値電圧を高めリークを減少させる。その反対に正のバイアス電圧の印加は、しきい値電圧を下げ、チャネルに電流が流れやすくなり、ＴＦＴはより高速化、若しくは低電圧で動作する。ｐチャネル型ＴＦＴの下部電極に対するバイアス電圧の効果はこの反対となる。このことより下部電極に印加するバイアス電圧を制御することで、集積回路の特性を大きく向上させることができる。

このバイアス電圧を使って、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのしきい値電圧をバランスさせることで集積回路の特性を改善することができる。このとき、消費電力を低減するために、電源電圧と下部電極に印加するバイアス電圧との両方を制御しても良い。また、回路がスタンバイモードの時は、大きく逆方向のバイアス電圧を与え、動作時についても負荷の小さいときは弱い逆方向バイアス、負荷の大きいときには、弱い順バイアス電圧を印加する。バイアス電圧の印加は制御回路を設けて、回路の動作状態若しくは負荷の状態により切り替え可能とすれば良い。このような手法で、消費電力やＴＦＴの性能をコントロールすることで、回路の性能を最大に発揮させることができる。

本実施例では、実施例１のＴＦＴ層の有する薄膜トランジスタのゲート電極の作製方法に関して、図１８、図１９を用いて説明する。

まず、基板８００上に剥離層８０１を形成し、剥離層８０１上に絶縁膜８０２、８０３を介して半導体膜８１１、８１２を設ける。基板８００、剥離層８０１は、実施例１で記載したものを用いればよい。また、半導体膜８１１、８１２上には、ゲート絶縁膜８１３を形成する。その後、ゲート絶縁膜８１３上に第１の導電層８２１、第２の導電層８２２を積層して形成する。本実施例では、第１の導電層として窒化タンタルを用い、第２の導電層としてタングステン（Ｗ）を用いて形成する。窒化タンタル膜、Ｗ膜は共にスパッタ法で形成すればよく、窒化タンタル膜はＴａのターゲットを用いて窒素雰囲気中で、Ｗ膜はＷのターゲットを用いて成膜すれば良い。

なお、本実施例では第１の導電層８２１を窒化タンタル、第２の導電層８２２をＷとしたが、これに限定されず、第１の導電層８２１と第２の導電層８２２は共にＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。さらに、その組み合わせも適宜選択すればよい。膜厚は第１の導電層８２１が２０〜１００ｎｍ、第２の導電層８２２が１００〜４００ｎｍの範囲で形成すれば良い。また、本実施例では、２層の積層構造としたが、１層としてもよいし、もしくは３層以上の積層構造としてもよい。

次に、フォトリソグラフィや液滴吐出法によって、第２の導電層８２２上に選択的にレジスト８２３を形成する（図１８（Ａ））。その後、Ｏ₂（酸素）プラズマ処理等の公知のエッチング処理を行うことによって、レジスト８２３をエッチングすることによって、レジスト８２３を縮小させる（図１８（Ｂ））。このように、縮小されたレジスト８２４をマスクとして第１の導電層８２１、第２の導電層８２２をエッチングすることによって、より小さい幅のゲート電極を形成することができる。つまり、レジスト８２３を用いてゲート電極を形成するより、幅が小さいゲート電極を形成することができる。このように、ゲート電極の構造を小さくすることにより、チャネル形成領域の幅が小さくなり、高速動作が可能となる。

また、図１８に示したゲート電極の作製方法とは異なる場合について図１９を用いて説明する。

まず、図１９（Ａ）に示したように、基板８００上に剥離層８０１、絶縁膜８０２、８０３、半導体膜８１１、８１２、ゲート絶縁膜８１３、第１の導電層８２１、第２の導電層８２２を積層して形成し、選択的にレジスト８２３を形成する。続いて、レジスト８２３をマスクとして第１の導電層８２１、第２の導電層８２２をエッチングする（図１９（Ａ））。この工程により、第１の導電層８２１、第２の導電層８２２からなるゲート電極８２６が形成される。その後、公知のエッチング方法を用いて、ゲート電極８２６をエッチングする。ゲート電極８２６上にはレジスト８２３が設けられているため、ゲート電極８２６の側面がエッチングされ、図１９（Ｂ）に示すように、ゲート電極８２６より幅が小さいゲート電極８２７を形成することができる。

本実施例に示した作製方法を用いることによって、フォトリソグラフィ法等により形成できる限界以上の微細なゲート電極を作製することが可能となる。さらに、ゲート電極を小さくすることによって、より微細な素子構造を設けることができる。そのため、同じ面積により多くの素子を造り込むことができるため、高性能な回路を形成することができる。また、従来の素子数と同様の構造で形成した場合に薄膜集積回路（ＩＣチップ等）の小型化が可能となる。また、図１８の方法と図１９に示した方法を組み合わせてもよく、より微細なゲート電極を形成することができる。

なお、本実施例は、実施例１のＴＦＴ層の有する薄膜トランジスタのゲート電極の作製方法について説明したが、本実施例のゲート電極の作製方法は、実施例１の場合のみでなく、上記実施の形態や他の実施例と自由に組み合わせて行うことができる。

本発明の無線チップの回路構成例について、図面を参照して説明する。ここで説明する無線チップの仕様は、国際標準規格のＩＳＯ１５６９３に準拠し、近傍型で、交信信号周波数は１３．５６ＭＨｚである。また、受信はデータ読み出し命令のみ対応し、送信のデータ伝送レートは約１３ｋＨｚであり、データ符号化形式はマンチェスタコードを用いている。

無線チップ７１５は、大別して、アンテナ部７２１、電源部７２２、ロジック部７２３から構成される。アンテナ部７２１は、外部信号の受信とデータの送信を行うためのアンテナ７０１からなる（図２０参照）。
電源部７２２は、アンテナ７０１を介して外部から受信した信号により電圧を発生させる整流回路７０２と、作りだした電圧を保持するための保持容量７０３からなる。
ロジック部７２３は、受信した信号を復調する復調回路７０４と、クロック信号を生成するクロック生成・補正回路７０５と、各コード認識及び判定回路７０６と、メモリからデータを読み出すための信号を受信信号により作り出すメモリコントローラ７０７と、符号化した信号を受信信号にのせるための変調用抵抗を含む変調回路７０８と、読み出したデータを符号化する符号化回路７０９と、データを保持するマスクＲＯＭ７１１とを有する。

各コード認識及び判定回路７０６が認識・判定するコードは、フレーム終了信号（ＥＯＦ、ｅｎｄｏｆｆｒａｍｅ）、フレーム開始信号（ＳＯＦ、ｓｔａｒｔｏｆｆｒａｍｅ）、フラグ、コマンドコード、マスク長（ｍａｓｋｌｅｎｇｔｈ）、マスク値（ｍａｓｋｖａｌｕｅ）等である。また、各コード認識及び判定回路７０６は、送信エラーを識別する巡回冗長検査（ＣＲＣ、ｃｙｃｌｉｃｒｅｄｕｎｄａｎｃｙｃｈｅｃｋ）機能も含む。

次に、上記構成を有する無線チップのレイアウトの一例について、図２１、２２を参照して説明する。まず、１つの無線チップの全体的なレイアウトについて説明する（図２１参照）。無線チップは、アンテナ７０１と、電源部７２２及びロジック部７２３とを構成する素子群７１４とで、別々のレイヤーに形成されており、具体的には、素子群７１４上にアンテナ７０１が形成されている。素子群７１４を形成する領域の一部と、アンテナ７０１を形成する領域の一部は重なっている。図２１に示す構成では、アンテナ７０１を構成する配線の幅を１５０μｍ、配線と配線の間の幅を１０μｍで設計し、その巻き数は１５巻きとした。なお本発明は、上記のように、アンテナ７０１と、素子群７１４とを別々のレイヤーに形成する形態に制約されない。また、アンテナ７０１は、図２１に示すように、巻いた形状に制約されない。

次に、電源部７２２とロジック部７２３のレイアウトについて説明する（図２２参照）。電源部７２２を構成する整流回路７０２と保持容量７０３は同じ領域に設けられる。ロジック部７２３を構成する復調回路７０４と、各コード認識及び判定回路７０６は、２カ所に分けて設けられる。マスクＲＯＭ７１１とメモリコントローラ７０７は隣接して設けられる。クロック生成・補正回路７０５と各コード認識及び判定回路７０６は隣接して設けられる。復調回路７０４は、クロック生成・補正回路７０５と各コード認識及び判定回路７０６の間に設けられる。また、図２０のブロック図には示していないが、ロジック部用の検波容量７１２と、電源部用の検波容量７１３とが設けられる。変調回路＋変調用抵抗７０８は、検波容量７１２と検波容量７１３の間に設けられる。

マスクＲＯＭ７１１は、製造工程で記憶内容をメモリに作り込むものであり、ここでは、高電位電源（ＶＤＤともよぶ）に接続する電源線と、低電位電源（ＶＳＳともよぶ）に接続する電源線の２本の電源線を設けて、メモリセルが記憶する記憶内容は、各メモリセルが含むトランジスタが、上記のどちらの電源線に接続しているかにより判断する。

次に、整流回路７０２の回路構成の一例について説明する（図２３（Ａ）参照）。整流回路７０２は、トランジスタ９１、９２と、容量用トランジスタ９３とを有する。トランジスタ９１のゲート電極はアンテナ７０１に接続する。容量用トランジスタ９３のゲート電極は高電位電源（ＶＤＤ）に接続する。また、容量用トランジスタ９３のソース電極とドレイン電極は接地電源（ＧＮＤ）に接続する。
続いて、復調回路７０４の回路構成の一例について説明する（図２３（Ｂ）参照）。復調回路７０４は、トランジスタ９４、９５、抵抗素子９６、９９、容量用トランジスタ９７、９８とを有する。トランジスタ９４のゲート電極はアンテナ７０１に接続する。容量用トランジスタ９８のゲート電極は論理回路に接続する。容量用トランジスタ９８のソース電極とドレイン電極は接地電源（ＧＮＤ）に接続する。

次に、上記の整流回路７０２や復調回路７０４が含む容量用トランジスタの断面構造について説明する（図２４（Ａ）参照）。容量用トランジスタ６０１は、ソース電極とドレイン電極が互いに接続されており、容量用トランジスタ６０１がオンすると、ゲート電極とチャネル形成領域との間に容量が形成される。このような容量用トランジスタ６０１の断面構造は、通常の薄膜トランジスタの断面構造と変わらない。等価回路図は、図２４（Ｂ）のように表すことができる。なお、上記の構成のように、ゲート絶縁膜を用いた容量だと、トランジスタのしきい値電圧の変動に対して影響を受けるため、ゲート電極と重なる領域６０２に、不純物元素を添加してもよい（図２４（Ｃ）参照）。このようにすると、トランジスタのしきい値電圧とは無関係に容量が形成される。この場合の等価回路図は図２４（Ｄ）のように表すことができる。

本実施例では、ＴＦＴ層の有する薄膜トランジスタの半導体層として、レーザー光の照射により結晶化した結晶質半導体層を使用した場合の例について説明する。

レーザー光を発生させる発振器は、連続発振のレーザーである。前記発振器は、連続発振のＹＡＧレーザー、ＹＶＯ₄レーザー、ＹＬＦレーザー、ＹＡｌＯ₃レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、エキシマレーザー、Ａｒレーザー、Ｋｒレーザー、ＣＯ₂レーザーから選ばれた１種又は複数種である。

連続発振のレーザーを用いると、結晶欠陥が少なく、大粒径の多結晶半導体を用いて、トランジスタを作製することができる。さらに移動度や応答速度が良好なために高速駆動が可能で、素子の動作周波数を向上させた液晶表示装置を提供することができる。また、特性バラツキが少ないために高い信頼性を得ることができる。

また、さらなる動作の周波数の向上を目的として、トランジスタのチャネル長方向とレーザー光の走査方向と一致させることが好適である。これは、連続発振レーザーによるレーザー結晶化工程では、トランジスタのチャネル長方向とレーザー光の基板に対する走査方向とが概ね並行（好ましくは−３０°〜３０°）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル長方向に延在する多結晶半導体によって構成される活性層を有し、このことは結晶粒界が概ねチャネル長方向に沿って形成されていることを意味する。

連続発振レーザーを用いたレーザー結晶化について説明したが、本発明は連続発振レーザーに制約されず、パルスレーザーを用いたレーザー結晶化を行ってもよい。これは、パルス的に出力されるエネルギービーム（パルスビーム）であっても、レーザー光により半導体膜が溶融してから固化するまでに、次のパルスのレーザー光を照射できるような発振周波数でレーザー光を発振させれば、走査方向に向かって連続的に成長した結晶粒を得ることができるためである。つまり、パルスレーザーであっても、連続発振レーザーを用いた場合と同様の効果を得ることができるためである。

従って、パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも短くなるように、発振の周波数の下限を定めたパルスビームを使用するとよい。具体的には、パルスレーザーの発振周波数は１０ＭＨｚ以上、好ましくは６０〜１００ＭＨｚとし、通常パルスレーザーの発振周波数として用いる数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を使用する。

上記の周波数帯を使用すると、半導体膜がレーザー光によって溶融してから固化するまでに、次のパルスのレーザー光を照射することができる。従って、従来の周波数帯のパルス発振のレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を有する半導体膜を形成することができる。さらに具体的には、結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができ、連続発振レーザーと同程度の結晶粒を得ることができる。そして走査方向に沿って長く伸びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル長方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。

パルスレーザーとしては、上記周波数での発振が可能な、Ａｒレーザー、Ｋｒレーザー、エキシマレーザー、ＣＯ₂レーザー、ＹＡＧレーザー、Ｙ₂Ｏ₃レーザー、ＹＶＯ₄レーザー、ＹＬＦレーザー、ＹＡｌＯ₃レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー又は金蒸気レーザーを用いることができる。

本実施例では、本発明の中空構造の無線チップにおいて、薄膜集積回路を包囲するフィルムを破いた際にフィルム外部に存在する雰囲気や液体などがフィルム内部に侵入して薄膜集積回路と接触した場合に薄膜集積回路の劣化速度が速くなる構造の一例について説明する。

図２６は、実施例３の作製方法で作製した薄膜集積回路の断面図である。
基板１０上に下地となる絶縁膜６１が形成されており、絶縁膜６１上には、複数の素子を形成する。複数の素子は、例えば、薄膜トランジスタ、容量素子、抵抗素子、ダイオード等から選択された複数に相当する。図２６では、複数の素子としてＮ型の薄膜トランジスタ６４と、Ｐ型の薄膜トランジスタ６５を形成した場合の断面構造を示す。また、図２６では、薄膜トランジスタ６４は、チャネル形成領域と、ライトドープした不純物領域と、ヘビードープした不純物領域とを含むＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）構造を有する。薄膜トランジスタ６５は、チャネル形成領域と、不純物領域とを含むシングルドレイン構造を有する。なお、薄膜トランジスタの構造は上記に記載に制約されず、シングルドレイン構造、オフセット構造、ＬＤＤ構造、ＧＯＬＤ（ＧａｔｅＯｖｅｒｌａｐｐｅｄＬｉｇｈｔｌｙＤｏｐｅｄｄｒａｉｎ）構造等のどのような構造でもよい。なお、本実施例では、薄膜トランジスタ６４、６５は、動作しきい値を動作限界付近までシフトさせた薄膜トランジスタとした。このようにすることにより、薄膜集積回路を包囲するフィルムを破いた際にフィルム外部に存在する雰囲気や液体などがフィルム内部に侵入して薄膜集積回路と接触した場合に薄膜集積回路の劣化速度が速くなる。

薄膜トランジスタ６４、６５を覆うように絶縁膜６６が形成されており、薄膜トランジスタ６４、６５の不純物領域と電気的に接続されたソースドレイン配線７４〜７６が形成され、該ソースドレイン配線７４〜７６を覆うように絶縁膜６７が形成されている。該絶縁膜６７上には、ソースドレイン配線７４〜７６と電気的に接続された導電層７９、８０が形成されている。導電層７９、８０はアンテナとして機能する。そして、導電層７９、８０を覆うように絶縁膜６８が形成され、該絶縁膜６８上には、第３のフィルム１２が形成されている。絶縁膜６１から絶縁膜６８の部分がＴＦＴ層１１である。

そして、基板１０には穴１３が形成されている。図２６の構造の特徴は、このように基板１０に穴１３が形成されている点である。このような構造とすることによって、薄膜集積回路を包囲するフィルムを破いて、フィルム外部に存在する雰囲気や液体などがフィルム内部に侵入した場合に、フィルム外部に存在する雰囲気や液体などがＴＦＴ層１１に直接接するようになるため、薄膜集積回路がより早く劣化するようになる。

本実施例では、本発明の中空構造の無線チップにおいて、薄膜集積回路を包囲するフィルムを破いた際にフィルム外部に存在する雰囲気や液体などがフィルム内部に侵入して薄膜集積回路と接触した場合に薄膜集積回路の劣化速度が速くなる構造の一例について、実施例１１とは異なる構造について説明する。

図２７に示すように、薄膜集積回路１０２を包囲する第１のフィルム１０１が第２のフィルム１２０に包囲されるようにして、第１のフィルム１０１と第２のフィルム１２０との間の空間１２１に、薄膜集積回路の有する薄膜トランジスタの劣化を助長する物質を含む気体、液体、またはゲルなどを充填させた構造とする。なお、第１のフィルム、第２のフィルムは、熱可塑性樹脂を用いればよい。第１のフィルム、第２のフィルムに用いる熱可塑性樹脂の例としては、実施の形態や実施例などで説明した材料を挙げることができる。

薄膜トランジスタの劣化を助長する物質としては、Ｎａ、Ｋ、アンモニア、モノエタノールアミン、Ｈ₂Ｏ、ＳＯ_x、ＮＯ_x等が挙げられる。これらの薄膜トランジスタの劣化を助長する物質を含む気体、液体、またはゲルなどに曝されると、図２８に示すように、薄膜トランジスタの電気特性がシフトする。なお、図２８において、横軸はゲート電圧（Ｖｇ）、縦軸はドレイン電流（Ｉｄ）を示す。また、２８００が劣化を助長する物質を含む気体、液体、またはゲルなどに曝される前の薄膜トランジスタの電気特性であり、２８０１が薄膜トランジスタの劣化を助長する物質を含む気体、液体、またはゲルなどに曝された後の薄膜トランジスタの電気特性である。薄膜トランジスタの劣化を助長する物質を含む気体、液体、またはゲルなどに曝される前後における薄膜トランジスタの電気特性のシフト量は図２８中のＡに相当する。

ここで、一般的に薄膜トランジスタは、同じ電気特性になるように作製したとしても、例えば図２９の２９００、２９０１、２９０２で示すように、個々の薄膜トランジスタで電気特性に多少のバラツキが生じてしまう。ここでは、薄膜トランジスタ間における電気特性のバラツキの範囲を、電気特性２９０１における電気特性を基準として±Ｘで表現する。図２９において、横軸はゲート電圧（Ｖｇ）、縦軸はドレイン電流（Ｉｄ）を示す。また、薄膜トランジスタが動作するために必要なドレイン電流をＩｏｎ、薄膜トランジスタを駆動させるために印加するゲート電圧をＶｏｎとする。一般的にドレイン電流の設定は、個々の薄膜トランジスタで生じる電気特性のバラツキよりも高電圧側に更にシフトすると想定した電気特性２９０３においても、Ｖｏｎを印加することによりＩｏｎ以上の電流値が得られ、低電圧側に更にシフトすると想定した電気特性２９０４においてもＶｇ＝０を印加することによりＩｏｎ以下の電流値が得られるように設定する。すなわち電気特性２９０３及び２９０４が動作限界電気特性となる。電気特性２９０１に対する電気特性２９０３及び２９０４のシフト量をそれぞれＹ及びＺで表現する。図２９において、Ｖｇ＝０の時は２９００、２９０１、２９０２、２９０３は共にＩｄ＜Ｉｏｎとなり薄膜トランジスタは動作せず、Ｖｇ＝Ｖｏｎの時は２９００、２９０１、２９０２、２９０４は共にＩｄ＞Ｉｏｎとなる。よって、電気特性のバラツキが−Ｚ以上、＋Ｙ以下の範囲内であれば薄膜トランジスタは正常に動作する。

そこで、薄膜トランジスタの劣化を助長する物質を含む気体、液体、またはゲルなどに曝されることにより薄膜トランジスタの電気特性がシフトする際のシフト量Ａが、薄膜トランジスタ間における電気特性のバラツキ範囲Ｘおよび動作限界電気特性のシフト量Ｙを足した値より大きくなるように、第１のフィルムと第２のフィルムの間との空間１２１に存在する気体、液体、またはゲルなどに含まれる劣化を助長する物質の濃度を設定する。すると、第１のフィルムを破くことによって、第１のフィルムと第２のフィルムとの間の空間１２１に存在する気体、液体、またはゲルなどが第１のフィルムよりも内部に入り込み、薄膜集積回路が薄膜トランジスタの劣化を助長する物質を含む気体、液体、またはゲルなどに曝されるため、薄膜集積回路の有する薄膜トランジスタの電気特性は図２９に示す状態から図３０に示す状態にシフトする。図３０において、横軸はゲート電圧（Ｖｇ）、縦軸はドレイン電流（Ｉｄ）を示す。図３０を見れば分かるように、Ｖｇ＝０、Ｖｇ＝Ｖｏｎのどちらの場合においてもＩｄ＜Ｉｏｎとなり、薄膜集積回路の有する薄膜トランジスタは常に動作しない状態となり、動作不良とすることができる。

本実施例では、薄膜集積回路を第１のフィルムで包囲し、第１のフィルムを第２のフィルムで包囲する構造を有する無線チップについて説明した。つまり、間に空間を有する２重のフィルムで薄膜集積回路を包囲した構造の無線チップについて説明した。しかし、間に空間を有する３重またはそれ以上のフィルムで薄膜集積回路を包囲するようにしてもよい。

また、本実施例においては、薄膜集積回路を第１のフィルムで包囲し、第１のフィルムを第２のフィルムが包囲する構造を有する無線チップについて説明した。しかし、第１のフィルムで包囲される回路は、薄膜集積回路のみに限定されるものではなく、集積回路であればよい。例えば、半導体基板に形成した集積回路でもよいし、厚膜集積回路でもよい。また、半導体基板に形成した集積回路、厚膜集積回路、薄膜集積回路が混在している集積回路でもよい。

本実施例では、本発明の無線チップの用途について説明する。
本発明の無線チップ８２は、例えば図２５に示すように、包装用袋８１内に入れて使用する。本発明の無線チップ８２は、薄膜集積回路がフィルムに包囲された構造となっているため、図２５に示す様に、食料品の包装用の袋内に食料品と共に投入されている乾燥剤と同じように包装用袋８１内に直接投入して使用することができる。また、包装用の袋の中に投入して使用するだけでなく、箱（ダンボール箱など）の中に、商品と一緒に本発明の無線チップを投入して使用することができる。このように、物品に接着して固定する必要がないので、無線チップが剥がれてしまったりする畏れがないうえに、無線チップを物品に固定する工程を省くことができる。

本発明封止された無線チップの断面構造を示す図。本発明封止された無線チップの作製方法を説明する図。本発明封止された無線チップの作製方法を説明する図。実施例１を説明する図。実施例１を説明する図。実施例１を説明する図。実施例１を説明する図。実施例１を説明する図。実施例３を説明する図。実施例３を説明する図。実施例６を説明する図。実施例７を説明する図。実施例１を説明する図。実施例２を説明する図。実施例４を説明する図。第１、第２のフィルムの断面構造の例について説明する図。実施例３を説明する図。実施例８を説明する図。実施例８を説明する図。実施例９を説明する図。実施例９を説明する図。実施例９を説明する図。実施例９を説明する図。実施例９を説明する図。実施例１３を説明する図。実施例１１を説明する図。実施例１２を説明する図。薄膜トランジスタの電気特性のシフトについて説明する図。薄膜トランジスタ間における電気特性のバラツキについて説明する図。薄膜トランジスタが薄膜トランジスタの劣化を助長する物質に曝された後の電気特性を示す図。薄膜トランジスタの電気特性を動作限界付近までシフトさせる方法について説明する図。

符号の説明

１０基板
１１ＴＦＴ層
１２第３のフィルム
１３穴
６１絶縁膜
６４Ｎ型の薄膜トランジスタ
６５Ｐ型の薄膜トランジスタ
６６絶縁膜
６７絶縁膜
６８絶縁膜
７４ソースドレイン配線
７５ソースドレイン配線
７６ソースドレイン配線
７９導電層
８０導電層
８１包装用袋
８２無線チップ
９１トランジスタ
９２トランジスタ
９３容量用トランジスタ
９４トランジスタ
９５トランジスタ
９６抵抗素子
９７容量用トランジスタ
９８容量用トランジスタ
９９抵抗素子
１０１フィルム
１０２薄膜集積回路
１０３中空部
１０４フィルム
１０５中空部
１０６フィルム
１１０真空チャック
１１１アーム
１１２アーム
２０３第１のフィルム
２０４第２のフィルム
２０６レーザー発振装置
２０７無線チップ
２０８ワイヤー
２１０基体
２１１接着層
２３４アンテナの接続端子
２３５アンテナ用基板
２３６異方性導電膜
２３７導電体
２３８接続端子
２３９接続端子が設けられた領域
３６１絶縁膜
３６２Ｎ型の薄膜トランジスタ
３６３Ｐ型の薄膜トランジスタ
３６４Ｎ型の薄膜トランジスタ
３６５Ｐ型の薄膜トランジスタ
３６６絶縁膜
３６７絶縁膜
３６８絶縁膜
３７１ソースドレイン配線
３７２ソースドレイン配線
３７３ソースドレイン配線
３７４ソースドレイン配線
３７５ソースドレイン配線
３７６ソースドレイン配線
３７７導電層
３７８導電層
３７９導電層
３８０導電層
４００基板
４０１剥離層
４０２ＴＦＴ層
４０３強度確保層
４０４開口部
４０５基体
４０６粘着層
４０７フィルム
４０８薄膜集積回路
５１１窒化珪素膜
５１２酸化珪素膜
５１３下部電極
５１４絶縁膜
５１５絶縁膜
５１６ゲート絶縁膜
５１７絶縁膜
５１８ソースドレイン配線
５１９絶縁膜
５２０絶縁膜
５２１半導体層
５２２ゲート電極
５２３薄膜トランジスタ
５２４導電層
６０１容量用トランジスタ
６０２ゲート電極と重なる領域
７０１アンテナ
７０２整流回路
７０３保持容量
７０４復調回路
７０５クロック生成・補正回路
７０６各コード認識及び判定回路
７０７メモリコントローラ
７０８変調用抵抗を含む変調回路
７０９符号化回路
７１１マスクＲＯＭ
７１２検波容量
７１３検波容量
７１４素子群
７１５無線チップ
７２１アンテナ部
７２２電源部
７２３ロジック部
８００基板
８０１剥離層
８０２絶縁膜
８０３絶縁膜
８１１半導体膜
８１２半導体膜
８１３ゲート絶縁膜
８２１第１の導電層
８２２第２の導電層
８２３レジスト
８２４レジスト
８２６ゲート電極
８２７ゲート電極
９００基板
９０１ＴＦＴ層
９０２第３のフィルム
９０３第４のフィルム
９０４研削手段
９０６研磨手段
９０７切断手段
９０８薄膜集積回路
９０９ピックアップ手段
９１０真空チャック

Claims

集積回路と、前記集積回路を構成するトランジスタの電気特性をシフトさせる物質を含む気体が充填された中空部分を有して前記集積回路を包囲するフィルムとを有することを特徴とする半導体装置。
集積回路と、前記集積回路を構成するトランジスタの電気特性をシフトさせる物質を含む液体が充填された中空部分を有して前記集積回路を包囲するフィルムとを有することを特徴とする半導体装置。
集積回路と、前記集積回路を構成するトランジスタの電気特性をシフトさせる物質を含むゲルが充填された中空部分を有して前記集積回路を包囲するフィルムとを有することを特徴とする半導体装置。
請求項１乃至３のいずれか一において、前記集積回路は前記フィルムに固定されない状態で設けられることを特徴とする半導体装置。
集積回路と、中空部分を有して前記集積回路を包囲する第１のフィルムと、前記第１のフィルムを包囲する第２のフィルムとを有し、
前記第１のフィルムと前記第２のフィルムとの間の空間に、前記集積回路を構成するトランジスタの電気特性をシフトさせる物質を含む気体が充填されていることを特徴とする半導体装置。
集積回路と、中空部分を有して前記集積回路を包囲する第１のフィルムと、前記第１のフィルムを包囲する第２のフィルムとを有し、
前記第１のフィルムと前記第２のフィルムとの間の空間に、前記集積回路を構成するトランジスタの電気特性をシフトさせる物質を含む液体が充填されていることを特徴とする半導体装置。
集積回路と、中空部分を有して前記集積回路を包囲する第１のフィルムと、前記第１のフィルムを包囲する第２のフィルムとを有し、
前記第１のフィルムと前記第２のフィルムとの間の空間に、前記集積回路を構成するトランジスタの電気特性をシフトさせる物質を含むゲルが充填されていることを特徴とする半導体装置。
請求項５乃至７のいずれか一において、前記集積回路は前記第１のフィルムに固定されない状態で設けられることを特徴とする半導体装置。
請求項１乃至８のいずれか一において、前記集積回路を構成するトランジスタの電気特性をシフトさせる物質は、Ｎａ、Ｋ、アンモニア、モノエタノールアミン、ＳＯ_Ｘ、またはＮＯ_Ｘであることを特徴とする半導体装置。
第１のフィルム上に複数の集積回路を配置し、
前記複数の集積回路を配置した第１のフィルム上に第２のフィルムを配置し、
前記第２のフィルム上から、加熱手段によって、前記複数の集積回路の周囲の前記第１のフィルム及び前記第２のフィルムを加熱溶融させて、中空部を有して前記集積回路を前記第１のフィルム及び前記第２のフィルムが包囲するように、前記複数の集積回路を構成するトランジスタの電気特性をシフトさせる気体を含む雰囲気において封止を行うことを特徴とする半導体装置の作製方法。
第１のフィルム上に複数の集積回路を配置し、
前記複数の集積回路を配置した第１のフィルム上に第２のフィルムを配置し、
前記第２のフィルム上から、加熱手段によって、前記複数の集積回路の周囲の前記第１のフィルム及び前記第２のフィルムを加熱溶融させて、中空部を有して前記集積回路を前記第１のフィルム及び前記第２のフィルムが包囲するように、前記複数の集積回路を構成するトランジスタの電気特性をシフトさせる気体を含む雰囲気において封止及び切断を行うことを特徴とする半導体装置の作製方法。
第１のフィルム上に複数の集積回路を配置し、
前記複数の集積回路を配置した第１のフィルム上に第２のフィルムを配置し、
前記第２のフィルム上から、前記複数の集積回路の周囲に加熱したワイヤーを押しつけることによって、前記複数の集積回路の周囲の前記第１のフィルム及び前記第２のフィルムを加熱溶融させて、中空部を有して前記集積回路を前記第１のフィルム及び前記第２のフィルムが包囲するように、前記複数の集積回路を構成するトランジスタの電気特性をシフトさせる気体を含む雰囲気において封止及び切断を行うことを特徴とする半導体装置の作製方法。
第１のフィルム上に複数の集積回路を配置し、
前記複数の集積回路を配置した第１のフィルム上に第２のフィルムを配置し、
前記第２のフィルム上から、前記複数の集積回路の周囲にレーザー光を照射することによって、前記複数の集積回路の周囲の前記第１のフィルム及び前記第２のフィルムを溶融させて、中空部を有して前記集積回路を前記第１のフィルム及び前記第２のフィルムが包囲するように、前記複数の集積回路を構成するトランジスタの電気特性をシフトさせる気体を含む雰囲気において封止及び切断を行うことを特徴とする半導体装置の作製方法。
請求項１０乃至１３のいずれか一において、前記第１のフィルムまたは前記第２のフィルムとして複数の凸部を有するフィルムを用い、前記第１のフィルムまたは前記第２のフィルムの複数の凸部が形成された部分に前記集積回路が配置されるように、前記第１のフィルムまたは前記第２のフィルムと前記集積回路を配置することを特徴とする半導体装置の作製方法。
請求項１０乃至１３のいずれか一において、前記第１のフィルム及び前記第２のフィルムとして複数の凸部を有するフィルムを用い、前記第１のフィルム及び前記第２のフィルムの複数の凸部が形成された部分に前記集積回路が配置されるように、前記第１のフィルム及び前記第２のフィルムと前記集積回路を配置することを特徴とする半導体装置の作製方法。
請求項１０乃至１５のいずれか一において、前記複数の集積回路を構成するトランジスタの電気特性をシフトさせる気体は、Ｎａ、Ｋ、アンモニア、モノエタノールアミン、ＳＯ _Ｘ、またはＮＯ _Ｘを含むことを特徴とする半導体装置の作製方法。