JPS60160145A - 混成集積回路のパツケ−ジング - Google Patents

混成集積回路のパツケ−ジング

Info

Publication number
JPS60160145A
JPS60160145A JP1460284A JP1460284A JPS60160145A JP S60160145 A JPS60160145 A JP S60160145A JP 1460284 A JP1460284 A JP 1460284A JP 1460284 A JP1460284 A JP 1460284A JP S60160145 A JPS60160145 A JP S60160145A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
substrate
sheet
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1460284A
Other languages
English (en)
Inventor
Takashi Takahama
高浜 隆
Kunihito Sakai
酒井 国人
Yoichi Kitamura
洋一 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1460284A priority Critical patent/JPS60160145A/ja
Publication of JPS60160145A publication Critical patent/JPS60160145A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3164Partial encapsulation or coating the coating being a foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は混成集積回路を外的環境から保護するために外
層を形成するパッケージングに関するものである。
[従来技術〕 混成集積回路は外的環境から保護するために有機物によ
る封止および金属やセラミックを用いた戴置封止が行わ
れている。第1図は従来の樹脂封止された混成集積回路
を示す断面図であり、IQ!Iにおいて、(1)は基板
で、この基板(1)上には厚膜回路(2)、電子部品(
3)、および外部回路との接続のための外部リード(4
)が実装されている。(5)はこれら回路素子を保護す
るためにコートされた樹脂層で、回路全体を包み込んで
封止する。この有機物による封止方法としては液状の熱
硬化性樹脂をポツティングすることにより保護膜を形成
する方法、熱硬化性の粉体塗料を流動浸漬法により混成
集積回路」二に付着させ、溶融硬化させて保護膜を形成
する方法が行われている。これらの有機物による封止方
法は金属やセラミックを用いたハーメチック(気密)封
止法に比べてはるかに安価である反面、部品の凹凸によ
り樹脂膜厚が不均一となり、膜厚の薄い箇所で樹脂層(
5)にクラックが生じたり、あるいは基板(1)、電子
部品(3)、および封止樹脂の熱伝導率や熱膨張率が異
なるため熱ひずみが生じ、抵抗膜の剥離、チップコンデ
ンサの剥れ、欠け、クラック、半導体チップの剥れ、ク
ラック、ボンディングワイヤの切断、セラミック基板の
クラック等が生じ、また、樹脂中に含まれるイオン性不
純物によって導体部分の電食や電子部品の特性劣化ない
し不良が起こる等の欠点を有している。
従って封止樹脂に要求される特性としては、電子部品や
基板との接着性が良いこと、電気特性が常温のみならず
、高温、高湿下でも優れている・こと、温度変化によっ
て樹脂のクラック、界面での剥離、ボンディングワイヤ
の切断などがないこと、イオン性不純物によって電子部
品の特性の低下および電食が起こらないことなどがあげ
られるが、これらの特性をすべて満足するような保護樹
脂材料の選択は困難である。特に樹脂封止された混成集
積回路の耐湿性テストによる不良発生は樹脂層(5)な
らびにリード(4)と樹脂層(5)の界面の2系統を透
過してくる水分によることが明らかとなっており、その
うち樹脂層(5)を透過してくる水分が主原因であると
考えられる。
樹脂層(5)を透過してきた水は封止樹脂中の不純物を
溶解し、水内体がアルカリ性または酸性に変化し、やが
てこの水が基板(1)表面の回路(2)および各電子部
品(3)のリード部を腐食すると考えられている。この
ような不良は樹脂や充填剤の純度向上、触媒の種類と混
合量、カップリング剤の種類と処理方法を改良すること
により、年々向上してきたが、樹脂による封止では水分
の浸入を防止することは事実上不可能であり、このよう
な方法による特性向上には限度があり、完全に解決する
ことが困難である。
第2図は従来のハーメチック封止構造の一例を示す断面
図であり、図において、基板(1)、厚膜回路(2)お
よび電子部品(3)は上記の例と同様であるが、外部リ
ード(4)は封止ブロック(6)と一体に構成され、こ
の封止ブロック(6)は金属製、セラミック製または樹
脂製の保護カバー(7)の間にはさまれた形で接着され
、内部の気密性が保たれている。
この構成による集積回路は、十分な気密性を保ちかつ保
護カバー(7)に必要な強度を与えるための厚みが必要
であるので、パッケージング全体の体積が増大するとと
もに、封止に必要な工程が多くなり、材料費、工作費と
もに前述の樹脂封止の場合に比べて極端にコストアップ
となる欠点を有している。
〔発明の概要〕
この発明は上記のような従来の欠点を改善する目的でな
されたもので、金属層および絶縁層を有するシートで混
成集積回路をはさみ、その周辺開口部を封着することに
より、十分な気密性を保って湿気の侵入を防ぐとともに
、全体が均一な厚さとなり、小さな体積で安価に混成集
積回路を保護することができる混成集積回路のパッケー
ジングを提案するものである。
〔発明の実施例〕
第3図はこの発明の一実施例を示す断面図、第4図はそ
の平面図であり、図において、(1)〜(4)は第1図
および第2図と同一または相当部分を示す。(8)はシ
ートで、金属層(9)の内面に絶縁層(10)、および
外面に絶縁層(11)を有する構造となっており、基板
(1)、厚膜回路(2)および電子部品(3)からなる
混成集積回路を表側および裏側の丙側からはさむように
2つ折りされ、その三方の周縁開口部はリード(4)が
外部に延出するように、A、B方向に熱プレスして、封
着部(]2)が形成されている。
金属層(9)の材料は特に限定されないが、例えばアル
ミニウム、銅、金、鉄、ステンレス、スズ、鉛、チタン
、コバール、ニッケル、タングステン、アンチモン、ハ
ステロイ、インコネル、亜鉛、マグネシウム、およびこ
れらの合金が使用でき、その使用においては、これらの
金属箔を単層で用いる場合と同一あるいは異種金属箔を
複数用いた積層構造で用いても良く、その厚さは特に限
定されないが、1ミクロンから3000ミクロンが好ま
しい。
絶縁層(10)、(11)の材料は特に限定されないが
、熱硬化性樹脂例えばエポキシ樹脂、シリコン樹脂、フ
ェノール樹脂、ジアリルフタレート樹脂、メラミン樹脂
、不飽和ポリエステル樹脂、ポリウレタン樹脂等の単独
または混合した材料、さらには、熱可塑性樹脂例えば、
ポリエチレン、ポリプロピレン、ポリビニルアセタール
、4−フッ化エチレン、ポリフェニレンサルファイド、
ポリ塩化ビニル、ポリスチレン、アクリル、ポリビニル
アルコール、ポリエーテルエーテルケトン、ポリイミド
、ポリアミドイミド、ポリアミド、ポリスルホン、ポリ
カーボネート、飽和ポリエステル等の単独または混合し
た材料と、ガラス、セラミツ゛り、アスベスト、雲母、
紙、合成高分子等の繊維状のもの、布状のもの、または
フィルム状のものとの複合材料が好ましい。
上記の構成において、金属層(9)の内面に絶縁層(1
0)を施すのは、混成集積回路の導体部と金属層(9)
とが直接接触しないためであり、このとき絶縁層(10
)の厚さは特に限定されないが、混成集積回路のリード
部と金属層(9)との接触が生じないようにするため、
20ミクロン以上が好ましい。
また金属層(9)の外面に絶縁層(11)を施すことに
より、金属層(9)の腐食を防止する効果が得られ、パ
ッケージングの寿命を増大させることになるが、金属の
種類によっては必ずしも必要ではない。
金属層(9)と絶縁層(10) 、 (11)とは、混
成集積回路をパッケージングする前段階で積層されたも
のを使用し、絶縁層(10)、(11)は通常はBステ
ージ状の熱硬化性樹脂あるいは熱可塑性樹脂を主材とし
た複合材料からなるため、そのままA、B方向に熱プレ
スすることにより、圧着された部分が相互に融着して封
着部(12)が形成され、混成集積回路をパッケージン
グすることが可能であるが、熱プレスにより溶融接着さ
れにくい複合材料からなる場合には、一般の接着剤例え
ばエポキシ樹脂、シリコン樹脂からなる接着剤により接
着し、封着部(12)を形成してもよい。シート(8)
によって形成される空間部(13)は通常空気が封入さ
れた状態にあるが、この部分へガス例えばヘリウム、ネ
オン、アルゴンなどの不活性ガス、さらにはチッ素ガス
などを封入してもよく、振動や衝撃から電子部品(3)
を保護するための樹脂層を封入してもよい。
上記のように構成された混成集積回路のパッケージング
においては、混成集積回路はシート(8)によって保護
され、かつ金属層(9)は湿気の侵入を阻止するととも
に、シート(8)の補強材としても機能する。そしてシ
ート(8)は封着部(12)の形成により内部が気密状
態に保たれ、しかも全体にわたって均一な厚さを保った
状態で、電子部品(3)等に合った形状に変形し、パッ
ケージング全体の体積が小さくなり、パッケージング形
成のための材料費、工作費は低くなる。
第5図は他の実施例を示す断面図、第6図はその平面図
であり、この実施例では前記実施例の2つ折りのシート
(8)に代えて2枚のシート(8)を重合させ、その四
方の周縁開口部に封着部(12)を形成したものであり
、前記実施例とほぼ同等の効果を奏する。
なお上記の説明において、シート(8)および封着部(
12)の形状、構造等は混成集積回路の構造等に応じて
変更可能である。
〔発明の効果〕
この発明によれば、金属層および絶縁層を有するシート
で混成集積回路をはさみ、その周辺開口部を封着すると
いう簡単な構成により、十分な気密性を保って湿気の侵
入を防ぐとともに、全体が均一な厚さとなり、小さな体
積で安価に混成集積回路を保護することができるという
効果がある。
【図面の簡単な説明】
第1図および第2図はそれぞれ従来の混成集積回路のパ
ッケージングを示す断面図、第3図はこの発明の一実施
例を示す断面図、第4図はその平面図、第5図は他の実
施例を示す断面図、第6図はその平面図である。 各図中、同一符号は同一または相当部分を示し、(1)
は基板、(2)は厚膜回路、(3)は電子部品、(4)
は外部リード、(8)はシート、(9)は金属層、(1
0) 。 (11)は絶縁層、(12)は封着部である。 代理人大岩増雄 第1図 第2図

Claims (6)

    【特許請求の範囲】
  1. (1)金属層およびその内面に絶縁層を有し、混成集積
    回路を両側からはさむように設けられたシートと、前記
    混成集積回路からリードを外部に延出するように前記シ
    ートの周縁開口部を封着する封着部とを備えたことを特
    徴とする混成集積回路のパッケージング。
  2. (2)シートが金属層の外面にも絶縁層を有することを
    特徴とする特許請求の範囲第1項記載の混成集積回路の
    パッケージング。
  3. (3)シートが混成集積回路をはさむように2つ折りさ
    れたものであることを特徴とする特許請求の範囲第1項
    または第2項記載の混成集積回路のパッケージング。
  4. (4)シートが混成集積回路をはさむように2枚のもの
    からなることを特徴とする特許請求の範囲第1項ないし
    第3項のいずれかに記載の混成集積回路のパッケージン
    グ。
  5. (5)絶縁層が熱硬化性樹脂または熱可塑性樹脂と、繊
    維またはフィルムとの複合材料からなることを特徴とす
    る特許請求の範囲第1項ないし第4項のいずれかに記載
    の混成集積回路のパッケージング。
  6. (6)封着部が熱プレスまたは接着剤により形成された
    ものであることを特徴とする特許請求の範囲第1項ない
    し第5項のいずれかに記載の混成集積回路のパッケージ
    ング。
JP1460284A 1984-01-30 1984-01-30 混成集積回路のパツケ−ジング Pending JPS60160145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1460284A JPS60160145A (ja) 1984-01-30 1984-01-30 混成集積回路のパツケ−ジング

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1460284A JPS60160145A (ja) 1984-01-30 1984-01-30 混成集積回路のパツケ−ジング

Publications (1)

Publication Number Publication Date
JPS60160145A true JPS60160145A (ja) 1985-08-21

Family

ID=11865736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1460284A Pending JPS60160145A (ja) 1984-01-30 1984-01-30 混成集積回路のパツケ−ジング

Country Status (1)

Country Link
JP (1) JPS60160145A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974057A (en) * 1986-10-31 1990-11-27 Texas Instruments Incorporated Semiconductor device package with circuit board and resin
US5379186A (en) * 1993-07-06 1995-01-03 Motorola, Inc. Encapsulated electronic component having a heat diffusing layer
US5461545A (en) * 1990-08-24 1995-10-24 Thomson-Csf Process and device for hermetic encapsulation of electronic components
US6194789B1 (en) * 1997-12-22 2001-02-27 Honeywell Inc. Flexible hermetic sealing
JP2006114025A (ja) * 2004-09-14 2006-04-27 Semiconductor Energy Lab Co Ltd 無線チップ及びその作製方法
EP1635391A3 (en) * 2004-09-14 2007-05-09 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method of the same
CN105706229A (zh) * 2013-11-07 2016-06-22 大赛璐赢创株式会社 密封构件、用该密封构件密封的密封基板及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848441A (ja) * 1981-09-17 1983-03-22 Sumitomo Electric Ind Ltd 電子回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848441A (ja) * 1981-09-17 1983-03-22 Sumitomo Electric Ind Ltd 電子回路装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974057A (en) * 1986-10-31 1990-11-27 Texas Instruments Incorporated Semiconductor device package with circuit board and resin
US5461545A (en) * 1990-08-24 1995-10-24 Thomson-Csf Process and device for hermetic encapsulation of electronic components
US5379186A (en) * 1993-07-06 1995-01-03 Motorola, Inc. Encapsulated electronic component having a heat diffusing layer
US6194789B1 (en) * 1997-12-22 2001-02-27 Honeywell Inc. Flexible hermetic sealing
JP2006114025A (ja) * 2004-09-14 2006-04-27 Semiconductor Energy Lab Co Ltd 無線チップ及びその作製方法
EP1635391A3 (en) * 2004-09-14 2007-05-09 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method of the same
EP2270854A3 (en) * 2004-09-14 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Wiresless chip and manufacturing method of the same
EP2270853A3 (en) * 2004-09-14 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Wireless chip and manufacturing method of the same
US8698262B2 (en) 2004-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method of the same
CN105706229A (zh) * 2013-11-07 2016-06-22 大赛璐赢创株式会社 密封构件、用该密封构件密封的密封基板及其制造方法

Similar Documents

Publication Publication Date Title
KR0154111B1 (ko) 알루미늄 합금 반도체 패키지
US5448106A (en) Thin semiconductor integrated circuit device assembly
US5013871A (en) Kit for the assembly of a metal electronic package
US4656499A (en) Hermetically sealed semiconductor casing
US4784974A (en) Method of making a hermetically sealed semiconductor casing
EP0122687A2 (en) A semiconductor device comprising packing means for protecting parts of the device
US6023096A (en) Semiconductor device having metal foil integral with sealing resin
CA2066704A1 (en) Method for housing a tape-bonded electronic device and the package employed
JPH0543188B2 (ja)
US5539253A (en) Resin-sealed semiconductor device
US5945732A (en) Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
KR100230893B1 (ko) 전자부품장치와 그 제조방법
JPS60160145A (ja) 混成集積回路のパツケ−ジング
CA1201211A (en) Hermetically sealed semiconductor casing
JP2002255167A (ja) 電子部品パッケージおよびその製造方法
JP2996507B2 (ja) 金属板ベース回路基板
US3292234A (en) Method of producing an electrical capacitor
JPH01261247A (ja) 低融点ガラス接着による接合体の製造方法,及び接着体
JPH0358552B2 (ja)
JPS61198656A (ja) 半導体装置
JPS62205650A (ja) 半導体装置用基板
JPS59127829A (ja) チツプ状フイルムコンデンサ−
JPS62252155A (ja) 混成集積回路
JPH03234044A (ja) パッケージの組立方法とパッケージ
JPH03273667A (ja) 樹脂封止型混成集積回路