DE10104221A1 - Gegen Störstrahlung geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Gegen Störstrahlung geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE10104221A1
DE10104221A1 DE10104221A DE10104221A DE10104221A1 DE 10104221 A1 DE10104221 A1 DE 10104221A1 DE 10104221 A DE10104221 A DE 10104221A DE 10104221 A DE10104221 A DE 10104221A DE 10104221 A1 DE10104221 A1 DE 10104221A1
Authority
DE
Germany
Prior art keywords
lead frame
cap
integrated circuit
semiconductor component
cover cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10104221A
Other languages
English (en)
Inventor
Andreas Woerz
Ingo Wennemuth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10104221A priority Critical patent/DE10104221A1/de
Publication of DE10104221A1 publication Critical patent/DE10104221A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Es wird ein Halbleiterbauelement vorgeschlagen mit DOLLAR A - zumindest einer integrierten Schaltung, DOLLAR A - einem Leiterrahmen mit einer ersten und einer zweiten Hauptseite, wobei die integrierte Schaltung auf der ersten Hauptseite des Leiterrahmens gelegen ist und mit diesem elektrisch und mechanisch verbunden ist, DOLLAR A - einer ersten Abdeckkappe auf der ersten Hauptseite des Leiterrahmens, die die integrierte Schaltung umgibt, wobei die erste Abdeckkappe mit dem Leiterrahmen mechanisch verbunden ist. DOLLAR A Durch die Befestigung der Abdeckkappe an dem Leiterrahmen ergibt sich eine gute magnetische Abschirmung. Weiterhin läßt sich das Halbleiterbauelement auf einfache Weise herstellen.

Description

Die Erfindung betrifft ein gegen Störstrahlung geschütztes Halbleiterbauelement sowie ein Verfahren zu dessen Herstel­ lung.
Magnetische Speichermedien im allgemeinen und der MRAM im be­ sonderen arbeiten in der Regel mit sehr kleinen Magnetfel­ dern, um Schaltvorgänge auszulösen. Elektrische Maschinen mit hohen Leistungen, Transformatoren, Dauermagnete und derglei­ chen senden magnetische Störfelder aus, die um ein Vielfaches höher sind als die Schaltfelder bei Magnetspeichern. Es kann daher zu einer Beeinträchtigung der Funktion eines magneti­ schen Speichermediums kommen.
Es wird daher eine Abschirmung des Magnetspeichers benötigt, um seine Funktion sicher gewährleisten zu können. Aus dem Stand der Technik sind verschiedene Möglichkeiten bekannt, diese Abschirmung zu realisieren. Eine einfache und kosten­ günstige Möglichkeit besteht darin, die integrierte Schaltung des Halbleiterbauelementes mit einer weichmagnetischen Schicht oder einer Sputterschicht zu versehen. Auch die Ver­ wendung von Oberflächenlacken ist bekannt. Alle drei genann­ ten Varianten weisen jedoch den Nachteil auf, daß lediglich eine geringe Abschirmung erzielt werden kann.
Weiterhin ist die Verwendung einer Umhüllungsmasse bekannt, die mit in einer Umhüllungsmasse befindlichen Metallpartikeln versehen ist. Abhängig von der Anzahl der Metallpartikel er­ gibt sich die gewünschte Abschirmung.
Auch das Einlegen von metallischen Kappen oder Blechen, die in die Umhüllungsmasse mit eingespritzt werden, ist bekannt. Diese Variante erfordert ein komplexes Herstellungsverfahren, da die Kappen oder Bleche während des Umhüllungsvorganges von außen fixiert werden müssen. Diese sind deshalb auch von au­ ßen sichtbar. Damit ist die Gefahr der Ablösung der Kappe oder des Bleches gegeben, wodurch die magnetische Abschirmung zunichte gemacht werden könnte.
Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, ein gegen Störstrahlung geschütztes Halbleiterbauelement so­ wie ein Verfahren zu dessen Herstellung bereitzustellen, das eine hohe Zuverlässigkeit aufweist, eine sichere Abschirmung vor magnetischen Störfeldern gewährleistet und auf einfache Weise herzustellen ist.
Diese Aufgabe wird durch die Merkmale der Patentansprüche 1 beziehungsweise 10 gelöst. Vorteilhafte Ausgestaltungen erge­ ben sich aus den jeweils untergeordneten Patentansprüchen. Erfindungsgemäß weist das Halbleiterbauelement folgende Merk­ male auf:
  • - zumindest eine integrierte Schaltung,
  • - einen Leiterrahmen mit einer ersten und einer zweiten Hauptseite, wobei die integrierte Schaltung auf der er sten Hauptseite des Leiterrahmens gelegen ist und mit diesem elektrisch und mechanisch verbunden ist und
  • - eine erste Abdeckkappe auf der ersten Hauptseite des Leiterrahmens, die die integrierte Schaltung umgibt, wobei die erste Abdeckkappe mit dem Leiterrahmen me­ chanisch verbunden ist.
Durch die mechanische Verbindung der ersten Abdeckkappe, die die magnetische Abschirmung bewirkt, mit dem Leiterrahmen vereinfacht sich der Vorgang des Umhüllens der auf dem Lei­ terrahmen befestigten integrierten Schaltung erheblich. Es müssen nämlich keine Werkzeuge bereitgestellt werden, die die Abdeckkappe während des Umhüllungsvorganges von außen fixie­ ren. Es ist somit auch möglich, die Abdeckkappe vollständig innerhalb der Umhüllung vorzusehen, das heißt die Abdeckkappe mit einer Abdeckmasse vollständig zu umgeben. Somit ergibt sich auch eine größere mechanische Belastbarkeit des erfin­ dungsgemäßen Halbleiterbauelementes.
In einer vorteilhaften Ausgestaltung ist eine zweite Abdeck­ kappe auf der zweiten Hauptseite des Leiterrahmens vorgese­ hen, wobei die zweite Abdeckkappe mit dem Leiterrahmen mecha­ nisch verbunden ist. Mittels der zweiten Abdeckkappe kann ei­ ne nochmals verbesserte magnetische Abschirmung realisiert werden. Optimal ist dabei eine Ausgestaltung, in der sich die integrierte Schaltung im Inneren eines Faradayschen Käfigs befindet, der durch die erste und die zweite Abdeckkappe ge­ bildet wird. Eine Fixierung der zweiten Abdeckkappe während des Umhüllungsvorganges der integrierten Schaltung erübrigt sich ebenfalls aus den oben genannten Gründen.
Vorzugsweise weist der Leiterrahmen eine Chipinsel mit Insel­ trägern auf, wobei zumindest die erste Abdeckkappe mit den Inselträgern verbunden ist. Da die Inselträger in der Regel keine elektrische Funktion übernehmen und dann auch nicht aus der Umhüllungsmasse herausgeführt werden, eignen sie sich be­ sonders dafür, die mechanische Verbindung zu der ersten und/oder zweiten Abdeckkappe herzustellen.
Besonders vorteilhaft ist es, wenn die erste und/oder zweite Abdeckkappe eine elektrische Verbindung zu einem Erdungsan­ schluß des Leiterrahmens aufweist. Hierdurch ergibt sich eine besonders gute magnetische Abschirmung. Die elektrische Ver­ bindung der ersten und/oder zweiten Abdeckkappe kann dabei über einen Anschlußfinger des Leiterrahmens oder auch über einen der oben genannten Inselträger erfolgen. Der Inselträ­ ger müßte zu diesem Zweck gegebenenfalls aus dem Gehäuse her­ ausgeführt werden und mit einem Erdungsanschluß verbunden werden.
In einer weiteren Ausgestaltung weist der Leiterrahmen eine Mehrzahl an Anschlußfingern auf, die jeweils mit Kontakten der integrierten Schaltung elektrisch verbunden sind, z. B. über Bonddrähte.
Die erste und die zweite Abdeckkappe sind zweckmäßigerweise spiegelsymmetrisch ausgebildet. Hierdurch ist es möglich, mittels der ersten und zweiten Abdeckkappe der Idealform ei­ ner kugelförmigen Abschirmung nahe zu kommen. Die erste und die zweite Abdeckkappe sind derart mit dem Leiterrahmen befe­ stigt, daß deren Ränder in etwa spiegelsymmetrisch bezüglich des Leiterrahmens zum Liegen kommen. Zum einen ergibt sich hierdurch eine einfache Montagemöglichkeit, zum andern kann eine besonders gute magnetische Abschirmung erzielt werden.
Die Verbindung der ersten und/oder zweiten Abdeckkappe mit dem Leiterrahmen kann eine Lötverbindung, eine Schweißverbin­ dung oder eine Klebeverbindung mit einem Leitkleber sein. Um eine möglichst effektive magnetische Abschirmung zu erzielen, besteht die erste und/oder zweite Abdeckkappe und/oder der Leiterrahmen vorzugsweise aus einem weichmagnetischen Materi­ al. Beispielsweise könnte dieses aus Alloy 42, einer Eisen- Nickel-Legierung bestehen, die bezüglich des Ausdehnungs­ koeffizienten gut an die integrierte Schaltung angepaßt ist und weiterhin eine hohe Permeabilität aufweist.
Eine Abdeckmasse umhüllt vorzugsweise die integrierte Schal­ tung, zumindest die erste Abdeckkappe und Teile des Leiter­ rahmens. Es ist somit auch möglich, Teile der Abdeckkappe nicht vollständig mit der Abdeckmasse zu umhüllen, um die Ab­ leitung von Wärme zu erleichtern. Durch die mechanische Fi­ xierung mit dem Leiterrahmen besteht hierbei auch nicht die Gefahr, daß sich die Abdeckkappe ablöst.
Das Verfahren zum Herstellen des erfindungsgemäßen Halblei­ terbauelementes, das gegen magnetische Störstrahlung ge­ schützt ist, umfaßt die nachfolgenden Schritte:
  • a) Bereitstellen einer Mehrzahl an Leiterrahmen, die in fe­ ster Teilung in einem ersten Band angeordnet sind,
  • b) Bereitstellen einer Mehrzahl an ersten Abdeckkappen, die in entsprechender Teilung in einem zweiten Band angeord­ net sind,
  • c) Aufbringen zumindest einer integrierten Schaltung auf je einen Leiterrahmen,
  • d) Herstellen aller elektrischen Verbindungen zwischen den Kontakten der integrierten Schaltung und dem Leiterrah­ men,
  • e) Zusammenführen des ersten und zweiten Bandes, so daß we­ nigstens ein Leiterrahmen mit der zumindest einen inte­ grierten Schaltung auf eine zugeordnete erste Abdeckkappe trifft,
  • f) Herstellen einer mechanischen Verbindung zwischen der ersten Abdeckkappe und dem zugeordneten Leiterrahmen,
  • g) Vereinzeln des Halbleiterbauelementes aus dem ersten und zweiten Band.
Das erfindungsgemäße Herstellungsverfahren ermöglicht eine äußerst kostengünstige Fertigung, weil vorhandenes Ferti­ gungsequipment genutzt werden kann. Da sowohl der Leiterrah­ men mit der integrierten Schaltung als auch die Abdeckkappe jeweils in Bandform vorliegen, kann das Halbleiterbauelement schnell und effektiv hergestellt werden.
In einer weiteren Ausgestaltung ist vor Schritt e) der weite­ re Schritt
  • - Bereitstellen einer Mehrzahl an zweiten Abdeckkappen, die in einer der Teilung der Leiterrahmen entsprechenden Teilung in einem dritten Band angeordnet sind, vorgesehen.
In einer ersten Variante zum Herstellen des Halbleiterbauele­ ments mit erster und zweiter Abdeckkappe ist nach Schritt f) der Schritt
  • - Zusammenführen des verbundenen ersten und zweiten Bandes mit dem dritten Band, so daß die zweite Abdeckkappe auf einen zugeordneten Leiterrahmen mit erster Abdeckkappe trifft, vorgesehen.
Die Fertigung unterteilt sich somit zunächst in zwei Schrit­ te. In dem ersten Schritt werden der Leiterrahmen und die er­ ste Abdeckkappe miteinander mechanisch verbunden. Nachdem ein Verbund hergestellt wurde, wird in einem zweiten Schritt der Verbund aus Leiterrahmen und erster Abdeckkappe mit der zwei­ ten Abdeckkappe zusammengebracht und dann miteinander mecha­ nisch verbunden.
Alternativ kann vorgesehen sein, daß statt der Schritt e) und f) die Schritte
  • a) Zusammenführen des ersten, zweiten und dritten Bandes, so daß wenigstens ein Leiterrahmen mit der zumindest ei­ nen integrierten Schaltung auf eine zugeordnete erste und zweite Abdeckkappe trifft,
  • b) Herstellen einer mechanischen Verbindung zwischen dem Leiterrahmen und der ersten Abdeckkappe und zwischen dem Leiterrahmen oder der ersten Abdeckkappe und der zweiten Abdeckkappe.
In dieser Variante werden die drei Bänder gleichzeitig zusam­ mengeführt. Die mechanische Verbindung von erster und zweiter Abdeckkappe und Leiterrahmen kann somit in etwa gleichzeitig erfolgen.
In einer weiteren Ausgestaltung des erfindungsgemäßen Her­ stellungsverfahrens wird vor Schritt e) auf den Leiterrahmen und/oder die jeweilige Abdeckkappe Lot oder Leitkleber aufge­ bracht.
In einem weiteren Verfahrensschritt wird der Verbund aus dem Leiterrahmen mit der zumindest einen integrierten Schaltung, der ersten und gegebenenfalls zweiten Abdeckkappe mit einem Kunststoff umhüllt.
Anhand der nachfolgenden Ausführungsbeispiele wird die Erfin­ dung und deren Vorteile näher erläutert. Es zeigen:
Fig. 1 im Querschnitt ein erstes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes,
Fig. 2 eine Draufsicht auf das Halbleiterbauelement der Fig. 1,
Fig. 3 ein zweites Ausführungsbeispiel eines erfindungsge­ mäßen Halbleiterbauelementes,
Fig. 4 ein drittes Ausführungsbeispiel eines erfindungsge­ mäßen Halbleiterbauelementes,
Fig. 5 ein Band mit einer Mehrzahl an Leiterrahmen,
Fig. 6 ein Band mit einer Mehrzahl an Abdeckkappen,
Fig. 7 den schematischen Ablauf des Herstellungsverfahrens in einer ersten Variante und
Fig. 8 den schematischen Ablauf des Herstellungsverfahrens in einer zweiten Variante.
Im folgenden sind gleiche Merkmale mit gleichen Bezugszeichen gekennzeichnet.
Fig. 1 zeigt ein erstes Ausführungsbeispiel eines erfin­ dungsgemäßen Halbleiterbauelementes im Querschnitt. Mit 10 ist dabei ein Leiterrahmen bezeichnet, der, wie aus Fig. 2 besser zu erkennen ist, aus einer Chipinsel 11, Anschlußfin­ gern 12 sowie einem Inselträger 13 besteht. Die Anschlußfin­ ger 12 sind im vorliegenden Ausführungsbeispiel über Bond­ drähte 2 mit entsprechenden Kontakten einer integrierten Schaltung 1 elektrisch verbunden. Die integrierte Schaltung 1 ist auf der Chipinsel 11 befestigt. Die Chipinsel 11 kann, wie dies aus Fig. 1 ersichtlich ist, gegenüber der Ebene der Anschlußfinger 12 nach unten versetzt sein. Dies stellt le­ diglich eine denkbare Variante dar, ist jedoch für die Erfin­ dung nicht zwangsweise notwendig.
Eine erste Abdeckkappe 20 ist an Verbindungspunkten 21, die sich auf den Inselträgern 13 befinden, mechanisch (und elek­ trisch) mit dem Leiterrahmen 10 verbunden. Die Abdeckkappe 20 ist dabei auf der ersten Hauptseite des Leiterrahmens gele­ gen, auf der die integrierte Schaltung 1 befestigt ist. Sie weist einen Zentralbereich 22 auf, der über die Ränder der integrierten Schaltung 1 hinausgeht. Zusätzlich sind Randbe­ reiche 24 der ersten Abdeckkappe gegenüber dem Zentralbereich in Richtung des Leiterrahmens heruntergebogen. In der Fig. 1 reicht der Rand 24 dabei nicht bis zur Ebene der Anschlußfin­ ger 12 herunter. Dies ist lediglich aus zeichnerischen Grün­ den gewählt. Vorzugsweise ist die Abdeckkappe 20 derart aus­ gestaltet, daß nach Möglichkeit ein vollständiges oder nahezu vollständiges Umschließen der integrierten Schaltung erzielt wird.
Sowohl die erste Abdeckkappe 20 als auch der Leiterrahmen be­ stehen im vorliegenden Ausführungsbeispiel vorzugsweise aus einem weichmagnetischen Material, zum Beispiel Alloy 42. In diesem Fall kann auch die Chipinsel 11 eine magnetische Ab­ schirmung der integrierten Schaltung übernehmen. Somit ist es ausreichend, lediglich eine Abdeckkappe, wie dies in der Fig. 1 gezeigt ist, vorzusehen.
Die Verbindung zwischen der Abdeckkappe 20 und dem Leiterrah­ men 10 kann durch Kleben, Schweißen oder Löten erfolgen. Die bevorzugte Ausgestaltungsvariante sieht eine Befestigung an den Inselträgern 13 des Leiterrahmens 10 vor. Idealerweise ist die Chipinsel mit einem Erdungspotential beaufschlagt.
Dies kann beispielsweise durch das Vorsehen eines Bonddrahtes 2 zwischen einem der Anschlußfinger 12 und der Chipinsel 11 realisiert sein.
Die Fig. 3 und 4 zeigen ein zweites und drittes Ausfüh­ rungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes. Im Gegensatz zu dem ersten Ausführungsbeispiel aus Fig. 1 ist die mechanische Verbindung der integrierten Schaltung 1 mit dem Leiterrahmen nach dem Prinzip Lead-on-Chip, also über die Anschlußfinger 12, vorgenommen. Die elektrische Verbin­ dung erfolgt beispielsweise durch Bonddrähte 2 zwischen den Anschlußfingern 12 und den Kontakten der integrierten Schal­ tung. Da der Leiterrahmen 10 nunmehr auch keine Chipinsel aufweist, die eine magnetische Abschirmung übernehmen könnte, ist in diesen beiden Ausführungsbeispielen vorgesehen, eine erste Abdeckkappe 20 auf der ersten Hauptseite des Leiterrah­ mens und eine zweite Abdeckkappe 30 auf der zweiten Hauptsei­ te des Leiterrahmens 10 anzuordnen. Der Aufbau der zweiten Abdeckkappe entspricht dabei dem Aufbau der in Fig. 1 be­ schriebenen ersten Abdeckkappe 20. Aus zeichnerischen Gründen wurde in den Fig. 3 und 4 darauf verzichtet, die gegenüber den Zentralbereichen 22, 32 heruntergezogenen Ränder darzu­ stellen. Selbstverständlich sind diese Ränder auch in diesen beiden Ausführungsbeispielen vorteilhaft.
In der Fig. 3 sind die erste und die zweite Abdeckkappe 20, 30 spiegelsymmetrisch ausgebildet. Hierdurch läßt sich ein annähernd kugelförmiger Querschnitt der die integrierte Schaltung umgebenden Abdeckkappen erzielen. Diese Ausfüh­ rungsform kommt dem Prinzip des Faradeyschen Käfigs am näch­ sten, wodurch eine optimale Abschirmung erzielt werden kann. Die bezüglich des Leiterrahmens 10 symmetrische Ausgestaltung der ersten und zweiten Abdeckkappe 20, 30 hat zur Folge, daß die Verbindungspunkte 21, 31, an denen die mechanische Ver­ bindung zu dem Leiterrahmen 10 hergestellt wird, an gleicher Stelle auf gegenüberliegenden Hauptseiten des Leiterrahmens 10 realisiert wird.
Fig. 4 unterscheidet sich von Fig. 3 dadurch, daß die zwei­ te Abdeckkappe 30 sehr viel flacher ausgeführt ist, wodurch sich ein im Volumen kleineres Halbleiterbauelement ergibt. Auch in der Fig. 4 liegen die Verbindungspunkte 21, 31 an gleicher Stelle auf gegenüberliegenden Hauptseiten des Lei­ terrahmens 10. Dies ist nicht zwangsläufig notwendig, zur Er­ zielung einer möglichst effektiven magnetischen Abschirmung jedoch wünschenswert. Zusätzlich ist in der Fig. 4 darge­ stellt, daß die integrierte Schaltung, Teile des Leiterrah­ mens und die erste und zweite Abdeckkappe vollständig von ei­ ner Abdeckmasse umgeben sind. Diese wurde aus Gründen der Übersichtlichkeit in den Fig. 3 und 1 nicht dargestellt.
Die erfindungsgemäßen Halbleiterbauelemente lassen sich auf besonders einfache und damit kostengünstige Weise herstellen, da die Leiterrahmen und die Abdeckkappen jeweils in Bandform vorliegen können und eine Vereinzelung aus der Bandform erst nach dem letzten Verarbeitungsschritt, dem Umhüllen der zu­ sammengeführten Leiterrahmen und Abdeckkappen erfolgen kann.
Fig. 5 zeigt zwei bekannte Leiterrahmen 10, die in Bandform vorliegen. Die Ausgestaltung eines Leiterrahmens 10 ent­ spricht einem konventionellen Leiterrahmen. Im vorliegenden Beispiel ist dabei vorgesehen, die integrierte Schaltung 1, die zu einem späteren Zeitpunkt auf der Chipinsel 11 befe­ stigt wird, über Bonddrähte mit den Anschlußfingern 12 zu verbinden. Ein Halbleiterbauelement, das nach dem Prinzip Lead-on-Chip hergestellt würde, weist dann einen Leiterrahmen auf, bei dem Anschlußfinger symmetrisch bezüglich einer Spie­ gelachse gelegen sind. Da der Aufbau derartiger Leiterrahmen hinlänglich bekannt ist, wurde auf eine zeichnerische Dar­ stellung verzichtet.
In entsprechender Weise liegen ebenfalls die Abdeckkappen in Bandform vor. Wie aus Fig. 6 besonders gut ersichtlich wird, ist die Teilung, in der die Abdeckkappen 20 in dem Band ange­ ordnet sind, in gleicher Weise ausgeführt wie die Teilung der Leiterrahmen 10 in dem Band 100 (Fig. 5). Jede Abdeckkappe 20 weist einen Zentralbereich 22 auf, der über Abdeckkappen­ träger 23 mit dem Band 200 verbunden ist. Der Zentralbereich weist einen in etwa rechteckigen Umfang auf, wobei an jeder der vier gezeigten Seiten Ränder 24 angeordnet sind. Diese können, noch in Bandform vorliegend, entsprechend umgebogen werden. Gleiches gilt für die Abdeckkappenträger 23, die zur späteren mechanischen Befestigung mit den Inselträgern 13 dienen. Um die gewünschte Form zu realisieren kann ein Tief­ zieh- oder ein Prägeverfahren verwendet werden. Vorzugsweise weist das Band 200 (und in entsprechender Weise auch das Band 300 der zweiten Abdeckkappen) eine hohe Materialstärke im Be­ reich von 100-200 µm auf, wodurch eine äußerst effektive ma­ gnetische Abschirmung möglich ist. Die bessere Abschirmung ergibt sich dadurch, daß ein dickes Ausgangsmaterial eine we­ sentlich höhere Sättigungsfeldstärke als ein dünnes Material gleichen Werkstoffes aufweist.
In den Fig. 7 und 8 ist der schematische Ablauf des Her­ stellungsverfahrens in zwei unterschiedlichen Varianten dar­ gestellt. In der ersten Variante, die in Fig. 7 gezeigt ist, werden zunächst integrierte Schaltungen 1 auf die jeweiligen Leiterrahmen 10 des Bandes 100 aufgebracht. Parallel dazu werden die Abdeckkappen 20 durch Prägen oder Tiefziehen in dem Band 200 hergestellt. Die Bänder 100 und 200, die eine gleiche Teilung aufweisen, werden zusammengeführt, so daß ei­ ne erste Abdeckkappe 20 auf eine mit einer integrierten Schaltung versehenen Leiterrahmen 10 trifft. An den vorgese­ henen Verbindungspunkten 21 wird eine mechanische Verbindung zwischen der ersten Abdeckkappe 20 und dem Leiterrahmen 10 hergestellt. Parallel dazu werden zweite Leiterkappen 30 in einem dritten Band 300 ebenfalls durch Tiefziehen oder Prägen hergestellt. Das dritte Band 300 wird zu einem späteren Zeit­ punkt mit dem bereits hergestellten Verbund aus erster Ab­ deckkappe 20 und Leiterrahmen 10 zusammengeführt. Mit Verbin­ dungspunkten 31, die auf der gegenüberliegenden Hauptseite der Verbindungspunkte 21 des Leiterrahmens liegen, wird die mechanische Verbindung zwischen den zweiten Leiterkappen 30 und dem Leiterrahmen 10 realisiert. In einem nächsten Schritt findet eine Umhüllung des Verbundes mit einer Abdeckmasse, zum Beispiel aus Kunststoff, statt. Nach dem Aushärten der Abdeckmasse kann eine Vereinzelung, eine galvanische Verede­ lung der aus dem Gehäuse ragenden Anschlußfinger sowie das Umbiegen der Anschlußfinger in geeigneter Weise erfolgen.
In der zweiten Herstellungsvariante, die in Fig. 8 gezeigt ist, werden parallel integrierte Schaltungen 1 auf Chipinseln 11 der Leiterrahmen 10 aufgebracht, sowie die ersten und zweiten Abdeckkappen 20, 30 in dem jeweiligen Band 200, 300 hergestellt. Das Zusammenführen der ersten und zweiten Ab­ deckkappe mit dem Leiterrahmen 10 findet gleichzeitig statt, so daß die mechanische Verbindung zwischen Leiterrahmen und erster Abdeckkappe sowie Leiterrahmen und zweiter Abdeckkappe nahezu gleichzeitig erfolgen kann.
Die mechanische (und auch elektrische) Verbindung kann dabei durch Kleben, Schweißen oder Löten erfolgen. Sofern eine Kle­ beverbindung vorgesehen ist, wird der Kleber vor dem Zusam­ menführen der Bänder 100, 200, 300 auf jeweils eines oder auf alle Bänder an den Stellen der Verbindungspunkte 21, 31 auf­ gebracht. Bei einer Schweiß- oder Lötverbindung wird die Ver­ bindung nach dem Zusammenführen der drei Bänder 100, 200, 300 hergestellt. Anschließend findet ebenfalls das Umhüllen des Verbundes mit einer Abdeckmasse 3 statt. Nach dem Aushärten werden die Halbleiterbauelemente aus dem Verbund der drei Bänder 100, 200, 300 vereinzelt.
Das erfindungsgemäße Halbleiterbauelement weist den Vorteil auf, daß durch die feste Fixierung die Abdeckkappen sehr nahe an die Anschlußfingern herangeführt werden können. Hierdurch ergibt sich eine gute magnetische Abschirmung. Das Halblei­ terbauelement erlaubt eine hohe Automatisierung, wodurch eine einfache und kostengünstige Fertigung möglich ist. Alternativ zu den in den Fig. 7 und 8 gezeigten Herstellungsvarianten könnten die Abdeckkappen auch vor dem Zusammenführen aus ih­ rer Bandform vereinzelt werden und mittels eines Pick-and- Place-Verfahrens mit den Leiterrahmen zusammengebracht und verbunden werden.
Bezugszeichenliste
1
Integrierte Schaltung
2
Bonddraht
3
Abdeckmasse
10
Leiterrahmen
11
Chipinsel
12
Anschlußfinger
13
Inselträger
20
(erste) Abdeckkappe
21
Verbindungspunkt
22
Zentralbereich
23
Abdeckkappenträger
24
Rand
30
(zweite) Abdeckkappe
31
Verbindungspunkt
32
Zentralbereich
33
Abdeckkappenträger
34
Rand

Claims (15)

1. Halbleiterbauelement mit
zumindest einer integrierten Schaltung (1),
einem Leiterrahmen (10) mit einer ersten und einer zweiten Hauptseite, wobei die integrierte Schaltung (1) auf der er­ sten Hauptseite des Leiterrahmens (10) gelegen ist und mit diesem elektrisch und mechanisch verbunden ist,
einer ersten Abdeckkappe (20) auf der ersten Hauptseite des Leiterrahmens (10), die die integrierte Schaltung (1) um­ gibt, wobei die erste Abdeckkappe (20) mit dem Leiterrahmen (10) mechanisch verbunden ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß eine zweite Abdeckkappe (30) auf der zweiten Hauptseite des Leiterrahmens (10) vorgesehen ist, wobei die zweite Abdeck­ kappe (30) mit dem Leiterrahmen (30) mechanisch verbunden ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Leiterrahmen (10) eine Chipinsel (11) mit Inselträgern (13) aufweist und zumindest die erste Abdeckkappe (20) mit den Inselträgern (13)verbunden ist.
4. Halbleiterbauelement nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die erste und/oder zweite Abdeckkappe (20, 30) eine elektri­ sche Verbindung zu einem Erdungsanschluß des Leiterrahmens (10) aufweist.
5. Halbleiterbauelement nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß der Leiterrahmen (10) eine Mehrzahl an Anschlußfingern (12) aufweist, die jeweils mit Kontakten der integrierten Schal­ tung (1) elektrisch verbunden sind.
6. Halbleiterbauelement nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die erste und die zweite Abdeckkappe (20, 30) spiegelsymme­ trisch ausgebildet sind und derart mit dem Leiterrahmen (10) befestigt sind, daß deren Ränder in etwa spiegelsymmetrisch bezüglich des Leiterrahmens (10) zum Liegen kommen.
7. Halbleiterbauelement nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die Verbindung der ersten und/oder zweiten Abdeckkappe (20, 30) mit dem Leiterrahmen (10) eine Lötverbindung, eine Schweißverbindung oder eine Klebeverbindung mit Leitkleber ist.
8. Halbleiterbauelement nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß die erste und/oder zweite Abdeckkappe (20, 30) und/oder der Leiterrahmen (10) aus einem weichmagnetischen Material be­ steht.
9. Halbleiterbauelement nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß eine Abdeckmasse (3) die integrierte Schaltung (1), zumin­ dest die erste Abdeckkappe (20) und Teile des Leiterrahmens (10) umhüllt.
10. Verfahren zum Herstellen eines Halbleiterbauelementes, das gegen magnetische Störstrahlung geschützt ist, mit den nachfolgenden Schritten:
  • a) Bereitstellen einer Mehrzahl an Leiterrahmen (10), die in fester Teilung in einem ersten Band (100) angeordnet sind,
  • b) Bereitstellen einer Mehrzahl an ersten Abdeckkappen (20), die in entsprechender Teilung in einem zweiten Band (200) angeordnet sind,
  • c) Aufbringen zumindest einer integrierten Schaltung (1) auf je einen Leiterrahmen (10),
  • d) Herstellen aller elektrischen Verbindungen zwischen den Kontakten der integrierten Schaltung (1) und dem Leiter­ rahmen (10),
  • e) Zusammenführen des ersten und zweiten Bandes (100, 200), so daß wenigstens ein Leiterrahmen (10) mit der zumindest einen integrierten Schaltung (1) auf eine zugeordnete er­ ste Abdeckkappe (20) trifft,
  • f) Herstellen einer mechanischen Verbindung zwischen der er­ sten Abdeckkappe (20) und dem zugeordneten Leiterrahmen (10)
  • g) Vereinzeln des Halbleiterbauelementes aus dem ersten und zweiten Band (100, 200).
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß vor Schritt e) der weitere Schritt
  • - Bereitstellen einer Mehrzahl an zweiten Abdeckkappen (20), die in einer der Teilung der Leiterrahmen entsprechenden Teilung in einem dritten Band (300) angeordnet sind vorgesehen ist.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß nach Schritt f) der Schritt
  • - Zusammenführen des verbundenen ersten und zweiten Bandes (100, 200) mit dem dritten Band (300), so daß die zweite Abdeckkappe (30) auf einen zugeordneten Leiterrahmen (10) mit erster Abdeckkappe (20) trifft vorgesehen ist.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß statt der Schritte e) und f) die Schritte
  • a) Zusammenführen des ersten, zweiten und dritten Bandes (100, 200,300), so daß wenigstens ein Leiterrahmen (10) mit der zumindest einen integrierten Schaltung (1) auf ei­ ne zugeordnete erste und zweite Abdeckkappe (20, 30) trifft,
  • b) Herstellen einer mechanischen Verbindung zwischen dem Lei­ terrahmen (10) und der ersten Abdeckkappe (20) und zwi­ schen dem Leiterrahmen (10) und der zweiten Abdeckkappe (30) vorgesehen sind.
14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß vor Schritt e) auf den Leiterrahmen (10)und/oder die erste und/oder zweite Abdeckkappe (20, 30) Lot oder Leitkleber auf­ gebracht wird.
15. Verfahren nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, daß der Verbund aus dem Leiterrahmen (10) mit der zumindest einen integrierten Schaltung (1), der ersten und gegebenenfalls zweiten Abdeckkappe (20, 30) mit einer Abdeckmasse (3) um­ hüllt wird.
DE10104221A 2001-01-31 2001-01-31 Gegen Störstrahlung geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung Ceased DE10104221A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10104221A DE10104221A1 (de) 2001-01-31 2001-01-31 Gegen Störstrahlung geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10104221A DE10104221A1 (de) 2001-01-31 2001-01-31 Gegen Störstrahlung geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE10104221A1 true DE10104221A1 (de) 2002-04-18

Family

ID=7672282

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10104221A Ceased DE10104221A1 (de) 2001-01-31 2001-01-31 Gegen Störstrahlung geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE10104221A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1635391A2 (de) * 2004-09-14 2006-03-15 Semiconductor Energy Laboratory Co., Ltd. Drahtloser Chip und Herstellungsverfahren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650659A (en) * 1995-08-04 1997-07-22 National Semiconductor Corporation Semiconductor component package assembly including an integral RF/EMI shield

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650659A (en) * 1995-08-04 1997-07-22 National Semiconductor Corporation Semiconductor component package assembly including an integral RF/EMI shield

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1635391A2 (de) * 2004-09-14 2006-03-15 Semiconductor Energy Laboratory Co., Ltd. Drahtloser Chip und Herstellungsverfahren
EP1635391A3 (de) * 2004-09-14 2007-05-09 Semiconductor Energy Laboratory Co., Ltd. Drahtloser Chip und Herstellungsverfahren
EP2270854A3 (de) * 2004-09-14 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Drahtloser Chip und Herstellungsverfahren
US8698262B2 (en) 2004-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method of the same

Similar Documents

Publication Publication Date Title
DE19747105B4 (de) Bauelement mit gestapelten Halbleiterchips
DE69222526T2 (de) Verbesserter miniaturtransponder
DE69727373T2 (de) Halbleitervorrichtung
DE10223035A1 (de) Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
EP0537419A1 (de) Anordnung mit einem integrierten Magnetfeldsensor sowie einem ferromagnetischen ersten und zweiten Magnetfluss-Konzentrator und Verfahren zum Einbau einer Vielzahl von Anordnungen in je einem Kunststoffgehäuse
DE102013211597A1 (de) ASIC-Bauelement mit einem Durchkontakt
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
WO1999019832A1 (de) Trägerelement für einen halbleiterchip zum einbau in chipkarten
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
WO2017215880A1 (de) Induktives bauelement, stromkompensierte drossel und verfahren zum herstellen eines induktiven bauelementes
DE2643147A1 (de) Halbleiterdiode
DE102016107792A1 (de) Packung mit vertikaler Verbindung zwischen Träger und Klammer
DE3017502A1 (de) Verfahren zur herstellung von monolithischen halbleiterbauelementen
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE19739495C2 (de) Piezoelektrisches Bauteil und Verfahren zur Herstellung desselben
DE102018209917A1 (de) Spulenkomponente
DE4213251A1 (de) Halbleiterbaustein und verfahren zu dessen herstellung sowie behaelter zur ummantelung eines halbleiterelements
DE10104221A1 (de) Gegen Störstrahlung geschütztes Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2010028716A1 (de) Antennenmodul zur herstellung eines transponders sowie transponder
DE3619636A1 (de) Gehaeuse fuer integrierte schaltkreise
DE4333956A1 (de) Verfahren zur Anbringung von integrierten Schaltungschips mit TAB-Struktur auf ein Substrat
EP0363679A2 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE2143027A1 (de) Halterung für ein Halbleiterbauelement oder dgl
DE102012216997A1 (de) Elektrisches schaltelement und herstellungsverfahren desselben
EP0400193B1 (de) Sensoreinrichtung

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection