JP5343525B2 - 半導体装置の製造装置および半導体装置の製造方法 - Google Patents

半導体装置の製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5343525B2
JP5343525B2 JP2008295914A JP2008295914A JP5343525B2 JP 5343525 B2 JP5343525 B2 JP 5343525B2 JP 2008295914 A JP2008295914 A JP 2008295914A JP 2008295914 A JP2008295914 A JP 2008295914A JP 5343525 B2 JP5343525 B2 JP 5343525B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
suction
adhesive tape
semiconductor
suction piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008295914A
Other languages
English (en)
Other versions
JP2010123750A (ja
Inventor
浩之 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008295914A priority Critical patent/JP5343525B2/ja
Publication of JP2010123750A publication Critical patent/JP2010123750A/ja
Application granted granted Critical
Publication of JP5343525B2 publication Critical patent/JP5343525B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Die Bonding (AREA)
  • Dicing (AREA)

Description

この発明は、個片化された半導体チップを、粘着テープに貼付られた半導体ウェハからピックアップする半導体装置の製造装置および半導体装置の製造方法に関する。
従来、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）と呼ばれる、多目的多機能の電子回路を一つのパッケージにまとめることで複合機能型の素子を構成する技術が提案されている。このＳｉＰは、ＤＳＣ（Ｄｉｇｉｔａｌ Ｓｔｉｌｌ Ｃａｍｅｒａ）やＤＶＣ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｃａｓｓｅｔｔｅ）や携帯電話などの通信分野、ゲーム機やＰＣ／ＡＶ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ／Ａｕｄｉｏ Ｖｉｓｕａｌ）などのアミューズメント分野、ＣＩＳ（Ｃｏｎｔｉｎｕｏｕｓ Ｉｎｊｅｃｔｉｏｎ Ｓｙｓｔｅｍ）を代表とする自動車分野、ＭＭＣ（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ）やＳＤ Ｃａｒｄなどの半導体固体素子を利用した大容量記憶媒体などの分野に応用されている。これらの分野では、実装面積の削減、高速化、低価格化、高信頼性、薄型化や大容量化が求められており、これらを実現するために、ＳｉＰを構成する様々なデバイス構造が提案されてきた。
次に、図６〜９を用いて、ＳｉＰを構成するデバイス構造の例について説明する。図６は、チップスタック構造について示す断面図であり、図７は、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）構造について示す断面図である。図６に示すように、チップスタック構造１００は、単機能の電子回路基板１０１を縦に積み上げた構造である。プリント基板１０２のおもて面側には、接着剤フィルム１０３を介して電子回路基板１０１が接着されており、電子回路基板１０１同士も同様に、接着剤フィルム１０３によって接着されている。また、それぞれの電子回路基板１０１がボンディングワイヤ１０４によって、プリント基板１０２の各端子１０５に接続されている。プリント基板１０２のおもて面側には、樹脂モールド１０６が施され、電子回路基板１０１を保護している。また、プリント基板１０２の裏面側には、はんだバンプ１０７が設けられている。また、図７に示すように、ＰｏＰ構造１１０は、単機能の電子回路基板１０１を積み上げたチップスタック構造１００を、さらに複数積み上げた構造である。
また、図８は、平置き型構造について示す断面図であり、図９は、ＣｏＣ（Ｃｈｉｐ ｏｎ Ｃｈｉｐ）構造について示す断面図である。図８に示すように、平置き型構造１２０は、個別の機能を有する電子回路基板１０１をプリント基板１０２に平置きに並べた構造である。また、図９に示すように、ＣｏＣ構造１３０は、個別の機能を有する電子回路基板１０１を接着剤フィルム１０３などで重ねて積み上げた構造である。
例えば、通信分野では、チップスタック構造１００やＰｏＰ構造１１０などが開発され商品化されており、アミューズメントの分野では、平置き型構造１２０やＣｏＣ構造１３０などがすでに商品化されている。また、自動車分野のＣＩＳなどでは、平置き型構造１２０、またはＷＬＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれる方法が用いられている。ＷＬＣＳＰは、超小型集積回路の一種であり、半導体チップの形成されたシリコンウェハを切り出す前に端子の形成や配線などをおこない、それからウェハを切断し半導体チップに個片化するという方法である。そして、大容量記憶媒体などの分野でも一般的にチップスタック構造１００が採用されている。
ここで、上述したチップスタック構造１００やＰｏＰ構造１１０を形成する際には、シリコンウェハを分離して、各デバイスとしての機能を有する半導体チップに個片化した後、この半導体チップを用いてチップスタック構造１００やＰｏＰ構造１１０となるように組み立てる。なお、通信分野における、特に携帯電話などの分野では、小型で高周波特性に優れたＧａＡｓ（ガリウム砒素）半導体チップが用いられることもある。ＧａＡｓは、化合物半導体であり、シリコンよりも高速で動作が可能で、また消費電力もその１／３程度と少ない。したがって、ＧａＡｓを用いることで、シリコンを用いるよりも、チップを小型化することができる。
さらに、これらの分野において、比較的大きな電力を制御、整流するためにはパワーデバイスが用いられるが、その中でとくにＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）では、近年、高性能化および低コスト化が重要な課題となっている。このため、フィールドストップ（ＦＳ）層を用いた薄型のＩＧＢＴ構造が用いられるようになっている。その理由は、スイッチング損失の低減と高速スイッチング特性の改善が可能であり、尚且つ低コスト化が可能であるからである。ＦＳ型ＩＧＢＴでは、ｎ型ＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）ウェハなどの低価格のウェハを用いて製造される。
図１０は、ＦＺ結晶基板を用いたフィールドストップ（ＦＳ）型ＩＧＢＴの断面図である。ＦＳ型ＩＧＢＴでは、ｎ+バッファ層をフィールドストップ層２０２として用いている。このようにすることで、キャリアの低注入、高輸送効率という基本動作を用いながら、従来のノンパンチスルー構造よりもベース層を薄くすることで更なるオン電圧、ターンオフ損失特性が改善されたものとなっている。
図１０に示すようにｎ型ＦＺウェハの表面構造（電子回路）は、例えば、ｎ-ドリフト層２０３の表面層の一部に、ｐベース領域２０４が設けられている。また、ｐベース領域２０４の表面層の一部に、ｎ+エミッタ領域２０５が設けられている。そして、ｎ+エミッタ領域２０５を貫通し、ｎ-ドリフト層２０３に達するトレンチ２１０が設けられている。トレンチ２１０の内部には、ゲート酸化膜２０６を介してゲート電極２０７が設けられている。また、ゲート酸化膜２０６およびゲート電極２０７の上には絶縁膜２２０が設けられており、絶縁膜２２０によってゲート電極２０７とエミッタ電極２０８とが離れている。エミッタ電極２０８は、ｐベース領域２０４と、ｎ+エミッタ領域２０５と、に接するように設けられている。
図１０に示すようなＦＳ型ＩＧＢＴを製造する場合、上述したようなｎ型ＦＺウェハの表面構造をウェハのおもて面側に形成した後に、ｎ型ＦＺウェハの裏面を削って薄化した後、裏面からボロンイオンを照射する。そして、ウェハのおもて面を冷却しながら裏面にレーザー光を照射してアニールする。これによって、ボロン原子を活性化させることで、ｐ+コレクタ層２０１を形成する。そして、コレクタ電極２０９を形成する。
ここで、図１０に示すようなＦＳ型ＩＧＢＴの特性を向上させるためには、耐圧に応じてｎ-ドリフト層２０３を薄くすればよい。具体的には、例えば、耐圧が１２００ＶのＩＧＢＴを作製する場合、ｎ-ドリフト層２０３の厚さを、１２０μｍから１３０μｍ程度にすることで、十分に所望の性能を得ることができる。また、耐圧が６００ＶのＩＧＢＴを作製する場合、ｎ-ドリフト層２０３の厚さを、６０μｍから７０μｍ程度にすればよい。ｎ-ドリフト層２０３であるウェハの厚さを薄くする方法としては、例えば、研削、研磨、混酸エッチング、アルカリエッチングまたは有機酸エッチングなどの方法がある。
しかしながら、ウェハの厚さを薄くすると、ウェハの剛性が著しく低下する。このため、電子回路の形成されたウェハ全体が大きく変形し、ウェハを薄くした後の拡散工程や電極形成工程などにおいて、著しく取り扱いが難しくなるという問題がある。さらに、これらの問題は、例えば８インチ径などの比較的大口径のウェハにおいて顕著となる。
このような問題を解決するため、ウェハの裏面にリブ構造を設けたウェハ（以下、リブウェハとする）が提案されている。図１１は、リブウェハの構造について示す平面図である。図１１に示すように、リブウェハ３００は、例えば、ウェハにおいて、電子回路の形成されていない領域の裏面側の外周端部の全周または一部を残して補強部（リブ部）３０２として、電子回路の形成されている領域３０１の裏面側のみを研削、研磨または混酸エッチングなどを組み合わせて薄化することで作製される。リブウェハ３００を用いることで、ウェハの剛性が向上し、その後の工程でのウェハの取り扱いが容易となる。
また、ＩＧＢＴのスイッチング特性を向上させる他の方法としては、シリコンとは異なる特性を有する化合物半導体を用いることで、スイッチング特性を飛躍的に向上させようとする試みが為されている。具体的には、シリコンカーバイト（ＳｉＣ）やガリウムナイトライド（ＧａＮ）などのワイドバンドギャップである化合物半導体を用いることが提案されている。このような化合物半導体は、絶縁破壊強度が非常に大きいため、同様の耐圧を実現するために必要なドリフト層をシリコンを用いた場合よりも薄くかつ高い不純物濃度にすることができる。
上述したように、ウェハにデバイスを形成した後に、デバイス構造を組み立てるためには、ウェハに形成された各デバイスを切断し、半導体チップに個片化する必要がある。その方法としては、ダイシングブレードやレーザーを用いたダイシング方法が一般的である。薄化されたシリコンウェハをダイシングする際には、例えばダイシングブレードまたはレーザーを用い、脆性の高い化合物半導体ウェハをダイシングする際には、例えばレーザーを用いる。ダイシングブレードとしては、例えばダイヤモンドの砥粒が電着されたニッケル製のダイシングブレードが用いられる。また、レーザーとしては、例えばイットリウム、アルミニウムおよびガーネットの混合結晶にネオジムを含有したＮｄ＿ＹＡＧレーザーの第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）が用いられる。
ここで、いずれのダイシング方法においても、ステンレス鋼製のフレームにダイシング用テープが粘着面を上にして固着されたリングフレームを用い、このダイシング用テープの粘着面にウェハの裏面側が粘着された状態で、ウェハのおもて面側からダイシングをおこなう。このとき、ウェハが完全に切断され、ダイシング用テープを完全に切断しないようにダイシングをおこなう。
そして、ダイシング用テープが貼付られたまま個片化された半導体チップは、ダイシング用テープを然るべき長さまで拡張した状態で、ピックアップ装置と呼ばれる真空吸着機構を有した治具によりダイシング用テープから剥離されて、外部結線をするための台座であるリードフレームに移設される。そして、半導体チップに形成されたパッド部とリードフレームとを接続し、これらを樹脂モールドによって封止めする。さらに、様々な電気特性の評価をおこなって、評価が基準値以上のものが製品となる。
ここで、ダイシング処理の後に、ダイシング用テープから半導体チップを剥離する装置としては、以下の第１従来例〜第５従来例のピックアップ装置が提案されている。まず、第１従来例のピックアップ装置について説明する。図１２は、第１従来例のピックアップ装置の構造について示す断面図である。図１２に示すように、第１従来例のピックアップ装置４１０は、複数の突き上げピン４１１の配列されたブロック４１２を有する吸着駒４１３と、真空吸着機構４１４を有するコレット４１５と、を備えている。
第１従来例のピックアップ装置４１０においては、ダイシング用テープ４０２を拡張させた状態でダイシング用テープ４０２の半導体チップ４０１が貼付られていない側の面に、突き上げピン４１１を押し当てる。そして、真空吸着をおこないながら突き上げピン４１１を上昇させて、押し当てた部分を持ち上げることで、半導体チップ４０１の外周部を起点として、半導体チップ４０１からダイシング用テープ４０２を剥離する。このとき、コレット４１５で半導体チップ４０１のダイシング用テープ４０２が貼付られていないおもて面側を吸着しながら、上方に引き上げることで、半導体チップ４０１をウェハからピックアップする。
次に、第２従来例のピックアップ装置について説明する。図１３は、第２従来例のピックアップ装置の構造について示す断面図である。図１３に示すように、第２従来例のピックアップ装置４２０は、吸着駒４２４の内部に、中心の位置が同じでサイズの異なる複数のブロックを備えている。図１３においては、中心ブロック４２１、内側ブロック４２２、最外周ブロック４２３の３つのブロックを備えていることとする。
第２従来例のピックアップ装置４２０においては、まず、第１段階として、３つのブロックの表面の高さが一致した状態でダイシング用テープ４０２を介して半導体チップ４０１の裏面側から半導体チップ４０１をわずかに持ち上げる。次に、第２段階として、３つのブロックの内の最外周ブロック４２３を下降すると同時に、真空吸着をおこなうことで、最外周のブロック４２３の直上部に位置するダイシング用テープ４０２を吸着しながら引き下げる。これによって、半導体チップ４０１の外周部をダイシング用テープ４０２から剥離する。
次に、第３段階として、内側ブロック４２２を下降すると同時に、真空吸着をおこなうことで、内側ブロック４２２の直上部に位置するダイシング用テープ４０２を吸着しながら引き下げて、半導体チップ４０１をダイシング用テープ４０２から剥離する。そして、第４段階として、中心ブロック４２１を下降すると同時に、真空吸着をおこなうことで、中心ブロック４２１の直上部のダイシング用テープ４０２を吸着しながら引き下げて、半導体チップ４０１をダイシング用テープ４０２から剥離する。このように、半導体チップ４０１からダイシング用テープ４０２を剥離した後にコレット４１５によって上方に引き上げることで、ウェハから半導体チップ４０１をピックアップする。
第２従来例のピックアップ装置４２０においては、ブロックのダイシング用テープに接する面の表面積、ブロック数やブロックの形状などのブロック構成、ブロックの突き上げ・下降速度、ブロックの動作タイミングなどが適宜調節される。また、第２従来例の変形例として、可撓性の弾性体である単一のブロックによって半導体チップを押し上げる装置が提案されている（例えば、下記特許文献１参照。）。特許文献１の技術においては、ブロックの、半導体チップとダイシング用テープを介して接する面の形状が、コレット４１５の動作に合わせて平面形状から上に凸の形状に変形する。
次に、第３従来例のピックアップ装置について説明する。図１４は、第３従来例のピックアップ装置の構造について示す断面図である。図１４に示すように、第３従来例のピックアップ装置４３０は、吸着駒４３１の内部に超音波で振動する突き上げ棒４３２を備えている。超音波は、振動数が数１０ｋＨｚ程度であり、振幅が１０μｍから２０μｍ程度である。第３従来例のピックアップ装置４３０においては、突き上げ棒４３２を超音波振動させながら徐々に上昇させて、ダイシング用テープ４０２越しに半導体チップ４０１を持ち上げるとともに、真空吸着をおこなう。第３従来例のピックアップ装置４３０においては、突き上げ棒４３２の上昇動作に、超音波の運動エネルギーが加わる。
次に、第４従来例のピックアップ装置について説明する。図１５は、第４従来例のピックアップ装置の構造について示す断面図である。図１５に示すように、第４従来例のピックアップ装置４４０は、上部に開口部の設けられた吸着駒４４１と、この吸着駒４４１の上部に接したまま横方向Ｄ１にスライド可能な板４４２と、を有している。このため、板４４２を横方向Ｄ１にスライドさせることによって、開口部の面積を可変することができる。
第４従来例のピックアップ装置４４０においては、半導体チップ４０１の中心付近の領域に、吸着駒４４１の開口部が位置するように配置し、真空吸着をおこないながら、板４４２を横方向Ｄ１にスライドさせて、徐々に開口部の面積を広げていく。半導体チップ４０１の中心付近の領域から、ダイシング用テープ４０２がゆっくりと下方に引っ張られ、この動きに伴って、ダイシング用テープ４０２が半導体チップ４０１から引き剥がされる。このように、第４従来例のピックアップ装置４４０においては、真空吸着をおこなう開口部の面積が徐々に大きくなることで、半導体チップ４０１からダイシング用テープ４０２がゆっくりと剥がされる。
次に、第５従来例について説明する。図１６は、第５従来例のピックアップ装置の構造について示す断面図である。また、図１７および図１８は、第５従来例のピックアップ装置を用いた半導体装置の製造方法について順に示す断面図である。図１６に示すように、第５従来例のピックアップ装置４５０は、吸着駒４５１の半導体チップ４０１とダイシング用テープ４０２を介して接する面の面積が半導体チップ４０１と同程度かわずかに大きく、この面に複数の突起４５２を配している。そして、突起４５２の谷の少なくとも一つ以上に、真空吸着用の吸着穴４５３が設けられている（例えば、下記特許文献２参照。）。
第５従来例のピックアップ装置４５０においては、まず、図１７に示すように、突起４５２の谷の吸着穴４５３から真空吸着をおこない、突起４５２とダイシング用テープ４０２との間に負圧を生じさせる。この負圧によるダイシング用テープ４０２の表裏の圧力差により、半導体チップ４０１の裏側からダイシング用テープ４０２を引き剥がす。ついで、図１８に示すように、コレット４１５によって半導体チップ４０１をおもて面側から真空吸着し、リードフレームなどに移設する。このように、第５従来例のピックアップ装置４５０によれば、半導体チップ４０１からダイシング用テープ４０２を引き剥がす際に、吸着駒４５１に配された複数の突起４５２の斜面にダイシング用テープ４０２が引きつけられる。
特開２００７−１０９９３６号公報 特開２００１−１９６４４３号公報
しかしながら、第１従来例のピックアップ装置４１０においては、例えば厚さが２００μｍ以下の薄いシリコンウェハや、脆性の高い化合物半導体ウェハを用いて作製された半導体チップ４０１をピックアップする場合、ブロック４１２に配置された複数の突き上げピン４１１でダイシング用テープ４０２越しに半導体チップ４０１を突き上げた際に、半導体チップ４０１が破損する可能性があるという問題がある。
また、複数の突き上げピン４１１でダイシング用テープ４０２が突き上げられ拡張される動作によって、隣接する半導体チップ４０１同士が引き寄せられて、ダイシングによって切断された切断面が互いに擦れ合ってしまう。このように、隣接する半導体チップ同士が擦れ合うことを干渉と呼ぶが、この干渉が生じることによって、各半導体チップに設けられた種々のデバイス構造が損傷することがある。そして、この損傷によって、半導体チップの有する所定の電気的特性に重大な影響を与える可能性があるという問題がある。
また、第２従来例のピックアップ装置４２０においては、ブロックを下降するとともに、吸着駒４２４の内部に生じた負圧によって半導体チップ４０１からダイシング用テープ４０２を引き剥がす。このため、ダイシング用テープ４０２がピックアップ予定の半導体チップ４０１に向かって引き寄せられ、半導体チップ４０１同士が干渉してしまうという問題がある。また、ブロック数を多くするとブロックを下降する工程が増えるため作業効率が低下し、ブロック数を少なくするとブロックの表面積が比較的大きくなり、例えば一般的な感圧型ダイシング用テープのような粘着力の強いテープを半導体チップ４０１から剥離することが難しいという問題がある。
また、第３従来例のピックアップ装置４３０においては、突き上げ棒４３２で半導体チップ４０１を突き上げるため、この突き上げる動作によってダイシング用テープ４０２が引き寄せられ隣り合う半導体チップ４０１同士が干渉してしまうという問題がある。
また、第４従来例のピックアップ装置４４０においては、半導体チップ４０１の中央部から徐々にダイシング用テープ４０２が引き剥がされるため、ダイシング用テープ４０２の引き剥がされている一の半導体チップ４０１の周辺に位置する他の半導体チップ４０１が一の半導体チップ４０１側に引き寄せられて、半導体チップ４０１同士が干渉してしまうという問題がある。
また、第５従来例のピックアップ装置４５０においては、吸着駒４５１に複数の突起４５２が形成されているため、吸着駒４５１の表面の外周部において、ダイシング用テープ４０２との間に真空漏れを生じる可能性があるという問題がある。このため、半導体チップ４０１からダイシング用テープ４０２を剥離することが難しく、半導体チップ４０１をピックアップできないという問題がある。
この発明は、上述した従来技術による問題点を解消するため、ピックアップをおこなう予定の半導体チップのみを粘着テープから剥離させることができ、かつ半導体チップに割れや欠けが生じるのを抑えることができる半導体装置の製造装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置の製造装置は、おもて面側に複数の能動領域が形成され、裏面側に粘着テープが貼付られた半導体ウェハを貫通し、前記粘着テープを貫通しないようにダイシングすることでそれぞれの前記能動領域毎に分離された半導体チップを、当該粘着テープからピックアップする半導体装置の製造装置において、前記半導体チップの裏面側を、前記粘着テープを介して載置する吸着駒と、前記吸着駒の前記粘着テープと接する側に設けられた、上に凹状かつ略半球面状の吸着面と、前記吸着面に垂直に立ち上がるように設けられた、当該吸着面からの高さが同一の複数の突起と、前記突起間の谷もしくは前記突起の側面またはその両方に少なくとも一つ以上設けられた吸着穴と、前記吸着駒の前記粘着テープと接する面において、前記吸着面の外周部に設けられた側壁と、前記能動領域の設けられた前記半導体チップのおもて面側に接し、真空吸着機構を有するコレットと、を備え、前記突起の頂点が略半球面状に配置されており、前記側壁の、前記吸着駒の前記粘着テープと接する面における幅が０．４ｍｍ以下であり、前記側壁の高さは、前記吸着駒の表面において全周囲にわたって同じ高さであり、当該側壁の高さから１ｍｍ低い高さまでの間にすべての前記突起の高さが収まっていることを特徴とする。
また、請求項２の発明にかかる半導体装置の製造装置は、請求項１に記載の発明において、前記粘着テープの前記半導体チップが貼付られていない面を、４０℃以上８０℃以下の温度に加熱する加熱部をさらに備えることを特徴とする。
また、請求項３の発明にかかる半導体装置の製造装置は、請求項１に記載の発明において、前記吸着駒の内部に、前記吸着面を、４０℃以上８０℃以下の温度に加熱する加熱部をさらに備えることを特徴とする。
また、請求項４の発明にかかる半導体装置の製造装置は、請求項１〜３のいずれか一つに記載の発明において、前記突起の頂点は、表面積が３．１４平方メートル以下であり、隣接する突起の頂点との距離が前記吸着駒に載置する前記半導体チップの一辺の長さの半分を超えない距離であることを特徴とする。
また、請求項５の発明にかかる半導体装置の製造装置は、請求項１〜４のいずれか一つに記載の発明において、前記吸着面の曲率半径は、前記吸着駒に載置する前記半導体チップの最も短い辺の長さが３ｍｍ未満の場合、１０ｍｍ以上３０ｍｍ未満であり、前記吸着駒に載置する前記半導体チップの最も短い辺の長さが３ｍｍ以上７ｍｍ未満の場合、３０ｍｍ以上１００ｍｍ未満であり、前記吸着駒に載置する前記半導体チップの最も短い辺の長さが７ｍｍ以上の場合、１００ｍｍ以上２００ｍｍ以下であることを特徴とする。
また、請求項６の発明にかかる半導体装置の製造方法は、おもて面側に複数の能動領域が形成され、裏面側に粘着テープが貼付られた半導体ウェハを貫通し、前記粘着テープを貫通しないようにダイシングすることでそれぞれの前記能動領域毎に分離された半導体チップを当該粘着テープからピックアップする半導体装置の製造方法において、前記半導体チップの裏面側を、前記粘着テープを介して、上に凹状かつ略半球面状の吸着面と、当該吸着面の外周部に設けられた側壁と、を有する吸着駒に載置する載置工程と、真空機構を有するコレットを、前記吸着駒に載置された前記半導体チップのおもて面側に接するように配置するコレット配置工程と、前記吸着面に垂直に立ち上がるように設けられた、当該吸着面からの高さが同一の複数の突起間の谷もしくは当該突起の側面またはその両方に少なくとも一つ以上設けられた吸着穴から真空吸着をおこない、前記粘着テープを当該突起に吸い寄せて、前記半導体チップの裏面側から前記粘着テープを剥離する剥離工程と、前記コレットによって真空吸着をおこない、前記半導体チップのおもて面側を吸着させながら、前記吸着駒から離れる方向に移動させるピックアップ工程と、を含み、前記突起の頂点が略半球面状に配置されており、前記側壁の、前記吸着駒の前記粘着テープと接する面における幅が０．４ｍｍ以下であり、前記側壁の高さは、前記吸着駒の表面において全周囲にわたって同じ高さであり、当該側壁の高さから１ｍｍ低い高さまでの間にすべての前記突起の高さが収まっていることを特徴とする。
また、請求項７の発明にかかる半導体装置の製造方法は、請求項６に記載の発明において、前記剥離工程の前に、前記粘着テープの前記半導体チップが貼付られていない面を、４０℃以上８０℃以下の温度に加熱する加熱工程をさらに含むことを特徴とする。
また、請求項８の発明にかかる半導体装置の製造方法は、請求項６に記載の発明において、前記剥離工程の前に、前記吸着面の表面を、４０℃以上８０℃以下の温度に加熱する加熱工程をさらに含むことを特徴とする。
上述した各請求項の発明によれば、ピックアップをおこなう予定の半導体チップのみ粘着テープとの粘着力を低下させることができる。また、半導体チップと粘着テープとの粘着力を低下させるときに、吸着駒の吸着面の突起に吸い寄せることで、粘着テープが半導体チップの裏面側に沿った方向に大きく変位することを防ぐことができる。このため、粘着テープとの粘着力が低下した半導体チップに隣接する他の半導体チップが、粘着テープとの粘着力が低下した半導体チップに引き寄せられることを抑えることができる。したがって、半導体チップ同士が干渉せず、半導体チップにクラックが生じるのを抑えることができる。
また、請求項２、３、７、８の発明によれば、粘着テープを軟化させることで、半導体チップと粘着テープとの粘着力を、短時間で効率よく低下させることができる。
本発明にかかる半導体装置の製造装置および半導体装置の製造方法によれば、ピックアップをおこなう予定の半導体チップのみを粘着テープから剥離させることができ、かつ半導体チップに割れや欠けが生じるのを抑えることができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置の製造装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。
（実施の形態１）
図１は、実施の形態１にかかる半導体装置の製造装置について示す断面図である。図１に示すように、実施の形態１にかかる半導体装置の製造装置は、ダイシング用テープ２を介して半導体チップ１の裏面側を載置する吸着駒１０と、半導体チップ１のダイシング用テープ２が貼付られていないおもて面側を吸着させながら引き上げるコレット２０と、を備えている。すなわち、実施の形態１にかかる半導体装置の製造装置は、ダイシング用テープ２の貼付られた半導体ウェハから半導体チップ１をピックアップするピックアップ装置である。
吸着駒１０の幅は、ピックアップをおこなう予定の半導体チップ１と同程度かわずかに大きい幅である。また、吸着駒１０において、ダイシング用テープ２を介して半導体チップ１を載置する面（以下、「吸着駒１０の表面」とする）には、上に凹状かつ略半球形状の吸着面１１が設けられている。また、吸着面１１には、同一の高さの複数の突起１２が、吸着面１１からそれぞれ垂直に立ち上がるように設けられている。そして、突起１２同士の間の谷もしくは突起１２の側面またはその両方の少なくとも一つ以上に吸着穴１３が設けられている。また、吸着駒１０の表面において、吸着面１１の外周部には、全周囲にわたって側壁１４が設けられている。
ここで、側壁１４の幅は、吸着駒１０の表面において０．４ｍｍ以下であることが好ましい。その理由は、吸着駒１０の表面における側壁１４の幅が０．４ｍｍよりも厚いと、ダイシング用テープ２を半導体チップ１が貼付られていない裏面側から真空吸着をする際に、ダイシング用テープ２への側壁１４の沈み込みが効果的に為されないため、ダイシング用テープ２と側壁１４との間の気密が保たれなくなり、真空漏洩の原因となるからである。側壁１４の幅の下限値は、特に限定しないが、吸着駒１０の作製が可能で、かつ十分な強度を保つことができる程度であればよい。また、側壁１４の高さは、吸着駒１０の表面において全周囲にわたって同じ高さであり、当該側壁１４の高さから１ｍｍ低い高さまでの間にすべての突起１２の高さが収まっていることが好ましい。その理由は、突起１２の高さが側壁１４の高さを越えると、ダイシング用テープ２を半導体チップ１が貼付られていない裏面側から真空吸着する際に、ダイシング用テープ２と吸着駒１０の側壁１４の全周囲とを密着させる事が出来ないためである。また、突起１２の高さが側壁１４の高さよりも１ｍｍ以上低くなると、ダイシング用テープ２の真空吸着力による引き剥がし効果が小さくなり、良好に引き剥がすことが難しくなるためである。
突起１２の頂点の表面積は、好ましくは、３．１４平方ミリメートル以下がよい。ここで、ダイシング用テープ２を半導体チップ１が貼付られていない裏面側から真空吸着する際に、該半導体チップ１は僅かに変形して吸着駒１０の表面に沿う。その後、余剰の真空吸着力を以って該半導体チップ１の裏面側からダイシング用テープ２を引き剥がす。この時、突起１２の頂点の表面積が３．１４平方ミリメートルを越えると、ダイシング用テープ２の粘着力が強く半導体チップ１の裏面側から引き剥がす事が出来なくなるため、突起１２の頂点の表面積は、３．１４平方ミリメートル以下がよい。また、隣接する突起１２の頂点間の距離は、好ましくは、半導体チップ１の一辺の長さの半分以下の長さであればよい。その理由は、隣接する突起１２の頂点間の距離が半導体チップ１の一辺の長さの半分を超える長さであると、ダイシング用テープ２が半導体チップ１の裏面側から剥がれる際の該半導体チップ１を裏面側から支える支点の密度が少なくなり上手く剥がれなくなるためである。また、該半導体チップ１の裏面全体からダイシング用テープ２を完全に引き剥がす為に必要な吸着駒１０の吸着面状の突起１２の高さが深くなり、そのために過大な真空度が必要となってしまうためである。その結果、酷い場合は該半導体チップ１が破損してしまうことがある。
吸着面１１の曲率の適正値は、半導体チップ１の大きさにより異なる。具体的には、最も短い辺の長さが３ｍｍ未満の半導体チップ１を剥離する場合、吸着面１１の曲率半径の適正値は１０ｍｍ以上３０ｍｍ未満である。また、最も短い辺の長さが３ｍｍ以上７ｍｍ未満の半導体チップを剥離する場合、吸着面１１の曲率半径の適正値は３０ｍｍ以上１００ｍｍ未満である。さらに、最も短い辺の長さが７ｍｍ以上の半導体チップ１を剥離する場合、吸着面１１の曲率半径の適正値は１００ｍｍ以上２００ｍｍ以下である。その理由は、吸着面１１の曲率半径が上述の範囲を超えると、ダイシング用テープ２が吸着駒１０の側壁１４に沈み込まなくなり、真空が漏洩するリスクが高くなるためである。また、吸着面１１の曲率半径の下限値は、吸着面１１に垂直に設けられた突起１２が互いに干渉しない径であればよい。
コレット２０は、半導体チップ１を真空吸着可能な構成で、かつ上下に移動可能な構成となっている。コレット２０の半導体チップ１と接触する接触面の大きさは、接触する半導体チップ１の表面積より小さい表面積、すなわちコレット２０によって半導体チップ１を吸着する際に、コレット２０の接触面が半導体チップ１の外端からはみ出ないような大きさとする。
実施の形態１にかかる半導体装置の製造装置には、ダイシング用テープ２を加熱する加熱手段を備えていてもよい。または、吸着駒１０自体を加熱する加熱手段を備え、吸着駒１０を加熱することによって、吸着駒１０に接するダイシング用テープ２を加熱してもよい。加熱温度は、４０℃以上８０℃以下である。その理由は、ダイシング用テープ２を４０℃以上８０℃以下に加熱することで、ダイシング用テープ２が軟化し、半導体チップ１からダイシング用テープ２を短時間で効率よく剥離することが可能となるためである。
図１においては、吸着駒１０を加熱する加熱手段の一例として、吸着駒１０の内部に電熱線ヒーター１５が設けられている。この電熱線ヒーター１５によって吸着面１１の温度を４０℃以上８０℃以下に保持することができる。そして、これによって、吸着駒１０に載置されるダイシング用テープ２を加熱することができる。ここでは、吸着駒１０に電熱線ヒーター１５を設けた例について説明したが、これに限らず、加熱手段は、ダイシング用テープ２または吸着駒１０の吸着面１１を加熱できるものであればよい。
具体的には、例えば、ダイシング用テープ２を加熱する手段としては、ハロゲンヒーターなどの近赤外線熱源、セラミックシースヒーターなどの遠赤外線熱源、キセノンヒーターなどの紫外線から近赤外領域に光源が分布する熱源などが挙げられる。また、あらかじめ抵抗加熱ヒーターなどで加温した気体を、導入管などを用いて吸着駒１０の内部に誘引してもよい。さらに、吸着駒１０を加熱する手段としては、吸着駒を構成する部材内部に液体または気体の流路を設ける手段が挙げられる。そして、この流路に、あらかじめ所定の温度に加熱した液体または気体を誘引して、熱伝導により吸着面１１の加熱温度を調節してもよい。
以上説明したように、実施の形態１にかかる半導体装置の製造装置によれば、半導体チップの裏面側に貼付られたダイシング用テープを剥離する際に、ダイシング用テープ２が、上に凹状かつ略半球面状の吸着面１１に設けられた複数の突起１２に吸い寄せられる。その際、突起１２がストッパとなってダイシング用テープ２を水平方向に動かないように留めるので、ダイシング用テープが半導体チップの裏面側に沿った水平方向に大きく変位せず、ダイシング用テープを剥離した半導体チップに隣接する他の半導体チップが、ダイシング用テープを剥離した半導体チップの方向に向かって引き寄せられない。このため、隣接された半導体チップ同士が干渉を起こさず、半導体チップのダイシングによる切断面にクラックが生じることを抑えることができる。
（実施の形態２）
次に、実施の形態２において、実施の形態１に示す半導体装置の製造装置を用いた半導体装置の製造方法について説明する。図２および図３は、実施の形態２にかかる半導体装置の製造方法について順に示す断面図である。ここで、図１に示すように、ダイシング用テープ２は、粘着面を上側にした状態で、図示省略したリングフレームに固着されていることとする。そして、ダイシング用テープ２の粘着面にウェハの裏面側が貼付られている。さらに、ダイシング処理によって、ウェハのおもて面側からダイシング用テープ２の厚さの途中まで切断されている。すなわち、ウェハに形成された半導体チップ１は互いに切り離されて個片化された状態でダイシング用テープ２に貼り付いており、ダイシング用テープ２は切り離されず一体となっている。なお、図１〜図３においては、ウェハからすでに幾つかの半導体チップ１が剥離された状態を模式的に示している。
まず、図１に示すように、吸着駒１０の表面にダイシング用テープ２を介して半導体チップ１の裏面側を押し当てる。このとき、ダイシング用テープ２の弾力性の範囲内で吸着駒１０の側壁１４と吸着面１１との間にダイシング用テープ２がわずかに沈み込むようにする。このようにすることで、吸着駒１０の側壁１４と、ダイシング用テープ２との間に、隙間を生じさせないことができる。一方、半導体チップ１のおもて面側のほぼ中央に、コレット２０の接触面が軽く接触するように配置する。
次に、図２に示すように、吸着穴１３から真空吸着をおこなう。ここで、真空吸着の真空度は、２０ｋＰａ以上２００ｋＰａ以下程度に設定することが好ましい。また、このとき、電熱線ヒーター１５によって吸着面１１が４０℃以上８０℃以下の温度に保持されていてもよい。
このように、吸着穴１３からの真空吸着をおこなうと、図２に示すように、ダイシング用テープ２が吸着駒１０の突起１２に吸い寄せられる。これによって、半導体チップ１からダイシング用テープ２が剥離されるか、半導体チップ１とダイシング用テープ２との粘着面積が減少し、半導体チップ１とダイシング用テープ２との粘着強度が著しく減少する。このとき、ダイシング用テープ２は、複数の突起１２に固定される。このため、突起１２がストッパとなってダイシング用テープ２を水平方向に動かないように留めるので、ダイシング用テープ２が半導体チップ１の裏面側に沿った水平方向に大きく変位しない。したがって、ダイシング用テープ２を剥離した半導体チップ１に隣接する他の半導体チップ１が、ダイシング用テープ２を剥離した半導体チップ１の方向に向かって引き寄せられない。このため、隣接された半導体チップ１同士が干渉を起こさず、半導体チップ１のダイシングによる切断面にクラックを生じることを抑えることができる。
ついで、図３に示すように、ダイシング用テープ２が剥離された半導体チップ１、もしくはダイシング用テープ２との粘着強度が著しく減少した半導体チップ１のおもて面側に軽く接しているコレット２０によって真空吸着をおこない、吸着駒１０から離れる方向に引き上げる。このようにすることで、ダイシング用テープ２から半導体チップ１をピックアップすることができ、例えば、図示しないリードフレームなどに移設することができる。
以上説明したように、実施の形態２にかかる半導体装置の製造方法によれば、上述した実施の形態１と同様の効果を得ることができる。
（実施例）
実施の形態１にかかる半導体装置の製造装置を用いて、実施の形態２にかかる半導体装置の製造方法を実施した一例について説明する。まず、厚さが１００μｍで、径が８インチのシリコンウェハのおもて面側に１辺の長さが１ｍｍから１０ｍｍまで、１ｍｍ間隔で異なる長さの正方形状の能動領域が形成された試料を、各条件で５枚ずつ合計９８０枚用意した。そして、チップサイズが６ｍｍおよび１０ｍｍのウェハについて、リブ構造を設けたウェハと、リブ構造を設けないウェハを同数ずつ作製した。また、チップサイズが６ｍｍおよび１０ｍｍ以外のウェハについては、リブ構造を設けないウェハとした。また、厚さが５００μｍで、径が４インチのガリウム砒素ウェハのおもて面側に１辺の長さがそれぞれ１ｍｍ、２ｍｍ、３ｍｍの正方形状の能動領域が形成された試料を各条件で５枚ずつ合計１７０枚用意した。そして、ガリウム砒素ウェハについては、チップサイズに関わらず、リブ構造を設けないウェハとした。
次に、それぞれのウェハの裏面側をダイシング用テープにリングフレームを用いて固着させた。具体的には、チップサイズが６ｍｍおよび１０ｍｍのシリコンウェハについては、ポリオレフィン系の厚さが９０μｍの基材フィルムに、厚さが１０μｍの紫外線硬化型の糊を塗布したダイシング用テープによって固着させた試料と、厚さが１０μｍの一般感圧型の糊を塗布したダイシング用テープによって固着させた試料と、をそれぞれ同数ずつ作製した。また、チップサイズが６ｍｍおよび１０ｍｍ以外のシリコンウェハについては、紫外線硬化型の糊を塗布したダイシング用テープによって固着させた。さらに、チップサイズが３ｍｍのガリウム砒素ウェハについては、紫外線硬化型の糊を塗布したダイシング用テープによって固着させた試料と、一般感圧型の糊を塗布したダイシング用テープによって固着させた試料と、をそれぞれ同数ずつ作製した。また、チップサイズが３ｍｍ以外のガリウム砒素ウェハについては、紫外線硬化型の糊を塗布したダイシング用テープによって固着させた。
次に、各ウェハにダイシング処理をおこなった。シリコンウェハを用いた試料については、ニッケル基材にダイヤモンドの砥粒を電着させた電界鋳造ブレードを用いて、ブレードダイシングをおこなった。また、ガリウム砒素ウェハを用いた試料については、波長が５３２ｎｍのＮｄ＿ＹＡＧレーザーの第２高調波を用いてレーザーダイシングをおこなった。
そして、実施の形態１にかかるピックアップ装置（実施例のピックアップ装置、図１〜図３参照）と、第１従来例〜第５従来例のピックアップ装置（図１２〜図１８参照）と、によって各条件によって作製された試料５枚ずつから半導体チップのピックアップをおこない、半導体チップを良好にピックアップすることができたか否かを検証した。図４は、実施例のピックアップ装置と、第１従来例〜第５従来例のピックアップ装置と、の検証結果を示す説明図である。
また、図５は、実施例のピックアップ装置における曲率半径の検証結果を示す説明図である。図５に示すように、実施例のピックアップ装置においては、曲率半径が上述した適正値の範囲内のものに加え、比較例として、曲率半径が適正値以外のものについても検証した。
また、紫外線硬化型の糊を用いたダイシング用テープが貼付られている場合、ピックアップをおこなう６時間程度前に、窒素雰囲気中において波長が３６５ｎｍの紫外線を８０Ｗ／ｃｍのエネルギー密度で、６０秒間照射した。
図４および図５においては、ピックアップすることができなかった半導体チップを含むウェハの枚数、ピックアップする際に割れが生じた半導体チップを含むウェハの枚数、および半導体チップ同士が干渉して、半導体チップの端部にクラックが生じた半導体チップを含むウェハの枚数を計数した値を示している。
第１従来例のピックアップ装置においては、いずれの試料に対しても、割れやクラックの生じた半導体チップが観察された。また、突き上げピンにより裏面に傷が生じた半導体チップが観察された。
第２従来例のピックアップ装置においては、一般感圧型の糊を塗布したダイシング用テープが貼付られた場合、半導体チップをピックアップすることができなかった。さらに、紫外線硬化型の糊を塗布したダイシング用テープが貼付られた場合、半導体チップ同士が干渉し、半導体チップの端部にクラックが生じた。
第３従来例のピックアップ装置においては、一般感圧型の糊を塗布したダイシング用テープが貼付られた場合、ほとんどの試料において、半導体チップをピックアップすることができなかった。また、紫外線硬化型の糊を塗布したダイシング用テープが貼付られた場合、半導体チップをピックアップできない試料があった。
第４従来例のピックアップ装置においては、リブ構造の設けられていない試料に対しては、良好にピックアップをおこなうことができた。一方、リブ構造の設けられた試料に対しては、ウェハの周辺部に形成された半導体チップをピックアップする際に、スライドさせた板の縁がリブ構造に接触し、それによって半導体チップに損傷が生じた。
第５従来例のピックアップ装置においては、半導体チップの裏面側に粘着されたダイシング用テープを剥がすことができず、半導体チップをウェハからピックアップすることができなかった。
実施例のピックアップ装置においては、吸着面の曲率半径が適正値の範囲内の場合、良好にピックアップをおこなうことができた（図５：網掛け部分）。一方、吸着面の曲率半径が適正値の範囲外の場合、半導体チップの裏面側に粘着されたダイシング用テープを剥がすことができず、半導体チップをウェハからピックアップすることができなかった。
以上のように、本発明にかかる半導体装置の製造装置および半導体装置の製造方法は、デバイス厚の薄い半導体装置や脆性の高い半導体装置を製造するのに有用であり、特に、異なる機能を有する複数の半導体チップや面積の小さいメモリを積層するシステムインパッケージ構造、または電力変換装置などに使用されるパワー半導体装置を製造するのに適している。
実施の形態１にかかる半導体装置の製造装置について示す断面図である。 実施の形態２にかかる半導体装置の製造方法について示す断面図である。 実施の形態２にかかる半導体装置の製造方法について示す断面図である。 実施例のピックアップ装置と、第１従来例〜第５従来例のピックアップ装置と、の検証結果を示す説明図である。 実施例のピックアップ装置における曲率半径の検証結果を示す説明図である。 チップスタック構造について示す断面図である。 ＰｏＰ構造について示す断面図である。 平置き型構造について示す断面図である。 ＣｏＣ構造について示す断面図である。 ＦＺ結晶基板を用いたフィールドストップ型ＩＧＢＴの断面図である。 リブウェハの構造について示す平面図である。 第１従来例のピックアップ装置の構造について示す断面図である。 第２従来例のピックアップ装置の構造について示す断面図である。 第３従来例のピックアップ装置の構造について示す断面図である。 第４従来例のピックアップ装置の構造について示す断面図である。 第５従来例のピックアップ装置の構造について示す断面図である。 第５従来例のピックアップ装置を用いた半導体装置の製造方法について示す断面図である。 第５従来例のピックアップ装置を用いた半導体装置の製造方法について示す断面図である。
符号の説明
１ 半導体チップ
２ ダイシング用テープ
１０ 吸着駒
１１ 吸着面
１２ 突起
１３ 吸着穴
１４ 側壁
１５ 電熱線ヒーター
２０ コレット

Claims (8)

  1. おもて面側に複数の能動領域が形成され、裏面側に粘着テープが貼付られた半導体ウェハを貫通し、前記粘着テープを貫通しないようにダイシングすることでそれぞれの前記能動領域毎に分離された半導体チップを、当該粘着テープからピックアップする半導体装置の製造装置において、
    前記半導体チップの裏面側を、前記粘着テープを介して載置する吸着駒と、
    前記吸着駒の前記粘着テープと接する側に設けられた、上に凹状かつ略半球面状の吸着面と、
    前記吸着面に垂直に立ち上がるように設けられた、当該吸着面からの高さが同一の複数の突起と、
    前記突起間の谷もしくは前記突起の側面またはその両方に少なくとも一つ以上設けられた吸着穴と、
    前記吸着駒の前記粘着テープと接する面において、前記吸着面の外周部に設けられた側壁と、
    前記能動領域の設けられた前記半導体チップのおもて面側に接し、真空吸着機構を有するコレットと、
    を備え、
    前記突起の頂点が略半球面状に配置されており、
    前記側壁の、前記吸着駒の前記粘着テープと接する面における幅が０．４ｍｍ以下であり、前記側壁の高さは、前記吸着駒の表面において全周囲にわたって同じ高さであり、当該側壁の高さから１ｍｍ低い高さまでの間にすべての前記突起の高さが収まっていることを特徴とする半導体装置の製造装置。
  2. 前記粘着テープの前記半導体チップが貼付られていない面を、４０℃以上８０℃以下の温度に加熱する加熱部をさらに備えることを特徴とする請求項１に記載の半導体装置の製造装置。
  3. 前記吸着駒の内部に、前記吸着面を、４０℃以上８０℃以下の温度に加熱する加熱部をさらに備えることを特徴とする請求項１に記載の半導体装置の製造装置。
  4. 前記突起の頂点は、表面積が３．１４平方メートル以下であり、隣接する突起の頂点との距離が前記吸着駒に載置する前記半導体チップの一辺の長さの半分を超えない距離であることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造装置。
  5. 前記吸着面の曲率半径は、前記吸着駒に載置する前記半導体チップの最も短い辺の長さが３ｍｍ未満の場合、１０ｍｍ以上３０ｍｍ未満であり、前記吸着駒に載置する前記半導体チップの最も短い辺の長さが３ｍｍ以上７ｍｍ未満の場合、３０ｍｍ以上１００ｍｍ未満であり、前記吸着駒に載置する前記半導体チップの最も短い辺の長さが７ｍｍ以上の場合、１００ｍｍ以上２００ｍｍ以下であることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造装置。
  6. おもて面側に複数の能動領域が形成され、裏面側に粘着テープが貼付られた半導体ウェハを貫通し、前記粘着テープを貫通しないようにダイシングすることでそれぞれの前記能動領域毎に分離された半導体チップを当該粘着テープからピックアップする半導体装置の製造方法において、
    前記半導体チップの裏面側を、前記粘着テープを介して、上に凹状かつ略半球面状の吸着面と、当該吸着面の外周部に設けられた側壁と、を有する吸着駒に載置する載置工程と、
    真空機構を有するコレットを、前記吸着駒に載置された前記半導体チップのおもて面側に接するように配置するコレット配置工程と、
    前記吸着面に垂直に立ち上がるように設けられた、当該吸着面からの高さが同一の複数の突起間の谷もしくは当該突起の側面またはその両方に少なくとも一つ以上設けられた吸着穴から真空吸着をおこない、前記粘着テープを当該突起に吸い寄せて、前記半導体チップの裏面側から前記粘着テープを剥離する剥離工程と、
    前記コレットによって真空吸着をおこない、前記半導体チップのおもて面側を吸着させながら、前記吸着駒から離れる方向に移動させるピックアップ工程と、
    を含み、
    前記突起の頂点が略半球面状に配置されており、
    前記側壁の、前記吸着駒の前記粘着テープと接する面における幅が０．４ｍｍ以下であり、前記側壁の高さは、前記吸着駒の表面において全周囲にわたって同じ高さであり、当該側壁の高さから１ｍｍ低い高さまでの間にすべての前記突起の高さが収まっていることを特徴とする半導体装置の製造方法。
  7. 前記剥離工程の前に、前記粘着テープの前記半導体チップが貼付られていない面を、４０℃以上８０℃以下の温度に加熱する加熱工程をさらに含むことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記剥離工程の前に、前記吸着面の表面を、４０℃以上８０℃以下の温度に加熱する加熱工程をさらに含むことを特徴とする請求項６に記載の半導体装置の製造方法。
JP2008295914A 2008-11-19 2008-11-19 半導体装置の製造装置および半導体装置の製造方法 Expired - Fee Related JP5343525B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008295914A JP5343525B2 (ja) 2008-11-19 2008-11-19 半導体装置の製造装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008295914A JP5343525B2 (ja) 2008-11-19 2008-11-19 半導体装置の製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010123750A JP2010123750A (ja) 2010-06-03
JP5343525B2 true JP5343525B2 (ja) 2013-11-13

Family

ID=42324830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008295914A Expired - Fee Related JP5343525B2 (ja) 2008-11-19 2008-11-19 半導体装置の製造装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5343525B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444506A (zh) * 2019-07-31 2019-11-12 青岛歌尔智能传感器有限公司 一种系统级封装外壳的吸附方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5489808B2 (ja) * 2010-03-25 2014-05-14 株式会社ディスコ 半導体デバイスの製造方法
JP5107408B2 (ja) * 2010-08-31 2012-12-26 東京エレクトロン株式会社 ピックアップ方法及びピックアップ装置
JP6249586B2 (ja) * 2011-08-31 2017-12-20 株式会社東京精密 ワーク分割装置及びワーク分割方法
JP2013102126A (ja) 2011-10-14 2013-05-23 Fuji Electric Co Ltd 半導体装置の製造方法および半導体装置の製造装置
JP6182853B2 (ja) * 2012-11-30 2017-08-23 大日本印刷株式会社 粘着剤硬化装置および粘着剤硬化方法
KR102120185B1 (ko) * 2017-07-26 2020-06-08 시바우라 메카트로닉스 가부시끼가이샤 반도체 칩의 픽업 장치, 반도체 칩의 실장 장치 및 실장 방법
KR102263713B1 (ko) 2019-06-27 2021-06-10 세메스 주식회사 지지 유닛, 이를 포함하는 기판 처리 장치
CN111341717B (zh) * 2020-03-10 2023-02-07 长江存储科技有限责任公司 一种拾取装置和拾取方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196443A (ja) * 2000-01-14 2001-07-19 Sharp Corp 半導体チップのピックアップ装置およびピックアップ方法
JP3748375B2 (ja) * 2000-11-24 2006-02-22 シャープ株式会社 半導体チップのピックアップ装置
JP4405211B2 (ja) * 2003-09-08 2010-01-27 パナソニック株式会社 半導体チップの剥離装置、剥離方法、及び半導体チップの供給装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444506A (zh) * 2019-07-31 2019-11-12 青岛歌尔智能传感器有限公司 一种系统级封装外壳的吸附方法

Also Published As

Publication number Publication date
JP2010123750A (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
JP5343525B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
US20230115122A1 (en) Method of bonding thin substrates
JP5181728B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP4574251B2 (ja) 半導体装置の製造方法
TWI257651B (en) Peeling device for chip detachment
JP4664150B2 (ja) 半導体装置の製造方法および半導体製造装置
US20120145332A1 (en) System for separating a diced semiconductor die from a die attach tape
US9972521B2 (en) Method for manufacturing semiconductor device to facilitate peeling of a supporting substrate bonded to a semiconductor wafer
JP2002050670A (ja) ピックアップ装置及びピックアップ方法
JP2003332271A (ja) 半導体ウエハおよび半導体装置の製造方法
US6787885B2 (en) Low temperature hydrophobic direct wafer bonding
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
JP4869622B2 (ja) 貼り合わせウエーハの製造方法及びそれに用いる剥離用治具
JP2003234455A (ja) 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置
CN115206879A (zh) 受背侧沟槽和背侧沟槽中的粘附剂支持的芯片分离
JP2004273639A (ja) 半導体装置の製造方法
JP2007329234A (ja) 半導体素子の製造方法
US7241642B2 (en) Mounting and dicing process for wafers
JP2004296817A (ja) 半導体装置の製造方法
CN102832158B (zh) 半导体器件的制造装置和半导体器件的制造方法
JP2004119573A (ja) 半導体装置の製造方法およびフィルム貼付装置
JPH11135574A (ja) 超音波ボンディング用コレットおよびボンディング方法
CN117334572A (zh) 晶圆切割方法
US20230207515A1 (en) Method of assembly by direct bonding of electronic components
JP2009065079A (ja) 半導体ウェハを保持する方法とそのために用いられる支持部材

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees