CN1761074A - 底栅极薄膜晶体管、具有其的平板显示器及其制备方法 - Google Patents

底栅极薄膜晶体管、具有其的平板显示器及其制备方法 Download PDF

Info

Publication number
CN1761074A
CN1761074A CN200510106847.9A CN200510106847A CN1761074A CN 1761074 A CN1761074 A CN 1761074A CN 200510106847 A CN200510106847 A CN 200510106847A CN 1761074 A CN1761074 A CN 1761074A
Authority
CN
China
Prior art keywords
semiconductor layer
electrode
source electrode
contact hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510106847.9A
Other languages
English (en)
Other versions
CN100448031C (zh
Inventor
李根洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1761074A publication Critical patent/CN1761074A/zh
Application granted granted Critical
Publication of CN100448031C publication Critical patent/CN100448031C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种底栅极薄膜晶体管(TFT)、具有其的平板显示器及其制备方法。TFT包括设置在衬底上的栅电极和设置在栅电极上的栅绝缘层。半导体层设置在栅绝缘层上来从该栅绝缘层上跨过，该半导体层通过金属诱导横向结晶(MILC)技术结晶。内绝缘层设置在半导体层上，并且包括源极和漏极接触孔。源极和漏极接触孔暴露半导体层的一部分，并且从跨过栅电极上的半导体层的至少一条边缘分隔开。源电极和漏电极分别设置在源极和漏极接触孔中半导体层暴露的部分上。半导体层包括对应于暴露在源极和漏极接触孔中的半导体的部分的导电金属诱导结晶(MIC)区域。

Description

底栅极薄膜晶体管、具有其的平板显示器及其制备方法
技术领域
本发明涉及一种薄膜晶体管(TFT)以及具有其的平板显示器，更具体而言，涉及一种底栅极TFT和具有其的平板显示器。
背景技术
通常，薄膜晶体管(TFT)包括半导体层、栅电极、源电极和漏电极。该半导体层包括源极区、漏极区以及夹在它们之间的沟道区。半导体层可以由多晶硅或非晶硅制成。因为多晶硅的电子迁移率要高于非晶硅硅的，所以通常使用多晶硅作为半导体层。
多晶硅TFT被划分为栅极位于沟道区上的顶栅极型和栅极位于沟道区下的底栅极型。底栅极多晶硅TFT的优点在于：与顶栅极多晶硅TFT相比，可以进行低温处理。
韩国专利注册No.10-0317640公开了一种底栅极多晶硅TFT，将该文献通过引用结合于此。
图1A和1B是图示了韩国专利注册No.10-0317640中所公开的制备方法的横截面视图，图1C是对应于图1A的平面图。
参考图1A，栅电极15形成在衬底10上，绝缘层20和纯非晶硅层25依次形成在栅电极15和衬底10上。蚀刻停止层30形成在纯非晶硅层25上，然后将该纯非晶硅层25进行金属化处理。当蚀刻停止层30形成为与栅电极15设置在同一方向上的岛状形状时，可以将围绕该蚀刻停止层30的整个纯非晶硅层25进行金属化处理(参见图1C)。使用蚀刻停止层30作为掺杂阻挡层，将经过金属化处理的纯非晶硅层25进行离子掺杂处理。
在离子掺杂处理之后，施加直流高压到经离子掺杂的纯非晶硅层25的表面上，来将经离子掺杂的纯非晶硅层25结晶。在蚀刻停止层30之下的纯非晶硅层25可以横向地结晶，而无需直接接触金属。但是，因为围绕蚀刻停止层30的纯非晶硅层25经过金属化处理，所以在蚀刻停止层30之下结晶的硅层可能由于从蚀刻停止层30的外围区域引入的金属而被污染。
参考图1B，将结晶的多晶硅层构图为岛状形状来形成有源层25’。之后，源电极40和漏电极42形成在有源层25’和绝缘层20上，由此完成了TFT。在该TFT中，在蚀刻停止层30之下的有源层25’充当沟道区。但是，如上所述，沟道区可能被来自金属化处理的金属所污染，由此导致相对高的漏电流。这一高的漏电流也会对耦合到像素电路中的晶体管的有机发光二极管的性能造成负面影响，并由此对结合有这样的像素电路的平板显示器的性能造成负面影响。
发明内容
因此，通过提供具有较少的金属污染和低的漏电流的底栅极TFT及其制备方法，本发明的实施例解决了与传统器件相关的上述问题。
本发明的实施例还通过应用底栅极TFT，包括了低污染可能性的平板显示器，其中，该底栅极TFT具有较少的金属污染和低的漏电流。
在本发明的一个实施例中，TFT包括设置在衬底上的栅电极和设置在栅电极上的栅绝缘层。半导体层设置在栅绝缘层上来从该栅电极上跨过，其中，该半导体层通过金属诱导横向结晶(MILC)技术结晶。内绝缘层设置在半导体层上，并且包括源极和漏极接触孔。源极和漏极接触孔暴露半导体层的一部分，并且从跨过栅电极上的半导体层的至少一条边缘分隔开。源电极和漏电极分别设置在源极和漏极接触孔中半导体层暴露的部分上。在一些实施例中，半导体层包括对应于暴露在源极和漏极接触孔中的半导体的部分的导电金属诱导结晶(MIC)区域。该半导体层例如可以以基本正交的配置从栅电极上跨过。
在本发明的另一个实施例中，TFT包括设置在衬底上的栅电极和设置在栅电极上的栅绝缘层。TFT还包括设置在栅绝缘层上并从栅电极上跨过的半导体层。TFT还包括设置在半导体层上的内绝缘层，其中，内绝缘层包括暴露部分的半导体层的源极和漏极接触孔，其中源极和漏极接触孔的边缘与跨过所述栅电极的半导体层的至少一条边缘间隔开。源电极和漏电极分别设置在半导体层暴露的部分上。半导体层包括对应于暴露在源极和漏极接触孔中的半导体的部分的导电区。
在本发明再一个实施例中，平板显示器包括TFT和像素电极，其中，该TFT使上述TFT中的一个，并且其中，像素电极与TFT的源电极和漏电极中的一个接触。
在本发明再一个实施例中，制备TFT的方法包括：在衬底上形成栅电极和在栅电极上形成栅绝缘层。该方法还包括在栅绝缘层上形成半导体层且半导体层从栅电极上跨过。该方法还包括形成内绝缘层来覆盖半导体层。该方法还包括在暴露半导体层部分的内绝缘层中形成源极和漏极接触孔，其中，源极和漏极接触孔与跨过栅电极的半导体层的至少一条边缘间隔开。该方法还包括使用内绝缘层作为掩模将导电杂质掺杂到半导体层暴露的部分中来形成导电区。该方法还包括在导电区上形成源电极和漏电极。
附图说明
将参考附图和本发明的某些示范性实施例对本发明上述和其它的特征进行说明，在附图中：
图1A和1B是图示了制备TFT的现有技术方法的横截面视图；
图1C是对应于图1A的平面图；
图2A、3A、4A、5A和6A是图示根据本发明实施例的底栅极TFT的制备方法的平面图；以及
图2B、3B、4B、5B和6B是分别沿图2A、3A、4A、5A和6A中的线I-I’截取的横截面视图。
具体实施方式
将详细地参考本发明的实施例，在附图中图示了本发明的实例，而且通篇附图中类似的标号指示类似元件。下面为了通过参考附图说明本发明，将在以下描述这些实施例。
图2A、3A、4A、5A和6A是图示根据本发明实施例的底栅极TFT的制备方法的平面图，图2B、3B、4B、5B和6B是分别沿图2A、3A、4A、5A和6A中的线I-I’截取的横截面视图。
参考图2A和2B，提供了衬底100，衬底100例如可以包括单晶硅、玻璃、塑料、蓝宝石或石英。栅电极110形成在衬底100上，栅电极110可以包括选自铝(Al)、铝合金、钼(Mo)和钼合金的材料。在一个实施例中，栅电极100由导电性和稳定特性优良的钼-钨合金层形成。
栅绝缘层115形成在整个衬底上并且覆盖栅电极110。栅绝缘层115例如可以包括氧化硅层、氧氮化硅(SiON)层、氮化硅层或它们的多层。非晶硅层形成在栅绝缘层115上并且被构图来形成半导体层120，半导体层120例如以基本正交的配置从栅电极110上跨过。半导体层120可以形成为具有预定宽度的直线。
参考图3A和3B，内绝缘层125基本上形成在器件的整个表面上来覆盖半导体层120。内绝缘层125例如可以包括氧化硅层、氧氮化硅(SiON)层、氮化硅层或它们的多层。源极和漏极接触孔125a形成在内绝缘层125中来暴露半导体层120两端的部分。源极和漏极接触孔125a的边缘从半导体层120的两个边缘120e-1或120e-2中的至少一个分开，半导体层120以基本正交的配置跨过栅电极110，其中，源极和漏极接触孔125a的边缘可以通过最小或预定距离(A1、A2、A3、A4；见图3A)从边缘120e-1或120e-2分开。在某些实施例中，源极和漏极接触孔125a的边缘从跨过栅电极的半导体层120的两个边缘120e-1或120e-2分开。由此，内绝缘层125，包括源极和漏极接触孔125a在内，不会暴露半导体层120的边缘。
参考图4A和4B，用于诱导结晶的金属层130形成在源极和漏极接触孔125a中的半导体层120暴露的部分上。结晶诱导金属层130选择性地接触由在内绝缘层125中的源极和漏极接触孔125a所暴露的半导体层120部分。结晶诱导金属层130可以包括Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Cr、Mo、Tr、Ru、Rh和Cd中的至少一个。在一个实施例中，结晶诱导金属层130包括Ni，其与硅有较少的失配并且可以在低温下将非晶硅结晶。例如，结晶诱导金属层130可以具有从几埃到约200的厚度。
在形成结晶诱导金属层130之后，将该器件进行退火处理。例如，退火处理可以使用炉退火技术、快速热退火(RTA)技术、激光辐射技术或紫外线辐射技术。由于退火处理，在半导体层120和结晶诱导金属层130之间的界面处形成金属硅化物，并且形成了金属诱导结晶(MIC)区域120a，其中该结晶是由金属硅化物层所诱导的。使用金属诱导横向结晶(MILC)技术，MIC区域120a的金属硅化物层将在MIC区域120a周边的半导体层120的区域结晶来横向生长针状晶粒。因此，通过MILC技术将半导体层120结晶，并且该结晶的半导体层120具有在对应于源极和漏极接触孔125a的区域的MIC区域120a，以及在除MIC区域120a之外的MILC区域120b。在有利的实施例中，由MILC技术结晶的半导体层120具有比激光结晶技术更加均匀的结晶度。
可以通过形成与半导体层120的边缘120e-1或120e-2分开预定距离的源极和漏极接触孔125a，并且通过选择性地通过源极和漏极接触孔125a使结晶诱导金属层130和半导体层120相接触，从而减小在其中结晶诱导金属层130和半导体层120相互接触的区域。因此，可以减少在源极和漏极接触孔125a之间的半导体层120部分(将在下面详细说明的沟道区)的污染。由此，可以减少TFT的漏电流。
随着源极和漏极接触孔125a和半导体层120的边缘120e-1或120e-2之间的距离增加时，结晶诱导金属层130和半导体层120相互接触的区域减小了。在一个实施例中，在源极和漏极接触孔125a的边缘和跨过栅电极110的半导体层120的边缘120e-1或120e-2之间的距离A1、A2、A3或A4为约0.5μm或更大。在另外的实施例中，当考虑到由源极和漏极接触孔125a所暴露的半导体层120的大小时，距离A1、A2、A3或A4小于约10μm。
在某些实施例中，内绝缘层125具有足够的厚度，使得结晶诱导金属层130不会渗入到半导体层120中。在某些实施例中，内绝缘层125具有约1000到5000的厚度。
参考图5A和5B，结晶诱导金属层130(图4A和4B)已经被去除以暴露在源极和漏极接触孔125a中的半导体层120。使用内绝缘层125作为掩模，将导电杂质掺杂到半导体层120暴露的部分中，具体而言掺杂到MIC区域120a中。导电杂质例如可以包括比如硼(B)的p型杂质，或比如磷(P)或砷(As)的n型杂质。由此，在半导体层120中形成导电区域，其中导电的MIC区域120a对应于半导体层120暴露的区域。导电的MIC区域120a作为源极和漏极，而在导电的MIC区域120a之间的MILC区域120b充当沟道区。
在某些实施例中，可以改变MILC结晶工艺和杂质掺杂工艺的顺序。在一个实施例中，源极和漏极接触孔125a形成在内绝缘层125中，并且使用内绝缘层125作为掩模来掺杂导电杂质以形成导电区域。之后，结晶诱导金属层形成在该导电区域上，并且对具有该结晶诱导金属层的衬底进行退火处理，由此形成导电的MIC区域120a和MILC区域120b。在将衬底退火之后，可以去除结晶诱导金属层。
如上所述，通过在内绝缘层125中形成源极和漏极接触孔125a，并且使用内绝缘层作为掩模来将导电杂质掺杂到在源极和漏极接触孔125a中半导体层120暴露的部分来形成导电区域(源极和漏极区)，从而就在不再需要单独的掩模来形成源极和漏极。因此，通过减少形成器件所需的掩模的数量，可以简化制造工艺。
参考图6A和6B，在导电MIC区域120a上沉积导电层，并将其构图来形成源电极和漏电极135。因此，源电极和漏电极135设置在源极和漏极接触孔125a中半导体层120暴露的部分上，从而直接与导电MIC区域120a接触。因此，栅电极110、半导体层120和源电极及漏电极135形成了底栅极TFT。
在一个实施例中，由于掺杂的导电MIC区域120a，源电极和漏电极135与半导体层120欧姆接触。源电极和漏电极135可以包括铝(Al)、铝合金、钼(Mo)和钼合金中的至少一个。在一个实施例中，源电极和漏电极135包括导电性和稳定特性优良的钼-钨合金层。
钝化层140形成在源电极和漏电极135上。钝化层140例如可以包括氧化硅层、氧氮化硅(SiON)层、氮化硅层或它们的多层。在一个实施例中，钝化层140是由氮化硅形成的，以有效地钝化形成在该层之下的元件。通孔140a形成在钝化层140中来暴露一个或更多的源电极和漏电极135。像素电极层形成在源电极和漏电极135暴露的部分和钝化层140上，并且被构图来形成像素电极150，其与通过通孔140a所暴露的源电极和漏电极135中的一个相接触。
该方法的实施例还可以包括形成有机发光二极管(OLED)，包括形成像素确定层155来暴露部分的像素电极150，以及形成在像素电极150暴露的部分上至少具有发射层的有机功能层160。相对电极170形成在有机功能层160上，由此完成了该OLED。在一些实施例中，有机功能层160还包括电荷传输层和/或电荷注入层。像素电极150、有机功能层160和相对电极170形成了OLED。该OLED连接到TFT，以响应于通过该TFT施加的电流来发光。因此，通过减少该TFT的漏电流，由于连接到TFT的OLED引起的显示问题可以得以改善。
如上所述，通过减少结晶诱导金属层和半导体层之间的接触区域可以减少TFT的漏电流。在利用MILC技术的底栅极TFT的半导体层的结晶工艺中，使用源极和漏极接触孔可以减小接触区域。而且，可以减少使用TFT的比如平板显示器的显示器中的缺陷。
通过在内绝缘层中形成源极和漏极接触孔，并且通过将导电杂质掺杂到在源极和漏极接触孔中半导体层所暴露的部分中，可以省略用来形成源极和漏极区域的单独的掩模。这样的工艺的实施例包括使用内绝缘层作为掩模来形成导电区域(源极和漏极区)。因此，可以简化制造方法。
尽管上述详细的描述已经示出、描述和指出了本发明应用于各个实施例的新颖的特征，但是应该理解，在不偏离本发明精神的情形下，本领域的普通技术人员可以对所图示的器件和方法的细节和形式进行各种省略、替换和改变。本发明的范围由权利要求所确定而非由前面的说明部分所确定。所有在权利要求的等同特征的范畴和含义内的改变都将涵盖在它们的范围内。
本申请要求于2004年10月6日递交的韩国专利申请2004-79693的优先权，并且该申请所公开的全部内容以引用方式结合于此。

Claims (26)

1、一种薄膜晶体管，包括：
栅电极，设置在衬底上；
栅绝缘层，设置在所述栅电极上；
半导体层，设置在所述栅绝缘层上并从所述栅电极上跨过，其中，所述半导体层通过金属诱导横向结晶技术结晶；
内绝缘层，设置在所述半导体层上并包括暴露所述半导体层的部分的源极和漏极接触孔，其中，每个所述源极和漏极接触孔的至少一条边缘与跨过所述栅电极的半导体层的至少一条边缘间隔开一最小距离；以及
源电极和漏电极，分别设置在所述源极和漏极接触孔中的半导体层暴露的部分上；
其中，所述半导体层包括对应于所述源极和漏极接触孔中的半导体层暴露的部分的金属诱导结晶区域。
2、根据权利要求1所述的薄膜晶体管，其中，所述源电极和漏电极直接与所述半导体的暴露部分接触。
3、根据权利要求1所述的薄膜晶体管，其中，所述源极和漏极接触孔的边缘从跨过所述栅电极的半导体层的所有边缘间隔开一最小距离。
4、根据权利要求1所述的薄膜晶体管，其中，在所述源极和漏极接触孔的边缘和跨过所述栅电极的半导体层的边缘之间的所述最小距离在大约0.5μm到大约10μm的范围内。
5、根据权利要求1所述的薄膜晶体管，其中，所述内绝缘层具有大约1000到5000的厚度。
6、根据权利要求1所述的薄膜晶体管，其中，所述半导体以基本正交的配置从所述栅电极上跨过。
7、一种薄膜晶体管，包括：
栅电极，设置在衬底上；
栅绝缘层，设置在所述栅电极上；
半导体层，设置在所述栅绝缘层上并从所述栅电极上跨过；
内绝缘层，设置在所述半导体层上，包括形成于其中的源极和漏极接触孔，并且暴露所述半导体层的部分，其中，每个的所述源极和漏极接触孔的至少一条边缘与跨过所述栅电极的半导体层的至少一条边缘间隔开一最小距离；以及
源电极和漏电极，设置在所述半导体层暴露的部分上；
其中，所述半导体层包括对应于所述源极和漏极接触孔中的半导体层暴露的部分的导电区域。
8、根据权利要求7所述的薄膜晶体管，其中，所述半导体层包括金属诱导结晶区域和金属诱导横向结晶区域，并且通过金属诱导横向结晶技术结晶。
9、根据权利要求8所述的薄膜晶体管，其中，所述金属诱导结晶区域对应于所述源极和漏极接触孔中的半导体层暴露的部分。
10、根据权利要求7所述的薄膜晶体管，其中，所述源电极和漏电极直接与所述半导体的暴露部分接触。
11、根据权利要求7所述的薄膜晶体管，其中，所述源极和漏极接触孔的边缘从半导体层所有的边缘中的在所述栅电极上跨过的所述半导体层所有的边缘间隔开一最小距离。
12、根据权利要求7所述的薄膜晶体管，其中，所述半导体层以基本正交的配置从所述栅电极上跨过。
13、一种平板显示器，包括：
栅电极，设置在衬底上；
栅绝缘层，设置在所述栅电极上；
半导体层，设置在所述栅绝缘层上并从所述栅电极上跨过；
内绝缘层，设置在所述半导体层上，包括形成于其中的源极和漏极接触孔，并且暴露所述半导体层的部分，其中，每个所述源极和漏极接触孔的至少一条边缘与跨过所述栅电极的半导体层的至少一条边缘间隔开一最小距离；
源电极和漏电极，设置在所述半导体层暴露的部分上；以及
像素电极，与所述源电极和漏电极中一个接触；
其中，所述半导体层包括对应于所述源极和漏极接触孔中半导体层暴露的部分的导电区域。
14、根据权利要求13所述的平板显示器，其中，所述半导体层包括金属诱导结晶区域和金属诱导横向结晶区域，并且通过金属诱导横向结晶技术结晶。
15、根据权利要求14所述的平板显示器，其中，所述金属诱导结晶区域对应于所述源极和漏极接触孔中半导体层暴露的部分。
16、根据权利要求13所述的平板显示器，其中，所述源电极和漏电极直接与所述半导体的暴露部分接触。
17、根据权利要求13所述的平板显示器，还包括设置在所述源电极和漏电极以及所述像素电极之间的钝化层，其中，所述像素电极通过穿透所述钝化层的通孔与所述源电极和漏电极中的一个接触。
18、根据权利要求13所述的平板显示器，还包括：
有机功能层，设置在所述像素电极之上并具有发射层；以及
相对电极，设置在所述有机功能层上。
19、根据权利要求13所述的平板显示器，其中，所述半导体层以基本正交的配置从所述栅电极上跨过。
20、一种制备薄膜晶体管的方法，包括：
在衬底上形成栅电极；
在所述栅电极上形成栅绝缘层；
在所述栅绝缘层上形成从所述栅电极上跨过的半导体层；
形成内绝缘层来覆盖所述半导体层；
在内绝缘层中形成暴露部分的所述半导体层的源极和漏极接触孔，其中，每个所述源极和漏极接触孔的至少一条边缘与跨过所述栅电极的半导体层的至少一条边缘间隔开一最小距离；
使用所述内绝缘层作为掩模将导电杂质掺杂到所述半导体层暴露的部分中来形成导电区域；以及
在所述导电区域上形成源电极和漏电极。
21、根据权利要求20所述的方法，在形成所述导电区域之前，还包括：
在所述半导体层暴露的部分上形成结晶诱导金属层；以及
退火具有所述结晶诱导金属层的衬底。
22、根据权利要求21所述的方法，在将所述衬底退火之后，还包括：去除所述结晶诱导金属层。
23、根据权利要求20所述的方法，在形成所述源电极和漏电极之前，还包括：
在所述半导体层的导电区域上形成结晶诱导金属层；以及
退火具有所述结晶诱导金属层的衬底。
24、根据权利要求23所述的方法，在将所述衬底退火之后，还包括：
去除所述结晶诱导金属层。
25、根据权利要求20所述的方法，其中，所述源极和漏极接触孔的边缘从所述半导体层所有的边缘中的在所述栅电极上跨过的半导体层的所有的边缘间隔开一最小距离。
26、根据权利要求20所述的方法，其中，所述源电极和漏电极直接与所述半导体的导电部分接触。
CNB2005101068479A 2004-10-06 2005-09-26 底栅极薄膜晶体管、具有其的平板显示器及其制备方法 Expired - Fee Related CN100448031C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR79693/04 2004-10-06
KR1020040079693A KR100659759B1 (ko) 2004-10-06 2004-10-06 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
CN1761074A true CN1761074A (zh) 2006-04-19
CN100448031C CN100448031C (zh) 2008-12-31

Family

ID=36124650

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101068479A Expired - Fee Related CN100448031C (zh) 2004-10-06 2005-09-26 底栅极薄膜晶体管、具有其的平板显示器及其制备方法

Country Status (4)

Country Link
US (2) US7709840B2 (zh)
JP (1) JP4130666B2 (zh)
KR (1) KR100659759B1 (zh)
CN (1) CN100448031C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999261B2 (en) 2008-01-25 2011-08-16 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the TFT
CN102842619A (zh) * 2012-09-03 2012-12-26 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法
CN103021866A (zh) * 2012-12-19 2013-04-03 青岛意捷通信技术有限公司 底栅结构的单掩模自组装ito薄膜晶体管的制备工艺
CN103972110A (zh) * 2014-04-22 2014-08-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN103985761A (zh) * 2013-02-07 2014-08-13 群创光电股份有限公司 薄膜晶体管元件与薄膜晶体管显示装置
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
WO2017071660A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种显示器面板及制造方法
CN110993697A (zh) * 2019-11-28 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法、显示面板

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841371B1 (ko) * 2006-12-19 2008-06-26 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
WO2009063648A1 (ja) 2007-11-14 2009-05-22 Panasonic Corporation 薄膜トランジスタ、その製造方法および薄膜トランジスタを用いた電子機器
KR100934328B1 (ko) * 2007-12-05 2009-12-29 재단법인서울대학교산학협력재단 하부 게이트를 갖는 다결정 실리콘 박막 트랜지스터 및 그제조방법
JP5318865B2 (ja) 2008-05-29 2013-10-16 パナソニック株式会社 薄膜トランジスタと、その製造方法と、薄膜トランジスタを用いた電子機器
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
KR101534009B1 (ko) * 2008-10-21 2015-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판과 그 제조 방법 및 박막 트랜지스터 표시판을 갖는 표시 장치
JP5384088B2 (ja) * 2008-11-28 2014-01-08 株式会社ジャパンディスプレイ 表示装置
KR101594471B1 (ko) * 2009-02-10 2016-02-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101649732B1 (ko) * 2009-12-10 2016-08-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101117643B1 (ko) * 2010-04-08 2012-03-05 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법
KR101182232B1 (ko) 2010-06-30 2012-09-12 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101774256B1 (ko) * 2010-11-15 2017-09-05 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
CN102709184B (zh) * 2011-05-13 2016-08-17 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
KR101903565B1 (ko) 2011-10-13 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US9018704B2 (en) * 2011-10-20 2015-04-28 Panasonic Corporation Thin-film transistor and method of manufacturing the same
TWI473317B (zh) * 2011-11-17 2015-02-11 Au Optronics Corp 可撓性主動元件陣列基板以及有機電激發光元件
KR101375846B1 (ko) * 2012-04-10 2014-03-18 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
CN103021871A (zh) * 2012-12-25 2013-04-03 青岛盛嘉信息科技有限公司 一种薄膜晶体管的制备工艺
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
KR102130139B1 (ko) 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
JP2015065202A (ja) * 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
CN103715270B (zh) * 2013-12-31 2016-03-09 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示器件
WO2017187486A1 (ja) * 2016-04-25 2017-11-02 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US9793156B1 (en) * 2016-09-12 2017-10-17 International Business Machines Corporation Self-aligned low resistance metallic interconnect structures
CN107221552A (zh) * 2017-05-25 2017-09-29 深圳市华星光电技术有限公司 Toc型oled显示器的制作方法及toc型oled显示器
CN207165572U (zh) * 2017-09-12 2018-03-30 京东方科技集团股份有限公司 一种阵列基板及显示装置
WO2019132894A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Self-aligned source electrode and drain electrode for thin film transistors

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4115584B2 (ja) 1998-03-27 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6278130B1 (en) * 1998-05-08 2001-08-21 Seung-Ki Joo Liquid crystal display and fabricating method thereof
KR100317640B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
CN100592523C (zh) * 1999-06-02 2010-02-24 株式会社半导体能源研究所 半导体器件及其制造方法
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR100426210B1 (ko) * 2000-11-11 2004-04-03 피티플러스(주) 실리콘 박막 결정화 방법
KR20020057382A (ko) * 2001-01-04 2002-07-11 주승기 반도체 소자 제조 방법 및 장치
KR100378259B1 (ko) * 2001-01-20 2003-03-29 주승기 결정질 활성층을 포함하는 박막트랜지스터 제작 방법 및장치
KR100390523B1 (ko) * 2001-01-20 2003-07-04 주승기 실리콘 박막 결정화 방법
KR100857719B1 (ko) 2001-03-26 2008-09-08 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20020076791A (ko) * 2001-03-30 2002-10-11 주승기 실리콘 박막의 결정화 방법 및 이를 이용한박막트랜지스터 제조 방법
US6695955B2 (en) * 2001-05-25 2004-02-24 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline silicon for liquid crystal display device
KR100458714B1 (ko) * 2001-11-06 2004-12-03 네오폴리((주)) Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
KR100458710B1 (ko) * 2001-11-06 2004-12-03 네오폴리((주)) Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
KR100493378B1 (ko) * 2001-12-08 2005-06-07 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
KR100464864B1 (ko) 2002-04-25 2005-01-06 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
US7105999B2 (en) 2002-07-05 2006-09-12 Lg.Philips Lcd Co., Ltd. Organic electroluminescent display device and method of fabricating the same
KR100496287B1 (ko) * 2002-08-03 2005-06-20 삼성에스디아이 주식회사 실리콘 박막의 결정화 방법, 이를 이용한 박막 트랜지스터및 상기 박막 트랜지스터를 구비한 평판 디스플레이 소자
KR100955772B1 (ko) * 2003-06-20 2010-04-30 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100570974B1 (ko) * 2003-06-25 2006-04-13 삼성에스디아이 주식회사 박막 트랜지스터

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999261B2 (en) 2008-01-25 2011-08-16 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the TFT
CN101494242B (zh) * 2008-01-25 2012-12-19 三星显示有限公司 薄膜晶体管及其制备方法和有机发光二极管显示装置
CN102842619A (zh) * 2012-09-03 2012-12-26 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法
CN103021866A (zh) * 2012-12-19 2013-04-03 青岛意捷通信技术有限公司 底栅结构的单掩模自组装ito薄膜晶体管的制备工艺
CN103985761A (zh) * 2013-02-07 2014-08-13 群创光电股份有限公司 薄膜晶体管元件与薄膜晶体管显示装置
CN103985761B (zh) * 2013-02-07 2017-04-12 群创光电股份有限公司 薄膜晶体管元件与薄膜晶体管显示装置
CN103972110A (zh) * 2014-04-22 2014-08-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN103972110B (zh) * 2014-04-22 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
US9754970B2 (en) 2014-04-22 2017-09-05 Boe Technology Group Co., Ltd. Thin film transistor, fabricating method thereof, array substrate and display device
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
WO2017071660A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种显示器面板及制造方法
CN110993697A (zh) * 2019-11-28 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法、显示面板

Also Published As

Publication number Publication date
CN100448031C (zh) 2008-12-31
US7923736B2 (en) 2011-04-12
KR20060030816A (ko) 2006-04-11
US7709840B2 (en) 2010-05-04
JP2006108623A (ja) 2006-04-20
KR100659759B1 (ko) 2006-12-19
JP4130666B2 (ja) 2008-08-06
US20100193779A1 (en) 2010-08-05
US20060071211A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
CN100448031C (zh) 底栅极薄膜晶体管、具有其的平板显示器及其制备方法
US10276606B2 (en) Array substrate and display device and method for making the array substrate
US7338845B2 (en) Fabrication method of a low-temperature polysilicon thin film transistor
US8889480B2 (en) Method of fabricating a thin-film device
KR100882909B1 (ko) 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
US7649583B2 (en) Semiconductor structure and fabricating method thereof for liquid crystal display device
US8022398B2 (en) Thin film transistor, method of forming the same and flat panel display device having the same
US20190280018A1 (en) Array substrate, manufacturing method therefor and display device
US20140048800A1 (en) Thin film transistor having oxide semiconductor layer as ohmic contact layer
EP1968105A2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US9991287B2 (en) Thin film transistor array panel
US6580127B1 (en) High performance thin film transistor and active matrix process for flat panel displays
US9012914B2 (en) Thin-film transistor and method for manufacturing thin-film transistor
KR20170119294A (ko) 완전 자기-정렬된 듀얼-게이트 박막 트랜지스터를 제조하기 위한 방법
JP2010129881A (ja) 薄膜トランジスタおよびアクティブマトリクス基板
JP3748827B2 (ja) 有機ｅｌ表示装置製造方法
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
CN1652349A (zh) 薄膜晶体管、其制造方法和使用薄膜晶体管的平板显示器
KR101761634B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100282233B1 (ko) 박막트랜지스터 및 그 제조방법
US20100207120A1 (en) Production method of semiconductor device and semiconductor device
US20210343878A1 (en) Thin-film transistor and method for manufacturing same
US20130015453A1 (en) Display device, thin-film transistor used for display device, and method of manufacturing thin-film transistor
KR100685402B1 (ko) 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법
KR102467402B1 (ko) 실리콘 결정화 방법 및 박막 트랜지스터 기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121017

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20160926

CF01 Termination of patent right due to non-payment of annual fee