CN110993697A - 薄膜晶体管及其制造方法、显示面板 - Google Patents
薄膜晶体管及其制造方法、显示面板 Download PDFInfo
- Publication number
- CN110993697A CN110993697A CN201911186664.0A CN201911186664A CN110993697A CN 110993697 A CN110993697 A CN 110993697A CN 201911186664 A CN201911186664 A CN 201911186664A CN 110993697 A CN110993697 A CN 110993697A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- crystallization
- drain electrode
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 115
- 239000002184 metal Substances 0.000 claims abstract description 115
- 238000002425 crystallisation Methods 0.000 claims abstract description 68
- 230000008025 crystallization Effects 0.000 claims abstract description 68
- 230000001939 inductive effect Effects 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 186
- 230000008569 process Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- DOQPXTMNIUCOSY-UHFFFAOYSA-N [4-cyano-4-(3,4-dimethoxyphenyl)-5-methylhexyl]-[2-(3,4-dimethoxyphenyl)ethyl]-methylazanium;chloride Chemical compound [H+].[Cl-].C1=C(OC)C(OC)=CC=C1CCN(C)CCCC(C#N)(C(C)C)C1=CC=C(OC)C(OC)=C1 DOQPXTMNIUCOSY-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229940116800 covera Drugs 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- -1 silicon nitride compound Chemical class 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种薄膜晶体管及其制造方法、显示面板。该薄膜晶体管包括：栅电极；绝缘层，位于衬底基板上且覆盖栅电极；有源层，位于绝缘层上且对应栅电极；源电极和漏电极，同层间隔设置于绝缘层上，以及分别设置于所述绝缘层的两侧；晶化诱导金属层，位于有源层上，所述晶化诱导金属层位于源电极和漏电极之间，并与源电极和漏电极间隔设置。基于此，本申请能够提高薄膜晶体管的电子迁移率。
Description
技术领域
本申请涉及显示技术领域，更具体地说，涉及一种薄膜晶体管及其制造方法、显示面板。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)、有机发光二极管(Organic Light-Emitting Diode,OLED)或无机发光二极管，等平面显示装置因具有高画质、省电及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
这些显示装置通常使用薄膜晶体管(Thin Film Transistor,TFT)来控制信号输入到每个像素中，适合于巨大信号量的处理，以实现动态图像，故此类显示装置也称为TFT平板显示器。在TFT平板显示器中，在衬底基板上形成有由半导体构成的有源层，在有源层上形成有栅绝缘层以覆盖有源层，栅电极形成在栅绝缘层上。栅电极由介电层(InterLayer Dielectrics,ILD，又称层间介电层)覆盖，且在栅绝缘层和介电层中形成接触孔，通过该接触孔暴露有源层的源极/漏极区。在介电层上形成源极/漏极。源极/漏极通过接触孔与有源层的源极/漏极区相连。当形成源极/漏极时，一起形成了平板显示器的各种信号互连。
随着显示技术逐渐朝着大尺寸、高分辨率、高刷新率迅速发展，薄膜晶体管的电子迁移率的提高成为亟需改善的问题，传统的BCE(背沟道蚀刻型)结构薄膜晶体管的电子迁移率通常只有1～10，但随着刷新频率的不断提高，像素的充电时间逐渐缩短，这就要求薄膜晶体管的开关速度变快，例如在8K显示中，通常需要电子迁移率提高到40～50才能保证像素的正常充电，传统的BCE结构薄膜晶体管已很难满足。
发明内容
有鉴于此，本申请提供一种薄膜晶体管及其制造方法、显示面板，以解决现有的BCE结构薄膜晶体管的电子迁移率较低的问题。
本申请提供的一种薄膜晶体管，包括：
衬底基板；
栅电极，位于衬底基板上；
绝缘层，位于所述衬底基板上且覆盖所述栅电极；
有源层，位于所述绝缘层上，对应所述栅电极；
源电极和漏电极，同层间隔设置于所述绝缘层上，以及分别设置于所述绝缘层的两侧；
晶化诱导金属层，位于所述有源层上，所述晶化诱导金属层位于所述源电极和漏电极之间，并与所述源电极和漏电极间隔设置。
可选地，所述源电极和漏电极均包括上下叠设的第一金属层和第二金属层，所述第二金属层包含晶化诱导材料，所述晶化诱导材料用于诱发有源层晶化。
可选地，所述晶化诱导金属层具有至少两层金属层，彼此之间的材料组成相异。
可选地，所述晶化诱导金属层的材料配置与所述源电极和所述漏电极的材料配置相同。
可选地，晶化诱导金属层的厚度与源电极或漏电极的厚度相同。
可选地，所述第二金属层的材料包括钽以及钼钽合金中的一者，以及所述第一金属层的材料包括铜。
本申请提供的一种显示面板，包括上述任一项薄膜晶体管。
本申请提供的一种薄膜晶体管的制造方法，包括：
提供衬底基板；
在衬底基板上形成栅电极；
在所述绝缘层上形成覆盖所述衬底基板的栅电极；
在所述绝缘层上形成对应所述栅电极的有源层；
在所述绝缘层上形成源电极、漏电极和晶化诱导金属层，所述源电极和漏电极同层间隔设置于所述绝缘层上以及分别设置于所述绝缘层的两侧，所述晶化诱导金属层位于所述源电极和漏电极之间，并与所述源电极和漏电极间隔设置。
可选地，所述在所述绝缘层上形成源电极、漏电极和晶化诱导金属层这一步骤，包括：
在所述绝缘层上依次形成第一金属层和第二金属层，所述第二金属层包含晶化诱导材料，所述晶化诱导材料用于诱发有源层晶化；
对所述第一金属层和第二金属层进行刻蚀，以形成源电极、漏电极和晶化诱导金属层。
可选地，所述在所述绝缘层上形成源电极、漏电极和晶化诱导金属层这一步骤，包括：
在所述绝缘层上涂布第二金属层并刻蚀形成晶化诱导金属层；
在所述绝缘层上形成覆盖所述有源层的第一金属层；
对所述第一金属层进行刻蚀，以形成源电极和漏电极。
本申请上述提供的薄膜晶体管及其制造方法、显示面板，通过在有源层上设置晶化诱导金属层，该晶化诱导金属层位于源电极和漏电极之间并与源电极和漏电极间隔设置，电子在晶化诱导金属层中的迁移率远高于在沟道区的迁移率，由此在保留了沟道区的同时，相当于缩短了源电极和漏电极之间的沟道路径，降低了源电极和漏电极之间的接触电阻，从而能够提高薄膜晶体管的电子迁移率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例的薄膜晶体管的结构截面示意图；
图2是图1所示的薄膜晶体管的部分结构俯视图；
图3是本申请另一实施例的薄膜晶体管的结构截面示意图；
图4是本申请一实施例的薄膜晶体管的制造方法的流程示意图。
具体实施方式
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
图1是本申请一实施例的薄膜晶体管的结构截面示意图，图2是图1所示的薄膜晶体管的部分结构俯视图。请一并结合图1和图2所示，所述薄膜晶体管20包括形成于衬底基板10上的如下各层结构：
栅电极21，位于衬底基板10上。
绝缘层22，又称栅极绝缘层(Gate Insulation Layer,GI层)，其位于衬底基板10上且覆盖栅电极21。
有源层23，位于绝缘层22上，且对应栅电极21，具体地该有源层23可以位于栅电极21的正上方。
源电极241和漏电极242，间隔设置于绝缘层22上，并分别设置于所述绝缘层22的两侧，所述源电极241和漏电极242分别与有源层22的两端接触。
晶化诱导金属层243，位于有源层23上，该晶化诱导金属层243位于源电极241和漏电极242之间，并与源电极241和漏电极242间隔设置，换言之，晶化诱导金属层243的一端与源电极241间隔设置，晶化诱导金属层243的另一端与漏电极242间隔设置。
当然，所述薄膜晶体管20还可以设置有钝化层25，该钝化层25位于源电极241和漏电极242上且覆盖绝缘层22。
基于上述，源电极241、晶化诱导金属层243和漏电极242可视为同层且依次相互间隔设置，这三者可以由同一道光刻蚀制程形成，因此，所述晶化诱导金属层243的厚度与所述源电极241和漏电极242的厚度可以相同，并且所述薄膜晶体管20可视为采用BCE结构设计，可称之为BCE结构薄膜晶体管。
本申请实施例通过在有源层23上设置依次相互间隔的源电极241、晶化诱导金属层243和漏电极242，所述晶化诱导金属层243作为金属结构件，其导电性能远远高于采用半导体材料制备的有源层23，使得电子在晶化诱导金属层243中的迁移率远高于在沟道区的迁移率，由此在保留了沟道区的同时，本申请实施例又相当于缩短了源电极241和漏电极242之间的沟道路径，降低了源电极241和漏电极242之间的接触电阻，从而能够提高薄膜晶体管20的电子迁移率。
应理解，根据薄膜晶体管20的具体类型，本申请实施例可以选取相应类型的有源层23，具体地，对于采用低温多晶硅(Low Temperature Poly-silicon，LTPS)技术的薄膜晶体管20，所述有源层23的主要材料可以为多晶硅(poly)，此时有源层23的两端可以分别设有掺杂区，每一掺杂区的靠近有源层23中部的一侧可以为N型轻掺杂区，而远离所述有源层232中部的一侧可以为N型重掺杂区；对于采用非晶态氧化半导体技术的薄膜晶体管20，则有源层23的主要材料可以为金属氧化物，例如氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)。
所述有源层23通常采用高温结晶工艺制得，为了提高其结晶效率，本申请实施例可以对源电极241和漏电极242进行改进。具体地，请继续参阅图1和图2所示，所述源电极241包括第一金属层411和第二金属层412，漏电极242也包括第一金属层411和第二金属层412。
第二金属层412直接设置于绝缘层22和有源层23上，具体地，源电极241的第二金属层412的一部分直接覆盖有源层23的左端，源电极241的第二金属层412的另一部分直接位于有源层23左侧的绝缘层22上，漏电极242的第二金属层412的一部分直接覆盖有源层23的右端，漏电极242的第二金属层412的另一部分直接位于有源层23右侧的绝缘层22上。所述第二金属层412中包含有晶化诱导材料，所谓晶化诱导材料指的是能够在高温结晶制备有源层23的过程中诱发其晶化的物质。在一具体实施例中，所述晶化诱导材料可以为钽(Ta)，或者钽合金，例如钽钼(Mo)合金，钽元素可以诱发IGZO晶化。
第一金属层411直接设置于第二金属层412上，且两者的正投影重叠。第二金属层412和第一金属层411共同构成源电极241和漏电极242。所述第一金属层411的材料可以与传统的源电极或漏电极的材料相同，例如均为铜(Cu)。
所述晶化诱导金属层243可以具有至少两层金属层，彼此之间的材料组成相异。进一步地，所述晶化诱导金属层243的材料配置与所述源电极241和所述漏电极242的材料配置可以相同。如图1所示，所述晶化诱导金属层243可以为上述两层金属叠加设计，即也包括第一金属层411和第二金属层412。该晶化诱导金属层243的第二金属层412中也包含有晶化诱导材料。
当然，所述晶化诱导金属层243也可以为单层金属结构，如图3所示，例如与传统的源电极或漏电极的材料配置相同，例如与第一金属层411的材料均为铜。所述晶化诱导金属层243也可以与第二金属层412的材料相同，例如均可以为钽或者钽钼合金。
本申请还提供一实施例的显示面板，包括前述任一实施例的薄膜晶体管，并利用该薄膜晶体管进行充电。因此，所述显示面板具有前述相同的有益效果，此处不再予以赘述。
其中，本申请实施例并不限制所述显示面板的类型，例如其可以为OLED面板、液晶显示面板。以液晶显示面板为例，显示面板包括驱动电路芯片、相对间隔设置的彩膜基板和阵列基板、及设置于彩膜基板和阵列基板之间的液晶层，所述薄膜晶体管设置于阵列基板上。
图4是本申请一实施例的薄膜晶体管的制造方法的流程示意图。请参阅图4所示，所述薄膜晶体管的制造方法包括如下步骤：
S41：在衬底基板上形成栅电极。
衬底基板可以为玻璃基材、塑料基材、可挠式基材等透光基材。当然，该衬底基板也可以设置有钝化层，即，衬底基板包括基材和形成于基材上的缓冲层(Buffer Layer)，此时基材可以为玻璃基材、透明塑料基材或可挠式基材，缓冲层的材料可以为硅氮化合物，用于确保衬底基板上表面的耐磨性及洁净度。应该理解到，在衬底基板设置有缓冲层时，所述薄膜晶体管的栅电极直接形成于缓冲层上。
本申请实施例可以采用物理气相沉积(Physical Vapor Deposition,PVD)方法在衬底基板上形成一整面金属层，而后对所述一整面金属层进行图案化制程，从而仅保留预定区域的金属层，该预定区域的金属层即形成栅电极。其中，图案化制程可包括光阻涂布、曝光、显影、刻蚀等工艺，具体可参阅现有技术，此处不予以赘述。
S42：在衬底基板上形成覆盖栅电极的绝缘层。
本实施例可以采用化学气相沉积(ChemicalVapor Deposition,CVD)方法形成覆盖栅电极的一整面的栅电极绝缘层。该栅电极绝缘层的材质可以为硅氧化物(SiOx)，或者栅电极绝缘层包括依次覆盖栅电极的硅氧化合物层和硅氮化合物层，例如SiO2(二氧化硅)层和Si3N4(三氮化硅)层，进一步提高栅电极绝缘层的耐磨损能力和绝缘性能。
S43：在绝缘层上形成对应栅电极的有源层。
在绝缘层上沉积诸如IGZO的半导体层，并通过光刻工艺形成具有预定图案的半导体结构。
S44：在绝缘层上形成源电极、漏电极和晶化诱导金属层，源电极和漏电极同层间隔设置于所述绝缘层上以及分别设置于绝缘层的两侧，晶化诱导金属层位于源电极和漏电极之间，并与源电极和漏电极间隔设置。
对于前述图2所示实施例的结构，源电极、漏电极和晶化诱导金属层均包括两层金属，本步骤的制造方法具体为：先在绝缘层上依次形成第二金属层和第一金属层，第二金属层包含晶化诱导材料，晶化诱导材料用于诱发有源层晶化；然后通过一道光罩制程对第一金属层和第二金属层进行刻蚀，以形成源电极、漏电极和晶化诱导金属层。
对于前述图3所示实施例的结构，源电极和漏电极均包括两层金属，而晶化诱导金属层为单层金属，本步骤的制造方法具体为：先在绝缘层上涂布第二金属层，并通过一道光罩制程刻蚀形成晶化诱导金属层，以及源电极和漏电极的第二金属层；然后在绝缘层上形成覆盖有源层的第一金属层，接着通过另一道光罩制程对第一金属层进行刻蚀，以最终形成源电极和漏电极。
在形成源电极、漏电极和晶化诱导金属层之后，本申请一实施例再进行高温结晶工艺，使得步骤S43制得的半导体结构结晶形成有源层，高温结晶工艺的一个实施方式可以为：在氮气(N2)环境中进行300℃热退火处理1小时，Ta元素诱发IGZO晶化。
进一步可选地，所述薄膜晶体管的制造方法还可以包括步骤S46。
S45：在源电极和漏电极上形成覆盖绝缘层的钝化层。
上述方法制造的薄膜晶体管具有与前述任一实施例的薄膜晶体管20相同的结构，因此，所述制造方法具有前述相同的有益效果。
尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。
即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
另外，在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
Claims (10)
1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
栅电极，位于衬底基板上；
绝缘层，位于所述衬底基板上且覆盖所述栅电极；
有源层，位于所述绝缘层上，对应所述栅电极；
源电极和漏电极，同层间隔设置于所述绝缘层上，以及分别设置于所述绝缘层的两侧；
晶化诱导金属层，位于所述有源层上，所述晶化诱导金属层位于所述源电极和漏电极之间，并与所述源电极和漏电极间隔设置。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源电极和漏电极均包括上下叠设的第一金属层和第二金属层，所述第二金属层包含晶化诱导材料，所述晶化诱导材料用于诱发有源层晶化。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述晶化诱导金属层具有至少两层金属层，彼此之间的材料组成相异。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述晶化诱导金属层的材料配置与所述源电极和所述漏电极的材料配置相同。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述晶化诱导金属层的厚度与所述源电极或所述漏电极的厚度相同。
6.根据权利要求3或4所述的薄膜晶体管，其特征在于，所述第二金属层的材料包括钽以及钼钽合金中的一者，以及所述第一金属层的材料包括铜。
7.一种显示面板，其特征在于，所述显示面板包括如上述权利要求1～6任一项所述的薄膜晶体管。
8.一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
在衬底基板上形成栅电极；
在所述衬底基板上形成覆盖所述栅电极的绝缘层；
在所述绝缘层上形成对应所述栅电极的有源层；
在所述绝缘层上形成源电极、漏电极和晶化诱导金属层，所述源电极和漏电极同层间隔设置于所述绝缘层上以及分别设置于所述绝缘层的两侧，所述晶化诱导金属层位于所述源电极和漏电极之间，并与所述源电极和漏电极间隔设置。
9.根据权利要求8所述的方法，其特征在于，所述在所述绝缘层上形成源电极、漏电极和晶化诱导金属层这一步骤，包括：
在所述绝缘层上依次形成第二金属层和第一金属层，所述第二金属层包含晶化诱导材料，所述晶化诱导材料用于诱发有源层晶化；
对所述第一金属层和第二金属层进行刻蚀，以形成源电极、漏电极和晶化诱导金属层。
10.根据权利要求8所述的方法，其特征在于，所述在所述绝缘层上形成源电极、漏电极和晶化诱导金属层这一步骤，包括：
在所述绝缘层上涂布第二金属层并刻蚀形成晶化诱导金属层；
在所述绝缘层上形成覆盖所述有源层的第一金属层；
对所述第一金属层进行刻蚀，以形成源电极和漏电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911186664.0A CN110993697B (zh) | 2019-11-28 | 2019-11-28 | 薄膜晶体管及其制造方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911186664.0A CN110993697B (zh) | 2019-11-28 | 2019-11-28 | 薄膜晶体管及其制造方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110993697A true CN110993697A (zh) | 2020-04-10 |
| CN110993697B CN110993697B (zh) | 2022-08-05 |
Family
ID=70087622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911186664.0A Active CN110993697B (zh) | 2019-11-28 | 2019-11-28 | 薄膜晶体管及其制造方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110993697B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112420849A (zh) * | 2020-11-09 | 2021-02-26 | 昆山龙腾光电股份有限公司 | 金属氧化物薄膜晶体管及其制作方法 |
| CN112420747A (zh) * | 2020-11-12 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
| CN113460951A (zh) * | 2021-07-06 | 2021-10-01 | 北方工业大学 | 一种主动式mems固态制冷器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1761074A (zh) * | 2004-10-06 | 2006-04-19 | 三星Sdi株式会社 | 底栅极薄膜晶体管、具有其的平板显示器及其制备方法 |
| US20100320467A1 (en) * | 2007-11-14 | 2010-12-23 | Panasonic Corporation | Thin-film transistor, manufacturing method therefor, and electronic device using a thin-film transistor |
| CN102842619A (zh) * | 2012-09-03 | 2012-12-26 | 南京中电熊猫液晶显示科技有限公司 | 一种半导体装置及其制造方法 |
| US20140110718A1 (en) * | 2012-06-29 | 2014-04-24 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate, and manufacturing method thereof |
| CN105070724A (zh) * | 2015-07-16 | 2015-11-18 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
-
2019
- 2019-11-28 CN CN201911186664.0A patent/CN110993697B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1761074A (zh) * | 2004-10-06 | 2006-04-19 | 三星Sdi株式会社 | 底栅极薄膜晶体管、具有其的平板显示器及其制备方法 |
| US20100320467A1 (en) * | 2007-11-14 | 2010-12-23 | Panasonic Corporation | Thin-film transistor, manufacturing method therefor, and electronic device using a thin-film transistor |
| US20140110718A1 (en) * | 2012-06-29 | 2014-04-24 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate, and manufacturing method thereof |
| CN102842619A (zh) * | 2012-09-03 | 2012-12-26 | 南京中电熊猫液晶显示科技有限公司 | 一种半导体装置及其制造方法 |
| CN105070724A (zh) * | 2015-07-16 | 2015-11-18 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112420849A (zh) * | 2020-11-09 | 2021-02-26 | 昆山龙腾光电股份有限公司 | 金属氧化物薄膜晶体管及其制作方法 |
| CN112420747A (zh) * | 2020-11-12 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
| CN113460951A (zh) * | 2021-07-06 | 2021-10-01 | 北方工业大学 | 一种主动式mems固态制冷器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110993697B (zh) | 2022-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7800177B2 (en) | Thin film transistor plate and method of fabricating the same | |
| US7833846B1 (en) | Array substrate and method of fabricating the same | |
| US8878186B2 (en) | Semiconductor device and display apparatus | |
| US7649583B2 (en) | Semiconductor structure and fabricating method thereof for liquid crystal display device | |
| US8329523B2 (en) | Array substrate for dislay device and method of fabricating the same | |
| US20100044708A1 (en) | Thin film transistor, pixel structure and fabrication methods thereof | |
| CN110993697B (zh) | 薄膜晶体管及其制造方法、显示面板 | |
| US7616267B2 (en) | Pixel structure for flat panel display | |
| US9508749B2 (en) | Display substrates and methods of manufacturing display substrates | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| CN110649101B (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| KR101134989B1 (ko) | 어레이 기판의 제조방법 | |
| CN104576750A (zh) | 薄膜晶体管结构 | |
| WO2020192703A1 (zh) | 显示基板及其制备方法、显示装置 | |
| US8178879B2 (en) | Array substrate for display device and method of fabricating the same | |
| JPH10270701A (ja) | 薄膜トランジスタおよびその製法 | |
| US7923312B2 (en) | Fabricating method of thin film transistor | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| CN106711155B (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN111933648A (zh) | 阵列基板及其制备方法和显示装置 | |
| US20080054267A1 (en) | Display apparatus and manufacturing method of the same | |
| WO2022133631A1 (en) | Thin film transistor, display apparatus, and method of fabricating thin film transistor | |
| WO2021189445A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| KR100811998B1 (ko) | 박막 트랜지스터 및 이를 포함한 평판 표시 장치 | |
| US20130056766A1 (en) | Semiconductor device, and method for producing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |