CN1744438B - 采样电路 - Google Patents
采样电路 Download PDFInfo
- Publication number
- CN1744438B CN1744438B CN 200510083636 CN200510083636A CN1744438B CN 1744438 B CN1744438 B CN 1744438B CN 200510083636 CN200510083636 CN 200510083636 CN 200510083636 A CN200510083636 A CN 200510083636A CN 1744438 B CN1744438 B CN 1744438B
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- sampling period
- capacitor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
- Processing Of Color Television Signals (AREA)
- Electronic Switches (AREA)
Abstract
在与模拟电压信号有关的采样电路中,如果在多个采样期间间歇地进行对电压进行采样的电容器的充电,则由于空闲期的漏电流的放电,电容器的充电达不到平衡状态。本发明的采样电路,在采样期间,充放电电路(10)以与输入电压Vin和输出电压Vout的差对应的电流对电容器C进行充放电。电压存储电路(18)保持将采样期间结束时的Vout进行了A/D变换的基准电压值。在下一采样期间开始之前,再充电电路(12)以与将来自电压存储电路(18)的基准电压值进行了D/A变换的电压和Vout之差对应的电流对电容器C进行充电,补偿电容器C的采样期间的空闲期的放电量,恢复上次采样期间结束时的充电量。由此,Vout迅速接近目标采样电压。
Description
技术领域
本发明涉及提取输入的模拟信号并进行样本化的采样电路,特别涉及避免采样对象信号所包含的噪声分量的影响而高精度地取出输入信号中间歇性呈现的采样对象信号。
背景技术
作为对模拟信号进行采样动作的电路,已知采样保持电路。该采样保持电路进行以下两个动作:对输入信号的电压进行采样,将采样的电压进行保持并输出。电容器被用于该采样以及保持。再有,在将该采样保持电路集成化的情况下,存在将电容器内藏于集成电路内的内藏型、和将其设置在集成电路的外部的外置型的采样保持电路。
图6是表示现有的采样保持电路的原理的电路图。充放电电路2被设置在采样保持电路的输入端子IN和电容器C的一端之间,通过控制信号PS被控制导通/关断,在导通状态下输出对应于充放电电路2的输入端子Nin和输出端子Nout的电压差的电流并对电容器C进行充放电。充放电电路2构成为低的输出阻抗,另一方面,为了避免对施加在输入端子IN的输入信号Vin的影响,构成为高的输入阻抗。另外,电容器C为了对采样后的电压进行保持,经由电压跟随器连接采样保持电路的输出端子OUT。电压跟随器对电容器C实现高输入阻抗,对输出端子OUT实现低输出阻抗,从输出端子OUT将被电容器C采样的电压作为输出电压Vout输出。
图6中,被达林顿连接的晶体管Q01、Q02相当于电压跟随器。由晶体管Q01、Q02构成的达林顿电路可实现比单个晶体管的发射极接地电路高的输入阻抗,适合于抑制经由输出端子OUT的电容器C的放电。例如,晶体管Q01为npn型,基极连接到电容器C以及充放电电路2的输出端子Nout,集电极连接到Q02的基极,发射极连接到输出端子OUT。晶体管Q02为pnp型,发射极连接到电源Vcc,集电极连接到输出端子OUT。在晶体管Q02的集电极和接地电位Vss之间连接电流源I0,向Q02供给集电极-发射极间电流Ice。
在电压信号的采样中,如果使充放电电路2的充放电电流增大,则至电容器C的充电结束的时间变短,可提高采样的响应性,另一方面,容易受到输入信号Vin中可能包含的、以较短的时间常数进行变动的噪声分量的影响,在采样的电压的精度、可靠性上产生问题。对于这样的问题,可列举使充放电电路2的充放电电流减小,在比噪声分量的时间常数长的时间中对输入信号进行采样的对策。
但是,在成为采样对象的信号只在输入信号中断断续续显现的情况下,有以下的问题:不能一次设定充分的采样期间,难以降低充电电流而提高抗噪声性能,实现稳定的采样。作为对该问题的应对,可考虑与采样对象信号显现的定时配合而间歇性地设定多个采样期间。这是因为,在采样期间中由充放电电路根据采样对象信号来进行电容器的充放电的动作,在采样期间的空闲的期间(保持期间)中将电容器被充电的电压保持的动作,通过交互重复这两个动作,使采样期间累积相加变长,在该过程中,逐渐收敛于作为目标的采样电压。
在此,如上所述,下工夫来抑制电容器C和输出端子OUT之间流过的电流,但实际上难以使其完全为0.例如,在上述的达林顿连接中,如果设Q01、Q02各自的电流放大率为hFE1、hFE2,则作为Q01的基极电流,流过与Q02的集电极-发射极间电流Ice的(1/hFE1×1/hFE2)相当的电流.由于这样的电流,有以下的问题:电容器C随着时间经过而放电,输出电压Vout变化.特别是在将包含电容器C的电路整体作为集成电路进行实现的情况下,为了抑制芯片面积,难以将电容器C的容量变大,即使是比较小的放电电流,Vout也剧烈变化.
在上述的间歇性的多个采样期间中逐渐达到目标采样电压的方法中,在保持期间中的电容器的放电的影响大的情况下,例如,在保持期间长的情况下,产生以下问题:采样期间中的充电速度来不及,不能达到目标采样电压,或达到目标采样电压需要长时间。
发明内容
本发明是用于解决上述问题的发明,其目的在于提供一种采样电路,在分为间歇性地设定的多个期间来进行采样动作的情况下,可迅速达到目标采样电压。
本发明的采样电路具有:电容器,将与充电量对应的输出电压提供给输出端子;充放电电路,周期性地设定采样期间,根据输入信号中该各采样期间的采样对象信号的电压来对所述电容器进行充放电;基准电压保持电路,基于所述采样期间结束时的所述输出电压即终止电压来决定、保持基准电压值;目标电压生成电路,基于所述基准电压值来生成恢复目标电压;再充电电路,在所述采样期间的至少一部分设定先行的恢复期间,在该恢复期间,根据所述恢复目标电压来对所述电容器进行充放电,设定与1周期前的所述采样期间的所述终止电压对应的所述输出电压以及控制电路,生成控制信号,控制充放电电路、基准电压保持电路、目标电压生成电路、再充电电路的动作。
根据本发明,采样期间结束时的输出电压作为称为基准电压值的数据被保持。再充电电路在一般先行于下一采样期间的恢复期间中基于基准电压值对电容器进行充放电,在采样期间相互间的间隔期间中通过停止由充放电电路进行的充放电来补偿电容器的放电量(恢复动作)。即,由此,电容器的充电量复原到上次采样期间结束时的状态。并且,通过在下一采样期间中进行由充放电电路进行的电容器充放电(采样动作),分为间歇性设定的多个采样期间而进行的采样动作,由此可迅速地对采样对象信号的电压进行采样。再有,在设定恢复期间时,恢复动作在各采样期间结束前完成成为一个要件。如果满足该要件,即使恢复期间与采样期间重叠也没关系。但是,该情况下,实效的采样期间为恢复期间结束之后的期间。因此,希望不仅有效地进行各采样期间中的采样动作,而且要使恢复期间与采样期间重叠的量少。特别地,希望设定成在采样期间开始之前结束恢复期间。
在其他的本发明的采样电路中,所述再充电电路比所述充放电电路充放电能力大。
根据本发明,可在短时间完成恢复动作,可使恢复期间变短。在此,关于充放电电路,为了在采样动作中避免输入信号所包含的噪声的影响,对增大其充放电能力有所限制,但关于再充电电路,由于目标电压是基于基准电压值生成的一定电压,基本上不因噪声的影响等而变动,所以可增大其充放电能力。
在另外的本发明的采样电路中,所述恢复期间比所述采样期间长。
根据本发明,为应对可与输入信号独立地生成目标电压,可与采样期间独立地设定恢复期间的长短.通过将恢复期间设定得长,可不提高再充电电路的充放电能力而实现充分的恢复动作.
本发明的较佳方式为一种采样电路,所述输入信号为基于电视信号的信号,包含与所述电视信号的垂直回扫期间对应显现的特征信号来作为所述采样对象信号,所述充放电电路与所述各垂直回扫期间分别对应来设定所述采样期间。
本发明的其他较佳方式为一种采样电路,所述再充电电路对应于所述电视信号的垂直扫描期间来设定所述恢复期间。
其他的本发明的采样电路具有:电容器,将与充电量对应的输出电压提供给输出端子;充放电电路,与输入信号所呈现的n种类(n为大于等于2的自然数)的采样对象信号Ui(i为1≤i≤n的自然数)分别对应来周期性地设定n种类的采样期间Si,在该各采样期间,根据所述输入信号的电压来对所述电容器进行充放电;基准电压保持电路,分别基于所述各采样期间Si结束时的所述输出电压即终止电压来分别决定、保持与所述各采样对象信号Ui对应的基准电压值Vi;目标电压生成电路,分别基于所述各基准电压值Vi来生成恢复目标电压Wi;再充电电路,对于所述各采样期间Si,设定恢复期间Ri,该恢复期间Ri从先行的所述采样期间后开始至使该采样期间Si的至少一部分期间剩下而结束,在该恢复期间Ri,根据所述恢复目标电压Wi来对所述电容器进行充放电,设定与1周期前的所述采样期间Si的所述终止电压对应的所述输出电压;以及控制电路,生成控制信号,控制充放电电路、基准电压保持电路、目标电压生成电路、再充电电路的动作。
根据本发明,对输入信号中分别周期性地、例如互相不同地呈现的多个采样对象信号,进行贯穿各多个采样期间的采样动作,可实现抗噪声性能提高的、稳定的采样。
上述本发明的较佳方式为一种采样电路,所述基准电压保持电路具有:将所述终止电压A/D变换成数字值的A/D变换电路;以及将所述数字值作为所述基准电压值存储的存储电路,所述目标电压生成电路具有将所述存储电路存储的所述数字值D/A变换成模拟电压从而生成所述恢复目标电压的D/A变换电路。
根据本发明,通过由再充电电路进行的再充电来补偿上次采样期间结束至下次采样期间为止的保持期间中的电容器的放电量,并且进行下次采样期间中的采样动作,所以可迅速达到目标采样电压。
附图说明
图1是用于说明本发明的采样电路的原理的示意性电路结构图。
图2是说明第一实施方式的采样保持电路的动作的示意性时序图。
图3是除去本发明的实施方式的采样保持电路的电压存储电路以及控制电路的部分的概略的电路结构图。
图4是第二实施方式的、对SECAM方式彩色电视信号进行解码的电路的概略的方框图。
图5是说明第二实施方式的采样保持电路的动作的示意性时序图。
图6是表示现有的采样保持电路的原理的电路图。
具体实施方式
[实施方式1]
下面,基于附图说明本发明的实施方式(以下称为实施方式)。
本实施方式是利用了本发明的采样电路的采样保持电路,图1是用于说明该采样保持电路(或采样电路)的原理的示意性电路结构图。如果概略地观察该电路,则包括充放电电路10、再充电电路12、电容器14、电压跟随电路16、电压存储电路18以及控制电路20而构成。
充放电电路10被设置在采样保持电路的输入端子IN和电容器C的一端之间,通过来自控制电路20的控制信号PS被控制导通/关断,在导通状态下输出与充放电电路10的输入端子Nin和输出端子Nout的电压差对应的电流,对电容器C(电容器14)进行充放电。充放电电路10构成为低输出阻抗,另一方面,为了避免对输入端子IN上施加的输入信号Vin的影响,构成为高输入阻抗。
再充电电路12与充放电电路10并联连接到电容器C,其输入端子Nin’被施加电压存储电路18的输出电压。再充电电路12通过来自控制电路20的控制信号PR被控制导通/关断,在导通状态下输出与再充电电路12的输入端子Nin’和输出端子Nout’的电压差对应的电流,对电容器C进行充放电。
电容器C的一端与充放电电路10以及再充电电路12的各自的输出端子和晶体管Q01的基极连接,另一端连接到接地电位Vss。电容器C产生与充电量对应的电压,该电压被输入到晶体管Q01的基极。
电压跟随电路16被连接到电容器C和采样保持电路的输出端子OUT之间来进行阻抗变换。即,构成为从电容器C看的输入阻抗高,另一方面,输出阻抗低。由此,抑制由输出端子OUT的放电造成的电容器C的电压的降低,并且可从输出端子OUT将电容器C的电压作为输出电压Vout取出。阻抗变换例如通过被达林顿连接的晶体管Q01、Q02来实现。例如,晶体管Q01为npn型,基极连接到电容器C,集电极连接到Q02的基极,发射极连接到输出端子OUT。晶体管Q02为pnp型,发射极连接到电源Vcc,集电极连接到输出端子OUT。在晶体管Q02的集电极和接地电位Vss之间连接电流源I0,向Q02供给集电极-发射极间电流Ice。
电压存储电路18包含将模拟电压信号的输出电压Vout变换成数字值(基准电压值)的A/D变换电路、保持基准电压值的寄存器、以及将基准电压值变换成模拟电压信号(恢复目标电压)的D/A变换电路而构成。电压存储电路18的A/D变换、D/A变换分别基于来自控制电路20的控制信号PS、PR来进行。这样,电压存储电路18作为基准电压保持电路以及目标电压生成电路再充电电路起作用。
控制电路20生成控制信号PS、PR,控制充放电电路10、再充电电路12、电压存储电路18的动作。图2是说明该采样保持电路的动作的示意性时序图。在控制信号PS、PR为低(Low)电平时,充放电电路10、再充电电路12分别进行对电容器C的充放电动作,在高(High)电平时,停止充放电动作。具体地说,通过PS成为低电平而采样期间开始,充放电电路10的充放电动作开始,Vout开始向着Vin变化(时刻t0)。
如果采样期间结束,则PS成为高电平,充放电电路10的充放电动作停止(时刻t1)。另外,与该控制信号PS的上升连动,电压存储电路18对Vout进行A/D变换并保持其值。进而,电压存储电路18输出D/A变换了该值的电压信号Vst。再有,图2示出在采样期间的结束时t1,Vout未达到Vin的情况。
电压存储电路18输出的电压信号Vst被维持为一定,但伴随电容器C由Q01的基极电流导致的放电,Vout缓慢地下降(期间t1~t2)。其结果,Vst和Vout之间产生差。
先行于下一采样期间(期间t3~t4),设定再充电期间(恢复期间)。再充电期间从PR变成低电平开始,再充电电路12的充放电动作开始,Vout开始向着Vst变化(时刻t2)。在此,示出将再充电电路12的充放电能力设定为比充放电电路10大的例子,图示出Vout在再充电期间比采样期间更快速变化的情形。通过再充电电路12的充放电动作,补偿在期间t1~t2中电容器C的放电量,在既是再充电期间结束时又是下一采样期间开始时的时刻t3,Vout复原到上次采样期间结束时t1的电平或与其接近的电平。
下一采样期间(t3~t4),以该复原的Vout作为起点,充放电电路10进行的电容器C的充放电动作开始,所以,在其结束时t4,可获得比上次采样期间结束时t1更接近Vin的Vout。再有,图2中示出了该采样期间中Vout达到Vin的情况,但即使这一次未达到,但进一步重复由再充电电路12进行的再充电动作以及由充放电电路10进行的采样动作,可使Vout逐渐接近Vin。
通过上述那样的由再充电电路12进行的再充电动作,可补偿上次采样期间结束后的电容器C的放电量,所以,即使通过间歇性设定的多个采样期间中的采样动作,也可以使Vout收敛于Vin。由此,不考虑采样期间的空闲期中的电容器C的放电,可降低充放电电路10的充放电能力,可实现采样的抗噪声性能的提高、稳定化。
图3是除去本采样保持电路的电压存储电路18以及控制电路20的部分的概略的电路结构图。该电路包含pnp型双极晶体管Q1~Q5、npn型双极晶体管Q6~Q19、电流源I1~I5、电阻R1~R8、电容器C、电源B而构成。
在该电路中,电路块30构成充放电电路10的差动放大电路的一部分,电路块32构成再充电电路12的差动放大电路的一部分。电路块34与这两个差动放大电路的负载侧共同连接,产生与差动放大电路的两个输入电压的差对应的电流,对电容器C进行充放电。与电容器C的充电量对应的电压经由电压跟随电路16从输出端子作为Vout被取出。
充放电电路10的差动放大电路将晶体管Q6和Q7作为差动对来构成,这些晶体管的发射极与共同的恒流电路相连。该恒流电路由晶体管Q9、Q10以及电阻R5构成。晶体管Q9的集电极连接到晶体管Q6、Q7,而发射极经由电阻R5连接到接地电位Vss。通过以二极管连接的晶体管Q10的基极-发射极间电压Vbe规定晶体管Q9的基极电位,使晶体管Q9流过恒流。晶体管Q9的基极和接地电位之间连接的晶体管Q8作为根据控制信号PS来导通/关断控制恒流电路的开关起作用。在晶体管Q8的基极上施加的信号PS为高电平时,npn晶体管Q8为导通状态,晶体管Q9的基极通过晶体管Q8而与接地电位短路,成为关断状态,恒流电路成为停止状态。另一方面,在信号PS为低电平时,npn晶体管Q8为关断状态,晶体管Q9的基极上施加晶体管Q10的Vbe,成为关断状态,恒流电路动作。
晶体管Q6、Q7的集电极分别与晶体管Q1、Q2的集电极连接。晶体管Q1、Q2分别被二极管连接,同时晶体管Q3、Q4分别被电流镜连接。晶体管Q1~Q4的发射极分别经由电阻R1~R4连接到电源电压Vcc。这里,Vcc为规定的正电压,由电源B供给。
晶体管Q3的集电极经由被二极管连接的晶体管Q13连接到电容器C。在晶体管Q3中,通过电流镜电路而流过与晶体管Q1同样的集电极-发射极间电流J1。
晶体管Q4的集电极与被二极管连接的晶体管Q11连接.晶体管Q11和Q12构成电流镜电路,晶体管Q12的集电极连接到电容器C.再有,晶体管Q11、Q12各自的发射极经由电阻R6、R7接地.晶体管Q12中,经由两级的电流镜电路而流过与晶体管Q2同样的集电极-发射极间电流J2.
电容器C通过晶体管Q13供给的电流J1和晶体管Q12吸入的电流J2的合成电流J(≡J1-J2)被充放电。电容器C的一端被连接到晶体管Q14的基极。而另一端被接地。
晶体管Q14、Q5分别与图1的晶体管Q01、Q02,构成达林顿电路。具体地说,晶体管Q14的基极连接到电容器C,集电极连接到Q5的基极,发射极连接到输出端子OUT。晶体管Q5的发射极连接到电源Vcc,集电极连接到输出端子OUT。另外,在晶体管Q5的集电极和接地电位Vss之间连接电流源I3,向Q5供给集电极-发射极间电流Ice。
再充电电路12的差动放大电路具有与上述的充放电电路10的差动放大电路同样的电路结构。即,再充电电路12的差动放大电路将晶体管Q15和Q16作为差动对来构成,这些晶体管的发射极与共同的恒流电路相连。该恒流电路由晶体管Q18、Q19以及电阻R8构成。晶体管Q18的集电极连接到晶体管Q15、Q16,而发射极经由电阻R8连接到接地电位Vss。通过以二极管连接的晶体管Q19的基极-发射极间电压Vbe规定晶体管Q18的基极电位,使晶体管Q18流过恒流。晶体管Q18的基极和接地电位之间连接的晶体管Q17作为根据控制信号PR来导通/关断控制恒流电路的开关起作用。在晶体管Q17的基极上施加的信号PR为高电平时,npn晶体管Q17为导通状态,晶体管Q18的基极通过晶体管Q17而与接地电位短路,成为关断状态,恒流电路成为停止状态。另一方面,在信号PR为低电平时,npn晶体管Q17为关断状态,晶体管Q18的基极上施加晶体管Q19的Vbe,成为关断状态,恒流电路动作。
晶体管Q15、Q16的集电极分别与晶体管Q1、Q2的集电极连接。即,如上所述,再充电电路12的差动放大电路与充放电电路10的差动放大电路共有负载侧的电路块34。
充放电电路10的差动对的一方的晶体管Q6的基极连接到输入端子IN,另一方的晶体管Q7的基极连接到输出端子OUT。由此,在控制信号PS为低电平而恒流电路动作时,产生与Vin和Vout的差对应的合成电流J,通过该合成电流J电容器C被充放电,进行上述的采样动作。
另外,再充电电路12的差动对的一方的晶体管Q15的基极被施加电压存储电路18的输出Vst,另一方的晶体管Q16的基极连接到输出端子OUT。由此,在控制信号PR为低电平而恒流电路动作时,产生与Vst和Vout的差对应的合成电流J,通过该合成电流J电容器C被充放电,进行上述的再充电动作。
具体地说,在Vin(或Vst)>Vout的情况下,电容器C被充电,在Vin(或Vst)<Vout的情况下,电容器C被放电。由此,输出电压Vout在采样期间中随着时间经过而接近Vin,在再充电期间中接近Vst。
如上所述,图2示出设定再充电电路12的充放电能力比充放电电路10大的例子。该充放电能力例如根据充放电电路10、再充电电路12各自的差动放大电路中设置的恒流电路供给的电流量的合计来决定。即,各恒流电路供给分别流过晶体管Q1、Q2的电流J1、J2的合计。因此,通过将充放电电路10的恒流电路的电流量设定得小,J1、J2都变小,可使电容器C的充放电电流J变小,可使抗噪声性能提高。另一方面,通过将再充电电路12的恒流电路的电流量设定得大,可迅速复原上次采样期间结束时的Vout。
再有,作为将再充电电路12的充放电能力变大的替代,也可以使再充电期间变长。
[实施方式2]
上述的第一实施方式的采样保持电路是从输入信号Vin中采样1种电压值的结构,但基于同样的原理,对Vin的相互不同的定时呈现的多个电压值分别进行采样的电路也是可以实现的。作为本发明的第二实施方式,说明对多个电压值进行采样的电路。本电路中,电压存储电路18构成为可保持多个基准电压值。在以下的说明中,对与上述第一实施方式同样的构成要素赋予相同的标号并省略说明。
该实施方式的电路是对SECAM方式的彩色电视信号进行解码的电路,图4是其概略的方框图。该电路包含彩色解调电路40、色差信号辨别电路42、采样保持电路44、开关46、分压电路48而构成。
这里,SECAM方式为法国等国的彩色电视接收机的标准规格,两个色差信号(R-Y、B-Y)被频率调制,按线顺序被复用。彩色副载波频率fsc对于R-Y为4.406MHz,对于B-Y为4.250MHz。为了判别各扫描线是否为与某个色差信号对应,对每个扫描线中重叠的色同步信号FM检波,与彩色副载波频率对应的电压信号Vsc被取出。
这里,与4.406MHz对应的FM检波结果的电压表示为Vsc1,与4.250MHz对应的FM检波结果的电压表示为Vsc2。色差信号辨别电路42通过将取出的Vsc、Vsc1和Vsc2的中间电平Vref进行比较来判别Vsc是Vsc1和Vsc2的哪一个。作为Vref,采用与两个彩色副载波频率的中央频率即4.328MHz对应的FM检波电平进行可靠的判别最好。但是,可以可靠地对该4.328MHz进行检波的信号不存在于原先的SECAM方式的视频信号中。因此,在垂直回扫期间,插入具有PAL方式的彩色副载波频率fsc(4.43MHz)的信号和将水平同步频率fh(15.625kHz)乘以256倍获得的4MHz的信号,基于它们的检波电平Vref1、Vref2,决定与4.328MHz对应的电压信号Vref。
开关46基于切换信号SEL进行动作,对SECAM方式的视频信号(SECAM视频信号)、具有PAL方式的fsc的时钟(fsc时钟)、例如在CCD显示线的驱动电路等中生成的用于驱动的4MHz的时钟(CCD时钟)进行切换并输入到彩色解调电路40。这里,fsc时钟、CCD时钟分别被插入具有1.3mS时间幅度的垂直回扫期间内的规定位置。另一方面,在扫描期间,SECAM视频信号被输入到彩色解调电路40。
彩色解调电路40对输入的信号进行检波,输出到色差信号辨别电路42以及采样保持电路44。
采样保持电路44对应于插入垂直回扫期间的fsc时钟以及CCD时钟,贯穿多个垂直回扫期间对彩色解调电路40的输出信号中呈现的检波电平Vref1、Vref2分别进行采样。为了对两个检波电平同时并行地进行采样,电压存储电路50具有两个寄存器52、54,构成为可保持两个基准电压值。
控制电路56生成控制信号PS、PR,控制充放电电路10、再充电电路12、电压存储电路18的动作。这里,控制电路56取入切换信号SEL,可生成控制信号PS、PR,以使检波电平Vref1、Vref2分别在彩色解调电路40的输出中呈现的期间同步。
另外,控制电路56可将切换信号SEL用于寄存器52、54的选择。
分压电路48被连续输入电压存储电路50将寄存器52、54保持的基准电压值D/A变换并输出的电压Vst1、Vst2.这里,Vst1、Vst2分别是与Vref1、Vref2的采样值对应的电压.分压电路48将Vst1、Vst2用电阻58、60比例分割,生成与4.328MHz对应的Vref,输出到色差信号辨别电路42.
色差信号辨别电路42将与各水平扫描期间呈现的色同步信号对应的检波电平,与从分压电路48获得的Vref比较,判别该水平扫描期间的视频信号是否与两个色差信号的一个对应,在每个水平扫描线分成R-Y和B-Y输出。
图5是说明采样保持电路的动作的示意性时序图。在输入采样保持电路44的输入信号Vin中,在各垂直回扫期间(V-BLK)呈现具有Vref2的电压电平的波形70和具有Vref1的电压电平的波形72。波形70在切换信号SEL作为向彩色解调电路40的输入而选择CCD时钟的期间呈现,波形72在切换信号SEL选择fsc时钟的期间呈现。在信号SEL选择CCD时钟或fsc时钟的状态时,控制电路56仅在规定的期间使信号PS移至低电平(期间t0~t1、t2~t3、t5~t6、t8~t9)。
在最初的垂直回扫期间,如果对Vref2进行采样的期间到来,则充放电电路10的充放电动作开始,Vout开始向着Vref2变化(时刻t0)。如果该采样期间结束,则PS成为高电平,充放电电路10的充放电动作停止(时刻t1)。另外,与该控制信号PS的上升连动,电压存储电路50对Vout进行A/D变换并将其值保持在寄存器54。这里,基于信号SEL选择寄存器。进而,电压存储电路50向分压电路48输出D/A变换了该值的电压信号Vst2。
接着,在相同的垂直回扫期间,如果对Vref1进行采样的期间到来,则充放电电路10的充放电动作开始,Vout开始向着Vref1变化(时刻t2)。如果该采样期间结束,则PS成为高电平,充放电电路10的充放电动作停止(时刻t3)。另外,与该控制信号PS的上升连动,电压存储电路50对Vout进行A/D变换并将其值保持在寄存器52。进而,电压存储电路50向分压电路48输出D/A变换了该值的电压信号Vst1。
再有,图5示出在采样期间的结束时刻t1、t3,Vout分别未达到Vref2、Vref1的情况。
在下一垂直回扫期间中对Vref2进行采样的期间到来时(时刻t5),一般地,寄存器54保持的Vst2与Vout不同。因此,先行于下一采样期间(期间t5~t6),设定再充电期间(期间t4~t5)。再充电期间从PR变成低电平开始,与此连动,电压存储电路50基于信号SEL选择Vst2并输入到再充电电路12。然后,通过再充电电路12的充放电动作,Vout向着Vst2开始变化(时刻t4)。这里,再充电电路12的充放电能力比充放电电路10大,Vout在再充电期间比采样期间变化快。通过再充电电路12的充放电动作,补偿在期间t1~t4中电容器C中产生的电压变化(起因于电压跟随电路16等的放电和Vref1的采样动作的电压变动),在既是再充电期间结束时又是关于Vref2的采样期间开始时的时刻t5,Vout复原到上次关于Vref2的采样期间结束时t1的电平或与其接近的电平。
在采样期间(t5~t6)中,以该复原的Vout作为起点,充放电电路10进行的电容器C的充放电动作开始,所以,在其结束时t6,可获得比上次采样期间结束时t1更接近Vref2的Vout,以与其对应的值来更新寄存器54的内容。再有,图5中示出了该采样期间中Vout达到Vref2的情况,但即使这一次未达到,通过在每个垂直回扫期间进一步重复由再充电电路12进行的再充电动作以及由充放电电路10进行的采样动作,可使Vout逐渐接近Vref2。
在关于Vref2的采样期间之后,在相同的垂直回扫期间中,关于Vref1的采样期间到来(时刻t8)。此时,一般地,寄存器52保持的Vst1与Vout不同。因此,先行于采样期间(期间t8~t9),设定再充电期间(期间t7~t8)。与再充电期间的开始连动,电压存储电路50基于信号SEL选择Vst1并输入到再充电电路12。然后,通过再充电电路12的充放电动作,Vout向着Vst1开始变化(时刻t7)。通过再充电电路12的充放电动作,补偿在期间t3~t7中电容器C中产生的电压变化(起因于电压跟随电路16等的放电和Vref2的采样动作的电压变动),在既是再充电期间结束时又是关于Vref1的采样期间开始时的时刻t8,Vout复原到上次关于Vref1的采样期间结束时t3的电平或与其接近的电平。
在采样期间(t8~t9)中,以该复原的Vout作为起点,充放电电路10进行的电容器C的充放电动作开始,所以,在其结束时t9,可获得比上次采样期间结束时t3更接近Vref1的Vout,以与其对应的值来更新寄存器52的内容。再有,图5中示出了该采样期间中Vout达到Vref1的情况,但即使这一次未达到,通过在每个垂直回扫期间进一步重复由再充电电路12进行的再充电动作以及由充放电电路10进行的采样动作,可使Vout逐渐接近Vref1。
再有,作为将再充电电路12的充放电能力变大的替代,也可以使再充电期间变长。例如,先行于Vref2的采样动作的再充电期间的开始时刻t4可以是时刻t3以后的定时,可以将该再充电期间t4~t5设为与垂直扫描期间对应的长度。另一方面,先行于Vref1的采样动作的再充电期间的开始时刻t7只能早于相同的垂直回扫期间内的时刻t6。但是,由于Vref2和Vref1的电平差比较小,所以,即使不将关于Vref1的再充电期间t7~t8扩大至关于Vref2的再充电期间t4~t5那样长,也可以进行充分的再充电。
Claims (6)
1.一种采样电路,其特征在于,具有:
电容器,将与充电量对应的输出电压提供给输出端子;
充放电电路,周期性地设定采样期间,根据输入信号中该各采样期间的采样对象信号的电压来对所述电容器进行充放电;
基准电压保持电路,基于所述采样期间结束时的所述输出电压即终止电压来决定、保持基准电压值;
目标电压生成电路,基于所述基准电压值来生成恢复目标电压;
再充电电路,在所述采样期间的至少一部分设定先行的恢复期间,在该恢复期间,根据所述恢复目标电压来对所述电容器进行充放电,设定与1周期前的所述采样期间的所述终止电压对应的所述输出电压;以及
控制电路,生成控制信号,控制充放电电路、基准电压保持电路、目标电压生成电路、再充电电路的动作,其中
所述基准电压保持电路具有:将所述终止电压A/D变换成数字值的A/D变换电路;以及将所述数字值作为所述基准电压值存储的存储电路,
所述目标电压生成电路具有将所述存储电路存储的所述数字值D/A变换成模拟电压从而生成所述恢复目标电压的D/A变换电路。
2.如权利要求1所述的采样电路,其特征在于,所述再充电电路的充放电能力比所述充放电电路的大。
3.如权利要求1所述的采样电路,其特征在于,所述恢复期间比所述采样期间长。
4.如权利要求1~3的任何一项所述的采样电路,其特征在于,
所述输入信号为基于电视信号的信号,作为所述采样对象信号包含与所述电视信号的垂直回扫期间对应显现的特征信号,
所述充放电电路与所述各垂直回扫期间分别对应来设定所述采样期间。
5.如权利要求4所述的采样电路,其特征在于,所述再充电电路对应于所述电视信号的垂直扫描期间来设定所述恢复期间。
6.一种采样电路,其特征在于,具有:
电容器,将与充电量对应的输出电压提供给输出端子;
充放电电路,与输入信号所呈现的n种类的采样对象信号Ui分别对应来周期性地设定n种类的采样期间Si,在该各采样期间,根据所述输入信号的电压来对所述电容器进行充放电,n为大于等于2的自然数,i为1≤i≤n的自然数;
基准电压保持电路,分别基于所述各采样期间Si结束时的所述输出电压即终止电压来分别决定、保持与所述各采样对象信号Ui对应的基准电压值Vi;
目标电压生成电路,分别基于所述各基准电压值Vi来生成恢复目标电压Wi;
再充电电路,对于所述各采样期间Si,设定恢复期间Ri,该恢复期间Ri从先行的所述采样期间后开始至使该采样期间Si的至少一部分期间剩下而结束,在该恢复期间Ri,根据所述恢复目标电压Wi来对所述电容器进行充放电,设定与1周期前的所述采样期间Si的所述终止电压对应的所述输出电压;以及
控制电路,生成控制信号,控制充放电电路、基准电压保持电路、目标电压生成电路、再充电电路的动作,其中
所述基准电压保持电路具有:将所述终止电压A/D变换成数字值的A/D变换电路;以及将所述数字值作为所述基准电压值存储的存储电路,
所述目标电压生成电路具有将所述存储电路存储的所述数字值D/A变换成模拟电压从而生成所述恢复目标电压的D/A变换电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP252957/04 | 2004-08-31 | ||
JP2004252957A JP4530767B2 (ja) | 2004-08-31 | 2004-08-31 | サンプリング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1744438A CN1744438A (zh) | 2006-03-08 |
CN1744438B true CN1744438B (zh) | 2010-05-05 |
Family
ID=35335736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510083636 Expired - Fee Related CN1744438B (zh) | 2004-08-31 | 2005-07-13 | 采样电路 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1630821B1 (zh) |
JP (1) | JP4530767B2 (zh) |
CN (1) | CN1744438B (zh) |
DE (1) | DE602005008322D1 (zh) |
RU (1) | RU2297052C1 (zh) |
TW (1) | TWI283107B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7746119B2 (en) * | 2008-09-18 | 2010-06-29 | Power Integrations, Inc. | Leakage compensation for sample and hold devices |
TWI363290B (en) | 2008-10-29 | 2012-05-01 | Myson Century Inc | Signal conversion control circuit for touch screen and method thereof |
RU173170U1 (ru) * | 2017-06-01 | 2017-08-15 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ставропольский государственный аграрный университет" | Аналоговое запоминающее устройство |
RU174046U1 (ru) * | 2017-06-01 | 2017-09-27 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ставропольский государственный аграрный университет" | Аналоговое запоминающее устройство |
RU175892U1 (ru) * | 2017-07-25 | 2017-12-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ставропольский государственный аграрный университет" | Аналоговое запоминающее устройство |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3546561A (en) * | 1968-01-04 | 1970-12-08 | Gen Electric | Capacitor charge replacement circuit for maintaining a stored voltage |
SU1622940A1 (ru) * | 1989-02-13 | 1991-01-23 | Предприятие П/Я А-3695 | Устройство выборки и хранени величины напр жени |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0576041A (ja) * | 1991-09-13 | 1993-03-26 | Canon Inc | 画像信号処理装置 |
JP3099766B2 (ja) * | 1997-03-19 | 2000-10-16 | 日本電気株式会社 | A/dコンバータ |
JPH11234070A (ja) * | 1998-02-19 | 1999-08-27 | Sony Corp | ホールド回路およびそれを用いた色信号制御回路 |
JP2002043942A (ja) * | 2000-07-24 | 2002-02-08 | Mitsubishi Electric Corp | A/d変換器 |
JP2002176358A (ja) * | 2000-12-05 | 2002-06-21 | Toshiba Lsi System Support Kk | A/dコンバータ |
-
2004
- 2004-08-31 JP JP2004252957A patent/JP4530767B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-23 TW TW94116657A patent/TWI283107B/zh not_active IP Right Cessation
- 2005-07-13 CN CN 200510083636 patent/CN1744438B/zh not_active Expired - Fee Related
- 2005-08-22 DE DE200560008322 patent/DE602005008322D1/de not_active Expired - Fee Related
- 2005-08-22 EP EP20050018203 patent/EP1630821B1/en not_active Expired - Fee Related
- 2005-08-29 RU RU2005127103/09A patent/RU2297052C1/ru not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3546561A (en) * | 1968-01-04 | 1970-12-08 | Gen Electric | Capacitor charge replacement circuit for maintaining a stored voltage |
SU1622940A1 (ru) * | 1989-02-13 | 1991-01-23 | Предприятие П/Я А-3695 | Устройство выборки и хранени величины напр жени |
Also Published As
Publication number | Publication date |
---|---|
EP1630821B1 (en) | 2008-07-23 |
DE602005008322D1 (de) | 2008-09-04 |
EP1630821A2 (en) | 2006-03-01 |
TWI283107B (en) | 2007-06-21 |
CN1744438A (zh) | 2006-03-08 |
JP4530767B2 (ja) | 2010-08-25 |
JP2006074230A (ja) | 2006-03-16 |
TW200620823A (en) | 2006-06-16 |
EP1630821A3 (en) | 2006-06-28 |
RU2297052C1 (ru) | 2007-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100372220C (zh) | 放大器 | |
CN1744438B (zh) | 采样电路 | |
US7323914B2 (en) | Charge pump circuit | |
US7215379B2 (en) | Alternative video sync detector | |
JPH074002B2 (ja) | テレビジヨン信号クランプ装置 | |
US4517601A (en) | Power-responsive ghost cancelling system | |
KR100398724B1 (ko) | 클램프펄스발생회로 | |
KR100432352B1 (ko) | 수직동기신호 분리회로 및 이를 보유하는 표시장치 | |
KR910006855B1 (ko) | 신호 샘플링 회로 | |
US7227588B2 (en) | Clamping system for clamping a video signal by using a charge-pump circuit | |
KR100586338B1 (ko) | 샘플/홀드 회로 | |
JP3879148B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
US20040165116A1 (en) | Keyed clamp circuit | |
JP3214639B2 (ja) | サンプルホールド回路 | |
JPH08107511A (ja) | 同期分離回路 | |
US6043850A (en) | Burst gate pulse generator circuit | |
US8653876B2 (en) | Clamp circuit, semiconductor device, signal processing system, and signal clamping method | |
JPH04162876A (ja) | 同期処理回路 | |
KR100521804B1 (ko) | 버스트게이트펄스생성기회로및생성방법 | |
JP2000101869A (ja) | クランプ回路 | |
JPH0879557A (ja) | 同期分離回路 | |
JP2005045731A (ja) | 映像信号クランプ入力サグ改善回路 | |
JPH02127881A (ja) | ダイバーシテイ受信装置 | |
JPS5879380A (ja) | 同期分離回路 | |
JPS61242173A (ja) | クランプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100505 Termination date: 20210713 |
|
CF01 | Termination of patent right due to non-payment of annual fee |