JP2005045731A - 映像信号クランプ入力サグ改善回路 - Google Patents

Abstract

【課題】映像信号の特性劣化を伴うことなく、しかも、入力カップリングコンデンサの容量を大きくすることなく映像信号のサグ改善を図る。
【解決手段】 入力カップリングコンデンサ４を介して入力された映像信号の同期信号は、そのシンクチップ期間の前後をシンクチップクランプ回路１により第１の電圧Ｖ１にクランプされるようになっている一方、この同期信号のシンクチップ電圧が、第２の電源６により供給される第２の電圧Ｖ２を下回った場合に、改善電流出力回路３へ制御信号を出力するシンク検出回路２が設けられ、改善電流出力回路３は、シンク検出回路２から制御信号が入力されると入力カップリングコンデンサ４の充放電電流を供給するようになっており、従来と異なり、入力カップリングコンデンサ４の充放電電流が十分に確保されて映像信号のサグ改善が確実になされる。
【選択図】図１

Description

本発明は、映像信号の処理回路に係り、特に、映像信号に含まれる同期信号のクランプに起因して発生するサグの改善等を図ったものに関する。

映像信号は、直流電圧に交流信号成分が重畳されてなる信号で、その信号レベルの中心となる直流電圧の変動を伴う信号である。多くの場合、映像信号は、同期信号などを含んだいわゆる複合映像信号が用いられるが、このような映像信号を処理する場合、同期信号の一つである水平同期信号の先端の電圧、すなわち、シンクチップ(Sync Tip)電圧をクランプして水平同期信号の安定化が図られる。
図１０には、従来の映像信号を処理する回路の入力段の一構成例が示されており、以下、同図を参照しつつ従来回路について説明する。
映像信号入力端子１１は、入力カップリングコンデンサ４を介してシンクチップクランプ回路（図１０においては「CLAMP」と表記）１に接続されると共に、図示されない後段の回路へ接続される出力端子１２に接続されている。また、入力カップリングコンデンサ４の映像信号入力端子１１と接続された一端と反対側の一端は、抵抗器３１を介してアースされたものとなっている。
かかる構成において、映像信号が映像信号入力端子１１から入力されると、映像信号は、入力カップリングコンデンサ４と、シンクチップクランプ回路１や図示されない後段の回路等による入力インピーダンスとで等価的に形成されるハイパスフィルタによるフィルタリングを受けて、図示されない後段の回路へ印加されることとなる。

例えば、入力信号が振幅レベルの大きい映像信号（例えば、白レベル１００％の信号）である場合、その映像信号がハイパスフィルタの作用を受けてシンクチップクランプ回路１へ入力されると、シンクチップクランプ回路１が動作し、シンクチップ電圧が所定の電圧にクランプされる。シンクチップクランプ回路１は、映像信号の同期信号以外の部分では動作せず、同期信号に対してのみ動作するようになっているものであるため、同期信号以外の映像信号の部分に対しては、入力カップリングコンデンサ４の電荷が保持されることとなり、そのため、所定の電圧にクランプされたシンクチップ電圧に映像信号が重畳される。そして、その際、入力された映像信号の信号振幅に応じて映像信号の中心直流電圧が定まる。

次いで、中心直流電圧が異なる振幅レベルの小さな映像信号（例えば、黒レベルの信号又は垂直帰線期間信号）が入力されると、先に述べたようにハイパスフィルタの作用を受けた映像信号の中心直流電圧は、その入力時まで入力カップリングコンデンサ４に保持されていた中心直流電圧に収束してゆく。その結果、振幅レベルの大きな映像信号に続いて振幅レベルの小さな映像信号が入力された場合に、出力端子１２に得られる信号波形は、振幅レベルの小さな映像信号の入力時には、その出力信号レベルが徐々に上昇してゆくものとなる。そして、これと同時に、図１０には示されていない後段の回路等におけるコンデンサの放電電流があると、入力カップリングコンデンサ４の電荷が放電され、それに伴い徐々に電圧降下が生じて先に述べたクランプされたシンクチップ電圧まで降下してゆくこととなる。その結果、映像信号は、よく知られているようにサグと称される上下変動を伴ったものとなる（図１１参照）。

従来、このサグを解決するための図１０に示されたように、シンクチップクランプ回路１及び出力端子１２に接続された入力カップリングコンデンサ４の一端を抵抗器３１を介してアースに接続することによりディスチャージパスを形成（放電経路の確保）するか、または、入力カップリングコンデンサ４を大容量化して急激なサグ変動を抑圧する等の方策が採られていた（例えば、特許文献１参照）。

特開平４−４４４７１号公報

しかしながら、上述したように入力カップリングコンデンサ４の一端を抵抗器３１を介してアースに接続することは、ディスチャージパスを常時形成することとなるため、入力映像信号の信号振幅を縮小し、歪み等の特性劣化を招くという問題があった。
かかる問題を解決するため、例えば、ディスチャージパスを形成する抵抗器の抵抗値を大きくすることが考えられるが、ディスチャージ電流（放電電流）を小さくし、サグの改善量を減少させてしまうことになり、本質的な問題解決手段とはならない。
本発明は、上記実状に鑑みてなされたもので、映像信号の特性劣化というような副作用を伴うことなく、かつ、入力カップリングコンデンサの容量を大きくすることなく、しかも、比較的安価で、簡易な回路によって映像信号のサグ改善が可能な映像信号クランプ入力サグ改善回路を提供するものである。
本発明の他の目的は、シンクチップ電圧の適否を高精度で判定することができ、信頼性の高い映像信号クランプ入力サグ改善回路を提供することにある。

上記本発明の目的を達成するため、本発明に係る映像信号クランプ入力サグ改善回路は、
入力カップリングコンデンサを介して入力された映像信号に含まれる同期信号のシンクチップ期間の前後を、第１の電源から供給される第１の電圧にクランプして後段回路へ出力するシンクチップクランプ回路により発生する映像信号のサグを改善する映像信号クランプ入力サグ改善回路であって、
制御信号に応じて前記シンクチップクランプ回路と前記入力カップリングコンデンサの接続点における前記入力カップリングコンデンサの充放電電流を供給する改善電流出力回路と、
前記シンクチップクランプ回路によるクランプを受けた前記同期信号のシンクチップ電圧が第２の電源から供給される第２の電圧を下回った場合に、前記改善電流出力回路へ前記制御信号を出力するシンク検出回路とを具備し、
前記第２の電源は、前記第１の電圧が重畳された前記第２の電圧を出力するよう前記第１の電源に直列接続されて設けられてなるものである。
かかる構成においては、同期信号のシンクチップ電圧が所定電圧を下回る場合に、入力カップリングコンデンサの充放電電流が補充供給されるよう構成されているため、従来と異なり、回路動作に影響を与えることなくサグの改善が図られることとなるものである。

本発明によれば、同期信号のシンクチップ電圧が下回った際に、入力カップリングコンデンサの充放電電流が補充供給されるよう構成することにより、従来と異なり、回路動作に何ら新たな影響を招くことなく、しかも、入力カップリングコンデンサの容量を増やすことなく、入力カップリングコンデンサの十分な充放電がなされることとなるため、回路動作上の新たな不都合を生ずることなく映像信号のサグを確実に改善することができるという効果を奏するものである。
また、シンクチップ電圧の変動を判定する際の基準となる電圧を、シンクチップクランプ回路におけるクランプ電圧を重畳させて得られるように構成したので、比較精度の高い動作を得ることができ、信頼性の高い映像信号クランプ入力サグ改善回路を提供することができるという効果を奏するものである。

以下、本発明の実施の形態について、図面を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。また、先に図１０に示された従来回路における構成要素と同一の構成要素については、同一の符号を付すこととする。
最初に、本発明の実施の形態における映像信号クランプ入力サグ改善回路の第１の構成例について、図１及び図２を参照しつつ説明する。
この第１の構成例における映像信号クランプ入力サグ改善回路は、シンクチップクランプ回路(Sync Tip CLAMP)１と、他の図示されない回路と共に構成される映像信号の処理回路の入力段に設けられるもので、シンクチップ電圧が所定電圧以下の場合に動作して同期信号に同期したサグ改善電流制御信号を出力するシンク検出回路２と、このサグ改善電流制御信号に応じて同期信号に同期したサグ改善信号電流を出力する改善電流出力回路３とを具備して構成されたものとなっている。

まず、シンクチップクランプ回路（図１においては「CLAMP」と表記）１は、基本的に公知・周知の構成を有してなるもので、この構成例においては、同期信号を、第１の直流電源５により供給される第１の直流電圧Ｖ１にクランプするよう構成されたものとなっている。
外部からの映像信号（図２（Ａ）参照）が印加される映像信号入力端子１１には、入力カップリングコンデンサ４の一端が接続されており、この入力カップリングコンデンサ４の他端は、シンクチップクランプ回路１に接続されると共に、出力端子１２に接続されたものとなっている。そして、この出力端子１２は、図示されない後段の回路へ接続されるようになっている。

シンク検出回路（図１においては「Sync-DET」と表記）２は、シンクチップクランプ回路１と出力端子１２との接続点におけるシンクチップ電圧と、第２の直流電源６の出力電圧である第２の直流電圧Ｖ２とを比較し、シンクチップ電圧が第２の直流電圧Ｖ２を下回った場合に、同期信号に同期した改善電流出力回路制御信号（図２（Ｂ）参照）を出力するよう構成されている。ここで、第２の直流電源６は、先の第１の直流電源５に直列接続されて設けられたものとなっている。すなわち、先の第１の直流電源５の正極側に第２の直流電源６の負極側が接続され、第２の直流電源６の正極側がシンク検出回路２へ比較動作の基準電圧として入力されるようになっている。

改善電流出力回路（図１においては「I-OUT」と表記）３は、シンク検出回路２から改善電流出力回路制御信号が入力されると、その改善電流出力回路制御信号に応じてサグ改善信号電流（図２（Ｂ）参照）を、シンクチップクランプ回路１と、入力カップリングコンデンサ４の一端と、さらに、出力端子１２の接続点において出力するよう構成されたものとなっており、この電流出力により入力カップリングコンデンサ４の充放電電流の補充がなされることとなる。

次に、図１に示された構成を有してなる映像信号クランプ入力サグ改善回路のより具体的な回路構成例について、図３を参照しつつ説明する。
シンクチップクランプ回路１は、演算増幅器２０を用いてなり、その反転入力端子と出力端子とが接続されてボルテージフォロアが形成されたものとなっている。また、演算増幅器２０の非反転入力端子には、第１の直流電源５の正極側と第２の直流電源６の負極側とが接続されており、第１の直流電源５の負極側はアースに接続されている。
一方、演算増幅器２０の出力端には、入力カップリングコンデンサ４の一端及び出力端子１２が接続されており、入力カップリングコンデンサ４の他端は映像信号入力端子１１に接続されたものとなっている。

シンク検出回路２は、２つのｐｎｐ型トランジスタ２１，２２を主たる構成要素として差動増幅器が構成されてなるもので、具体的には、まず、第１及び第２のトランジスタ２１，２２のエミッタ同士は共に、電源電圧Ｖccで動作する電流源２５に接続されている。
また、第１のトランジスタ２１のベースは、第２の直流電源６の正極側に接続される一方、第２のトランジスタ２２のベースは、演算増幅器２０の出力端と入力カップリングコンデンサ４の一端と出力端子１２の接続点に接続されている。

そして、第１のトランジスタ２１のコレクタは、アースに接続される一方、第２のトランジスタ２２のコレクタは、次述する改善電流出力回路３を構成するｎｐｎ型の第３のトランジスタ２３のコレクタに接続されたものとなっている。
改善電流出力回路３は、２つのｎｐｎ型の第３及び第４のトランジスタ２３，２４を主たる構成要素としてなるカレントミラー回路により実現されたものとなっている。具体的には、まず、第３及び第４のトランジスタ２３，２４は、ベースが相互に接続されると共に、第３のトランジスタ２３のコレクタに接続されたものとなっており、この第３のトランジスタ２３のコレクタには、上述したように第２のトランジスタ２２のコレクタが接続されている。

また、第３のトランジスタ２３のエミッタは、第１のエミッタ抵抗器２６を介して、第４のトランジスタ２４のエミッタは、第２のエミッタ抵抗器２７を介して、共にアースに接続されている。そして、第４のトランジスタ２４のコレクタは、演算増幅器２０の出力端と入力カップリングコンデンサ４の一端と出力端子１２の接続点に接続されている。

かかる構成における動作を説明すれば、入力カップリングコンデンサ４を介して映像信号が入力されることにより、その直流電圧成分は除去され、シンクチップクランプ回路１により第１の直流電圧Ｖ１に重畳されることとなる。したがって、同期信号は、そのシンクチップ電圧の前後、換言すれば、同期信号がシンクチップ電圧にある期間（シンクチップ期間）の前後は、この第１の直流電圧Ｖ１にクランプされ、シンクチップ電圧はこの第１の直流電圧Ｖ１を基準とした入力時の大きさに応じた電圧となる。

そして、この第１の直流電圧Ｖ１を基準とした同期信号のシンクチップ電圧が第２の直流電圧Ｖ２を下回ると、第２のトランジスタ２２が導通し、カレントミラー回路を構成する第３のトランジスタ２３にコレクタ電流が流れる。すなわち、換言すれば、改善電流出力回路制御信号が出力される。この第３のトランジスタ２３のコレクタ電流は、第４のトランジスタ２４へミラーされるため、結局、同期信号に同期した第４のトランジスタ２４のコレクタ電流がサグ改善信号電流として出力され、これによって、入力カップリングコンデンサ４の充放電電流が補充されて、サグが改善されることとなる。

例えば、入力映像信号が白レベル１００％（または、信号振幅が大きく中心直流電圧が高い信号）が入力されている状態から、黒信号（または、垂直帰線期間信号等の信号振幅が小さく中心直流電圧が低い信号）へ変わり、以後連続して入力されると、映像信号の中心電圧の変動を伴うため、従来回路にあっては、入力カップリングコンデンサとシンクチップクランプ回路とでサグ信号が生じていたが、本発明の実施の形態においては、上述したようなサグ改善信号電流により入力カップリングコンデンサ４の充放電流が補充されてサグの改善がなされる。

次に、第２の構成例について、図４及び図５を参照しつつ説明する。なお、図１に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の構成例は、図１に示された構成において、シンク検出回路２と改善電流出力回路３との間に、パルスジェネレータ回路（図１においては「GEN」と表記）７が設けられた構成となっている点が図１に示された構成例と異なるもので、他の部分は図１に示された構成例と同一となっている。
パルスジェネレータ回路７は、シンク検出回路２から図１及び図２を参照しつつ説明したように同期信号に同期した制御信号（図５（Ｂ）参照）が出力されると、この制御信号（以下、この第２の構成例において「ジェネレータ制御信号」と言う）対して次述するようなパルス幅変換処理を施して、改善電流出力回路３へ改善電流出力回路制御信号（第２の制御信号）を出力するよう構成されたものである。

すなわち、パルスジェネレータ回路７は、シンク検出回路２からのジェネレータ制御信号（第１の制御信号）の前縁、後縁、または、前縁及び後縁のいずれか予め設定された部分を除去して改善電流出力回路制御信号として出力するよう構成され、映像信号のフロントポーチやバックポーチに、改善電流出力回路制御信号が完全にかからないようにすることで、クランプ電圧エラーをなくするものである。
例えば、図５（Ａ）に示されたような映像信号が映像信号入力端子１１に印加されて、パルスジェネレータ回路７へ図５（Ｂ）に示されたようなジェネレータ制御信号が入力されたとして、パルスジェネレータ回路７が入力信号の前縁部分を所定の幅だけ除去して出力するよう設定されている場合には、パルスジェネレータ回路７からは、図５（Ｃ）に示されたように、立ち上がりがジェネレータ制御信号から所定時間だけ遅れ、立ち下がりがジェネレータ制御信号と同期した改善電流出力回路制御信号が出力されることとなる。その結果、改善電流出力回路３からは、この改善電流出力回路制御信号に同期したサグ改善信号電流が出力される。したがって、サグ改善信号電流の概略波形は、図５（Ｃ）の波形にほぼ一致したものとなる。

また、パルスジェネレータ回路７が入力信号の後縁部分を所定の幅だけ除去して出力するよう設定されている場合には、図５（Ｄ）に示されたように、立ち上がりがジェネレータ制御信号に同期し、立ち下がりがジェネレータ制御信号のそれより以前となる改善電流出力回路制御信号が出力されることとなる。そして、改善電流出力回路３からはこの改善電流出力回路制御信号とほぼ相似の波形のサグ改善信号電流が出力される点は上述の場合と同様である。

さらに、パルスジェネレータ回路７が入力信号の前縁及び後縁部分を所定の幅だけ除去して出力するよう設定されている場合には、図５（Ｅ）に示されたように、立ち上がりがジェネレータ制御信号の立ち上がりから所定時間遅れる一方、立ち下がりがジェネレータ制御信号のそれより以前となる改善電流出力回路制御信号が出力されることとなる。そして、改善電流出力回路３からはこの改善電流出力回路制御信号とほぼ相似の波形のサグ改善信号電流が出力される点は上述の２つの場合と同様である。
このようにして、同期信号の入力時にサグ改善信号電流が出力され、映像信号のフロントポーチやバックポーチに、改善電流出力回路制御信号が完全にかからないようにすることで、クランプ電圧エラーをなくすることができ、入力カップリングコンデンサ４の充放電流が高精度に補充されてサグの改善がなされることとなる。

次に、第３の構成例について、図６及び図７を参照しつつ説明する。なお、図１に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の構成例は、図１に示された第１の構成例に、後述するような電流源９が設けられた点が図１に示された構成例と異なるもので、他の部分は図１に示された構成例と同一となっている。
すなわち、具体的には、まず、シンクチップクランプ回路１の出力段における電流供給を行うための電流源９が外部からの開閉成制御信号によって開閉成される電流スイッチ８を介してシンクチップクランプ回路１に接続されて設けられている。そして、電流スイッチ８は、改善電流出力回路３から開閉成制御信号としての電流出力により開成され、電流出力が零となると閉成されるよう構成されたものである。このように構成することにより、電流スイッチ８が閉成されたときシンクチップクランプ回路１が必ずオンし、所望の電圧Ｖ１にクランプすることができる。

例えば、図７（Ａ）に示されたような映像信号が映像信号入力端子１１に印加されて、シンク検出回路２から改善電流出力回路３へ図７（Ｂ）に示されたような改善電流出力回路制御信号が出力されると、改善電流出力回路３からは、この改善電流出力回路制御信号に相似した波形の電流が出力され、電流スイッチ８へ印加されることにより、電流スイッチ８が閉成状態となる。電流スイッチ８の閉成により、シンクチップクランプ回路１へ電流源９からの電流供給が行われ、シンクチップクランプ回路１の出力段には、結局、改善電流出力回路制御信号及び改善電流出力回路３の電流出力波形にほぼ相似した電流出力がこれらの信号に同期して行われることとなり（図７（Ｂ）参照）、入力カップリングコンデンサ４の充放電流が補充されてサグの改善がなされるようになっている。

次に、第４の構成例について、図８及び図９を参照しつつ説明する。なお、図１、図４及び図６に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第４の構成例は、先に図４に示された構成例を基に、図６に示された構成例における電流スイッチ８及び電流源９を付加した構成となっているものである。
すなわち、この第４の構成例は、パルスジェネレータ回路７がシンク検出回路２と改善電流出力回路３との間に設けられる一方、図６を参照しつつ説明したように、改善電流出力回路３の出力電流により開閉成される電流スイッチ８と、この電流スイッチ８を介してシンクチップクランプ回路１へ電流供給を行う電流源９とが設けられた構成となっており、他の構成部分は、図１に示された構成と同一構成となっているものである。このように構成することで、電流スイッチ８が閉成されたときシンクチップクランプ回路１が必ずオンし、所望の電圧Ｖ１にクランプすることができると共に、映像信号のフロントポーチやバックポーチに制御信号が完全にかからないようにすることで、クランプ電圧エラーをなくすることができる。

まず、パルスジェネレータ回路７は、シンク検出回路２からのジェネレータ制御信号の前縁、後縁、または、前縁及び後縁のいずれか予め設定された部分を除去して改善電流出力回路制御電流として出力するよう構成された点は、先に図４に示された構成例の場合と同一である。
したがって、パルスジェネレータ回路７が入力信号の前縁部分を所定の幅だけ除去して出力するよう設定されている場合には、図９（Ａ）に示された入力映像信号に応じてシンク検出回路から出力された制御信号（図９（Ｂ）参照）に対して、図９（Ｃ）に示されたような改善電流出力回路制御信号が出力されると同時に改善電流出力回路３からは、同じく図９（Ｃ）に示されたような波形の電流が出力され、これによって、同じく図９（Ｃ）に示されたような波形の電流が電流源９によりシンクチップクランプ回路１へ供給され、それと同時にシンクチップクランプ回路１の出力段には、図９（Ｃ）に示された波形の電流が出力されて、サグ改善がなされるものとなっている。

以下、基本的には、上述したと同様にして、パルスジェネレータ回路７が入力信号の後縁部分を所定の幅だけ除去して出力するよう設定されている場合には、図９（Ｄ）に示されたように改善電流出力回路制御信号が出力され、最終的には、図９（Ｄ）に示されたとほぼ同一の波形、タイミングでシンクチップクランプ回路１の出力段に電流出力が得られ、サグ改善がなされることとなる。
また、パルスジェネレータ回路７が入力信号の前縁及び後縁部分を所定の幅だけ除去して出力するよう設定されている場合も、上述したと基本的に同様にして、図９（Ｅ）に示されたように改善電流出力回路制御信号が出力され、最終的には、図９（Ｅ）に示されたとほぼ同一の波形、タイミングでシンクチップクランプ回路１の出力段に電流出力が得られ、サグ改善がなされることとなる。

本発明の実施の形態における映像信号クランプ入力サグ改善回路の第１の構成例を示す構成図である。 図１に示された映像信号クランプ入力サグ改善回路の主要部における信号波形図であって、図２（Ａ）は入力される映像信号の信号波形図、図２（Ｂ）は改善電流出力回路制御信号及びサグ改善信号電流を示す信号波形図である。 図１に示された映像信号クランプ入力サグ改善回路の具体回路構成例を示す回路図である。 本発明の実施の形態における映像信号クランプ入力サグ改善回路の第２の構成例を示す構成図である。 図４に示された映像信号クランプ入力サグ改善回路の主要部における信号波形図であって、図５（Ａ）は入力される映像信号の信号波形図、図５（Ｂ）はジェネレータ制御信号、図５（Ｃ）はパルスジェネレータ回路が入力信号の前縁部分を所定の幅だけ除去して出力するよう設定されている場合におけるパルスジェネレータ回路及び改善電流出力回路の出力の信号波形図、図５（Ｄ）はパルスジェネレータ回路が入力信号の後縁部分を所定の幅だけ除去して出力するよう設定されている場合におけるパルスジェネレータ回路及び改善電流出力回路の出力の信号波形図、図５（Ｅ）はパルスジェネレータ回路が入力信号の前縁及び後縁部分を所定の幅だけ除去して出力するよう設定されている場合におけるパルスジェネレータ回路及び改善電流出力回路の出力の信号波形図である。 本発明の実施の形態における映像信号クランプ入力サグ改善回路の第３の構成例を示す構成図である。 図６に示された映像信号クランプ入力サグ改善回路の主要部における信号波形図であって、図７（Ａ）は入力される映像信号の信号波形図、図７（Ｂ）は改善電流出力回路制御信号、改善電流出力回路の出力電流、電流スイッチを介してシンクチップクランプ回路へ電流源から供給される電流及びシンクチップクランプ回路の出力段に得られる電流の信号波形図である。 本発明の実施の形態における映像信号クランプ入力サグ改善回路の第４の構成例を示す構成図である。 図８に示された映像信号クランプ入力サグ改善回路の主要部における信号波形図であって、図９（Ａ）は入力される映像信号の信号波形図、図９（Ｂ）はシンク検出回路から出力される制御信号の波形図、図９（Ｃ）はパルスジェネレータ回路が入力信号の前縁部分を所定の幅だけ除去して出力するよう設定されている場合におけるパルスジェネレータ回路、改善電流出力回路、電流源及びシンクチップクランプ回路の各々の出力の信号波形図、図９（Ｄ）はパルスジェネレータ回路が入力信号の後縁部分を所定の幅だけ除去して出力するよう設定されている場合におけるパルスジェネレータ回路、改善電流出力回路、電流源及びシンクチップクランプ回路の各々の出力の信号波形図、 図９（Ｅ）はパルスジェネレータ回路が入力信号の前縁及び後縁部分を所定の幅だけ除去して出力するよう設定されている場合におけるパルスジェネレータ回路、改善電流出力回路、電流源及びシンクチップクランプ回路の各々の出力の信号波形図である。 従来の映像信号を処理する回路の入力段の一構成例を示す構成図である。 図１０に示された回路において生ずる映像信号のサグの例を概略的に示した概略波形図である。

符号の説明

１…シンクチップクランプ回路
２…シンク検出回路
３…改善電流出力回路
４…入力カップリングコンデンサ
８…電流スイッチ
９…電流源

Claims (5)

1. 入力カップリングコンデンサを介して入力された映像信号に含まれる同期信号のシンクチップ期間の前後を、第１の電源から供給される第１の電圧にクランプして後段回路へ出力するシンクチップクランプ回路により発生する映像信号のサグを改善する映像信号クランプ入力サグ改善回路であって、
   制御信号に応じて前記シンクチップクランプ回路と前記入力カップリングコンデンサの接続点における前記入力カップリングコンデンサの充放電電流を供給する改善電流出力回路と、
   前記シンクチップクランプ回路によるクランプを受けた前記同期信号のシンクチップ電圧が第２の電源から供給される第２の電圧を下回った場合に、前記改善電流出力回路へ前記制御信号を出力するシンク検出回路とを具備し、
   前記第２の電源は、前記第１の電圧が重畳された前記第２の電圧を出力するよう前記第１の電源に直列接続されて設けられてなることを特徴とする映像信号クランプ入力サグ改善回路。
2. 入力カップリングコンデンサを介して入力された映像信号に含まれる同期信号のシンクチップ期間の前後を、第１の電源から供給される第１の電圧にクランプして後段回路へ出力するシンクチップクランプ回路により発生する映像信号のサグを改善する映像信号クランプ入力サグ改善回路であって、
   前記シンクチップクランプ回路によるクランプを受けた前記同期信号のシンクチップ電圧が第２の電源から供給される第２の電圧を下回った場合に、次段の回路へ対して前記同期信号に同期した第１の制御信号を出力するシンク検出回路と、
   前記シンク検出回路の第１の制御信号を入力し、当該第１の制御信号にパルス幅の変換処理を施して第２の制御信号を出力するパルスジェネレータ回路と、
   前記パルスジェネレータ回路の第２の制御信号に応じて前記シンクチップクランプ回路と前記入力カップリングコンデンサの接続点における前記入力カップリングコンデンサの充放電電流を供給する改善電流出力回路とを具備し、
   前記第２の電源は、前記第１の電圧が重畳された前記第２の電圧を出力するよう前記第１の電源に直列接続されて設けられてなることを特徴とする映像信号クランプ入力サグ改善回路。
3. 入力カップリングコンデンサを介して入力された映像信号に含まれる同期信号のシンクチップ期間の前後を、第１の電源から供給される第１の電圧にクランプして後段回路へ出力するシンクチップクランプ回路により発生する映像信号のサグを改善する映像信号クランプ入力サグ改善回路であって、
   制御信号に応じて電流を出力する改善電流出力回路と、
   前記シンクチップクランプ回路によるクランプを受けた前記同期信号のシンクチップ電圧が第２の電源から供給される第２の電圧を下回った場合に、前記改善電流出力回路へ前記同期信号に同期した制御信号を出力するシンク検出回路と、
   前記改善電流出力回路の出力電流により開閉成される電流スイッチと、
   前記電流スイッチが閉成された際に、前記シンクチップクランプ回路へ前記入力カップリングコンデンサの充放電電流を供給する電流源とを具備し、
   前記第２の電源は、前記第１の電圧が重畳された前記第２の電圧を出力するよう前記第１の電源に直列接続されて設けられてなることを特徴とする映像信号クランプ入力サグ改善回路。
4. 入力カップリングコンデンサを介して入力された映像信号に含まれる同期信号のシンクチップ期間の前後を、第１の電源から供給される第１の電圧にクランプして後段回路へ出力するシンクチップクランプ回路により発生する映像信号のサグを改善する映像信号クランプ入力サグ改善回路であって、
   前記シンクチップクランプ回路によるクランプを受けた前記同期信号のシンクチップ電圧が第２の電源から供給される第２の電圧を下回った場合に、次段の回路へ対して前記同期信号に同期した第１の制御信号を出力するシンク検出回路と、
   前記シンク検出回路の第１の制御信号を入力し、当該第１の制御信号にパルス幅の変換処理を施して第２の制御信号を出力するパルスジェネレータ回路と、
   前記パルスジェネレータ回路の第２の制御信号に応じた電流を出力する改善電流出力回路と、
   前記改善電流出力回路の出力電流により開閉成される電流スイッチと、
   前記電流スイッチが閉成された際に、前記シンクチップクランプ回路へ前記入力カップリングコンデンサの充放電電流を供給する電流源とを具備し、
   前記第２の電源は、前記第１の電圧が重畳された前記第２の電圧を出力するよう前記第１の電源に直列接続されて設けられてなることを特徴とする映像信号クランプ入力サグ改善回路。
5. 前記パルス幅の変換処理は、前記第１の制御信号の前縁部の所定幅を除去する処理、前記第１の制御信号の後縁部の所定幅を除去する処理、または、第１の制御信号の前縁部及び後縁部の各々所定幅を除去する処理のいずれかであることを特徴とする請求項２又は請求項４記載の映像信号クランプ入力サグ改善回路。

Images