JPS61242173A - クランプ回路 - Google Patents

クランプ回路

Info

Publication number
JPS61242173A
JPS61242173A JP8255685A JP8255685A JPS61242173A JP S61242173 A JPS61242173 A JP S61242173A JP 8255685 A JP8255685 A JP 8255685A JP 8255685 A JP8255685 A JP 8255685A JP S61242173 A JPS61242173 A JP S61242173A
Authority
JP
Japan
Prior art keywords
circuit
synchronous
level
vsync
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8255685A
Other languages
English (en)
Inventor
Akito Tanji
丹治 秋人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8255685A priority Critical patent/JPS61242173A/ja
Publication of JPS61242173A publication Critical patent/JPS61242173A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は映像信号のペデスタルレベル(あるいは同期
尖頭レベル)の変動を抑圧して画像信号の直流再生を行
なうクランプ回路に関するものである。
〔従来の技術〕
第3図は例えば「画像電子回路」 (宇都宮、和久井編
、コロナ社、昭和53年)K示された従来のクランプ回
路で、図において1はエミッタフォロワートランジスタ
、2はそのエミッタ抵抗、3は結合コンデンサ、13は
クランプパルス発生回路、14は次段増幅回路のトラン
ジスタ、15はその負荷抵抗、16を1エミツタ抵抗、
17はクランプパルスによシ動作するスイッチングトラ
ンジスタ、18はクランプレベルを設定する直流電源で
ある。
次に動作について説明する。クランプパルス発生回路1
3から映像信号に同期したクランプ・くルスが発生され
ると、スイッチングトランジスタ17が導通状態になシ
、これに伴なってトランジスタ17のコレクタ・二ξツ
タ間の飽和電圧が十分率さいとすると、トランジスタ1
40ベース電位は直流電源18によって所定の直流電位
Ecに固定される。そして、トランジスタ17が速断し
ている期間は結合コンデンサ3の端子電圧が直流電源1
8によって充電されてしまっているので、り2ンプ電位
Ecを基準電位として映像信号が次段の増幅回路に加え
られる。
〔発明が解決しようとする問題点〕
従来のクランプ回路は以上のように構成されているので
、スイッチングトランジスタ17がオフ時に結合コンデ
ンサ3に充電された電荷が放電しないよう次段の回路の
入力インピーダンスを極めて大きく(理想的には■)す
る必要があった。またスイッチングトランジスタ1′″
7がオン時にベース・コレクタ間の容量等を通じてクラ
ンプパルスが洩れ込み、映像信号波形が乱れる場合があ
るなどの問題点かあつ九。
この発明は上記のような問題点を解消するためになされ
たもので、クランプパルスの洩れ込みによる映像信号波
形の乱れがなく、かつ次段回路の入力インピーダンスが
中程度の場合でも抑圧度の大きなりランプ回路を得るこ
とを目的とする。
〔問題点を解決するための手段〕
この発明に係るクランプ回路は、映像信号のペデスタル
レベル(あるいは同期尖頭レベル)を抽出し、これに対
応し九直流電圧を発生させてペデスタルレベル(あるい
は同期尖頭レベル)の変動による上記直流電圧の変動分
をクランプ回路の入力部に於けるバイアス回路に帰還さ
せることKよす、バイアス点を変化させてペデスタルレ
ベル(あるいは同期尖頭レベル)の変動を抑圧するよう
Kしたものである。
〔作用〕
この発明におけるバイアス回路は、定電流源と抵抗によ
り構成されており、映像信号のペデスタルレベル(ある
いは同期尖頭レベル)の変動に応じて帰還により定電流
源の電流が変化する。このとき抵抗による電圧降下によ
り、ペデスタルレベル(あるいは同期尖頭レベル)抽出
点のバイアスが変化し、これに伴なってペデスタルレベ
ル(あるいは同期尖頂レベル)の変動が抑圧されること
になる。
〔実施例〕
以下、この発明の一実施例を図九ついて説明する。第1
図において1はエミッタフォロワートランジスタ、2は
そのエミッタ抵抗、3は結合コンデンサ、4はバイアス
回路、5#6はバイアス回路4のバイアス抵抗、7は定
電流源としてのトランジスタである。8はペデスタルレ
ベル(あるいは同期尖頂レベル)を抽出・保持するため
のサンプル・ホールド回路であって、人出力バッファア
ンプga、gbとサンプリングのためのスイッチ10及
びサンプリングデータを保持しておくためのホールドコ
ンデンサ11とKよって構成されてイル。12はペデス
タルレベル(あるいは同期尖頭レベル) VsyNcと
基準電圧Vrとの差を増幅するための差動増幅器、13
はクランプパルス発生回路である。また144次段増幅
回路のトランジスタ、15はその負荷抵抗、16はエミ
ッタ抵抗である。
次にこの発明の動作について説明する。なおここでは説
明を簡略にするなめに、同期尖頭をクランプする場合を
考え、スイッチ10はクランプパルスが寓レベル゛のと
き閉状態になるものとし、この時の映像信号とクランプ
パルスとのタイミングを第2図(a)、Φ)に示す。こ
こで、クランプ回路に入力された第2図(A) K示す
映像信号V・九は、クランプパルス発生回路13から第
2図(b) K示すように同期信号の位置九発生される
クランプパルスによってスイッチ10が閉じられること
により同期尖頭レベルVSYNCが抽出される。そして
、この抽出された同期尖頭レベルのスイッチ10が開と
なる期間はホールド用のコンデン?11に保持する。
ここで、抽出された同期尖頭レベルVSYNCと基準レ
ベルVrとの差を差動増幅器12で増幅して、バッファ
回路4を構成するトランジスタ7に供給すると、このト
ランジスタ7のベース電位v8は次式で与えられる。
V!+ = Gl (V8YNC−Vr )十V@  
    −(1)ここでG、は差動増幅器12の利得、
veはVsyNC= vyのときの差動増幅器12の出
力電位である@このときトランジスタ7は定電流源とし
て動作しており、’v 、及び抵抗5.6によりトラン
ジスタ7のコレクタ電位VCは次式のように与えここで
VCCは電源電圧、R1、R,はそれぞれ抵抗5,6の
抵抗値、Vstはトランジスタ7のベース・エミッタ間
電圧である。次に平均画像レベルの変化、あるいはノ・
ム雑音等によシ同期尖頭レベルvsyNcが変動し九場
合を考える。例えば同期尖頭レベルV8YNCが高・く
なつ九とすると、第(1)式よりトランジスタ7のベー
ス電位Vmは高くなり、第(2)式よりコレクタ電位V
cは低くなる。同様に同期尖頭レベルVSYNCが低く
なるとコレクタ電位Vcは高くなる。すなわち同期尖頭
レベルV8YNCの変動に対して、その変動を抑圧する
ように帰還がかかつてコレクタ電位Vc が変化する。
ここで、同期尖頭レベルV8YNCの変動量をδV3Y
NC、それに伴うコレクタ電位Vcの変動量をδVcと
すると第(2)式よシ、 を得る。帰還がかからない場合の同期尖頭レベルV8Y
NCの変動量をδvsyNcmaxとすると、−δVC
+δVtYNC=δVsyNcmix     −(4
)となり、第(3) 、 (4)式よ) が十分大きい場合は、 δVgyNcmax となって、同期尖頭レベルVBYNCの変動を抑圧する
ことができる。
なお、上記実施例に於いては、サンプル・ホールド回路
8をバッファアンプ9 ’ + 9 bsスイッチ10
およびホールドコンデンサ11とKよって構成したが、
スイッチ10とホールドコンデンサ11のみKよって構
成することもできる。
また上記実施例では映像信号の場合について説明したが
、この発明はこれに限らず、他の信号としての例えばデ
ィジタル信号に対しても適用することができる。
〔発明の効果〕
以上のように、この発明によれば、クランプノくルスを
サンプル・ホールド回路の論理入力として使用している
ために映像信号への洩れ込みがなく、また直流バイアス
レベルの保持を従来のように結合コンデンサで行なわず
にサンプル・ホールド回路で行なっているため、次段回
路の入力インビーダンスが中程度でも抑圧度の大きなり
ランプ動作が得られる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるクランプ回路の構成
図、第2図は映像信号とフラングパルスのタイミングを
示す波形図、第3図は従来のクランプ回路の構成図であ
る。 1.7.14はトランジスタ、2,5,6゜15.16
は抵抗、3,11はコンデンサ、4はバイアス回路、8
はサンプル・ホールド回路、9龜、9bはバッファアン
プ、10はスイッチ、12は差動増幅器%13はクラン
プパルス発生回路。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)映像信号の直流分再生とハム改善を行なうクラン
    プ回路において、映像信号の同期部分に同期したクラン
    プパルス発生するクランプパルス発生回路と、このクラ
    ンプパルス発生回路から出力されるクランプパルスによ
    り映像信号のペデスタルレベル(あるいは同期尖頭レベ
    ル)を抽出・保持するサンプル・ホールド回路と、この
    サンプル・ホールド回路の出力と基準電圧との差を増幅
    する差動増幅器と、この差動増幅器の出力によりペデス
    タルレベル(あるいは同期尖頭レベル)の抽出点に於け
    るバイアスが設定されるバイアス回路とを備えたことを
    特徴とするクランプ回路。
  2. (2)サンプル・ホールド回路は、第1のバッファアン
    プと、この第1のバッファアンプの出力側に接続されて
    クランプパルスにより閉となるスイッチと、このスイッ
    チの出力側に接続した第2のバッファアンプとによつて
    構成されていることを特徴とする特許請求の範囲第1項
    記載のクランプ回路。
JP8255685A 1985-04-19 1985-04-19 クランプ回路 Pending JPS61242173A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8255685A JPS61242173A (ja) 1985-04-19 1985-04-19 クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8255685A JPS61242173A (ja) 1985-04-19 1985-04-19 クランプ回路

Publications (1)

Publication Number Publication Date
JPS61242173A true JPS61242173A (ja) 1986-10-28

Family

ID=13777766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8255685A Pending JPS61242173A (ja) 1985-04-19 1985-04-19 クランプ回路

Country Status (1)

Country Link
JP (1) JPS61242173A (ja)

Similar Documents

Publication Publication Date Title
JP2646189B2 (ja) 差動cmosピーク検出回路
US5801555A (en) Correlative double sampling (CDS) device
JPS61242173A (ja) クランプ回路
JPH0419880Y2 (ja)
JP2875431B2 (ja) 雑音低減回路
JPH06150685A (ja) サンプルホールド回路
JPH0247916A (ja) アナログコンパレータ
JP3169721B2 (ja) 関数発生回路
JP3879148B2 (ja) クランプ回路およびそれを用いた同期分離回路
KR100492984B1 (ko) 영상 신호의 고주파 증강 제어장치
JPH0339980Y2 (ja)
JP3035413B2 (ja) サンプル・ホールド回路
KR890004061B1 (ko) 합성 비디오 신호에 포함되어 있는 디지탈 정보신호 분리 및 디지탈 동기신호 분리용 집적회로
JPS5947909B2 (ja) 同期分離装置
JPS6062780A (ja) 波形等化回路
JPS631501Y2 (ja)
JPS6248886A (ja) 振幅検出回路
JPS59156007A (ja) 増幅回路
JPS63208374A (ja) クランプ装置
JPH0372784A (ja) 同期信号分離回路
JPS5846115B2 (ja) クランプ回路
JPS6333358B2 (ja)
JPS60229481A (ja) 集積化自動利得制御回路
JPS6219106B2 (ja)
JPH0559634B2 (ja)