JP3169721B2 - 関数発生回路 - Google Patents
関数発生回路Info
- Publication number
- JP3169721B2 JP3169721B2 JP127293A JP127293A JP3169721B2 JP 3169721 B2 JP3169721 B2 JP 3169721B2 JP 127293 A JP127293 A JP 127293A JP 127293 A JP127293 A JP 127293A JP 3169721 B2 JP3169721 B2 JP 3169721B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- circuit
- input terminal
- waveform
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、テレビ、コンピュータ
など、画像または文字を表示するシステムで使われるＣ
ＲＴの偏向電流の歪み補正回路に用いられる、特に、Ｍ
ＯＳ型の半導体集積回路装置して実施するのに適した関
数発生回路に関する。
など、画像または文字を表示するシステムで使われるＣ
ＲＴの偏向電流の歪み補正回路に用いられる、特に、Ｍ
ＯＳ型の半導体集積回路装置して実施するのに適した関
数発生回路に関する。
【０００２】 従来、ＣＲＴの偏向電流の歪み補正回路
としては、例えば、日本放送協会編「ＮＨＫテレビ技術
教科書（上）」P.233 〜P.234(1989) に見られるよう
に、偏向コイルとキャパシタとの共振を利用して、歪み
補正波形としての２乗波形（パラボラ波形）を得る回路
方式が知られていた。
としては、例えば、日本放送協会編「ＮＨＫテレビ技術
教科書（上）」P.233 〜P.234(1989) に見られるよう
に、偏向コイルとキャパシタとの共振を利用して、歪み
補正波形としての２乗波形（パラボラ波形）を得る回路
方式が知られていた。
【０００３】
【発明が解決しようとする課題】パソコンやワークステ
ーション等のＣＲＴディスプレイモニタではテレビと異
なり、偏向周波数が数種類用意される場合があり、この
場合前記した従来の回路方式では、偏向周波数の変化に
伴い、歪み補正波形の振幅が変化してしまう。また、偏
向周波数を検出し、検出した出力でスイッチを切り換
え、キャパシタなどの定数を切り換えることで対応して
いるため、多くの個別部品を使用しており、集積回路化
には適していない。
ーション等のＣＲＴディスプレイモニタではテレビと異
なり、偏向周波数が数種類用意される場合があり、この
場合前記した従来の回路方式では、偏向周波数の変化に
伴い、歪み補正波形の振幅が変化してしまう。また、偏
向周波数を検出し、検出した出力でスイッチを切り換
え、キャパシタなどの定数を切り換えることで対応して
いるため、多くの個別部品を使用しており、集積回路化
には適していない。
【０００４】一方、必要な歪み補正波形の振幅は使用さ
れるＣＲＴの管面の形状によって決まっており、偏向周
波数の変化によらず一定の振幅が必要となる。本発明
は、集積回路化に適し、偏向周波数の変化によらず一定
振幅の歪み補正波形を発生する回路を提供する。
れるＣＲＴの管面の形状によって決まっており、偏向周
波数の変化によらず一定の振幅が必要となる。本発明
は、集積回路化に適し、偏向周波数の変化によらず一定
振幅の歪み補正波形を発生する回路を提供する。
【０００５】
【課題を解決するための手段】本発明は、２つのＭＯＳ
トランジスタのソース電極をオペアンプの反転入力端子
に共通に接続し、オペアンプの出力端子と、反転入力端
子とを抵抗とで接続し、一方のＭＯＳトランジスタのド
レインに入力信号を加え、残る片方のＭＯＳトランジス
タのドレインに入力信号の逆極性の波形を加えるいわゆ
る加算回路において、２つのＭＯＳトランジスタのゲー
ト電圧を入力信号波形と相似形の波形として、ＭＯＳト
ランジスタのソース・ドレイン抵抗を入力に比例した変
化をさせて、入力波形の２乗波形を得る。
トランジスタのソース電極をオペアンプの反転入力端子
に共通に接続し、オペアンプの出力端子と、反転入力端
子とを抵抗とで接続し、一方のＭＯＳトランジスタのド
レインに入力信号を加え、残る片方のＭＯＳトランジス
タのドレインに入力信号の逆極性の波形を加えるいわゆ
る加算回路において、２つのＭＯＳトランジスタのゲー
ト電圧を入力信号波形と相似形の波形として、ＭＯＳト
ランジスタのソース・ドレイン抵抗を入力に比例した変
化をさせて、入力波形の２乗波形を得る。
【０００６】
【作用】本発明によれば、２乗波形即ち歪み補正波形の
振幅は、入力波形の振幅によってのみ影響され、周波数
には依存しない。
振幅は、入力波形の振幅によってのみ影響され、周波数
には依存しない。
【０００７】
【実施例】本発明の第１の実施例を図１及び図２を用い
て説明する。図１において、ＭＯＳトランジスタ１のド
レイン電極は正入力端子に接続され、ソース電極はオペ
アンプ４の反転入力端子に接続されている。ＭＯＳトラ
ンジスタ２のドレイン電極は負入力端子に接続され、ソ
ース電極はオペアンプ４の反転入力端子に共通に接続さ
れている。ここで正入力端子に加わる入力信号Ｖinの逆
極性の信号−Ｖinが負入力端子に加えられる。オペアン
プ４の非反転入力端子は基準電位へ、出力端子はＭＯＳ
トランジスタ３のソース電極へ接続されている。ＭＯＳ
トランジスタ３のドレイン電極は、オペアンプ４の反転
入力端子へ接続されている。ＭＯＳトランジスタ３のゲ
ート電圧は、固定電圧ＶG に接続されているので、ＭＯ
Ｓトランジスタ３は定抵抗と同一の働きをする。従っ
て、ＭＯＳトランジスタ３は抵抗体で置き換えることも
できる。
て説明する。図１において、ＭＯＳトランジスタ１のド
レイン電極は正入力端子に接続され、ソース電極はオペ
アンプ４の反転入力端子に接続されている。ＭＯＳトラ
ンジスタ２のドレイン電極は負入力端子に接続され、ソ
ース電極はオペアンプ４の反転入力端子に共通に接続さ
れている。ここで正入力端子に加わる入力信号Ｖinの逆
極性の信号−Ｖinが負入力端子に加えられる。オペアン
プ４の非反転入力端子は基準電位へ、出力端子はＭＯＳ
トランジスタ３のソース電極へ接続されている。ＭＯＳ
トランジスタ３のドレイン電極は、オペアンプ４の反転
入力端子へ接続されている。ＭＯＳトランジスタ３のゲ
ート電圧は、固定電圧ＶG に接続されているので、ＭＯ
Ｓトランジスタ３は定抵抗と同一の働きをする。従っ
て、ＭＯＳトランジスタ３は抵抗体で置き換えることも
できる。
【０００８】入力信号Ｖinと相似な波形をＶa とし、グ
ランド電位をＶG とすると、ＭＯＳトランジスタ１のゲ
ート電極にはＶG −Ｖa の電圧が、ＭＯＳトランジスタ
２のゲート電極にはＶG ＋Ｖa の電圧が印加される。以
下、まず回路の入出力特性を説明する。
ランド電位をＶG とすると、ＭＯＳトランジスタ１のゲ
ート電極にはＶG −Ｖa の電圧が、ＭＯＳトランジスタ
２のゲート電極にはＶG ＋Ｖa の電圧が印加される。以
下、まず回路の入出力特性を説明する。
【０００９】ＭＯＳトランジスタ１、２、３のゲート・
ソース間電圧を各々ＶGS1 、ＶGS2、ＶGS3 、閾値電圧
をＶTH、ＭＯＳトランジスタの電圧−電流変換系数をＫ
とする。ＭＯＳトランジスタのドレイン−ソース間電圧
が十分小さいときには、ＭＯＳトランジスタの抵抗Ｒ1
〜Ｒ3 は一般的に、 R1＝1/｛K ・(VGS1- VTH) ｝, R2＝1/｛K ・(VGS2- VTH) ｝, R3＝1/｛K ・(VGS3- VTH) ｝ …(1) で表わされる。
ソース間電圧を各々ＶGS1 、ＶGS2、ＶGS3 、閾値電圧
をＶTH、ＭＯＳトランジスタの電圧−電流変換系数をＫ
とする。ＭＯＳトランジスタのドレイン−ソース間電圧
が十分小さいときには、ＭＯＳトランジスタの抵抗Ｒ1
〜Ｒ3 は一般的に、 R1＝1/｛K ・(VGS1- VTH) ｝, R2＝1/｛K ・(VGS2- VTH) ｝, R3＝1/｛K ・(VGS3- VTH) ｝ …(1) で表わされる。
【００１０】一方、図１の回路の入出力特性は、一般に
加算器と呼ばれるように Ｖin／Ｒ1 −Ｖin／Ｒ2 ＝−Ｖout ／Ｒ3 …(2) で表わすことができる。（１）式を（２）式に代入する
と、 Vin・ K・｛(VGS1- VTH)-(VGS2- VTH）｝＝-K・(VGS3- VTH) ・ Vout …(3) ここで、 ＶGS1 ＝ＶG-Ｖa , ＶGS2 ＝ＶG+Ｖa , ＶGS3 ＝ＶG で
あるから代入して、 ２・Ｖin・Ｖa ＝(VG- VTH) ・Ｖout …(4) Ｖa はＶinの相似波形として、その比例系数をαとする
と α・Ｖin 2 ＝(VG- VTH) ・Ｖout …(5) 即ち、出力には入力の２乗波形が得られる。
加算器と呼ばれるように Ｖin／Ｒ1 −Ｖin／Ｒ2 ＝−Ｖout ／Ｒ3 …(2) で表わすことができる。（１）式を（２）式に代入する
と、 Vin・ K・｛(VGS1- VTH)-(VGS2- VTH）｝＝-K・(VGS3- VTH) ・ Vout …(3) ここで、 ＶGS1 ＝ＶG-Ｖa , ＶGS2 ＝ＶG+Ｖa , ＶGS3 ＝ＶG で
あるから代入して、 ２・Ｖin・Ｖa ＝(VG- VTH) ・Ｖout …(4) Ｖa はＶinの相似波形として、その比例系数をαとする
と α・Ｖin 2 ＝(VG- VTH) ・Ｖout …(5) 即ち、出力には入力の２乗波形が得られる。
【００１１】図２は、図１の回路での各部の波形を示し
たものである。ここで、Ｖinは時間の経過と共に直線的
に上昇するか、又は直線的に下降している。Ｖa はＶin
に比例系数αをかけたもので、ＶG ＋Ｖa がＭＯＳトラ
ンジスタ２のゲート・ソース間へ、ＶG −Ｖa がＭＯＳ
トランジスタ１のゲート・ソース間へ加えられている。
出力電圧Ｖout は入力Ｖinの上昇区間と、下降区間の各
々に応じて２乗波形となっている。ここで、出力の振幅
は(5) 式から明らかなように入力電圧にのみ依存し、周
波数や傾きには無関係である。
たものである。ここで、Ｖinは時間の経過と共に直線的
に上昇するか、又は直線的に下降している。Ｖa はＶin
に比例系数αをかけたもので、ＶG ＋Ｖa がＭＯＳトラ
ンジスタ２のゲート・ソース間へ、ＶG −Ｖa がＭＯＳ
トランジスタ１のゲート・ソース間へ加えられている。
出力電圧Ｖout は入力Ｖinの上昇区間と、下降区間の各
々に応じて２乗波形となっている。ここで、出力の振幅
は(5) 式から明らかなように入力電圧にのみ依存し、周
波数や傾きには無関係である。
【００１２】本発明の第２の実施例を図３、図４を用い
て説明する。図３の回路で、ＭＯＳトランジスタ１、
２、３、オペアンプ４からなる部分は図１の回路と同一
である。前段の部分は抵抗５、６、７、８、９、１０、
１１、１２から構成される分圧回路と、オペアンプ２
７、２８、抵抗１３、１４、１５、１６、１７、１８、
１９、２０からなるシングルエンド差動変換回路と、ス
イッチ２１、２２、２３、２４、２５、２６からなる信
号切換回路の３つの部分から構成されている。
て説明する。図３の回路で、ＭＯＳトランジスタ１、
２、３、オペアンプ４からなる部分は図１の回路と同一
である。前段の部分は抵抗５、６、７、８、９、１０、
１１、１２から構成される分圧回路と、オペアンプ２
７、２８、抵抗１３、１４、１５、１６、１７、１８、
１９、２０からなるシングルエンド差動変換回路と、ス
イッチ２１、２２、２３、２４、２５、２６からなる信
号切換回路の３つの部分から構成されている。
【００１３】以下、入力側から順を追って回路動作を説
明する。前記信号切換回路のスイッチ２１〜２６は各々
切換制御信号Ｓa 〜Ｓf で制御される。Ｓa は入力信号
の奇数番目の立上り区間でスイッチ２１をオンする。Ｓ
c は入力信号の奇数番目の立下り区間と、偶数番目の立
上り区間でスイッチ２３をオンする。Ｓe は偶数番目の
立下り区間でスイッチ２５をオンする。残るＳb , Ｓ
d , Ｓf はＳa , Ｓc ,Ｓe に１周期遅れた動作をす
る。即ちＳb は入力信号の偶数番目の立上り区間でスイ
ッチ２２をオンする。Ｓd は入力信号の偶数番目の立下
り区間と、奇数番目の立上り区間でスイッチ２４をオン
する。Ｓf は奇数番目の立下り区間でスイッチ２６をオ
ンする。したがって前記信号切換回路の出力Ｖa は入力
信号の奇数番目の立上り区間では入力信号と同一に、奇
数番目の立下り区間と、偶数番目の立上り区間ではＶB
と同一電圧に、偶数番目の立下り区間ではＶBNと同一電
圧になる。同様に前記信号切換回路の出力Ｖb は、入力
信号の偶数番目の立上り区間では入力信号と同一に、偶
数番目の立下り区間と奇数番目の立上り区間ではＶB と
同一電圧に、奇数番目の立下り区間ではＶBNと同一電圧
になる。
明する。前記信号切換回路のスイッチ２１〜２６は各々
切換制御信号Ｓa 〜Ｓf で制御される。Ｓa は入力信号
の奇数番目の立上り区間でスイッチ２１をオンする。Ｓ
c は入力信号の奇数番目の立下り区間と、偶数番目の立
上り区間でスイッチ２３をオンする。Ｓe は偶数番目の
立下り区間でスイッチ２５をオンする。残るＳb , Ｓ
d , Ｓf はＳa , Ｓc ,Ｓe に１周期遅れた動作をす
る。即ちＳb は入力信号の偶数番目の立上り区間でスイ
ッチ２２をオンする。Ｓd は入力信号の偶数番目の立下
り区間と、奇数番目の立上り区間でスイッチ２４をオン
する。Ｓf は奇数番目の立下り区間でスイッチ２６をオ
ンする。したがって前記信号切換回路の出力Ｖa は入力
信号の奇数番目の立上り区間では入力信号と同一に、奇
数番目の立下り区間と、偶数番目の立上り区間ではＶB
と同一電圧に、偶数番目の立下り区間ではＶBNと同一電
圧になる。同様に前記信号切換回路の出力Ｖb は、入力
信号の偶数番目の立上り区間では入力信号と同一に、偶
数番目の立下り区間と奇数番目の立上り区間ではＶB と
同一電圧に、奇数番目の立下り区間ではＶBNと同一電圧
になる。
【００１４】次にシングルエンド差動変換回路では、Ｖ
a とＶb の減算を行っている。一般的にこの回路の入出
力特性は、出力をＶc , Ｖd として抵抗１３〜２０が全
て等しいとすると、Ｖc ＝（Ｖb −Ｖa ），Ｖd ＝−
（Ｖb −Ｖa ）で表わすことができる。Ｖc とＶd はＶ
b に対して極性の反転した信号となる。
a とＶb の減算を行っている。一般的にこの回路の入出
力特性は、出力をＶc , Ｖd として抵抗１３〜２０が全
て等しいとすると、Ｖc ＝（Ｖb −Ｖa ），Ｖd ＝−
（Ｖb −Ｖa ）で表わすことができる。Ｖc とＶd はＶ
b に対して極性の反転した信号となる。
【００１５】次の分圧回路では、シングルエンド差動変
換回路の出力を分圧する。分圧する理由はＭＯＳトラン
ジスタ１、２の線形動作範囲が狭いためである。同時に
この分圧回路では、ＭＯＳトランジスタ１、２のゲート
電圧を作り出す。ゲート電圧は前述したごとく、ＶG の
電位を中心とする、入力信号と相似形の信号になってい
る必要がある。
換回路の出力を分圧する。分圧する理由はＭＯＳトラン
ジスタ１、２の線形動作範囲が狭いためである。同時に
この分圧回路では、ＭＯＳトランジスタ１、２のゲート
電圧を作り出す。ゲート電圧は前述したごとく、ＶG の
電位を中心とする、入力信号と相似形の信号になってい
る必要がある。
【００１６】ＭＯＳトランジスタ１のドレイン電圧Ｖin
+ とＭＯＳトランジスタ２のドレイン電圧Ｖin - は、抵
抗７、８、１１、１２の抵抗値を各々Ｒ7 、Ｒ8 、
Ｒ11、Ｒ 12として、 Ｖin + ＝Ｖc ・Ｒ8 ／（Ｒ7 ＋Ｒ8 ） …(6) Ｖin - ＝Ｖd ・Ｒ12／（Ｒ11＋Ｒ12） …(7) ＭＯＳトランジスタ１のゲート電圧Ｖf とＭＯＳトラン
ジスタ２のゲート電圧Ｖe は抵抗５、６、９、１０の抵
抗値を各々Ｒ5 、Ｒ6 、Ｒ9 、Ｒ10とすると、 Ｖe ＝Ｖdd・Ｒ6 ／（Ｒ5 ＋Ｒ6)＋ＶC ・Ｒ5 ／（Ｒ5 ＋Ｒ6) …(8) Ｖf ＝Ｖdd・Ｒ10／（Ｒ9 ＋Ｒ10) ＋Ｖd ・Ｒ9 ／（Ｒ9 ＋Ｒ10) …(9) Ｒ5 ＝Ｒ9 、Ｒ6 ＝Ｒ10とすると、（８）式と（９）式
から分かるように、Ｖ e 、Ｖf は一定電圧Ｖdd・Ｒ6 ／
（Ｒ5 ＋Ｒ6)＝ＶG を中心として、各々Ｖc 、Ｖd を分
圧した信号が出力される。
+ とＭＯＳトランジスタ２のドレイン電圧Ｖin - は、抵
抗７、８、１１、１２の抵抗値を各々Ｒ7 、Ｒ8 、
Ｒ11、Ｒ 12として、 Ｖin + ＝Ｖc ・Ｒ8 ／（Ｒ7 ＋Ｒ8 ） …(6) Ｖin - ＝Ｖd ・Ｒ12／（Ｒ11＋Ｒ12） …(7) ＭＯＳトランジスタ１のゲート電圧Ｖf とＭＯＳトラン
ジスタ２のゲート電圧Ｖe は抵抗５、６、９、１０の抵
抗値を各々Ｒ5 、Ｒ6 、Ｒ9 、Ｒ10とすると、 Ｖe ＝Ｖdd・Ｒ6 ／（Ｒ5 ＋Ｒ6)＋ＶC ・Ｒ5 ／（Ｒ5 ＋Ｒ6) …(8) Ｖf ＝Ｖdd・Ｒ10／（Ｒ9 ＋Ｒ10) ＋Ｖd ・Ｒ9 ／（Ｒ9 ＋Ｒ10) …(9) Ｒ5 ＝Ｒ9 、Ｒ6 ＝Ｒ10とすると、（８）式と（９）式
から分かるように、Ｖ e 、Ｖf は一定電圧Ｖdd・Ｒ6 ／
（Ｒ5 ＋Ｒ6)＝ＶG を中心として、各々Ｖc 、Ｖd を分
圧した信号が出力される。
【００１７】(5) 式のαは、入力信号も（６）式、
（７）式で分圧されていることも考慮すると、Ｒ7 ＝Ｒ
11, Ｒ8 ＝Ｒ12のとき α＝Ｒ9 ・Ｒ12／（Ｒ9 ＋Ｒ10) ・（Ｒ11＋Ｒ12) …（10） (5) 式のＶinは入力の立上りの区間についてのみ Ｖin・Ｒ8 ／（Ｒ7 ＋Ｒ8 ）＝Ｖin+ ＝Ｖin- …（11） となり、(5) 式から出力には入力の２乗波形が得られ
る。入力の立下り区間についてはＶc , Ｖd , Ｖe , Ｖ
f は、前述したスイッチ２１〜２６によってピーク値に
クランプされているので、出力値もピーク値にクランプ
されている。
（７）式で分圧されていることも考慮すると、Ｒ7 ＝Ｒ
11, Ｒ8 ＝Ｒ12のとき α＝Ｒ9 ・Ｒ12／（Ｒ9 ＋Ｒ10) ・（Ｒ11＋Ｒ12) …（10） (5) 式のＶinは入力の立上りの区間についてのみ Ｖin・Ｒ8 ／（Ｒ7 ＋Ｒ8 ）＝Ｖin+ ＝Ｖin- …（11） となり、(5) 式から出力には入力の２乗波形が得られ
る。入力の立下り区間についてはＶc , Ｖd , Ｖe , Ｖ
f は、前述したスイッチ２１〜２６によってピーク値に
クランプされているので、出力値もピーク値にクランプ
されている。
【００１８】図３の回路は以上述べたごとく、入力の立
上り区間についてのみ２乗波形を出力し、時間の短い入
力の立下り区間については、出力は一定値となり２乗波
形を出さない。テレビ等のＣＲＴの歪み補正波形発生回
路においては、立下り区間は帰線区間と呼ばれる画面に
画像が見えない区間であるため、２乗波形は元来不要で
あり、また立下り区間に２乗波形が出力されている場合
には、その影響が立上り区間の２乗波形に及ばないよう
に後段に接続される増幅回路の周波数特性を比較的高い
周波数まで増幅するようにする必要がある。
上り区間についてのみ２乗波形を出力し、時間の短い入
力の立下り区間については、出力は一定値となり２乗波
形を出さない。テレビ等のＣＲＴの歪み補正波形発生回
路においては、立下り区間は帰線区間と呼ばれる画面に
画像が見えない区間であるため、２乗波形は元来不要で
あり、また立下り区間に２乗波形が出力されている場合
には、その影響が立上り区間の２乗波形に及ばないよう
に後段に接続される増幅回路の周波数特性を比較的高い
周波数まで増幅するようにする必要がある。
【００１９】図３の回路をＣＲＴの歪み補正波形発生回
路に適用すれば、後段に接続される増幅回路の周波数特
性は比較的低い周波数を増幅するものでよい。
路に適用すれば、後段に接続される増幅回路の周波数特
性は比較的低い周波数を増幅するものでよい。
【００２０】
【発明の効果】以上説明したように、本発明によればＭ
ＯＳトランジスタを用いてＣＲＴの歪み補正波形発生回
路が実現できる。さらにスイッチもＭＯＳトランジスタ
で容易に実現可変な為、ＭＯＳ形集積回路に適用した場
合には、外付けでキャパシタの切換機能等を付加するこ
となく、ＣＲＴの歪み補正波形発生回路が構成できると
いう効果がある。
ＯＳトランジスタを用いてＣＲＴの歪み補正波形発生回
路が実現できる。さらにスイッチもＭＯＳトランジスタ
で容易に実現可変な為、ＭＯＳ形集積回路に適用した場
合には、外付けでキャパシタの切換機能等を付加するこ
となく、ＣＲＴの歪み補正波形発生回路が構成できると
いう効果がある。
【００２１】さらに、帰線区間の出力を一定値にクラン
プすることができ、不要な高周波の波形を出力しない
為、後段に接続される回路の周波数特性を緩和できる効
果がある。
プすることができ、不要な高周波の波形を出力しない
為、後段に接続される回路の周波数特性を緩和できる効
果がある。
【図１】本発明の第１の実施例を示す。
【図２】図１の回路の各部の動作波形を示す。
【図３】本発明の第２の実施例を示す。
【図４】図３の回路の各部の動作波形を示す。
１、２、３ ＭＯＳトランジスタ ４ オペアンプ ５〜２０ 抵抗器 ２１〜２６ スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｎ 3/23 Ｈ０４Ｎ 3/23 Ｚ // Ｇ０６Ｆ 101:18 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/02 G09G 1/00 G09G 1/04 G09G 1/16 H04N 3/23
Claims (1)
- 【請求項１】 のこぎり波信号を入力する第１の入力端
子にドレインを接続した第１のＭＯＳトランジスタと、
前記のこぎり波の極性を逆にした信号を入力する第２の
入力端子にドレインを接続した第２のＭＯＳトランジス
タと、前記第１のＭＯＳトランジスタのソースと前記第
２のＭＯＳトランジスタのソースを共通にして反転入力
端子を接続し、基準電圧を非反転入力端子に接続した演
算増幅器と、前記反転入力端子に第１の端子を接続し、
前記演算増幅器の出力端子に第２の端子を接続した抵抗
要素とで構成され、前記第１のＭＯＳトランジスタのゲ
ートが、固定電圧から前記のこぎり波の波形を引いた信
号を入力する第３の入力端子に接続され、前記第２のＭ
ＯＳトランジスタのゲートが、前記固定電圧に前記のこ
ぎり波の波形を足した信号を入力する第４の入力端子に
接続されることを特徴とする関数発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP127293A JP3169721B2 (ja) | 1993-01-07 | 1993-01-07 | 関数発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP127293A JP3169721B2 (ja) | 1993-01-07 | 1993-01-07 | 関数発生回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001028826A Division JP3480567B2 (ja) | 2001-02-05 | 2001-02-05 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06208424A JPH06208424A (ja) | 1994-07-26 |
| JP3169721B2 true JP3169721B2 (ja) | 2001-05-28 |
Family
ID=11496830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP127293A Expired - Fee Related JP3169721B2 (ja) | 1993-01-07 | 1993-01-07 | 関数発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3169721B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972619B2 (en) | 2002-12-17 | 2005-12-06 | Matsushita Electric Industrial Co., Ltd. | Amplifier with a gain proportional to power source voltage |
| JP4706045B2 (ja) * | 2008-03-12 | 2011-06-22 | テクトロニクス・インターナショナル・セールス・ゲーエムベーハー | Ａ級増幅回路 |
-
1993
- 1993-01-07 JP JP127293A patent/JP3169721B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06208424A (ja) | 1994-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5724519A (en) | Complementary transistor circuit and amplifier and CRT display device using the same | |
| KR940018689A (ko) | 차동 증폭기의 함수 전압의 복합 구동 전압을 발생시키기 위한 lcd 구동 아날로그 비선형 연산회로 | |
| US5146192A (en) | Delay circuit of ultrasonic diagnostic apparatus using delay line comprising variable capacitance diode and inductor | |
| US4396890A (en) | Variable gain amplifier | |
| JP3169721B2 (ja) | 関数発生回路 | |
| US5838175A (en) | Low distortion track and hold circuit | |
| US3252045A (en) | Line generating means and method | |
| JP3480567B2 (ja) | 不揮発性半導体記憶装置 | |
| GB1372678A (en) | Dynamic focusing signal generator | |
| JP2846034B2 (ja) | 高周波増幅回路 | |
| JPS60132469A (ja) | テレビジョン信号の階調補正回路 | |
| JPS6358512B2 (ja) | ||
| JPS58170281A (ja) | 偏向ひずみ補正回路 | |
| JPH05127763A (ja) | ボルテージレギユレータ | |
| US6580232B2 (en) | Dynamic focus voltage amplitude controller | |
| US4074147A (en) | Switching amplifiers | |
| US3911317A (en) | Current bootstrap to reduce interelectrode capacitance effect in a vacuum tube | |
| US6577083B1 (en) | Method and apparatus for vertical S linearity correction with no external components | |
| JPH05259748A (ja) | ビデオ出力回路 | |
| JP2659005B2 (ja) | 高周波増幅回路 | |
| JPH0564036A (ja) | ガンマオフセツト調整回路 | |
| KR100335136B1 (ko) | 신호 변환 장치 | |
| KR100464538B1 (ko) | 감마 보정 장치 | |
| JPH0197069A (ja) | ガンマ補正回路 | |
| JPS5927508B2 (ja) | 輪郭補償装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| LAPS | Cancellation because of no payment of annual fees |