RU175892U1

RU175892U1 - Аналоговое запоминающее устройство

Info

Publication number: RU175892U1
Application number: RU2017126703U
Authority: RU
Inventors: Сергей Николаевич Бондарь; Мария Сергеевна Жаворонкова; Евгения Ивановна Папанцева
Priority date: 2017-07-25
Filing date: 2017-07-25
Publication date: 2017-12-21

Abstract

Полезная модель относится к электроизмерительной технике, в частности к устройствам для формирования выборок мгновенного значения напряжения.

Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, заключается в снижении влияния:

- внутреннего сопротивления источника запоминаемого сигнала на значение как величины эффективного времени выборки, так и на значение величины эффективного времени хранения выборки мгновенного значения напряжения;

- сопротивления нагрузки на значение величины эффективного времени хранения выборки мгновенного значения напряжения.

Аналоговое запоминающее устройство содержит: первый и второй накопительные конденсаторы; первый, второй и третий ключи; операционный усилитель; нагрузочный резистор; первый и второй буферные повторители напряжения на операционном усилителе; аттенюатор, содержащий первый, второй и третий резисторы, а также повторитель напряжения. 1 ил.

Description

Область техники, к которой относится полезная модель

Уровень техники

Известно устройство выборки и хранения, содержащие аналоговый ключ, два операционных усилителя, конденсатор хранения, резистор цепи обратной связи, резистор ограничения, два встречно включенных диода (Жаворонкова М.С., Бондарь С.Н. Разработка быстродействующего устройства выборки и хранения повышенной точности // Методы и технические средства повышения эффективности использования электрооборудования в промышленности и сельском хозяйстве: сб. науч. тр. по материалам 75-й научно-практической конференции электроэнергетического факультета СтГАУ. - Ставрополь: АГРУС, 2012. С.112, рис. 3). Особенностью данного устройства является выполнение условия:

,

где Δt_{выборки} - интервал выборки (стробирования);

τ_зар - время заряда запоминающего конденсатора;

n - множитель (как правило, n≥3) определяющий эффективное время выборки (минимальный интервал времени необходимый для запоминания мгновенного значения напряжения выборки с заданной точностью (2))

,

где ξ - допустимая ошибка запоминания;

U_{вх(t=tвыборки)}- значение напряжения входного сигнала в момент начала выборки;

- значение запомненного напряжения к моменту завершения выборки.

Недостатком устройства является возникновение погрешности выборки аналогового напряжения, обусловленной тем, что за интервал выборки (стробирования) входное напряжение меняется, что приводит к неоднозначности определения выходного напряжения, поскольку оно зависит от времени выборки. Причем отмеченная погрешность является принципиально неустранимой в силу выполнения условий (1) и (2).

Наиболее близким аналогом - прототипом к заявляемому техническому решению является аналоговое запоминающее устройство (патент RU 2020615, МПК G12C 27/00).

Аналоговое запоминающее устройство содержит: первый и второй накопительные конденсаторы; первый, второй и третий ключи; операционный усилитель; нагрузочный резистор; аттенюатор, при этом управляющий вход устройства соединен с управляющими входами ключей, а информационный вход устройства соединен с информационным входом третьего ключа; выход третьего ключа и второй выход аттенюатора подключены к информационному входу первого ключа, выход которого, через нагрузочный резистор, соединен с первым выводом первого накопительного конденсатора и неинвертирующим входом операционного усилителя, выход которого соединен с выходом устройства, первым выводом второго накопительного конденсатора и входом аттенюатора; первый выход аттенюатора соединен с информационным входом второго ключа, выход которого соединен с инвертирующим входом операционного усилителя и вторым выводом второго накопительного конденсатора; второй вывод первого накопительного конденсатора подключен к шине нулевого потенциала.

Возможны различные варианты исполнения аттенюатора:

- по первому варианту, аттенюатор содержит первый, второй и третий резисторы, а также повторитель напряжения, при этом первый и второй резисторы соединены последовательно, образуют делитель напряжения, и включены между входом и шиной нулевого потенциала устройства, точка соединения первого и второго резисторов подключена к первому выходу аттенюатора и через повторитель напряжения и третий резистор подключена ко второму выходу аттенюатора;

- по второму варианту, аттенюатор выполнен в виде соединенного первого, второго, четвертого и пятого резисторов, при этом первый и второй резисторы соединены последовательно и образуют делитель, включенный между входом и шиной нулевого потенциала устройства, четвертый и пятый резисторы, так же соединены последовательно, образуют делитель включенный между входом и шиной нулевого потенциала устройства, точки соединения первого и второго резисторов, а так же четвертого и пятого резисторов, соединены, соответственно, с первым и вторым выходами аттенюатора;

- по третьему варианту, аттенюатор выполнен в виде первого, второго и третьего резисторов, при этом первый и второй резисторы соединены последовательно, образуют делитель и включены между входом и шиной нулевого потенциала устройства, точка соединения первого и второго резисторов подключена к первому выходу аттенюатора и через третий резистор соединена со вторым выходом аттенюатора.

Согласно прототипа, исполнение аттенюатора:

- по второму варианту, в случае интегрального исполнения, является достаточно сложной задачей из-за трудностей выполнения двух точных делителей с идентичными параметрами;

- по третьему варианту, сопровождается некоторым ухудшением условия заряда первого и второго конденсаторов, что приводит к снижению точности запоминания выборки мгновенного значения напряжения, поэтому рассматриваться в предлагаемой полезной модели не будут.

В прототипе, запоминание выборки мгновенного значения напряжения осуществляется пропорционально времени заряда первого накопительного конденсатора τ_зap.C1 (3):

,где Ri - внутреннее сопротивление источника сигнала;

R_нр - сопротивление нагрузочного резистора;

r_вкл - сопротивление ключа во включенном состоянии;

C₁ - емкость первого накопительного конденсатора.

И согласно (1)÷(3), время выборки Δt_{выборки},в каждом конкретном случае, будет в значительной степени определяться внутренним сопротивлением конкретного источника запоминаемого сигнала. Что, в свою очередь, вносит элемент неопределенности в значение эффективного времени выборки Δt_{выборки} прототипа.

Кроме того, в силу влияния как внутреннего сопротивления источника сигнала, так и сопротивления конкретной нагрузки устройства, будет иметь место неопределенность значения эффективного времени хранения Δt_{хранения}прототипа - времени в течении которого выполняется условие (4)

где δ - допустимая погрешность хранения информации.

Недостатками данного устройства являются:

- влияние внутреннего сопротивления источника сигнала, как на значение величины эффективного времени выборки Δt_{выборки}, так и на значение величины эффективного времени хранения Δt_{хранения};

- влияние сопротивления нагрузки на значение величины эффективного времени хранения Δt_{хранения}.

Раскрытие полезной модели

- внутреннего сопротивления источника запоминаемого сигнала на значение, как величины эффективного времени выборки, так и на значение величины эффективного времени хранения выборки мгновенного значения напряжения;

Технический результат достигается тем, что в аналоговое запоминающее устройство содержащее: первый и второй накопительные конденсаторы; первый, второй и третий ключи; операционный усилитель; нагрузочный резистор; аттенюатор, при этом управляющий вход устройства соединен с управляющими входами ключей; выход третьего ключа и второй выход аттенюатора подключены к информационному входу первого ключа, выход которого, через нагрузочный резистор, соединен с первым выводом первого накопительного конденсатора и неинвертирующим входом операционного усилителя, выход которого соединен с первым выводом второго накопительного конденсатора и входом аттенюатора; первый выход аттенюатора соединен с информационным входом второго ключа, выход которого соединен с инвертирующим входом операционного усилителя и вторым выводом второго накопительного конденсатора; второй вывод первого накопительного конденсатора подключен к шине нулевого потенциала, введен первый и второй буферный повторитель напряжения на операционном усилителе, причем: информационный вход устройства соединен со входом первого буферного повторителя напряжения на операционном усилителе, выход которого соединен с информационным входом третьего ключа; вход второго буферного повторителя напряжения на операционном усилителе соединен с выходом операционного усилителя, а выход второго буферного повторителя напряжения на операционном усилителе служит выходом устройства.

Аттенюатор содержит первый, второй и третий резисторы, а также повторитель напряжения, при этом первый и второй резисторы соединены последовательно, образуют делитель напряжения, и включены между входом и шиной нулевого потенциала устройства, точка соединения первого и второго резисторов подключена к первому выходу аттенюатора и через повторитель напряжения и третий резистор подключена ко второму выходу аттенюатора.

Краткое описание чертежей

На фиг. приведена функциональная схема устройства.

Осуществление полезной модели

Аналоговое запоминающее устройство содержит: первый и второй накопительные конденсаторы 1 и 2; первый, второй и третий ключи 3, 4 и 8; операционный усилитель (ОУ) 5; нагрузочный резистор 6; аттенюатор 7; первый и второй буферные повторители напряжения на операционном усилителе (БПН на ОУ) 9 и 10; информационный вход 11 устройства; управляющий вход 12 устройства; выход 17 устройства, при этом управляющий вход 12 устройства соединен с управляющими входами ключей 3, 4 и 8, а информационный вход 11 устройства, через первый БПН на ОУ 9, соединен с информационным входом третьего ключа 8; выход третьего ключа 8 и второй выход аттенюатора 7 подключены к информационному входу первого ключа 3, выход которого, через нагрузочный резистор 6, соединен с первым выводом первого накопительного конденсатора 1 и неинвертирующим входом ОУ 5, выход которого, через второй БПН на ОУ 10, соединен с выходом 17 устройства, первым выводом второго накопительного конденсатора 2 и входом аттенюатора 7; первый выход аттенюатора 7 соединен с информационным входом второго ключа 4, выход которого соединен с инвертирующим входом ОУ 5 и вторым выводом второго накопительного конденсатора 2; второй вывод первого накопительного конденсатора 1 подключен к шине нулевого потенциала.

Аттенюатор 7 содержит первый, второй и третий резисторы 13, 14 и 15, а также повторитель напряжения 16, при этом первый и второй резисторы, 13 и 14, соединены последовательно, образуют делитель напряжения, и включены между входом аттенюатора 7 и шиной нулевого потенциала устройства, точка соединения первого и второго резисторов 13 и 14, подключена к первому выходу аттенюатора 7 и через повторитель напряжения 16, и третий резистор 15, подключена ко второму выходу аттенюатора 7.

Аналоговое запоминающее устройство работает следующим образом.

Исходно первый и второй конденсаторы 1 и 2, характеризующиеся номинальными значениями емкости С₁ и С₂, а также первый, второй и третий ключи 3, 4 и 8, имеющие во включенном состоянии малые сопротивления r_вкл.Кл3, r_вкл.Кл4 и r_вкл.Кл8 и выключенном состоянии большие сопротивления R_{выкл.Кл3}, R_{выкл.Кл4} и R_{выкл.Кл8}, в первом приближении считают идентичными:

.

Первый и второй резисторы 13 и 14 аттенюатора 7 также считают идентичными и их сопротивления R₁₃=R₁₄=2⋅R, а коэффициент передачи повторителя напряжения 16 близок к единице. При этом первый и второй конденсаторы 1 и 2 полагают разряженными.

Под влиянием сигнала источника управляющего напряжения, подключаемого между управляющим входом 12 и шиной нулевого потенциала устройства, первый, второй и третий ключи 3, 4 и 8 переводятся во включенное состояние. При этом с помощью второго ключа 4 к инвертирующему входу операционного усилителя 5 подключаются первый и второй резисторы 13 и 14 аттенюатора 7, которые образуют цепь отрицательной обратной связи.

При действии напряжения источника сигнала, подключаемого между информационным входом 11 и шиной нулевого потенциала устройства, через БПН на ОУ 9, с единичным коэффициентом передачи, включенные третий и первый ключи 8 и 3 и резистор 6 происходит заряд первого конденсатора 1 с постоянной времени

,

где R_вых. _{БПН на ОУ 9} - выходное сопротивление БПН на ОУ 9;

R₁₅ - сопротивление третьего резистора 15 аттенюатора 7, выбираемое

из условия R_l5>>(R_{вых.БПНнаОУ9}+r_вкл), реально R₁₅=R₁₃||R₁₄=R;

R₆ - сопротивление нагрузочного резистора 6.

Получаемое на первом конденсаторе 1 напряжение передается на выход ОУ 5 с масштабным коэффициентом К₀ (К₀=1+R₁₃ / R₁₄=2), определяющимся цепью отрицательной обратной связи, которое с помощью первого и второго резисторов 13 и 14 ослабляется (в два раза) и в виде напряжения обратной связи поступает на первый выход аттенюатора 7 и через включенный второй ключ 4 воздействует на инвертирующий вход ОУ 5. Ослабленные напряжения беспрепятственно передается также на выход повторителя напряжения 16. При данной ситуации разность напряжений, действующая между выводами третьего резистора 15 аттенюатора 7, оказывается незначительной по величине. В связи с этим влияние сопротивления третьего резистора 15 на процесс заряда первого конденсатора 1 заметно не сказывается.

Под влиянием разности напряжений, образуемой между выходом и инвертирующим входом ОУ 5, происходит заряд второго конденсатора 2 с постоянной времени (9):

.

С целью обеспечения равных постоянных времени заряда (8), (9) при идентичных параметрах (5), (6) номинальное значение сопротивления резистора 6 определяют из условия

.

Получаемое напряжение отрицательной обратной связи непрерывно сравнивается с напряжением, накапливаемым первым конденсатором 1, образуя между входами операционного усилителя 5 приращение напряжения ΔU. В связи с тем, что напряжение на инвертирующем входе ОУ 5 меньше напряжения, действующего на неинвертирующем входе, на величину ΔU, второй конденсатор 2 в установившемся режиме заряжается до напряжения, превышающего значение напряжения первого конденсатора 1 на величину этого приращения.

По окончании действия напряжения на управляющем входе 12 (по завершению времени выборки Δt_{выборки}), первый, второй и третий ключи 3, 4 и 8 переходят в выключенное состояние и устройство в целом переводится в режим хранения накопленной аналоговой информации.

При выключенном третьем ключе 8 напряжение с выхода повторителя 17 через третий резистор 15 беспрепятственно передается на второй выход аттенюатора 7 и далее на информационный вход первого ключа 3 и разность напряжений между его информационным входом и выходом становится такой же (близкой к нулю), что и разность напряжений, действующая между информационным входом и выходом второго ключа 4. В связи с этим первый и второй конденсаторы 1 и 2 начинают постепенно разряжаться с достаточно большими постоянными времени:

,

где К - коэффициент, характеризующий отношение напряжений, действующих между информационным входом и выходом первого и второго ключей 3 и 4 (этот коэффициент при оговоренных выше условиях весьма близок к единице);

R_{вх.БПНнаОУ10} - входное сопротивление БПН на ОУ 10;

R_вых.Кл4 - выходное сопротивление второго ключа 4 в выключенном состоянии, фактически, R_вых.Кл4=R_{выкл.Кл4}и выражение (12) принимает вид (13):

.

В результате этого разность напряжений ΔU, действующая между входами операционного усилителя 5, во времени изменяется незначительно, поддерживая с достаточно высокой точностью постоянство запомненного выходного напряжения устройства.

При возобновлении сигналов на управляющем и информационном входах 12 и 11 устройства, первый и второй конденсаторы 1 и 2 перезаряжаются с постоянными времени (8) и (9). Причем, если уровень информационного сигнала не превышает уровня хранимого напряжения, то первый и второй конденсаторы 1 и 2 разряжаются, а при обратной ситуации данных сигналов они подзаряжаются до уровня анализируемого сигнала.

Изменение выходного напряжения устройства в режиме хранения информации во времени t описывается выражением (14)

,

где U и U+ΔU - напряжения, действующие на первом и втором конденсаторах 1 и 2 в момент времени, когда устройство переходит в режим хранения информации;

t - текущее время, отсчитываемое с момента перехода устройства в режим хранения информации.

Соотношение (14) представим в другом виде:

.

В начальный момент времени, когда Δt =0,

.

Полагая, что по свойствам ОУ 5 AU=U_вых(0)/K₀, выражение (14) приобретает вид:

Отсюда находим погрешность хранения информации в предлагаемом устройстве

.

Так как 1/К₀ <<1, то соотношение для погрешности хранения информации (18) принимает удобный для практического использования вид:

.

В случае прототипа, постоянные времени разряда конденсаторов 1 и 2 определяются выражением (20):

,

где R_i- внутреннее сопротивление источника сигнала;

R_н - сопротивление нагрузки аналогового запоминающего устройства

(входное сопротивление последующего устройства, в частности,

аналого-цифрового преобразователя (АЦП)),

причем в случае интегрального исполнения аналогового запоминающего устройства, и применения его в связке с различными источниками запоминаемого сигнала и нагрузками (АЦП), внутреннее и входное сопротивление которых можно характеризовать условием (21)

,

где j - номер возможного источника запоминаемого сигнала или нагрузки аналогового запоминающего устройства (последующего устройства), j∈[1;n],

имеет место неопределенность значения эффективного времени хранения Δt_{хранения} - времени в течении которого выполняется условие (4).

В предлагаемом устройстве эффективное время хранения стандартизовано. Так как, в силу использования БПН на ОУ 9 и 10, снижено влияние как внутреннего сопротивления источника сигнала, так и сопротивления нагрузки на значение величины эффективного времени хранения. В силу чего, правомерно условие (22):

.

В случае прототипа, в котором, согласно выражениям (1)÷(3), эффективное время выборки Δt_{выборки}, в значительной степени, определяется внутренним сопротивлением источника запоминаемого сигнала, причем в случае интегрального исполнения устройства, и применения его в связке с различными источниками запоминаемого сигнала, внутреннее сопротивление которых характеризуется условием подобным условию (21), имеет место неопределенность значения эффективного времени выборки Δt_{выборки}.

В предлагаемом устройстве эффективное время выборки стандартизовано. Так как, в силу использования БПН на ОУ 9, снижено влияние внутреннего сопротивления источника сигнала на значение величины эффективного времени выборки Δt_{выборки}. В силу чего, правомерно условие (23):

.

Claims

Аналоговое запоминающее устройство, содержащее: первый и второй накопительные конденсаторы; первый, второй и третий ключи; операционный усилитель; нагрузочный резистор; аттенюатор, содержащий первый, второй и третий резисторы, а также повторитель напряжения, при этом первый и второй резисторы соединены последовательно, образуют делитель напряжения и включены между входом и шиной нулевого потенциала устройства, точка соединения первого и второго резисторов подключена к первому выходу аттенюатора и через повторитель напряжения и третий резистор подключена ко второму выходу аттенюатора; управляющий вход устройства соединен с управляющими входами ключей; выход третьего ключа и второй выход аттенюатора подключены к информационному входу первого ключа, выход которого, через нагрузочный резистор, соединен с первым выводом первого накопительного конденсатора и неинвертирующим входом операционного усилителя, выход которого соединен с выходом устройства, первым выводом второго накопительного конденсатора и входом аттенюатора; первый выход аттенюатора соединен с информационным входом второго ключа, выход которого соединен с инвертирующим входом операционного усилителя и вторым выводом второго накопительного конденсатора; второй вывод первого накопительного конденсатора подключен к шине нулевого потенциала, отличающееся тем, что в устройство введен первый и второй буферный повторитель напряжения на операционном усилителе, причем: информационный вход устройства соединен со входом первого буферного повторителя напряжения на операционном усилителе, выход которого соединен с информационным входом третьего ключа; вход второго буферного повторителя напряжения на операционном усилителе соединен с выходом операционного усилителя, а выход второго буферного повторителя напряжения на операционном усилителе служит выходом устройства.