RU155713U1

RU155713U1 - Устройство для формирования выборки мгновенного значения напряжения

Info

Publication number: RU155713U1
Application number: RU2015106662/08U
Authority: RU
Inventors: Сергей Николаевич Бондарь; Мария Сергеевна Жаворонкова
Priority date: 2015-02-26
Filing date: 2015-02-26
Publication date: 2015-10-20

Abstract

Устройство для формирования выборки мгновенного значения напряжения, содержащее первый компаратор, операционный усилитель (ОУ), неинвертирующий вход которого заземлен, инвертирующий вход через первый ключ подключен к выходу резистора, а в цепи отрицательной обратной связи ОУ включен запоминающий конденсатор, параллельно которому включен второй ключ, триггер, выход которого соединен с входом управления первого ключа, а вход установки в единичное состояние триггера, через формирователь импульсов, соединен с выходом генератора тактовых импульсов (ГТИ), который через первый логический инвертор подключен к входу управления второго ключа, отличающееся тем, что в устройство введены второй компаратор, компаратор на ОУ, буферный повторитель на ОУ, первая и вторая логические ячейки 3И, логическая ячейка 2ИЛИ, второй логический инвертор, причем неинвертирующий вход компаратора на ОУ соединен с земляной шиной, инвертирующий вход соединен с входом устройства, а выход подключен, непосредственно к входу резистора, второму входу второй логической ячейки 3И, и через второй логический инвертор, к второму входу первой логической ячейки 3И, выходы логических ячеек 3И, через логическую ячейку 2ИЛИ, соединены со входом установки в нулевое состояние триггера, а третьи входы логических ячеек 3И соединены с выходом ГТИ, выход второго компаратора соединен с первым входом второй логической ячейки ЗИ, неинвертирующий вход второго компаратора соединен с инвертирующим входом первого компаратора и входом устройства, неинвертирующий вход буферного повторителя на ОУ соединен с выходом интегратора на ОУ, инвертирующий вход соединен с �

Description

Область техники, к которой относится полезная модель

Полезная модель относится к электроизмерительной технике, в частности к устройствам для формирования выборок мгновенного значения напряжения.

Уровень техники

Известно устройство выборки и хранения, содержащие аналоговый ключ, два операционных усилителя, конденсатор хранения, резистор цепи обратной связи, резистор ограничения, два встречно включенных диода (Жаворонкова М.С., Бондарь С.Н. Разработка быстродействующего устройства выборки и хранения повышенной точности // Методы и технические средства повышения эффективности использования электрооборудования в промышленности и сельском хозяйстве: сб. науч. тр. по материалам 75-й научно-практической конференции электроэнергетического факультета СтГАУ. - Ставрополь: АГРУС, 2011. С. 102, рис. 3). Особенностью данного устройства является выполнение условия:

где τ_стр - интервал стробирования (выборки);

τ_з - время заряда запоминающего конденсатора.

Недостатком устройства является возникновение погрешности выборки аналогового напряжения, обусловленной тем, что за интервал стробирования (выборки) входное напряжение меняется, что приводит к неоднозначности определения выходного напряжения (в пределах Δu (фиг. 1)), поскольку оно зависит от времени стробирования. Причем отмеченная погрешность является принципиально неустранимой в силу выполнения условия (1).

Наиболее близким аналогом - прототипом к заявляемому техническому решению является устройство для формирования выборки мгновенного значения напряжения (патент RU 2230376, МПК G11C 27/02).

Устройство для формирования выборки мгновенного значения напряжения содержит операционный усилитель (ОУ), неинвертирующий вход которого заземлен, а инвертирующий вход через первый ключ и резистор соединен с источником входного напряжения, причем в цепи отрицательной обратной связи ОУ включен запоминающий конденсатор, параллельно которому включен второй ключ, а выходом устройства является выход ОУ, который через аналоговый инвертор подключен к неинвертирующему входу компаратора, инвертирующий вход которого соединен с источником входного напряжения, а выход - с входом установки в нулевое состояние триггера, выход последнего соединен с входом управления первого ключа, а вход установки в единичное состояние триггера, через формирователь импульсов, соединен с выходом генератора тактовых импульсов, который через логический инвертор подключен к входу управления второго ключа.

Эффективное время хранения (время хранения Δt_{хранения} в течении которого выполняется условие (2)

где ξ - допустимая ошибка измерения значения напряжения)

определяется постоянной разряда интегратора τ_разр выполненного на базе ОУ и нагруженного на параллельно соединенные входные сопротивления аналогового инвертора R_вх.АИ и нагрузки устройства R_вх.н

то есть, чем больше τ_разр, тем больше Δt_{хранения} при заданной ξ.

Так как, согласно прототипа, аналоговый инвертор может быть выполнен по обычной схеме на основе ОУ и двух резисторов (на входе и в цепи отрицательной обратной связи), его входное сопротивление не превысит сотен кОм, единиц МОм и даже без учета влияния входного сопротивления нагрузки Δt_{хранения} будет мало в сравнении с известными устройствами (Волович Г.И., Ежов В.Б. Микросхемы АЦП и ЦАП. - М.: Издательский дом «Додэка-XXI», 2005. С. 40, рис. 51, 52).

Недостатками данного устройства являются:

- малое значение величины эффективного времени хранения;

- ограниченные функциональные возможности - устройство обеспечивает технический результат лишь в случае высокоомной нагрузки, а кроме того, осуществляет формирование выборки мгновенного значения напряжения однополярных аналоговых сигналов (сигналов положительной полярности).

Раскрытие полезной модели

Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, сводится к увеличению значения величины эффективного времени хранения при одновременном расширении функциональных возможностей - формирования выборки мгновенного значения напряжения двуполярных аналоговых сигналов, причем, независимо от сопротивления нагрузки устройства.

Технический результат достигается тем, что в устройство для формирования выборки мгновенного значения напряжения содержащее первый компаратор, ОУ, неинвертирующий вход которого заземлен, инвертирующий вход через первый ключ подключен к выходу резистора, а в цепи отрицательной обратной связи ОУ включен запоминающий конденсатор, параллельно которому включен второй ключ, триггер, выход которого соединен с входом управления первого ключа, а вход установки в единичное состояние триггера, через формирователь импульсов, соединен с выходом генератора тактовых импульсов (ГТИ), который через первый логический инвертор подключен к входу управления второго ключа, введены второй компаратор, компаратор на ОУ, буферный повторитель на ОУ, первая и вторая логические ячейки 3И, логическая ячейка 2ИЛИ, второй логический инвертор, причем неинвертирующий вход компаратора на ОУ соединен с земляной шиной, инвертирующий вход соединен с входом устройства, а выход подключен, непосредственно к входу резистора, второму входу второй логической ячейки 3И, и через второй логический инвертор, к второму входу первой логической ячейки 3И, выходы логических ячеек 3И, через логическую ячейку 2ИЛИ, соединены со входом установки в нулевое состояние триггера, а третьи входы логических ячеек 3И соединены с выходом ГТИ, выход второго компаратора соединен с первым входом второй логической ячейки 3И, неинвертирующий вход второго компаратора соединен с инвертирующим входом первого компаратора и входом устройства, неинвертирующий вход буферного повторителя на ОУ соединен с выходом интегратора на ОУ, инвертирующий вход соединен с собственным выходом, а так же с неинвертирующим и инвертирующим входами, соответственно, первого и второго компараторов, выход буферного повторителя на ОУ служит выходом устройства.

Краткое описание чертежей

На фиг. 1, 3÷7 приведены временные диаграммы, поясняющие работу устройства.

На фиг. 2, приведена функциональная схема устройства для формирования выборки мгновенного значения напряжения.

Осуществление полезной модели

Устройство для формирования выборки мгновенного значения напряжения содержит компаратор на базе операционного усилителя (ОУ) 1, ОУ 2, первый ключ 3, резистор 4, запоминающий конденсатор 5, второй ключ 6, буферный повторитель на ОУ 7, первый компаратор 8, генератор тактовых импульсов (ГТИ) 9, логический инвертор 10, формирователь импульсов 11, триггер 12, второй компаратор 13, первая 14 и вторая 15 логические ячейки 3И, логическая ячейка 2ИЛИ 16, второй логический инвертор 17, причем: инвертирующие входы компаратора на базе ОУ 1, компаратора 8 и неинвертирующий вход компаратора 13, соединены с входом устройства; неинвертирующие входы компаратора на базе ОУ 1 и ОУ 2 заземлены; выход компаратора на базе ОУ 1, через последовательно соединенные резистор 4 и ключ 3, подключен к инвертирующему входу ОУ 2, второму входу логической ячейки 3И 15 и, через логический инвертор 17, к второму входу логической ячейки 3И 14; параллельно соединенные ключ 6 и конденсатор 5 подключены к инвертирующему входу и выходу ОУ 2; выходы логических ячеек 3И 14 и 15, через логическую ячейку 2ИЛИ 16, соединены со входом установки в нулевое состояние триггера 12, выход последнего соединен с входом управления первого ключа 3; третьи входы логических ячеек 3И 14 и 15 соединены с выходом ГТИ 9; вход установки в единичное состояние триггера 12, через формирователь импульсов 11, соединен с выходом ГТИ 9, который через логический инвертор 10 подключен к входу управления второго ключа 6; выход компаратора 8 соединен с первым входом логической ячейки 3И 14; выход компаратора 13 соединен с первым входом логической ячейки 3И 15; неинвертирующий вход буферного повторителя на ОУ 7 соединен с выходом ОУ 2, инвертирующий вход соединен с собственным выходом, а так же с неинвертирующим и инвертирующим входами компараторов, соответственно, 8 и 13; выход буферного повторителя на ОУ 7 служит выходом устройства.

Работа устройства поясняется временными диаграммами (фиг. 3÷7), на которых показаны:

- выходное напряжение u₉ ГТИ 9 (фиг. 3, а);

- входное напряжение устройства u_вх, выходное напряжение u₁ компаратора на базе ОУ 1 (фиг. 3, б);

- входное напряжение устройства u_вх, выходное напряжение u₇ буферного повторителя на ОУ 7 (фиг. 3, в; фиг. 4, а; фиг. 5, а; фиг. 6, а; фиг. 7, а);

- выходное напряжение u₁₆ логического элемента 2ИЛИ 16 (фиг. 3, г);

- выходное напряжение u₁₁ формирователя импульсов 11 (фиг. 3, д).

- выходное напряжение u₁₀ первого логического инвертора 10 (фиг. 3, е);

- выходное напряжение u₁₂ триггера 12 (фиг. 3, ж);

- выходное напряжение u₈ компаратора 8 (фиг. 4, б; фиг. 5, б; фиг. 6, б; фиг. 7, б);

- выходное напряжение u₁₃ компаратора 13 (фиг. 4, в; фиг. 5, в; фиг. 6, в; фиг. 7, в);

- выходное напряжение u₁₆ логической ячейки 2ИЛИ 16 (фиг. 6, в; фиг. 7, в).

На фиг. 4÷7 приведены выходные сигналы компараторов 8, 13 и логической ячейки 2ИЛИ 16, для различных случаев формы входного сигнала.

Устройство для формирования выборки мгновенного значения напряжения работает следующим образом.

ГТИ 9 вырабатывает прямоугольные импульсы (фиг. 3, а), управляющие работой устройства. Рассмотрим, например, i-й интервал работы устройства, начинающийся в момент времени t, (фиг. 3). Выходное напряжение ГТИ 9 через логический инвертор 10 подается, во-первых, на вход управления второго ключа 6, причем в интервал времени t_i-t_i+0,5 это напряжение равно нулю (фиг. 3, е), поэтому второй ключ 6 разомкнут, а во-вторых, - на вход формирователя импульсов 11, который формирует короткий импульс (фиг. 3, д), устанавливающий триггер 12 в состояние «1» (фиг. 3, ж), поскольку он подается на вход асинхронной установки триггера в единичное состояние. Этот выходной сигнал триггера 12 подается на вход управления первого ключа 3, который замыкается в момент времени

Компаратор на базе ОУ 1 формирует выходной сигнал u₁ с амплитудой равной напряжению питания компаратора на базе ОУ 1 и с полярностью противоположной полярности входного сигнала u_вх (фиг. 3, б). При этом справедливо условие (5)

Напряжение с выхода компаратора на базе ОУ 1 поступает на интегрирующий ОУ, состоящий из ОУ 2, резистора 4 и запоминающего конденсатора 5, причем в момент времени он начинает интегрировать входное напряжение (напряжение поступающее с выхода компаратора на базе ОУ 1), его выходное напряжение u₂ (на фиг. 3, в; фиг. 4, а; фиг. 5, а; фиг. 6, а; фиг. 7, а, показано напряжение на выходе буферного повторителя на ОУ 7), на интервале [t_i; t_i+0,5] изменяется в соответствии с выражением (6)

В силу предварительной инверсии (по средством компаратора на базе ОУ 1) напряжение u₂ на выходе ОУ 2 меняется по линейному закону и с фазой соответствующей фазе входного сигнала u_вх. Буферный повторитель на ОУ 7 осуществляет трансляцию сигнала интегратора на выход устройства

Так как компараторы 8 и 13, включены параллельно, а их входы соединены встречно, выходные сигналы будут противофазны (фиг. 4, б, в; фиг. 5, б, в; фиг. 6, б, в; фиг. 7, б, в).

В момент времени t_выб (фиг. 3, в) напряжение u₇ будет равно мгновенному значению аналогового входного напряжения

устройства

но, в силу конечного времени срабатывания цепи управления ключом 3, то есть выполнения условия (9)

на выходе компараторов 8 (при u_вх>0, фиг. 4, б, фиг. 5, б) и 13 (при u_вх<0, фиг. 6, в, фиг. 7, в), на их выходах будут ненулевые уровни напряжения, которые с учетом выходного напряжение ГТИ 9, компаратора на базе ОУ 1 и логического инвертора 17, обеспечат перепад напряжения «0-1» на выходе логической ячейки 3И 14 (при u_вх>0), логической ячейки 3И 15 (при u_вх<0), логической ячейки 2ИЛИ 16 (фиг. 4, б, фиг. 5, б, фиг. 6, в, фиг. 7, в) и последующий переброс триггера 12 в состояние логического «0» (фиг. 3, ж), что приводит к отключению первого ключа 3.

В итоге, конденсатор 5 запоминает напряжение, которое равно мгновенному значению входного напряжения в момент времени t_выб, т.е. производится формирование выборки мгновенного значения. Время хранения равно (t_i+0,5-t_выб) (фиг. 3, в), в течение которого можно использовать полученную информацию о значении выборки в соответствии с решаемыми задачами. В течение интервала времени (t_i+1-t_i+0,5) второй ключ 6 замыкается (на его вход управления поступает единичный сигнал с выхода логического инвертора 10) и конденсатор 5 разряжается, а в момент времени t_i+1 (фиг. 3) начинается следующий цикл.

Формирователь импульсов 11 может быть выполнен по обычной схеме на основе ждущего мультивибратора или одновибратора, запускающегося перепадом выходного напряжения логического элемента 2ИЛИ 16.

Так как, в предлагаемом устройстве, нагрузкой интегратора, выполненного на базе ОУ, выступает буферный повторитель на ОУ 7 (а аналоговый инвертор, как в случае прототипа, отсутствует), справедливо условие

где R_вх.БП - входное сопротивление буферного повторителя на ОУ 7, то с учетом (2), (3) и (4), правомерно утверждение

Учитывая, что в предлагаемом устройстве, сопротивление нагрузки устройства не оказывает влияния на величину R_вх.БП, правомерно утверждать о расширении функциональных возможностей - формировании выборки мгновенного значения напряжения независимо от сопротивления нагрузки устройства.

Отказ от использования в составе устройства источника постоянного напряжения и введение дополнительных элементов (компаратор, компаратор на базе ОУ, две логические ячейки 3И, логическая ячейка 2ИЛИ, логический инвертор) обеспечивает расширение функциональных возможностей - осуществление запоминания двуполярных аналоговых сигналов.

Claims

Устройство для формирования выборки мгновенного значения напряжения, содержащее первый компаратор, операционный усилитель (ОУ), неинвертирующий вход которого заземлен, инвертирующий вход через первый ключ подключен к выходу резистора, а в цепи отрицательной обратной связи ОУ включен запоминающий конденсатор, параллельно которому включен второй ключ, триггер, выход которого соединен с входом управления первого ключа, а вход установки в единичное состояние триггера, через формирователь импульсов, соединен с выходом генератора тактовых импульсов (ГТИ), который через первый логический инвертор подключен к входу управления второго ключа, отличающееся тем, что в устройство введены второй компаратор, компаратор на ОУ, буферный повторитель на ОУ, первая и вторая логические ячейки 3И, логическая ячейка 2ИЛИ, второй логический инвертор, причем неинвертирующий вход компаратора на ОУ соединен с земляной шиной, инвертирующий вход соединен с входом устройства, а выход подключен, непосредственно к входу резистора, второму входу второй логической ячейки 3И, и через второй логический инвертор, к второму входу первой логической ячейки 3И, выходы логических ячеек 3И, через логическую ячейку 2ИЛИ, соединены со входом установки в нулевое состояние триггера, а третьи входы логических ячеек 3И соединены с выходом ГТИ, выход второго компаратора соединен с первым входом второй логической ячейки ЗИ, неинвертирующий вход второго компаратора соединен с инвертирующим входом первого компаратора и входом устройства, неинвертирующий вход буферного повторителя на ОУ соединен с выходом интегратора на ОУ, инвертирующий вход соединен с собственным выходом, а также с неинвертирующим и инвертирующим входами, соответственно, первого и второго компараторов, выход буферного повторителя на ОУ служит выходом устройства.