RU155555U1

RU155555U1 - Аналоговое запоминающее устройство

Info

Publication number: RU155555U1
Application number: RU2015106656/08U
Authority: RU
Inventors: Сергей Николаевич Бондарь; Мария Сергеевна Жаворонкова
Priority date: 2015-02-26
Filing date: 2015-02-26
Publication date: 2015-10-10

Abstract

Аналоговое запоминающее устройство, содержащее первый операционный усилитель (ОУ), неинвертирующий вход которого заземлен, первый конденсатор, включенный между выходом и инвертирующим входом первого ОУ, резистор, подсоединенный между инвертирующим входом первого ОУ и первым ключом, второй ключ, подсоединенный параллельно первому конденсатору, выход первого ОУ непосредственно соединен с неинвертирующим входом первого компаратора, инвертирующий вход которого соединен с источником аналогового напряжения, и через третий ключ соединен с неинвертирующим входом второго ОУ, соединенным также через второй конденсатор с земляной шиной, инвертирующий вход второго ОУ соединен с его же выходом, являющимся выходом аналогового запоминающего устройства, выход формирователя импульсов соединен с входом управления третьего ключа, а также через первый логический инвертор - с входами первой и второй логических ячеек 2И, к второму входу первой ячейки 2И подсоединен выход тактового генератора, а ее выход соединен с входом управления первого ключа, второй вход второй логической ячейки 2И через второй логический инвертор соединен с выходом тактового генератора, а ее выход подключен к входу управления второго ключа, отличающееся тем, что в устройство введены второй компаратор, компаратор на базе ОУ, первая и вторая логические ячейки 3И, логическая ячейка 2ИЛИ, третий логический инвертор, причем неинвертирующий вход компаратора на базе ОУ соединен с земляной шиной, инвертирующий вход соединен с источником аналогового напряжения, а выход подключен к входу первого аналогового ключа, второму входу второй логической ячейки 3И и,

Description

Область техники, к которой относится полезная модель

Полезная модель относится к электроизмерительной технике, в частности к устройствам для выборки и хранения мгновенных значений аналогового напряжения.

Уровень техники

Известно устройство выборки и хранения, содержащие аналоговый ключ, два операционных усилителя, конденсатор хранения, резистор цепи обратной связи, резистор ограничения, два встречно включенных диода (Жаворонкова М.С., Бондарь С.Н. Разработка быстродействующего устройства выборки и хранения повышенной точности // Методы и технические средства повышения эффективности использования электрооборудования в промышленности и сельском хозяйстве: сб. науч. тр. по материалам 75-й научно-практической конференции электроэнергетического факультета СтГАУ. - Ставрополь: АГРУС, 2011. С. 102, рис. 3). Особенностью данного устройства является выполнение условия:

где τ_стр - интервал стробирования (выборки);

τ_з - время заряда запоминающего конденсатора.

Недостатком устройства является возникновение погрешности выборки аналогового напряжения, обусловленной тем, что за интервал стробирования (выборки) входное напряжение меняется, что приводит к неоднозначности определения выходного напряжения (в пределах Дм (фиг. 1)), поскольку оно зависит от времени стробирования. Причем отмеченная погрешность является принципиально неустранимой в силу выполнения условия (1).

Наиболее близким аналогом - прототипом к заявляемому техническому

решению является аналоговое запоминающее устройство (патент RU 2178207, МПК G11С 27/02).

Аналоговое запоминающее устройство содержит первый ОУ, неинвертирующий вход которого заземлен, первый конденсатор, включенный между выходом и инвертирующим входом первого ОУ, резистор, подсоединенный между инвертирующим входом первого ОУ и первым ключом, второй ключ, подсоединенный параллельно первому конденсатору, другой вывод первого ключа подсоединен к источнику постоянного напряжения, выход первого ОУ соединен с неинвертирующим входом компаратора, инвертирующий вход которого соединен с источником аналогового напряжения, а выход подключен к входу формирователя импульсов, выход первого ОУ через третий ключ соединен с неинвертирующим входом второго ОУ, соединенным также через второй конденсатор с земляной шиной, инвертирующий вход второго ОУ соединен с его же выходом, являющимся выходом аналогового запоминающего устройства, выход формирователя импульсов соединен с входом управления третьего ключа, а также через первый логический инвертор - с входами первой и второй логических ячеек 2И, к второму входу первой ячейки 2И подсоединен выход тактового генератора, а ее выход соединен с входом управления первого ключа, второй вход второй логической ячейки 2И через второй логический инвертор соединен с выходом тактового генератора, а ее выход подключен к входу управления второго ключа.

Недостатком данного устройства являются ограниченные функциональные возможности - устройство осуществляет запоминание однополярных аналоговых сигналов (сигналов только положительной полярности).

Раскрытие полезной модели

Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, сводится к расширению функциональных возможностей - осуществлению запоминания двуполярных аналоговых сигналов.

Технический результат достигается тем, что в аналоговое запоминающее устройство, содержащее первый ОУ, неинвертирующий вход которого заземлен, первый конденсатор, включенный между выходом и инвертирующим входом первого ОУ, резистор, подсоединенный между инвертирующим входом первого ОУ и первым ключом, второй ключ, подсоединенный параллельно первому конденсатору, выход первого ОУ непосредственно соединен с неинвертирующим входом первого компаратора, инвертирующий вход которого соединен с источником аналогового напряжения, и через третий ключ, соединен с неинвертирующим входом второго ОУ, соединенным также через второй конденсатор с земляной шиной, инвертирующий вход второго ОУ соединен с его же выходом, являющимся выходом аналогового запоминающего устройства, выход формирователя импульсов соединен с входом управления третьего ключа, а также через первый логический инвертор - с входами первой и второй логических ячеек 2И, к второму входу первой ячейки 2И подсоединен выход тактового генератора, а ее выход соединен с входом управления первого ключа, второй вход второй логической ячейки 2И через второй логический инвертор соединен с выходом тактового генератора, а ее выход подключен к входу управления второго ключа, введены второй компаратор, компаратор на базе ОУ, первая и вторая логические ячейки 3И, логическая ячейка 2ИЛИ, третий логический инвертор, причем неинвертирующий вход компаратора на базе ОУ соединен с земляной шиной, инвертирующий вход соединен с источником аналогового напряжения, а выход подключен к входу первого аналогового ключа, второму входу второй логической ячейки 3И и, через третий логический инвертор, к второму входу первой логической ячейки 3И, выходы ячеек 3И, через логическую ячейку 2ИЛИ, соединены со входом формирователя импульсов, а третьи входы соединены с выходом тактового генератора, выход первого компаратора соединен с первым входом первой логической ячейки 3И, инвертирующий вход второго компаратора соединен с выходом первого ОУ, неинвертирующий вход соединен с источником аналогового напряжения, а выход соединен с первым входом второй логической ячейки 3И.

Краткое описание чертежей

На фиг. 1, 3÷7 приведены временные диаграммы, поясняющие работу устройства.

На фиг. 2, приведена функциональная схема аналогового запоминающего устройства.

Осуществление полезной модели

Аналоговое запоминающее устройство содержит первый ОУ 1, первый конденсатор 2, резистор 3, первый 4 и второй 5 ключи, компаратор на базе ОУ 6, первый компаратор 7, формирователь импульсов 8, третий ключ 9, второй ОУ 10, второй конденсатор 11, первый 12 и второй 13 логические инверторы, первая 14 и вторая 15 логические ячейки 2И, тактовый генератор 16, второй компаратор 17, первая 18 и вторая 19 логические ячейки 3И, логическая ячейка 2ИЛИ 20, третий логический инвертор 21, причем: инвертирующие входы компаратора на базе ОУ 6, компаратора 7 и неинвертирующий вход компаратора 17, соединены с источником аналогового напряжения; неинвертирующие входы компаратора на базе ОУ 6 и ОУ 1 заземлены; выход компаратора на базе ОУ 6, через последовательно соединенные ключ 4 и резистор 3, подключен к инвертирующему входу ОУ 1, второму входу логической ячейки 3И 19 и, через логический инвертор 21, к второму входу логической ячейки 3И 18; параллельно соединенные ключ 5 и конденсатор 2 подключены к инвертирующему входу и выходу ОУ 1; выход ОУ 1 параллельно соединен непосредственно с неинвертирующим входом компаратора 7, инвертирующим входом компаратора 17, и через ключ 9, соединен с неинвертирующим входом ОУ 10, соединенным также через конденсатор 11 с земляной шиной; инвертирующий вход ОУ 10 соединен с его же выходом, являющимся выходом аналогового запоминающего устройства; выход компаратора 7 соединен с первым входом логической ячейки 3И 18; выход компаратора 17 соединен с первым входом логической ячейки 3И 19; третьи входы логических ячеек 3И 18, 19 соединены с выход тактового генератора 16, а выходы, через логическую ячейку 2ИЛИ 20, соединены со входом формирователя импульсов 8; выход формирователя импульсов 8 соединен с входом управления ключа 9, а также, через логический инвертор 12, с входами логических ячеек 2И 14 и 15; к второму входу ячейки 2И 14 подсоединен выход тактового генератора 16, а ее выход соединен с входом управления ключа 4; второй вход логической ячейки 2И 15, через логический инвертор 13, соединен с выходом тактового генератора 16, а ее выход подключен к входу управления ключа 5.

Работа устройства поясняется временными диаграммами (фиг. 3÷7), на которых показаны:

- выходное напряжение u₁₆ тактового генератора 16 (фиг. 3, а);

- входное напряжение устройства u_вх, выходное напряжение u₆ компаратора на базе ОУ 6 (фиг. 3, б);

- входное напряжение устройства u_вх, выходное напряжение u₁ ОУ 1 (фиг. 3, в; фиг. 4, а; фиг. 5, а; фиг. 6, а; фиг. 7, а);

- выходное напряжение u₈ формирователя импульсов 8 (фиг. 3, г);

- выходное напряжение u₁₂ логического инвертора 12 (фиг. 3, д);

- выходное напряжение u₁₃ логического инвертора 13 (фиг. 3, е);

- выходное напряжение u₁₄ логической ячейки 2И 14 (фиг. 3, ж);

- выходное напряжение u₁₅ логической ячейки 2И 15 (фиг. 3, и).

- выходное напряжение u₇ компаратора 7 (фиг. 4, б; фиг. 5, б; фиг. 6, б; фиг. 7, б);

- выходное напряжение u₂₀ логической ячейки 2ИЛИ 20 (фиг. 4, б; фиг. 5, б);

- выходное напряжение u₁₇ компаратора 17 (фиг. 4, в; фиг. 5, в; фиг. 6, в; фиг. 7, в);

- выходное напряжение u₂₀ логической ячейки 2ИЛИ 20 (фиг. 6, в; фиг. 7, в).

На фиг. 4÷7 приведены выходные сигналы компараторов 7, 17 и логической ячейки 2ИЛИ 20, для различных случаев формы входного сигнала.

Аналоговое запоминающее устройство работает следующим образом.

Компаратор на базе ОУ 6 формирует выходной сигнал u₆ с амплитудой равной напряжению питания компаратора на базе ОУ бис полярностью противоположной полярности входного сигнала u_вх (фиг. 3, б). При этом справедливо условие (2)

В момент времени t₁ (t₄) (фронт тактового импульса) ключ 4 замкнут и напряжение с выхода компаратора на базе ОУ 6 поступает на вход интегрирующего ОУ, содержащего ОУ 1, конденсатор 2, резистор 3. Ключ 5 в это время разомкнут и напряжение u₁ на выходе ОУ 1 меняется по линейному закону и с фазой соответствующей фазе входного сигнала u_вх(фиг. 3, в; фиг. 4, а; фиг. 5, а; фиг. 6, а; фиг. 7, а).

Так как компараторы 7 и 17, включены параллельно, а их входы соединены встречно, выходные сигналы будут противофазны (фиг. 4, б, в; фиг. 5, б, в; фиг. 6, б, в; фиг. 7, б, в).

В момент времени t₂ (t₅) (фиг. 3, в) напряжение u₁ будет равно мгновенному значению аналогового входного напряжения

устройства

но, в силу конечного времени срабатывания цепи управления ключом 4, то есть выполнения условия (4)

на выходе компараторов 7 (при u_вх>0, фиг. 4, б, фиг. 5, б) и 17 (при u_вх<0, фиг. 6, в, фиг. 7, в), на их выходах будут ненулевые уровни напряжения, которые с учетом выходного напряжение тактового генератора 16, компаратора на базе ОУ 6 и логического инвертора 21, обеспечат формирование сигнала на выходе логической ячейки 3И 18 (при u_вх>0), логической ячейки 3И 19 (при u_вх<0), а значит, логической ячейки 2ИЛИ 20 (фиг. 4, б, фиг. 5, б, фиг. 6, в, фиг. 7, в) и последующий запуск формирователя импульсов 8, длительность выходного импульса которого равна τ₃₂=t₃-t₂ (фиг. 3, в).

Напряжения с выхода генератора 16 (фиг. 3, а) и с выхода логического инвертора 12 (фиг. 3, д) поступают на входы логической ячейки 2И 14, выходное напряжение которой показано на фиг. 3, ж. Это напряжение подается на вход управления ключа 4, поэтому, как отмечалось выше, он замкнут только в интервале времени τ₂₁=t₂-τ₂, а в момент времени t₂ ключ 4 размыкается, отключая компаратор на базе ОУ 6 от входа ОУ 1. Конденсатор 2 запоминает напряжение, определяемое (3).

Импульс напряжения с выхода формирователя 8 (фиг. 3, г) поступает на вход управления ключа 9 и напряжение (3) с выхода ОУ 1 запоминается на конденсаторе 11. ОУ 10 включен по схеме повторителя напряжения и имеет большое входное сопротивление, поэтому напряжение u_вых на его выходе не изменяет своего значения и после размыкания ключа 9 в момент времени t₃. Таким образом, информация о выборке входного аналогового напряжения в момент времени t₂ в виде напряжения (3), имеющегося на конденсаторе 2, сохраняется в виде напряжения на конденсаторе 11, т.е.

причем процесс заряда конденсатора 11 осуществляется от “источника постоянного напряжения”, роль которого в интервале времени τ₃₂ играет интегрирующий ОУ, выполненный на основе ОУ 1.

Напряжения u₁₂ (фиг. 3, д) с выхода инвертора 12 и u₁₃ (фиг. 3, е) с выхода инвертора 13 подаются на входы логической ячейки 2И 15, выходное напряжение которой показано на фиг. 3, и. Оно подается на вход управления ключа 5, поэтому в интервале времени τ₄₃=t₄-t₅ конденсатор 2 разряжается, чем обеспечивается подготовка устройства для запоминания выборки аналогового напряжения в следующем такте в момент времени t₅ (фиг. 3, в). Но при этом выходное напряжение устройства (до момента времени t₅) не изменяется и описывается выражением (5).

Формирователь импульсов 8 может быть выполнен в виде ждущего мультивибратора или одновибратора, запускающегося перепадом напряжения логического элемента 2ИЛИ 20.

Таким образом, отказ от использования в составе устройства источника постоянного напряжения и введение дополнительных элементов (компаратор, компаратор на базе ОУ, две логические ячейки 3И, логическая ячейка 2ИЛИ, логический инвертор) обеспечивает расширение функциональных возможностей - осуществление запоминания двуполярных аналоговых сигналов.

Claims

Аналоговое запоминающее устройство, содержащее первый операционный усилитель (ОУ), неинвертирующий вход которого заземлен, первый конденсатор, включенный между выходом и инвертирующим входом первого ОУ, резистор, подсоединенный между инвертирующим входом первого ОУ и первым ключом, второй ключ, подсоединенный параллельно первому конденсатору, выход первого ОУ непосредственно соединен с неинвертирующим входом первого компаратора, инвертирующий вход которого соединен с источником аналогового напряжения, и через третий ключ соединен с неинвертирующим входом второго ОУ, соединенным также через второй конденсатор с земляной шиной, инвертирующий вход второго ОУ соединен с его же выходом, являющимся выходом аналогового запоминающего устройства, выход формирователя импульсов соединен с входом управления третьего ключа, а также через первый логический инвертор - с входами первой и второй логических ячеек 2И, к второму входу первой ячейки 2И подсоединен выход тактового генератора, а ее выход соединен с входом управления первого ключа, второй вход второй логической ячейки 2И через второй логический инвертор соединен с выходом тактового генератора, а ее выход подключен к входу управления второго ключа, отличающееся тем, что в устройство введены второй компаратор, компаратор на базе ОУ, первая и вторая логические ячейки 3И, логическая ячейка 2ИЛИ, третий логический инвертор, причем неинвертирующий вход компаратора на базе ОУ соединен с земляной шиной, инвертирующий вход соединен с источником аналогового напряжения, а выход подключен к входу первого аналогового ключа, второму входу второй логической ячейки 3И и, через третий логический инвертор, к второму входу первой логической ячейки 3И, выходы ячеек 3И, через логическую ячейку 2ИЛИ, соединены со входом формирователя импульсов, а третьи входы соединены с выходом тактового генератора, выход первого компаратора соединен с первым входом первой логической ячейки 3И, инвертирующий вход второго компаратора соединен с выходом первого ОУ, неинвертирующий вход соединен с источником аналогового напряжения, а выход соединен с первым входом второй логической ячейки 3И.