RU154754U1

RU154754U1 - Устройство выборки и хранения

Info

Publication number: RU154754U1
Application number: RU2015112070/08U
Authority: RU
Inventors: Сергей Николаевич Бондарь; Мария Сергеевна Жаворонкова
Priority date: 2015-04-02
Filing date: 2015-04-02
Publication date: 2015-09-10

Abstract

Полезная модель относится к автоматике и измерительной технике и может быть использована в аналого-цифровых системах обработки сигналов. Технический результат, который может быть достигнут с помощью предлагаемой полезной модели сводится к повышению точности запоминания величины напряжения входного сигнала. Устройство выборки и хранения содержит неинвертирующий усилитель напряжения, повторитель на операционном усилителе, триггер, аналоговый ключ, конвертор положительного емкостного сопротивления, схему сравнения. Схема сравнения содержит три компаратора, логический инвертор, два элемента 2И, элемент 2ИЛИ, формирователь укороченного импульса. Конвертор положительного емкостного сопротивления содержит два операционных усилителя, четыре резистора, конденсатор. 7 ил. 1 п. ф-лы.

Description

Область техники, к которой относится полезная модель

Полезная модель относится к автоматике и измерительной технике и может быть использована в аналого-цифровых системах обработки сигналов.

Уровень техники

Известно устройство выборки и хранения, содержащие аналоговый ключ, два повторителя на операционных усилителях, конденсатор хранения, резистор цепи обратной связи, резистор ограничения, два встречно включенных диода, причем когда аналоговый ключ находится в замкнутом состоянии (режим запоминания), потенциал выхода первого операционного усилителя, вследствие действия общей отрицательной обратной связи устанавливается таким, что выходное напряжение отличается от входного на величину напряжения смещения первого операционного усилителя. При этом смещение, возникающее из-за наличия коммутатора (ключа) и второго операционного усилителя, сводится к нулю. Диоды в этом состоянии схемы заперты, так как падение напряжения на них, равное указанному смещению, достаточно мало (меньше 20 мВ). При размыкании ключа управляющим сигналом выходное напряжение остается неизменным. Резистор цепи обратной связи и диоды предотвращают насыщение первого операционного усилителя, которое могло бы возникнуть из-за размыкания общей отрицательной обратной связи в этом режиме. Это снижает время переходного процесса при замыкании ключа. Первый операционный усилитель обеспечивает высокое входное сопротивление устройства выборки и хранения ([1, с. 102, рис. 3] - Жаворонкова М.С., Бондарь С.Н. Разработка быстродействующего устройства выборки и хранения повышенной точности // Методы и технические средства повышения эффективности использования электрооборудования в промышленности и сельском хозяйстве: сб.науч.тр. по материалам 75-й научно-практической конференции электроэнергетического факультета СтГАУ. - Ставрополь: АГ-РУС, 2011. С. 100-104).

Недостатком устройства является большое значение величины времени выборки Δtвыборки и малое значение отношения Δt_{хранения}/Δt_{выборки}.

Наиболее близким аналогом-прототипом к заявляемому техническому решению является устройство выборки и хранения содержащее неинвертирующий усилитель напряжения, вход которого одновременно является информационным входом устройства выборки и хранения и вторым входом схемы сравнения, первый вход которой соединен с выходом повторителя на операционном усилителе и выходом устройства выборки и хранения; выход схемы сравнения подключен к S-входу триггера, R-вход которого служит входом управления устройства выборки и хранения; выход триггера подключен к входу управления аналогового ключа, вход которого соединен с выходом неинвертирующего усилителя напряжения, а выход подключен к входам конвертора положительного емкостного сопротивления и повторителя на операционном усилителе.

Конвертор положительного емкостного сопротивления содержит конденсатор, два операционных усилителя, четыре резистора, причем конденсатор одним контактом заземлен, вторым контактом подключен к инвертирующему входу первого операционного усилителя и входу первого резистора, выход которого подключен к инвертирующему входу второго операционного усилителя и входу второго резистора, выход которого соединен непосредственно с выходом второго операционного усилителя и через третий резистор, подключен к параллельно соединенным неинвертирующему входу второго операционного усилителя, выходу первого операционного усилителя и входу четвертого резистора, выход которого соединен с неинвертирующим входом первого операционного усилителя и входом конвертора положительного емкостного сопротивления.

Схема сравнения содержит два компаратора и схему ИЛИ-НЕ, входы которой являются выходами компараторов, а выход служит выходом схемы сравнения; разноименные входы компараторов соединены между собой и со входами схемы сравнения.

Компараторы, входящие в состав схемы сравнения 2 прототипа (фиг. 1), включены параллельно, при этом их входы соединены встречно, в силу чего, выходные сигналы будут противофазны (фиг. 2. б, в), а значит в момент равенства сигналов на входе схемы сравнения 2 (фиг. 2. а) (u_вх - подаваемого на вход устройства выборки и хранения; u₃ - поступающего с выхода повторителя на операционном усилителе) будут иметь место нулевые уровни напряжения на входах схемы ИЛИ-НЕ 9 (фиг. 2. г), а значит единичный уровень на выходе схемы сравнения 2 (фиг. 2. д). ([2] - патент RU 2342715, МПК G11C 27/02, Н03К 17/60).

В случае идентичности параметров компараторов 7 и 8, рассмотренный алгоритм функционирования схемы сравнения 2 будет неукоснительно соблюдаться не зависимо от быстродействия компараторов 7 и 8, вносимая ими задержка срабатывания τ_зад (фиг. 2. 6, в) будет влиять лишь на длительность формируемого схемой сравнения 2 импульса τ_длит (фиг. 2. д) и, естественно, на точность определения момента равенства входных сигналов схемы сравнения 2, а значит и на точность запоминания входного сигнала схемы выборки и хранения.

В случае неидентичности параметров компараторов 7 и 8, вносимая ими задержка срабатывания τ_зад (фиг.3. б, в) будет различна. Уровень совместного напряжения на входах схемы ИЛИ-НЕ 9 (фиг. 3. г, точка «А») не достигнет граничного значения логического нуля «0», а значит единичный уровень на выходе схемы сравнения 2 (фиг. 3. д) сформирован не будет и алгоритм работы устройства выборки и хранения будет нарушен. Причем, чем выше быстродействие компараторов 7 и 8, то есть чем выше точность запоминания входного сигнала схемы выборки и хранения, тем больше влияние неидентичности параметров компараторов 7 и 8 на надежность работы устройства в целом. Стремление к обеспечению надежной работы устройства накладывает принципиальные ограничения на достижимую точность запоминания величины напряжения входного сигнала.

Таким образом, недостатком указанного устройства является низкая точность запоминания величины напряжения входного сигнала.

Раскрытие полезной модели

Технический результат, который может быть достигнут с помощью предлагаемой полезной модели сводится к повышению точности запоминания величины напряжения входного сигнала.

Технический результат достигается тем, что в схему сравнения содержащую два компаратора и входящую в состав устройства выборки и хранения, содержащее неинвертирующий усилитель напряжения, вход которого одновременно является информационным входом устройства выборки и хранения и вторым входом схемы сравнения, первый вход которой соединен с выходом повторителя на операционном усилителе и выходом устройства выборки и хранения; выход схемы сравнения подключен к S-входу триггера, R-вход которого служит входом управления устройства выборки и хранения; выход триггера подключен к входу управления аналогового ключа, вход которого соединен с выходом неинвертирующего усилителя напряжения, а выход подключен к входам повторителя на операционном усилителе и конвертора положительного емкостного сопротивления, содержащим два операционных усилителя, четыри резистора, конденсатор, причем конденсатор одним контактом заземлен, вторым контактом подключен к инвертирующему входу первого операционного усилителя и входу первого резистора, выход которого подключен к инвертирующему входу второго операционного усилителя и входу второго резистора, выход которого соединен непосредственно с выходом второго операционного усилителя и через третий резистор, подключен к параллельно соединенным неинвертирующему входу второго операционного усилителя, выходу первого операционного усилителя и входу четвертого резистора, выход которого соединен с неинвертирующим входом первого операционного усилителя и входом конвертора положительного емкостного сопротивления, введены третий компаратор, логический инвертор, два элемента 2И, элемент 2ИЛИ, формирователь укороченного импульса, причем выход формирователя укороченного импульса служит выходом схемы сравнения; первый вход схемы сравнения соединен с неинвертирующим входом первого компаратора и инвертирующим входом второго компаратора, выходы которых соединены с первыми входами, соответственно, первого и второго элементов 2И; второй вход схемы сравнения соединен с инвертирующим входом первого компаратора, неинвертирующими входами второго и третьего компараторов, инвертирующий вход третьего компаратора заземлен, а выход соединен непосредственно со вторым входом первого элемента 2И и, через логический инвертор, со вторым входом второго элемента 2И, выходы элементов 2И соединены со входами элемента 2ИЛИ, выход которого соединен со входом формирователя укороченного импульса.

Краткое описание чертежей

На фиг. 1 приведена структурная схема схемы сравнения прототипа.

На фиг. 2 и 3 приведены временные диаграммы, поясняющие работу схемы сравнения прототипа.

На фиг. 4 приведена структурная схема устройства выборки и хранения.

На фиг. 5 приведена структурная схема схемы сравнения.

На фиг. 6 приведена функциональная схема конвертора положительного емкостного сопротивления.

На фиг. 7 приведены временные диаграммы, поясняющие работу устройства выборки и хранения.

Осуществление полезной модели

Устройство выборки и хранения содержит неинвертирующий усилитель напряжения 1, вход которого одновременно является информационным входом устройства выборки и хранения и вторым входом схемы сравнения 2, первый вход которой соединен с выходом повторителя на операционном усилителе 3 и выходом устройства выборки и хранения; выход схемы сравнения 2 подключен к S-входу триггера 4, R-вход которого служит входом управления устройства выборки и хранения; выход триггера 4 подключен к входу управления аналогового ключа 5, вход которого соединен с выходом неинвертирующего усилителя напряжения 1, а выход подключен к входам конвертора положительного емкостного сопротивления 6 и повторителя на операционном усилителе 3.

Структурная схема устройства выборки и хранения приведена на фиг. 4.

Схема сравнения 2 содержит первый, второй и третий компараторы 8, 7, 9, логический инвертор 10, первый и второй элементы 2И 11, 12, элемент 2ИЛИ 13, формирователь укороченного импульса 14, выход которого служит выходом схемы сравнения 2; первый вход схемы сравнения 2 соединен с не-инвертирующим входом первого компаратора 8 и инвертирующим входом второго компаратора 7, выходы которых соединены с первыми входами первого 11 и второго 12 элементов 2И; второй вход схемы сравнения 2 соединен с инвертирующим входом первого компаратора 8, неинвертирующими входами второго 7 и третьего 9 компараторов, инвертирующий вход третьего компаратора 9 заземлен, а выход соединен непосредственно со вторым входом первого элемента 2И 11 и, через логический инвертор 10, со вторым входом второго элемента 2И 12, выходы элементов 2И 11, 12 соединены со входами элемента 2ИЛИ 13, выход которого соединен со входом формирователя укороченного импульса 14.

Структурная схема схемы сравнения 2 приведена на фиг. 5.

Конвертор 6 положительного емкостного сопротивления содержит конденсатор 15 (С), операционные усилители 16 (ОУ1) и 18 (ОУ2), резисторы 17 (R1), 19 (R2), 20 (R3), 21 (R4), причем конденсатор 15 одним контактом заземлен, вторым контактом подключен к инвертирующему входу операционного усилителя 16 и входу резистора 17, выход которого подключен к инвертирующему входу операционного усилителя 18 и входу резистора 19, выход которого соединен непосредственно с выходом операционного усилителя 18 и через резистор 20, подключен к параллельно соединенным неинвертирующему входу операционного усилителя 18, выходу операционного усилителя 16 и входу резистора 21, выход которого соединен с неинвертирующим входом операционного усилителя 16 и входом конвертора 6 положительного емкостного сопротивления.

Функциональная схема конвертора 6 положительного емкостного сопротивления приведена на фиг. 6.

Работа устройства поясняется временными диаграммами, приведенными на фиг. 7.

Устройство выборки и хранения работает следующим образом.

Сигнал U_вх (фиг. 7. а) поступает на вход неинвертирующего усилителя 1, с коэффициентом передачи К>1. На выходе неинвертирующего усилителя 1 будет формироваться напряжение (фиг. 7. г) равное

Импульс запуска U_упр, поступающий на вход управления устройства выборки и хранения в момент времени t₀ (фиг. 7. б) переводит триггер 4 в единичное состояние, ознаменовывая, тем самым, период выборки. Высокий потенциал с выхода триггера 4 переключает аналоговый ключ 5 в замкнутое состояние, обеспечивая тем самым перезаряд искусственной емкости, создаваемой конвертором 6 положительного емкостного сопротивления, согласно выражению (2):

где U_с.кон - напряжение на искусственной емкости создаваемой конвертором 6 в период выборки;

U_{с.кон.оз} - остаточное напряжение заряда искусственной емкости создаваемой конвертором 6 в период выборки, соответствует (без учета спада выходного напряжения) U_с.кон предыдущей выборки;

U_{вых.НУН} - напряжение на выходе неинвертирующего усилителя 1;

τ_з.кон - постоянная времени цепи заряда искусственной емкости создаваемой конвертором 6, выражение (3)

где R_АК - проходное сопротивление замкнутого аналогового ключа 2;

С_кон - величина искусственной емкости создаваемой конвертором 6, выражение (4)

где К_к - коэффициент конверсии;

С - емкость конденсатора 15 (С);

R_1÷4 - сопротивление резисторов, соответственно 17 (R1), 19 (R2), 20 (R3), 21 (R4).

С учетом К_к<<1, С_кон.>>С.

Так как искусственная емкость, создаваемая конвертором 6 положительного емкостного сопротивления подключена ко входу повторителя на операционном усилителе 3, то на выходе последнего будет напряжение, соответствующее значению напряжения U_с.кон. Момент равенства напряжений U_c.кон и U_вх (фиг. 7. г) отслеживается схемой сравнения 2. Импульс, сформированный на выходе схемы сравнения 2 (фиг. 7. н) в момент времени t₂ переключает триггер 4 в нулевое состояние (фиг. 7. в), размыкая тем самым, аналоговый ключ 5. В момент времени t₂ завершается период выборки. Устройство выборки и хранения переходит в режим хранения. Повторно цикл работы устройства возобновляется в момент времени t₃ поступления импульса запуска на управляющий вход устройства.

Схема сравнения 2 работает следующим образом.

Так как компараторы 7 и 8 включены параллельно, при этом их входы соединены встречно, выходные сигналы будут противофазны согласно условию (5)

Выходное напряжение компаратора 9 определяется условием (6)

где «1» - уровень напряжения логической единицы;

«0» - уровень напряжения логического нуля.

На интервале времени выборки Δt_{выборки}=t₂-t₀ на выходе компаратора 7 устанавливается напряжение положительной полярности (фиг. 7. д), компаратора 8 - отрицательной полярности (фиг. 7. и). Выходное напряжение компаратора 9 соответствует уровню логической единицы (фиг. 7. к), логического инвертора - нулю (фиг .7. е). На выходе элементов 2И 11, 12 и элемента 2ИЛИ 13 - уровень логического нуля (фиг. 7. л, ж, м), а значит и на выходе схемы сравнения 2 (фиг.7. н).

В момент времени t₂ (фиг. 7. г) выходное напряжение повторителя на операционном усилителе 3 достигнет мгновенного значения аналогового входного напряжения устройства

что в силу конечного времени срабатывания цепи управления аналоговым ключом 5, приведет к выполнению условия (8)

и смене полярности выходного напряжения компараторов 7 и 8 (фиг. 7. д, и). На выходе элементов 2И 11, 2ИЛИ 13 установится уровень логической единицы (фиг. 7. л, м), преобразуемой, посредством формирователя укороченного импульса 14, в импульсный сигнал (фиг. 7. н) поступающий на выход схемы сравнения 2 и ознаменовывающий начало интервала хранения Δt_{хранения}.

На интервале времени выборки Δt_{выборки}=t₅-t₃ на выходе компаратора 7 устанавливается напряжение отрицательной полярности (фиг. 7. д), компаратора 8 - положительной полярности (фиг. 7. и). Выходное напряжение компаратора 9 соответствует уровню логического нуля (фиг. 7. к), логического инвертора - единицы (фиг. 7. е). На выходе элементов 2И 11, 12 и элемента 2ИЛИ 13 - уровень логического нуля (фиг. 7. л, ж, м), а значит и на выходе схемы сравнения 2 (фиг. 7. н).

В момент времени t₅ (фиг. 7. г) выходное напряжение повторителя на операционном усилителе 3 достигнет мгновенного значения аналогового входного напряжения устройства, что приведет к выполнению условий (7), (8) и смене полярности выходного напряжения компараторов 7, 8 (фиг. 7. д, и). На выходе элементов 2И 12, 2ИЛИ 13 установится уровень логической единицы (фиг. 7. л, м), преобразуемой, посредством формирователя укороченного импульса 14, в импульсный сигнал (фиг. 7. н) поступающий на выход схемы сравнения 2 и ознаменовывающий начало интервала хранения Δt_{хранения}.

В дальнейшем алгоритм работы схемы сравнения 2 повторяется.

Формирователь укороченного импульса 14 может быть выполнен в виде ждущего мультивибратора или одновибратора, запускающегося перепадом напряжения элемента 2ИЛИ 13.

В отличие от прототипа, неидентичность параметров компараторов 7 и 8, схемы сравнения 2 не нарушает алгоритм работы устройства выборки и хранения - имеет место повышение надежности функционирования устройства. Причем, чем выше быстродействие компараторов 7 и 8, тем выше точность запоминания входного сигнала схемы выборки и хранения.

То есть, предлагаемое техническое решение снимает принципиальное ограничение на достижимую точность запоминания величины напряжения входного сигнала.

Claims

Устройство выборки и хранения, содержащее неинвертирующий усилитель напряжения, вход которого одновременно является информационным входом устройства выборки и хранения и вторым входом схемы сравнения, первый вход которой соединен с выходом повторителя на операционном усилителе и выходом устройства выборки и хранения; выход схемы сравнения подключен к S-входу триггера, R-вход которого служит входом управления устройства выборки и хранения; выход триггера подключен к входу управления аналогового ключа, вход которого соединен с выходом неинвертирующего усилителя напряжения, а выход подключен к входам повторителя на операционном усилителе и конвертора положительного емкостного сопротивления, содержащим два операционных усилителя, четыре резистора, конденсатор, причем конденсатор одним контактом заземлен, вторым контактом подключен к инвертирующему входу первого операционного усилителя и входу первого резистора, выход которого подключен к инвертирующему входу второго операционного усилителя и входу второго резистора, выход которого соединен непосредственно с выходом второго операционного усилителя и через третий резистор, подключен к параллельно соединенным неинвертирующему входу второго операционного усилителя, выходу первого операционного усилителя и входу четвертого резистора, выход которого соединен с неинвертирующим входом первого операционного усилителя и входом конвертора положительного емкостного сопротивления, отличающееся тем, что в схему сравнения, содержащую первый и второй компараторы, введены третий компаратор, логический инвертор, два элемента 2И, элемент 2ИЛИ, формирователь укороченного импульса, причем выход формирователя укороченного импульса служит выходом схемы сравнения; первый вход схемы сравнения соединен с неинвертирующим входом первого компаратора и инвертирующим входом второго компаратора, выходы которых соединены с первыми входами, соответственно, первого и второго элементов 2И; второй вход схемы сравнения соединен с инвертирующим входом первого компаратора, неинвертирующими входами второго и третьего компараторов, инвертирующий вход третьего компаратора заземлен, а выход соединен непосредственно со вторым входом первого элемента 2И и, через логический инвертор, со вторым входом второго элемента 2И, выходы элементов 2И соединены со входами элемента 2ИЛИ, выход которого соединен со входом формирователя укороченного импульса.