JP3214639B2 - サンプルホールド回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図５及び図６） 発明が解決しようとする課題（図５及び図６） 課題を解決するための手段（図１、図３及び図４） 作用（図１、図３及び図４） 実施例（図１〜図４） 発明の効果

【０００２】

【産業上の利用分野】本発明はサンプルホールド回路に
関し、特にアクイジシヨン時間を短くするようにしたも
のである。

【０００３】

【従来の技術】従来、サンプルホールド回路において
は、時々刻々と変化する入力アナログ信号の瞬間値を抜
き出して標本化（サンプリング）し、これを所定時間保
持（ホールド）するようになされ、例えば図５に示すよ
うな回路で構成することができる。すなわちサンプルホ
ールド回路１においては、電流ミラー回路を構成するト
ランジスタＱ１及びＱ２のエミツタがそれぞれ抵抗Ｒ１
及びＲ２を介して接続されると共に、当該抵抗Ｒ１及び
Ｒ２の接続中点Ｐ１がダイオード接続されたレベルシフ
ト用のトランジスタＱ３及びＱ４を介して電源電圧ライ
ンＶ_CCに接続されている。

【０００４】またトランジスタＱ１及びＱ２のコレクタ
は、差動対を構成するトランジスタＱ５及びＱ６を通し
て接続され、トランジスタＱ２のコレクタはトランジス
タＱ７のベースに接続されると共に並びにコンデンサＣ
１を介して電源電圧ラインＶ _EEに接続されている。さら
にトランジスタＱ７においては、コレクタが電源電圧ラ
インＶ_CCに接続されると共に、エミツタがトランジスタ
Ｑ６のベースと定電流源２を介して電源電圧ラインＶ_EE
とにそれぞれ接続され、これによりトランジスタＱ１、
Ｑ２、Ｑ５、Ｑ６及びＱ７でなる電流利得１のバツフア
（以下これをバートンアンプ３と呼ぶ）が形成されてい
る。

【０００５】この場合トランジスタＱ５及びＱ６のエミ
ツタの共通接続点は、モード切換えスイツチ部４のトラ
ンジスタＱ８のコレクタに接続されると共に、トランジ
スタＱ８のエミツタ及び当該トランジスタＱ８と共に差
動対を構成するトランジスタＱ９のエミツタの共通接続
点は定電流源５を通して電源電圧ラインＶ_EEと接続さ
れ、かつ当該トランジスタＱ９のコレクタはトランジス
タＱ２のエミツタと接続されている。さらにトランジス
タＱ８及びＱ９の各ベースには、所定周期の矩形状のク
ロツク信号ＣＬＫと、当該クロツク信号ＣＬＫと逆相の
反クロツク信号ＣＬＫＮとがそれぞれ供給される。

【０００６】これにより当該サンプルホールド回路１で
は、トランジスタＱ８のベースが高電位（以下これをＨ
レベル電位と呼ぶ）となる期間（以下この期間のモード
をサンプルモードと呼ぶ）ではバートンアンプ３が動作
状態となつて、トランジスタＱ５のベースでなる信号入
力端に供給される入力アナログ信号Ｖ_INとほぼ同レベル
の出力信号Ｖ_OUT を、トランジスタＱ６のベース及びト
ランジスタＱ７のエミツタの接続中点Ｐ２でなる信号出
力端から出力すると共に、このとき入力アナログ信号Ｖ
_INに基づいてコンデンサＣ１を順次充電又は放電させる
ようになされている。

【０００７】これに対して当該サンプルホールド回路１
では、トランジスタＱ９のベースがＨレベル電位となる
期間（以下この期間のモードをホールドモードと呼ぶ）
では、トランジスタＱ８のベースが低電位（以下これを
Ｌレベル電位と呼ぶ）となることからトランジスタＱ５
及びＱ６でなる差動対がオフ状態となり、この結果コン
デンサＣ１がホールドモードになる直前のアナログ入力
信号Ｖ_INの電位（以下この電圧をホールド電圧と呼ぶ）
をホールドモード期間中維持することにより、当該ホー
ルド電圧と等しい信号レベルの出力信号Ｖ_OUT を信号出
力端から出力するようになされている。

【０００８】

【発明が解決しようとする課題】ところでサンプルホー
ルド回路１においては、上述のように、ホールドモード
時にはトランジスタＱ８のベースがＬレベル電位になる
直前のアナログ入力信号Ｖ_INの電位をコンデンサＣ１に
おいて保持し続けるため、図６（Ａ）及び（Ｂ）に示す
ように、ホールドモードからサンプルホールドモードに
切り換わつた直後には、当該コンデンサＣ１の電位と、
時々刻々と変化するアナログ入力信号Ｖ_INの電位との間
に電位差が生じている。

【０００９】この場合コンデンサＣ１においは、ホール
ドモードからサンプルホールドモードへの切り換えに応
じたバートンアンプ３の始動に伴つて充放電を開始して
保持電位をアナログ入力信号Ｖ_INの電位に追随しようと
するものの、ホールドモードからサンプルホールドモー
ドに切り換わつた時刻ｔ1 、ｔ3 からコンデンサＣ１の
電位がアナログ入力信号Ｖ_INの電位に追いつく時刻ｔ2
、ｔ4 までには僅かながらも時間Ｔ_C （以下この時間
をアクイジシヨン時間Ｔ_C と呼ぶ）が必要となる。

【００１０】従つて当該サンプルホールド回路１では、
サンプルモードの動作時間としては最低限度当該アクイ
ジシヨン時間Ｔ_C 以上の時間が必要であり、このため当
該アクイジシヨン時間Ｔ_C をなるべく短くすることがで
きれば、サンプルホールド回路１の動作速度を速くする
ことができるものと考えられる。この場合、一般的に、
容量Ｃのコンデンサに電圧Ｖを印加したときの当該コン
デンサに蓄えられる電荷量をＱとし、このときコンデン
サに流れる電流をＩ及び電流の流れる時間をＴとする
と、コンデンサの容量Ｃ及び時間Ｔの間には次式

【数１】 が成り立つことが知られている。

【００１１】従つてサンプルホールド回路１では、
（１）式をＴに付いて解いた次式

【数２】 からも明らかなように、コンデンサＣ１の容量を小さく
するか、又はバートンアンプ３のアクテイブロードの動
作電流を大きくするなどの手段によつてコンデンサＣ１
の充放電時間を短縮することができ、この結果アクイジ
シヨン時間Ｔ_C を短くすることができることが分かる。

【００１２】ところが、一般的にサンプルホールド回路
１では、コンデンサＣ１の容量を小さくすると、ホール
ドモード時、何らかの原因によつて流れた微小電流によ
つてコンデンサＣ１に保持されているホールド電圧値が
変化する割合（以下これをドループと呼ぶ）が大きくな
る問題がある。一方バートンアンプ３の動作電流を大き
くすると、サンプルモードからホールドモードに切り換
わる際に切り換えの過渡現象によつて僅かな電流がコン
デンサＣ１に流入し、又はコンデンサＣ１から流出する
ことにより、理想的なホールド電圧に対して発生するオ
フセツト電圧の割合（以下これをペデスタルと呼ぶ）が
大きくなる問題がある。

【００１３】本発明は以上の点を考慮してなされたもの
で、ペデスタル特性及びドループ特性を悪化させずにア
クイジシヨン時間を短縮させ得るサンプルホールド回路
を提案しようとするものである。

【００１４】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、入力信号Ｖ_INの信号レベルの変化
に応じてサンプル保持手段としてのコンデンサＣ１を充
放電するサンプルモードと、コンデンサＣ１の充放電を
停止してコンデンサＣ１の充放電に応じた信号レベルの
出力信号Ｖ_OUT を出力するホールドモードとに順次切り
換わるサンプルホールド回路において、入力信号Ｖ_INの
信号レベル及び出力信号Ｖ_OUT の信号レべルを比較し
て、入力信号Ｖ_IN及び出力信号Ｖ_OUT の電位差が予め設
定された所定範囲よりも大きいときに、コンデンサＣ１
の充放及び又は放電を援助する援助手段１２、３１、５
１を設けるようにした。

【００１５】また本発明においては、援助手段１２、３
１、５１が、サンプルモード時にだけコンデンサＣ１の
充電及び又は放電を援助するようにした。

【００１６】

【００１７】さらに本発明においては、入力信号Ｖ_INの
信号レベルの変化に応じて所定の充放電手段３によつて
サンプル保持手段としてのコンデンサＣ１を充放電する
サンプルモードと、充放電手段３によるコンデンサＣ１
の充放電を停止してコンデンサＣ１の充電量に応じた信
号レベルの出力信号Ｖ_OUT を出力するホールドモードと
に順次切り換わるサンプルホールド回路において、入力
信号Ｖ_INの信号レベル及び出力信号Ｖ_OUT の信号レベル
を比較して、入力信号Ｖ_IN及び出力信号Ｖ_OUTの電位差
が予め設定された所定範囲よりも大きいときに、充放電
手段３のコンデンサＣ１に対する充電及び又は放電の動
作電流を増加させる制御手段３１、５１を設けるように
した。

【００１８】さらに本発明においては、制御手段３１、
５１は、入力信号Ｖ_IN及び出力信号Ｖ_OUT のレベル差が
所定範囲よりも大きいときにレベル差に応じた電流を充
放電手段３の動作電流に加算することによつてコンデン
サＣ１の充電及び又は放電の動作電流を増加させる補正
手段３３、３４、５２、５３を有するようにした。

【００１９】さらに本発明においては、補正手段３３、
３４、５２、５３は、第１のトランジスタＱ３１、Ｑ３
５のエミツタが所定のレベルシフト手段Ｑ３６、Ｑ３９
を介して第２のトランジスタＱ３２、Ｑ３４、Ｑ５０、
Ｑ５１のエミッタに接続されると共に、入力信号Ｖ_INを
第１のトランジスタＱ３１、Ｑ３５のベースで受けかつ
出力信号Ｖ_OUT を第２のトランジスタＱ３２、Ｑ３４、
Ｑ５０、Ｑ５１のベースで受ける差動対構成でなる比較
手段３５、３６、５４、５５と、第３及び第４のトラン
ジスタＱ３８及びＱ３７、Ｑ４１及びＱ４０、Ｑ３８及
びＱ５２、Ｑ４１及びＱ５３でなる電流ミラー回路で形
成され、電流入力端としての第３のトランジスタＱ３
８、Ｑ４１のコレクタが比較手段３５、３６、５４、５
５の第１のトランジスタＱ３１、Ｑ３５のコレクタと接
続されると共に、電流出力端としての第４のトランジス
タＱ３７、Ｑ４０、Ｑ５２、Ｑ５３のコレクタが充放電
手段３の動作電流源５に接続された加算手段３８、４
０、５６、５７とからなるようにした。

【００２０】さらに本発明においては、比較手段５４、
５５の第２のトランジスタＱ５０、Ｑ５１のコレクタを
加算手段５６、５７の第４のトランジスタＱ５２、Ｑ５
３のエミツタに接続するようにした。

【００２１】

【作用】入力信号Ｖ_INの信号レベル及び出力信号Ｖ_OUT
の信号レベルを比較して、入力信号Ｖ_IN及び出力信号Ｖ
_OUT の電位差が予め設定された所定範囲よりも大きいと
きに、コンデンサＣ１の充放及び又は放電を援助するよ
うにしたことにより、コンデンサＣ１の充放電時間を短
縮することができ、かくしてペデスタル特性及びドープ
特性を悪化させずにアクイジシヨン時間を短縮させ得る
サンプルホールド回路を実現できる。

【００２２】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００２３】（１）第１実施例 図５との対応部分に同一符号を付して示す図１におい
て、１０は全体としてサンプルホールド回路を示し、図
５に示すサンプルホールド回路１と同様に形成されたサ
ンプルホールド部１１と、放電制御部１２とから構成さ
れている。放電制御部１２においては、コンパレータ１
３を構成する一対のトランジスタＱ１０及びＱ１１のベ
ースが、それぞれサンプルホールド部のトランジスタＱ
５のベースでなる当該サンプルホールド回路１０の信号
入力端、及びサンプルホールド部１１の接続中点Ｐ2 で
なる当該サンプルホールド回路１０の信号出力端に接続
されている。

【００２４】この場合トランジスタＱ１０のエミツタは
ダイオード接続されたレベルシフト用のトランジスタＱ
１２を介してトランジスタＱ１１のエミツタと接続され
ると共に、当該トランジスタＱ１２及びトランジスタＱ
１１の接続中点Ｐ３は定電流源１４を介して電源電圧ラ
インＶ_CCに接続されている。

【００２５】またトランジスタＱ１０及びＱ１１のコレ
クタは抵抗Ｒ１０及びＲ１１を介して互いに接続される
と共に、当該抵抗Ｒ１０及びＲ１１の接続中点Ｐ4 はダ
イオード接続されたレベルシフト用のトランジスタＱ１
３、Ｑ１４、Ｑ１５及びＱ１６を介して電源電圧ライン
Ｖ_EEに接続され、これによりトランジスタＱ１０のベー
スに供給される入力アナログ信号Ｖ_INの信号レベルがト
ランジスタＱ１１のベースに供給されるサンプルホール
ド回路１０の出力信号Ｖ_OUT の信号レベルに対してトラ
ンジスタＱ１２によつて決定する所定のオフセツト電圧
（例えば0.7 〔Ｖ〕程度）以上低い場合にのみトランジ
スタＱ１０がオン動作するようになされている。

【００２６】さらにトランジスタＱ１０及びＱ１１のコ
レクタはそれぞれバツフア部１５及び１６のトランジス
タＱ１７及びＱ１８のベースに接続されると共に、当該
トランジスタＱ１７及びＱ１８のコレクタはそれぞれ電
源電圧ラインＶ_CCに接続され、かつ当該トランジスタＱ
１７及びＱ１８のエミツタはそれぞれ定電流源１７及び
１８を介して電源電圧ラインＶ_EEと、差動部１９の差動
対を構成するトランジスタＱ１９及びＱ２０のベースと
に接続され、これによりトランジスタＱ１０がオン動作
したときにはトランジスタＱ１９にベース電圧が供給さ
れて当該トランジスタＱ１９がオン動作するようになさ
れている。

【００２７】この場合トランジスタＱ１９は、コレクタ
がトランジスタＱ７のベース及びコンデンサＣ１の接続
中点Ｐ２に接続され、オン動作時にはコンデンサＣ１か
ら電荷を引き出すようになされている。また、トランジ
スタＱ２０はコレクタが第１の電源電圧ラインＶ_CC接続
され、かつ当該トランジスタＱ１９及びＱ２０の共通エ
ミツタはスイツチ部２０のトランジスタＱ２１のコレク
タに接続されている。さらにトランジスタＱ２１におい
ては、ベースがトランジスタＱ８のベースに接続されて
タイミング信号ＣＬＫを入力すると共に、当該トランジ
スタＱ２１と共に差動対を構成するトランジスタＱ２２
との共通エミツタが定電流源２１を通して電源電圧ライ
ンＶ_EEに接続されている。

【００２８】これにより当該トランジスタＱ２１は、サ
ンプルモード時（すなわちベースがＨレベル電位のと
き）にはオン動作して差動部１９を動作させる一方、ホ
ールドモード時には（すなわちベースがＬレベル電位の
とき時）にはオフ状態となつて差動部１９の動作を停止
させるようになされている。さらにトランジスタＱ２２
は、コレクタがトランジスタＱ２０のコレクタに接続さ
れると共にベースがトランジスタＱ９のベースと接続さ
れて反タイミング信号ＣＬＫＮを入力するようになさ
れ、これによりトランジスタＱ２１と交互にオン動作す
るようになされている。

【００２９】以上の構成において、ホールドモード時、
放電制御部１２ではスイツチ部２０のトランジスタＱ２
１がオフ状態となり、かつトランジスタＱ２２がオン動
作するために差動部１９は動作せず、従つて当該放電制
御部１２はサンプルホールド部１１に対して影響を与え
ない。一方サンプルモード時、放電制御部１２ではスイ
ツチ部２０のトランジスタＱ２１がオン動作し、かつト
ランジスタＱ２２がオフ状態となるために差動部１９は
動作状態となる。

【００３０】この場合当該放電制御部１２では、トラン
ジスタＱ１９のベースがトランジスタＱ１７を介してト
ランジスタＱ１０のコレクタに接続されると共にトラン
ジスタＱ２０のベースがトランジスタＱ１８を介してト
ランジスタＱ１１のコレクタに接続されていることによ
り、入力アナログ信号Ｖ_INの信号レベルが出力信号Ｖ
_OUT の信号レベルよりも低くかつ入力アナログ信号Ｖ_IN
及び出力信号Ｖ_OUT 間の電圧差がオフセツト電圧以内の
場合にはトランジスタＱ１０がオン動作せず、この結果
トランジスタＱ１９が動作しないために放電制御部１２
はサンプルホールド部１１に対して影響を与えない。

【００３１】ところが、サンプルモード時、入力アナロ
グ信号Ｖ_INの信号レベルが出力信号Ｖ_OUT の信号レベル
よりも低くかつ入力アナログ信号Ｖ_IN及び出力信号Ｖ
_OUT 間の電位差がオフセツト電圧よりも大きい場合には
トランジスタＱ１０がオン動作し、この結果トランジス
タＱ１９がオン動作してコンデンサＣ１から電荷を引き
出すことにより当該コンデンサＣ１の放電を援助して放
電時間を短縮させる。

【００３２】従つてこのサンプルホールド回路１０で
は、ホールドモードからサンプルモードに切り換わつた
際に、入力アナログ信号Ｖ_INが出力信号Ｖ_OUT に対して
オフセツト電圧よりも低く、アクイジシヨン時間Ｔ
_C （図６）が多く必要となるような場合には、放電制御
部１２が機能してコンデンサＣ１の放電を援助すると共
に、この後コンデンサＣ１の蓄電量が放電によつて減少
して出力信号Ｖ_OUT と入力アナログ信号Ｖ_INとの電圧レ
ベル差がオフセツト電圧内となると放電制御部１２が動
作を停止し、この結果図２に示すように、放電制御部１
２が付加されてなく、サンプルホールド部１１だけの場
合におけるアクイジシヨン時間ｔ1 に対して当該サンプ
ルホールド回路１０のアクイジシヨン時間ｔ2 を短縮さ
せことができるようになされている。

【００３３】以上の構成によれば、放電制御部１２がス
イツチ部２０によつてサンプルモード時にだけ機能する
ようにすると共に、当該放電制御部１２のコンパレータ
１３によつて入力アナログ信号Ｖ_INの信号レベル及び出
力信号Ｖ_OUT の信号レベルを比較して当該出力信号Ｖ
_OUT の信号レベルが入力アナログ信号Ｖ_INの信号レベル
に対して所定のオフセツト電圧よりも低い場合にのみ差
動部１９が動作してサンプルホールド部１１のコンデン
サＣ１から電荷を引き出して当該コンデンサＣ１の放電
時間を短縮させるようにしたことにより、コンデンサＣ
１の容量を小さくし、又はバートンアンプ３の動作電流
を大きくすることなくアクイジシヨン時間Ｔ_C （図６）
を短縮することができ、かくしてペデスタル特性及びド
ループ特性を悪化させずにアクイジシヨン時間Ｔ_C を短
縮させ得るサンプルホールド回路を実現できる。また放
電制御部１２が必要な場合にのみ機能することにより、
効率が良く、従つて消費電流の増加を回避することがで
きる。

【００３４】（２）第２実施例 図１との対応部分に同一符号を付して示す図３におい
て、サンプルホールド回路３０ではサンプルホールド部
１１のトランジスタＱ５のベースでなる当該サンプルホ
ールド回路３０の信号入力端が充放電制御部３１のトラ
ンジスタＱ３０のベースに接続されている。

【００３５】この場合トランジスタＱ３０においては、
コレクタが電源電圧ラインＶ_CCに接続されると共に、エ
ミツタが定電流源３２を介して電源電圧ラインＶ_EE、放
電制御部３５のトランジスタＱ３１のベース、及び充電
制御部３６のトランジスタＱ３２のベースにそれぞれ接
続され、これにより入力アナログ信号Ｖ_INを所定電圧だ
けシフトダウンさせた比較入力アナログ信号Ｖ_IN-Fとし
て当該放電制御部３３及び充電制御部３４にそれぞれ供
給するようになされている。

【００３６】またサンプルホールド部１１の接続中点Ｐ
２でなる当該サンプルホールド回路３０の信号出力端
は、充放電制御部３１のトランジスタＱ３３のベースに
接続されている。また、当該トランジスタＱ３３のコレ
クタは電源電圧ラインＶ_CCに接続されている。

【００３７】このとき当該トランジスタＱ３３において
は、エミツタが定電流源３３を介して電源電圧ラインＶ
_EE、トランジスタＱ３１と共にコンパレータ３５を構成
するトランジスタＱ３４のベース、及びトランジスタＱ
３２と共にコンパレータ３６を構成するトランジスタＱ
３５のベースにそれぞれ接続され、これにより当該サン
プルホールド回路３０の出力信号Ｖ_OUT を所定電圧だけ
シフトダウンさせた比較出力信号Ｖ_OUT-F として放電制
御部３３及び充電制御部３４にそれぞれ供給するように
なされている。

【００３８】この場合放電制御部３３においては、トラ
ンジスタＱ３１のエミツタがレベルシフト用のトランジ
スタＱ３６を介してトランジスタＱ３４のエミツタと接
続されると共に、当該トランジスタＱ３４及びＱ３６の
接続中点Ｐ１０が定電流源３７を通して電源電圧ライン
Ｖ_CCに接続され、かつトランジスタＱ３４のコレクタが
電源電圧ラインＶ_EEと接続されている。これにより比較
入力アナログ信号Ｖ_IN-Fの信号レベルが比較出力信号Ｖ
_OUT-F の信号レベルに対してトランジスタＱ３６によつ
て決定する所定のオフセツト電圧（例えば0.7 〔Ｖ〕）
以上低くなつたときのみトランジスタＱ３１がオン動作
するようになされている。

【００３９】またトランジスタＱ３１のコレクタはトラ
ンジスタＱ３７と共に電流ミラー回路３８を構成するト
ランジスタＱ３８のコレクタに接続されると共に、当該
トランジスタＱ３７及びＱ３８の各エミツタはそれぞれ
抵抗Ｒ１０及びＲ１１を介して電源電圧ラインＶ_EEに接
続されている。

【００４０】さらにトランジスタＱ３７のコレクタはサ
ンプルホールド部１１のモード切換えスイツチ部４及び
定電流源５の接続中点Ｐ１１に接続され、かくしてトラ
ンジスタＱ３１がオン動作したときに電流ミラー回路３
７がトランジスタＱ３１から供給されるコレクタ電流と
等しい大きさの電流をサンプルホールド部１１のモード
切換えスイツチ部４から引き込むことによつてバートン
アンプ３の動作電流を増加させるようになされている。

【００４１】同様にして充電制御部３４においては、ト
ランジスタＱ３５のエミツタがレベルシフト用のトラン
ジスタＱ３９を介してトランジスタＱ３２のエミツタと
接続されると共に、当該トランジスタＱ３９及びＱ３２
の接続中点Ｐ１２が定電流源３９を介して電源電圧ライ
ンＶ_CCに接続され、かつトランジスタＱ３２のコレクタ
が電源電圧ラインＶ_EEと接続されている。これにより比
較出力信号Ｖ_OUT-F の信号レベルが比較入力アナログ信
号Ｖ_IN-Fの信号レベルに対してトランジスタＱ３９によ
つて決定する所定のオフセツト電圧（例えば0.7
〔Ｖ〕）以上低くなつたときのみトランジスタＱ３５が
オン動作するようになされている。

【００４２】またトランジスタＱ３５のコレクタはトラ
ンジスタＱ４０と共に電流ミラー回路４０を構成するト
ランジスタＱ４１のコレクタに接続されると共に、当該
トランジスタＱ４０及びＱ４１の各エミツタはそれぞれ
抵抗Ｒ１２及びＲ１３を介して電源電圧ラインＶ_EEに接
続されている。さらにトランジスタＱ４０のコレクタは
サンプルホールド部１１の接続中点Ｐ１１に接続され、
かくしてトランジスタＱ３５がオン動作したときに電流
ミラー回路４０がトランジスタＱ３５から供給されるコ
レクタ電流と等しい大きさの電流をスイツチ部４から引
き込むことによつてバートンアンプ３の動作電流を増加
させるようになされている。

【００４３】以上の構成において、入力アナログ信号Ｖ
_IN及び出力信号Ｖ_OUT 間の電圧レベル差は、比較入力ア
ナログ信号Ｖ_IN-F及び比較出力信号Ｖ_OUT-F 間の電圧レ
ベル差と等しく、従つて出力信号Ｖ_OUT の信号レベルが
入力アナログ信号Ｖ_INの信号レベルに対して0.7 〔Ｖ〕
以上高い場合には、放電制御部３３のトランジスタＱ３
１がオン動作し、この結果電流ミラー回路３８がサンプ
ルホールド部１１の接続中点Ｐ１１から電流を引き込ん
でバートンアンプ３の動作電流を増加させることによ
り、当該サンプルホールド回路３０のアクイジシヨン時
間Ｔ_C を短縮させる。

【００４４】一方出力信号Ｖ_OUT の信号レベルが入力ア
ナログ信号Ｖ_INの信号レベルに対して0.7 〔Ｖ〕以上低
い場合には、充電制御部３４のトランジスタＱ３５がオ
ン動作し、この結果電流ミラー回路４０が当該接続中点
Ｐ１１から電流を引き込んでバートンアンプ３の動作電
流を増加させることにより、当該サンプルホールド回路
３０のアクイジシヨン時間Ｔ_C を短縮させる。

【００４５】これに対してサンプルホールド回路３０の
出力信号Ｖ_OUT の信号レベルが入力アナログ信号Ｖ_INの
信号レベルに対して0.7 〔Ｖ〕程度以内の場合には放電
制御部３３及び充電制御部３４のトランジスタＱ３１及
びＱ３５が動作せず、この結果当該当該充放電制御部３
１はサンプルホールド部１１に対する制御を停止する。

【００４６】従つて当該サンプルホールド回路３０で
は、ホールドモードからサンプルモードに切り換わつた
直後の入力アナログ信号Ｖ_INの信号レベルとサンプルホ
ールド回路３０の出力信号Ｖ_OUT の信号レベルとの間に
0.7 〔Ｖ〕以上の電位差があり、従つてアクイジシヨン
時間Ｔ_C が多く必要な場合には、充放電制御部３１の放
電制御部３３又は充電制御部３４が機能してバートンア
ンプ３の動作電流を増加させると共に、この後当該入力
アナログ信号Ｖ_INの信号レベルと出力信号Ｖ_OUTの信号
レベルとの電圧レベル差が0.7 〔Ｖ〕程度以内になると
当該充放電制御部３１の放電制御部３３又は充電制御部
３４が機能を停止してサンプルホールド部１１の動作に
影響を与えなくなることによつてペデスタル特性の低下
を防止するようになされている。

【００４７】以上の構成によれば、サンプルホールド部
１１に対して放電制御部３３及び充電制御部３４でなる
充放電制御部３１をそれぞれ設け、当該放電制御部３３
及び充電制御部３４において入力アナログ信号Ｖ_INの信
号レベルと出力信号Ｖ_OUT の信号レベルとを比較して、
出力信号Ｖ_OUT の信号レベルが入力アナログ信号Ｖ_INの
信号レベルに対して所定のオフセツト電圧以下である場
合には充電制御部３４が動作すると共に、所定のオフセ
ツト電圧以上である場合には放電制御部３３が動作して
サンプルホールド部１１のバートンアンプ３の動作電流
を増加させ、この後入力アナログ信号Ｖ_INの信号レベル
及び出力信号Ｖ_OUT の信号レベル間の電圧レベル差がオ
フセツト電圧以内になると充電制御部３４又は放電制御
部３３が動作を停止するようにしたことにより、サンプ
ルホールド部１１の立ち上がり特性及び立ち下がり特性
が改善されてアクイジシヨン時間Ｔ_C を短縮することが
できると共に、このときサンプルモードからホールドモ
ードに切り換わる瞬間では入力アナログ信号Ｖ_IN及び出
力信号Ｖ_OUT 間に信号レベル差がないために充放電制御
部３１はサンプルホールド部１１に影響を与えず、かく
してペデスタル特性及びドループ特性を悪化させずにア
クイジシヨン時間を短縮させ得るサンプルホールド回路
を実現できる。

【００４８】また第１実施例によるサンプルホールド回
路１０では、コンデンサＣ１の充放電に対してトランジ
スタＱ２、Ｑ６及び又はＱ１９が関与するためにトラン
ジスタＱ１９のベース及びコレクタ間の容量を通じて入
力アナログ信号Ｖ_INの電圧変化がコンデンサＣ１に伝わ
つてサンプルホールド部１１の出力電圧に変化が生じ
る、いわゆるフイードスルーが発生するおそれがある
が、当該サンプルホールド回路３０ではコンデンサＣ１
の充放電に関与するのはトランジスタＱ２及びＱ６だけ
であり、従つてフイードスルーの発生を未然に回避する
ことができる。

【００４９】さらに当該サンプルホールド回路３０で
は、充電制御部３４及び放電制御部３３が必要なときに
だけ接続中点Ｐ１１から電流を引き込むために効率が良
く、従つて消費電流の増大を未然に防止することができ
る。

【００５０】（３）第３実施例 図３との対応部分に同一符号を付して示す図４におい
て、サンプルホールド回路５０は充放電制御部５１にお
ける放電制御部５２及び充電制御部５３のトランジスタ
Ｑ５０及びＱ５１のコレクタの接続位置が異なることを
除いて図３に示すサンプルホールド回路３０と同様の構
成を有する。すなわちサンプルホールド回路５０におい
ては、放電制御部５２のトランジスタＱ５０のコレクタ
がトランジスタＱ３８と共に電流ミラー回路５６を構成
するトランジスタＱ５２のエミツタと接続されると共
に、充電制御部５３のトランジスタＱ５１のコレクタが
トランジスタＱ４１と共に電流ミラー回路５７を構成す
るトランジスタＱ５３のエミツタと接続されている。

【００５１】以上の構成において、入力アナログ信号Ｖ
_IN及び出力信号Ｖ_OUT 間の電圧レベル差は、比較入力ア
ナログ信号Ｖ_IN-F及び比較出力信号Ｖ_OUT-F 間の電圧レ
ベル差と等しく、従つて出力信号Ｖ_OUT の信号レベルが
入力アナログ信号Ｖ_INの信号レベルに対して0.7 〔Ｖ〕
以上高い場合には、放電制御部５４のトランジスタＱ３
１がオン動作し、この結果電流ミラー回路５６がサンプ
ルホールド部１１の接続中点Ｐ１１から電流を引き込ん
でバートンアンプ３の動作電流を増加させることによ
り、当該サンプルホールド回路５０のアクイジシヨン時
間Ｔ_C を短縮させる。

【００５２】一方出力信号Ｖ_OUT の信号レベルが入力ア
ナログ信号Ｖ_INの信号レベルに対して0.7 〔Ｖ〕以上低
い場合には、充電制御部５５のトランジスタＱ３５がオ
ン動作し、この結果電流ミラー回路５７が当該接続中点
Ｐ１１から電流を引き込んでバートンアンプ３の動作電
流を増加させることにより、当該サンプルホールド回路
５０のアクイジシヨン時間Ｔ_C を短縮させる。これに対
してサンプルホールド回路５０の出力信号Ｖ_OUT の信号
レベルが入力アナログ信号Ｖ_INの信号レベルに対して0.
7 〔Ｖ〕程度以内の場合には放電制御部５４及び充電制
御部５５のトランジスタＱ３１及びＱ３５が動作せず、
この結果当該当該充放電制御部５１はサンプルホールド
部１１に対して影響を与えない。

【００５３】従つて当該サンプルホールド回路５０で
は、ホールドモードからサンプルモードに切り換わつた
直後の入力アナログ信号Ｖ_INの信号レベルとサンプルホ
ールド回路５０の出力信号Ｖ_OUT の信号レベルとの間に
0.7 〔Ｖ〕以上の電位差があり、従つてアクイジシヨン
時間Ｔ_C が多く必要な場合には、充放電制御部５１の放
電制御部５４又は充電制御部５５が機能してバートンア
ンプ３の動作電流を増加させると共に、この後当該入力
アナログ信号Ｖ_INの信号レベルと出力信号Ｖ_OUTの信号
レベルとの電圧レベル差が0.7 〔Ｖ〕程度以内になると
当該充放電制御部５１の放電制御部５４又は充電制御部
５５が制御を停止してサンプルホールド部１１の動作に
影響を与えなくなる。

【００５４】さらに充放電制御部５１の放電制御部５２
又は充電制御部５３が動作を停止してトランジスタＱ５
０又はトランジスタＱ５１がオン動作する際に、当該ト
ランジスタＱ５０及びＱ５１がトランジスタＱ５２及び
Ｑ５３のエミツタ電圧を急激に引き上げるため、放電制
御部５２又は充電制御部５３の動作停止時における接続
中点Ｐ１１ からの余分な電流の引き込みを防止するこ
とができ、この結果コンデンサＣ１のオーバヘツド等を
未然に防止するようになされている。

【００５５】以上の構成によれば、トランジスタＱ５０
及びＱ５１のエミツタをトランジスタＱ５２及びＱ５３
にそれぞれ接続するようにしたことにより、コンデンサ
Ｃ１のオーバヘツド等を未然に防止でき、かくして第２
実施例に比べてさらに性能を向上させ得るサンプルホー
ルド回路を実現できる。

【００５６】（４）他の実施例 なお上述の第１実施例においては、サンプルホールド部
１１に充放電制御部１２を付加してサンプルホールド回
路１０のホールドモードからサンプルモードに切り換わ
る際の立ち下がり特性を改善させるようにした場合につ
いて述べたが、本発明はこれに限らず、これに代えて、
又はこれに加えて例えば当該充放電制御部１２と同様に
して形成された立ち上がり特性を改善する充放電制御部
（図示せず）を付加することによつてホールドモードか
らサンプルモードに切り換わり時における立ち下がり特
性を向上させることもできる。

【００５７】また上述の第２及び第３実施例において
は、サンプルホールド部１１に充電制御部３４及び５３
並びに放電制御部３３及び５２を付加することによつて
サンプルホールド回路３０及び５０のホールドモードか
らサンプルモードに切り換わる際の立ち上がり特性及び
立ち下がり特性を向上させるようにした場合について述
べたが、本発明はこれに限らず、必要に応じて充放電制
御部３１及び５１を充電制御部３４及び５３若しくは放
電制御部３３及び５２の一方のみによつて構成すること
により、立ち上がり特性及び立ち下がり特性のいずれか
一方のみを改善することもできる。

【００５８】さらに上述の第１〜第３実施例において
は、コンパレータ１３、３５、３６、５４及び５５にオ
フセツト電圧をもたせるためにトランジスタＱ１２、３
６及び３９を用いるようにした場合について述べたが、
本発明はこれに限らず、当該コンパレータ１３、３５、
３６、５４及び５５にオフセツト電圧をもたせる手段と
しては、この他シヨツトキートランジスタを用いる等種
々の手段を適用できる。

【００５９】この場合コンパレータ１３、３５、３６、
５４及び５５にオフセツト電圧をもたせる手段を選ぶこ
とによつて当該オフセツト電圧の大きさを調整すること
ができ、例えば上述のシヨツトキートランジスタを用い
た場合には、コンパレータ１３、３５、３６、５４及び
５５のオフセツト電圧オフセツトを0.2 〔Ｖ〕に設定す
ることができる。さらに上述の第１〜第３実施例におい
ては、サンプルホールド部１１を図１、図３及び図４に
示すように構成する場合について述べたが、本発明はこ
れに限らず、サンプルホールド部１１の構成としてはこ
の他種々のものを適用できる。

【００６０】

【発明の効果】上述のように本発明によれば、サンプル
ホールド回路において、入力信号及び出力信号の信号レ
ベルを比較して、入力信号及び出力信号の差電圧が予め
設定された所定範囲よりも大きいときに、サンプル保持
手段としてのコンデンサの充放及び又は放電を援助する
ようにしたことにより、コンデンサの充放電時間を短縮
することができ、かくしてペデスタル特性及びドループ
特性を悪化させずにアクイジシヨン時間を短縮させ得る
サンプルホールド回路を実現できる。

【図面の簡単な説明】

【図１】本発明によるサンプルホールド回路の第１実施
例を示す回路図である。

【図２】図１に示すサンプルホールド回路のアクイジシ
ヨン時間の説明に供するグラフである。

【図３】本発明によるサンプルホールド回路の第２実施
例を示す回路図である。

【図４】本発明によるサンプルホールド回路の第３実施
例を示す回路図である。

【図５】従来のサンプルホールド回路の一例を示す回路
図である。

【図６】アクイジシヨン時間の説明に供する特性図であ
る。

【符号の説明】

１、１０、３０、５０……サンプルホールド回路、３…
…バートンアンプ、４……モード切換えスイツチ部、１
１……サンプルホールド部、１２、３１、５１……充放
電制御部、１３、３５、３６、５４、５５……コンパレ
ータ、１９……差動部、２０……スイツチ部、３３、５
２……放電制御部、３４、５３……充電制御部、３８、
４０、５６、５７……電流ミラー回路部、Ｑ１〜Ｑ２
２、Ｑ３０〜Ｑ４１、Ｑ５０〜Ｑ５３……トランジス
タ、Ｃ１……コンデンサ。

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】入力信号の信号レベルの変化に応じてサン
   プル保持手段としてのコンデンサを充放電するサンプル
   モードと、上記コンデンサの充放電を停止して上記コン
   デンサの充放電に応じた信号レベルの出力信号を出力す
   るホールドモードとに順次切り換わるサンプルホールド
   回路において、 上記入力信号の信号レベル及び上記出力信号の信号レベ
   ルを比較して、上記入力信号及び上記出力信号の電位差
   が予め設定された所定範囲よりも大きいときに、上記コ
   ンデンサの充放及び又は放電を援助する援助手段を具え
   ることを特徴とするサンプルホールド回路。
2. 【請求項２】上記援助手段は、 上記サンプルモード時にだけ上記コンデンサの上記充電
   及び又は上記放電を援助することを特徴とする請求項１
   に記載のサンプルホールド回路。
3. 【請求項３】入力信号の信号レベルの変化に応じて所定
   の充放電手段によつてサンプル保持手段としてのコンデ
   ンサを充放電するサンプルモードと、上記充放電手段に
   よる上記コンデンサの充放電を停止して上記コンデンサ
   の充電量に応じた信号レベルの出力信号を出力するホー
   ルドモードとに順次切り換わるサンプルホールド回路に
   おいて、 上記入力信号の信号レベル及び上記出力信号の信号レベ
   ルを比較して、上記入力信号及び上記出力信号の電位差
   が予め設定された所定範囲よりも大きいときに、上記充
   放電手段の上記コンデンサに対する充電及び又は放電の
   動作電流を増加させる制御手段を具えることを特徴とす
   るサンプルホールド回路。
4. 【請求項４】上記制御手段は、 上記入力信号及び上記出力信号のレベル差が所定範囲よ
   りも大きいときに上記レベル差に応じた電流を上記充放
   電手段の上記動作電流に加算することによつて上記コン
   デンサの上記充電及び又は上記放電の上記動作電流を増
   加させる補正手段を具えることを特徴とする請求項３に
   記載のサンプルホールド回路。
5. 【請求項５】上記補正手段は、 第１のトランジスタのエミツタが所定のレベルシフト手
   段を介して第２のトランジスタのエミツタに接続される
   と共に、上記入力信号を上記第１のトランジスタのベー
   スで受けかつ上記出力信号を上記第２のトランジスタの
   ベースで受ける差動対構成でなる比較手段と、 第３及び第４のトランジスタでなる電流ミラー回路で形
   成され、電流入力端としての上記第３のトランジスタの
   コレクタが上記比較手段の上記第１のトランジスタのコ
   レクタと接続されると共に、電流出力端としての上記第
   ４のトランジスタのコレクタが上記充放電手段の動作電
   流源に接続された加算手段とからなることを特徴とする
   請求項４に記載のサンプルホールド回路。
6. 【請求項６】上記比較手段の上記第２のトランジスタの
   コレクタが上記加算手段の上記第４のトランジスタのエ
   ミツタに接続されたことを特徴とする請求項５に記載の
   サンプルホールド回路。