CN1707689A - 磁性随机存取存储器 - Google Patents
磁性随机存取存储器 Download PDFInfo
- Publication number
- CN1707689A CN1707689A CNA2005100696714A CN200510069671A CN1707689A CN 1707689 A CN1707689 A CN 1707689A CN A2005100696714 A CNA2005100696714 A CN A2005100696714A CN 200510069671 A CN200510069671 A CN 200510069671A CN 1707689 A CN1707689 A CN 1707689A
- Authority
- CN
- China
- Prior art keywords
- temperature
- circuit
- current
- potential
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 32
- 238000011156 evaluation Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000004744 fabric Substances 0.000 description 32
- 238000010586 diagram Methods 0.000 description 28
- 230000000630 rising effect Effects 0.000 description 16
- 230000005294 ferromagnetic effect Effects 0.000 description 10
- 230000006872 improvement Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000012544 monitoring process Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 101100386518 Caenorhabditis elegans dbl-1 gene Proteins 0.000 description 7
- 239000003302 ferromagnetic material Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000001419 dependent effect Effects 0.000 description 6
- 230000005415 magnetization Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 102000000582 Retinoblastoma-Like Protein p107 Human genes 0.000 description 5
- 108010002342 Retinoblastoma-Like Protein p107 Proteins 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005418 spin wave Effects 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100166255 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CEP3 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005315 distribution function Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000005298 paramagnetic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002907 paramagnetic material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001612 separation test Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
根据本发明若干实例的磁性随机存取存储器包括磁阻元件MTJ和电流源电路I1、I2和I3,在读取所述磁阻元件MTJ中的数据时,所述电流源电路把偏置电流/电压给予所述磁阻元件MTJ,其中,所述偏置电流/电压值的变化取决于温度而不取决于电源电位。
Description
相关申请的交叉引用
本申请基于2004年5月11日提交的2004-140988号在先日本专利申请,并要求以其作为优先权基础,其全部内容在此引用作为参考。
技术领域
本发明涉及采用磁阻效应的磁性随机存取存储器(MRAM)。
背景技术
采用隧道磁阻(TMR)效应的磁性随机存取存储器的特征在于,按照MTJ(磁隧道结)元件的磁化状态存储数据。
在显示出TMR的MTJ元件的结构中,在两个铁磁层之间放置了隧道绝缘层。MTJ元件可用采取两种状态。一种是平行状态,把隧道绝缘层夹在中间的两个铁磁层的残余磁化处于相同方向;另一种是反向平行状态,把隧道绝缘层夹在中间的两个铁磁层的残余磁化处于相互对立的方向。
当MTJ元件处于平行状态时,MTJ元件具有最低的电阻值。这种状态是“1”状态。反之,当MTJ元件处于反向平行状态时,MTJ元件具有最高的电阻值。这种状态是“0”状态。
这里,电子自旋以磁化方向量子化,磁化方向和电子自旋的方向有关系,它们处于相同方向(平行状态)或者处于对立方向(反向平行状态),如上。
因为在这两种状态之间电子的能量不同,在铁磁材料费米能级的邻域中电子的状态密度有变化,取决于磁化方向和电子自旋的方向是相同还是相反。所以,流经夹在铁磁材料之间薄绝缘层的隧道电流也会变化,取决于磁化方向和电子自旋的方向是相同还是相反。
换言之,隧道概率与跃迁源的状态密度和跃迁端的状态密度都成正比,因此当MTJ元件处于反向平行状态时,跃迁源的状态密度不同于跃迁端的状态密度。
所以,与MTJ元件处于平行状态时的隧道概率相比,MTJ元件处于反向平行状态时的隧道概率增大或减小。
应当指出,MR比表示:MTJ元件处于平行状态时的电阻值和MTJ元件处于反向平行状态时的电阻值之间的差异除以MTJ元件处于平行状态或反向平行状态时的电阻值(通常使用MTJ元件处于平行状态时的电阻值)。
同时,已知TMR具有温度依从性,但是迄今为止尚未恰当地采取针对它的对策。此外,TMR还有偏置依从性,并且具有使信号量最大化的、所谓的最优施加电压,但是在设计中迄今为止尚未考虑这种最优施加电压和温度依从性。
发明内容
根据本发明一个方面的磁性随机存取存储器包括磁阻元件和电流源电路,在读取磁阻元件中的数据时,电流源电路把电偏置给予磁阻元件,其中,电偏置值的变化取决于温度而不取决于电源电位。
附图简要说明
图1是一幅电路图,显示了根据第一个实施例的读取电路;
图2是一幅电路图,显示了电流源电路的实例;
图3是一幅电路图,显示了BGR电路的实例;
图4是一幅曲线图,显示了图3中BGR电路的特征;
图5是一幅电路图,显示了BGR电路的改进实例1;
图6是一幅曲线图,显示了图5中BGR电路的特征;
图7是一幅电路图,显示了BGR电路的改进实例2;
图8是一幅曲线图,显示了图7中BGR电路的特征;
图9是一幅电路图,显示了BGR电路的改进实例3;
图10是一幅曲线图,显示了图9中BGR电路的特征;
图11是一幅电路图,显示了BGR电路的改进实例4;
图12是一幅曲线图,显示了图11中BGR电路的特征;
图13是一幅电路图,显示了BGR电路的改进实例5;
图14一幅曲线图,显示了图13中BGR电路的特征;
图15是一幅电路图,显示了行解码器和读取字线驱动电路的实例;
图16是一幅电路图,显示了列解码器的实例;
图17是一幅电路图,显示了根据第二个实施例的读取电路;
图18是一幅电路图,显示了电流源电路的实例;
图19是一幅电路图,显示了电流/电压转换电路的实例;
图20是一幅电路图,显示了使用BGR电路之箝位电位产生电路的实例;
图21是一幅曲线图,显示了图20中箝位电位产生电路的特征;
图22是一幅电路图,显示了根据第三个实施例的BGR电路;
图23是一幅曲线图,显示了图22中BGR电路的特征;
图24是一幅电路图,显示了根据第四个实施例的监控电路;
图25是一幅电路图,显示了根据第四个实施例的设置电路;
图26是一幅电路图,显示了根据第四个实施例的设置电路;
图27是一幅电路图,显示了根据第五个实施例的读取电路;
图28是一幅电路图,显示了根据第五个实施例的读取电路;
图29是一幅电路图,显示了根据第六个实施例的BGR电路;
图30是一幅电路图,显示了根据第七个实施例的搜索电路;
图31是一幅电路图,显示了图30的电位产生电路;
图32是一幅电路图,显示了图30的信号差异比较电路;
图33是包括搜索电路的MRAM芯片框图;
图34是存储器系统的框图,具有的控制器包括搜索电路;
图35是图34的存储器系统中MRAM芯片的框图。
具体实施方式
下面将参考附图,详细介绍根据本发明一个方面的磁性随机存取存储器。
1.参考实例
首先考虑TMR的温度依从性。在铁磁材料之费米能级的邻域中,电子的状态密度变化取决于温度。如果构成MTJ元件的两层铁磁材料之间的电位差变大,与导电相关联的电子的状态密度也随之改变。
所以,MTJ元件的MR比依赖于温度,并且进一步依赖于两层铁磁材料上施加的偏置电压。
据信温度依从性和偏置电压依从性归因于在构成MTJ元件的绝缘层(隧道势垒)界面上局部激发的磁振子。换言之,如果激发磁振子而且发生了磁振子的隧道效应使导电电子自旋反转,MR比就降低。
不仅如此,温度依从性和偏置电压依从性还与以下因素相关联:由于费米-迪拉克分布函数存在着温度项使分布函数展宽、可极化性降低以及不依赖于自旋的隧道电流增大。
在使不依赖于自旋的隧道电流增大的一个实例中,使用氧化铝作为隧道势垒。如果铝的氧化不充分,在氧化铝中残留着铝,流经MTJ元件的隧道电流将不取决于自旋,流经MTJ元件的电流量将随着偏置电压的提高而增大,因此降低了MR比,因为铝是顺磁材料。
反之,如果铝的氧化过度,铁磁材料同时氧化,不再是铁磁材料,所以流经这个部分的电流不取决于自旋,结果是MR比降低。
同时,由于偏置电压提高,读取电流量增大了,但是在这种情况下,“1”和“0”之间的信号差异减小了。所以,必须为读取寻找最优偏置电压。
后文将介绍信号差异和偏置电压之间的关系。
MR比表示为偏置电压的线性函数。
注意,在所考虑的情况下,向MTJ元件供应恒定电流,它没有温度依从性和电源电压依从性。虽然考虑了MR比的电压依从性,但是忽略MTJ元件电阻值的电压依从性,因为它的效应小于MR比的电压依从性。
如果Ib为偏置电流,Rm为平行状态下MTJ元件的电阻值,Vh为MR0(从取决于偏置的测量结果中扣除了当偏置电压为0V时的MR比后的数值)为一半时的偏置电压,那么MR比的偏置电压依从性可以按以下方式表示为线性函数(非专利文献)。
MR(V)=MR0×(1-V/2·Vh)
(其中V为偏置电压,MR(V)为给定偏置电压时的MR比。)
当施加恒定电流偏置时,(平行状态下)MTJ元件的输出电压Vp为
Vp=Ib×Rm
当施加恒定电流偏置时,(反向平行状态下)MTJ元件的输出电压Va为
Va=Ib×Rm×[1+MR(Va)]
两个输出电压的信号差异ΔV为
ΔV=Va-Vp=Ib×Rm×MR(Va)
=Ib×Rm×MR0×(1-Va/2·Vh)
根据MR<1,有VaVp是可能的,且
ΔV=Vp×MR0×(1-Vp/2·Vh)
DΔV/dVp=MR0×(1-Vp/Vh)
所以,当Vp=Vh时,信号差异在0<Vp<2·Vh的范围内达到最大。
根据以上论述,如果施加到MTJ元件的偏置电流被决定为使MTJ元件的两端之间产生的电位差为Vh,那么信号差异达到最大。
下一步将考虑以下情况:把没有温度依从性和电源依从性的恒定电压施加到MTJ元件,以便读取流经MTJ元件的电流作为信号。同样注意,虽然考虑了MR比的电压依从性,但是忽略MTJ元件电阻值的电压依从性,因为它的效应小于MR比的电压依从性。
如果Vb为偏置电压,
(平行状态下)MTJ元件的输出电流Ip将是
Ip=Vb/Rm
(反向平行状态下)MTJ元件的输出电流Ia将是
Ia=Vb/{Rm×[1+MR(Vb)]}
两个输出电压之间的信号差异ΔI为
ΔI=Ip-Ia
=Vb/Rm×MR(Vb)/[1+MR(Vb)]
=Vb/Rm×(1-Vb/2·Vh)/[1+MR0×(1-Vb/2·Vh)]
所以,
dΔI/dVb=MR02/Rm·[Vb/2Vh-{1+MR0+(1+MR0)0.5}/MR0]
×[Vb/2·Vh-{1+MR0-(1+MR0)0.5}/MR0]·[1+MR0·(1-
Vb/2·Vh)]-2
根据MR0<1,
如果近似为(1+MR0)0.51+MR0/2,有
dΔI/dVb=MR02/Rm·[Vb/2·Vh-(2+1.5·MR0)/MR0]·[Vb/2·Vh-0.5]·[1+MR0·(1-Vb/2·Vh)]-2
所以,当Vp=Vh时,信号差异在0<Vp<2Vh的范围内达到最大。
根据以上论述,如果施加到MTJ元件的偏置电流被决定为使MTJ元件的两端之间产生的电位差为Vh,那么信号差异达到最大。
以这种方式,在读取期间,存在着产生最大信号差异的、偏置电流/电压的最优值,而且MR比具有温度依从性和偏置电压依从性,因此偏置电流/电压的这种最优值具有温度依从性极为重要。
普通的半导体集成电路由元件构成,比如晶体管、电阻器和电容器。由于这种原因,为了按照MTJ元件的温度依从性决定产生最大信号差异的、偏置电流/电压的最优值,将需要新的偏置电流/电压产生电路。
表达“偏置电流/电压”意味着施加偏置电压时偏置电流流动,而偏置电流流动时施加偏置电压。
2.实施例
下面将介绍根据本发明若干实例的、视为磁性随机存取存储器最佳方案的多个实施例。
由于本发明的实例涉及考虑到TMR的温度依从性的读取电路,所以此处略去写入电路以便使说明更加易于理解。
(1)第一个实施例
[1]读取电路
图1显示了根据第一个实施例的读取电路。
一个晶体管/一个MTJ型的存储器单元构成了存储器单元阵列M-阵列。
构成存储器单元之晶体管的源极连接到源线(地电位Vss)SL,其漏极连接到MTJ元件,其栅极连接到读取字线RWL0、RWL1、RWL2...。MTJ元件的一端连接到读取位线RBL0、RBL1...。
读取字线RWL0、RWL1、RWL2...的一端连接到读取字线驱动电路11。在读取期间,因为由行解码器12选定了一行,读取字线驱动电路11根据行解码器12的解码结果,驱动属于选定行的读取字线。
读取位线RBL0、RBL1...通过列选择开关CSW,连接到作为传感放大器SA之差分放大器的非反相端子。列选择开关CSW在列解码器13的输出信号CSL0、CSL1...的控制下导通/关断。
读取期间电流源I1向选定的存储器单元的MTJ元件供应偏置电流。偏置电流流经MTJ元件,使得作为传感放大器SA之差分放大器的非反相端子的电位具有MTJ元件中数据对应的值。
一个晶体管/一个MTJ型的存储器单元构成了参考存储器单元阵列D-ARRAY,类似于存储器单元阵列M-阵列。
构成参考单元之晶体管的源极连接到源线(地电位Vss)SL,其漏极连接到MTJ元件,其栅极连接到读取字线RWL0、RWL1、RWL2...。MTJ元件的一端连接到参考位线DBL0、DBL1...。
参考位线DBL0、DBL1...通过选择开关SW,连接到作为传感放大器SA之差分放大器的反相端子。选择开关SW在读取信号READ的控制下导通/关断。更确切地说,在读取期间,因为读取信号READ为“H”,所以由参考单元产生读取数据所需的参考电位。
注意,例如连接到参考位线DBL0的参考单元之MTJ元件的状态全都设定为“0”(反向平行状态),连接到参考位线DBL1的参考单元之MTJ元件的状态全都设定为“1”(平行状态)。
在这种情况下,在读取期间,如果偏置电流是由电流源I2和I3供应给选定行所属之所属参考单元的MTJ元件,读取所需的参考电位就输入到作为传感放大器SA之差分放大器的反相端子。
根据本发明的实例,在上述读取电路中,调整偏置电流的值,使得读取期间存储器单元和参考单元的MTJ元件的两端之间产生的电位差(偏置电位)将为Vh(MR比将为偏置应用期间MR比MR0的一半时的电压)。
[2]电流源电路
图2显示了电流源电路的实例,包括电流源I1、I2和I3。
Isrce是从例如BGR电路输出的输出电流。这股电流Isrce通过区域X中的电流镜像电路(晶体管N1和N2)流到晶体管P4。
不仅如此,晶体管P4与构成电流源I1、I2和I3的晶体管P1、P2和P3构成了电流镜像电路,因此电流Isrce也流经晶体管P1、P2和P3。
所以,在读取期间,以偏置电流Isrce供应选定的存储器单元。另一方面,在读取期间,以偏置电流Isrce×2供应选定的两个参考单元(“0”单元和“1”单元)。
注意,为了使偏置电流取决于温度而不取决于外部电源电位Vdd,BGR电路可以修改为其输出电流Isrce具有温度依从性。
·BGR电路
所以,首先将考虑标准的BGR电路。
图3显示了BGR电路的实例。
由于BGR电路通常产生的输出电流Isrce不具有温度依从性,BGR电路包括A电路,产生的电流分量I1随温度上升而减小,以及B电路,产生的电流分量I2随温度上升而增大。
把A和B两个电路产生的电流分量I1和I2加到一起,产生的输出电流Isrce有可能不取决于外部电源电位Vdd和温度,例如如图4所示。
假设二极管D1的阳极电位是Vd,电阻器R1的电阻值是r1,由于反馈电路的效应,随温度上升而减小的电流分量I1可以表示为
I1=Vd/r1
因为高温时阳极电位Vd下降,电流I1随温度上升而减小。
不仅如此,假设D2和D3两个二极管的阳极之间的电位差是ΔVd,电阻器R2的电阻值是r2,由于反馈电路的效应,随温度上升而增大的电流分量I2可以表示为
I2=ΔVd/r2
因为高温时阳极之间的电位差ΔVd增大,电流I2随温度上升而增大。
注意,电流分量I1和I2能够根据二极管D1、D2和D3之间的面积比以及电阻器R1和R2之间的电阻比而改变。更确切地说,通过调整面积比和电阻比,输出电流Isrce可以具有温度依从性。
·BGR电路(改进实例1)
图5显示了BGR电路的改进实例1,它产生的输出电流Isrce具有温度依从性。
在本实例的BGR电路中,对图3的BGR电路进一步增加的电路包括P沟道MOS晶体管P5和P6、N沟道MOS晶体管N3至N5以及反相器INV1。
根据本实例,可以根据控制信号Opt1和Opt2调整输出电流Isrce的温度依从性。
晶体管P5根据控制信号Opt1,控制着电流分量I2的长度或者说供应/关断。电流分量I2的长度或者说供应/关断由控制信号Opt1控制,所以输出电流Isrce的温度依从性(比如直线的斜率和绝对值的幅度)能够自由控制,例如如图6所示。
不仅如此,包括晶体管P6和N3至N5的电路还产生新的电流分量I3。这个电路根据控制信号Opt2,控制着电流分量I3的长度或者说供应/关断。这就有可能自由控制输出电流Isrce的温度依从性(比如直线的斜率和绝对值的幅度),例如如图6所示。
类似于电流分量I1,电流分量I3也取决于A电路的温度特征。所以,电流分量I1和I3都具有随温度上升而减小的温度依从性,例如如图6所示。不过,由于晶体管尺寸的调整,指明温度依从性的、直线的斜率和绝对值的幅度在电流分量I1和I3中不同。
因为电流分量I2取决于B电路的温度特征,所以电流分量I2具有随温度上升而增大的温度依从性,例如如图6所示。
下面将介绍一个特定的实例。
假设在控制信号Opt1和Opt2中有“H”和“L”两个种类。
例如,调整二极管和晶体管的面积比以及电阻器的电阻比,所以将产生如图6所示的电流I1、I2和I3。
这时,如果控制信号Opt1设定为“H”,控制信号Opt2设定为“L”,晶体管P5就导通,产生输出电流Isrce,它是电流分量I1和I2的总和。所以,电流Isrce将具有随温度上升而减小的温度依从性,如图6所示。
在这种情况下“电流Isrce随温度上升而减小的速率(直线的斜率)”低于仅仅由电流分量I1产生输出电流Isrce(Opt1=Opt2=“L”)时在这种情况下“电流Isrce随温度上升而减小的速率(指明电流I1之直线的斜率)”。
不仅如此,如果控制信号Opt2设定为“H”,控制信号Opt1设定为“L”,晶体管P5就关断,晶体管N5导通,产生输出电流Isrce,它是从电流分量I1减去电流分量I3。这股电流Isrce将具有随温度上升而减小的温度依从性,如图6所示。
在这种情况下“输出电流Isrce的强度(直线之绝对值的幅度)”低于仅仅由电流分量I1产生输出电流Isrce(Opt1=Opt2=“L”)时在这种情况下“输出电流Isrce的强度(指明电流I1的直线之绝对值的幅度)”。
不仅如此,如果控制信号Opt1和Opt2都设定为“H”,晶体管P5和N5就都导通,产生输出电流Isrce,它是从电流分量I1和I2的总和减去电流分量I3。这股电流Isrce将具有随温度上升而增大的温度依从性,如图6所示。
在这种情况下“电流Isrce随温度上升而增大的速率(直线的斜率)”低于仅仅由电流分量I2产生输出电流Isrce(Opt1=Opt2=“L”)时在这种情况下“电流Isrce随温度上升而增大的速率(指明电流I2之直线的斜率)”。
·BGR电路(改进实例2)
图7显示了BGR电路的改进实例2,它产生的输出电流Isrce具有温度依从性。
在本实例的BGR电路中,对图3的BGR电路进一步增加的电路包括P沟道MOS晶体管P5和P6、N沟道MOS晶体管N3至N5以及反相器INV1。
在本实例中,同样可以根据控制信号Opt1和Opt2调整输出电流Isrce的温度依从性。
不过在本实例中,组件的连接不同于图5的BGR电路(改进实例1),所以是以不同的方式控制输出电流Isrce的温度依从性。
晶体管P5根据控制信号Opt1,控制着电流分量I2的长度或者说供应/关断。电流分量I2的长度或者说供应/关断由控制信号Opt1控制,所以输出电流Isrce的温度依从性(比如直线的斜率和绝对值的幅度)能够自由控制,例如如图8所示。
不仅如此,包括晶体管P6和N3至N5的电路还产生新的电流分量I3。这个电路根据控制信号Opt2,控制着电流分量I3的长度或者说供应/关断。这就有可能自由控制输出电流Isrce的温度依从性(比如直线的斜率和绝对值的幅度),例如如图6所示。
类似于电流分量I2,电流分量I3也取决于B电路的温度特征。所以,电流分量I2和I3都具有随温度上升而增大的温度依从性,例如如图8所示。不过,由于晶体管尺寸的调整,指明温度依从性的、直线的斜率和绝对值的幅度在电流分量I2和I3中不同。
因为电流分量I1取决于A电路的温度特征,所以电流分量I1具有随温度上升而减小的温度依从性,例如如图6所示。
下面将介绍一个特定的实例。
假设在控制信号Opt1和Opt2中有“H”和“L”两个种类。
此外,例如调整二极管和晶体管的面积比以及电阻器的电阻比,所以将产生如图8所示的电流I1、I2和I3。
这时,如果控制信号Opt1设定为“H”,控制信号Opt2设定为“L”,晶体管P5就导通,产生输出电流Isrce,它是电流分量I1和I2的总和。所以,电流Isrce将具有随温度上升而减小的温度依从性,如图8所示。
在这种情况下“电流Isrce随温度上升而增大的速率(直线的斜率)”低于仅仅由电流分量I2产生输出电流Isrce时在这种情况下“电流Isrce随温度上升而增大的速率(指明电流I2之直线的斜率)”。
不仅如此,如果控制信号Opt2设定为“H”,控制信号Opt1设定为“L”,晶体管P5就关断,晶体管N5导通,产生输出电流Isrce,它是从电流分量I1减去电流分量I3。这股电流Isrce将具有随温度上升而减小的温度依从性,如图8所示。
在这种情况下“电流Isrce随温度上升而减小的速率(直线的斜率)”高于仅仅由电流分量I1产生输出电流Isrce时在这种情况下“电流Isrce随温度上升而减小的速率(指明电流I2之直线的斜率)”。
不仅如此,如果控制信号Opt1和Opt2都设定为“H”,晶体管P5和N5就都导通,产生输出电流Isrce,它是从电流分量I1和I2的,总和减去电流分量I3。这股电流Isrce将具有随温度上升而减小的温度依从性,如图8所示。
在这种情况下“电流Isrce随温度上升而减小的速率(直线的斜率)”低于仅仅由电流分量I1产生输出电流Isrce时在这种情况下“电流Isrce随温度上升而减小的速率(指明电流I2之直线的斜率)”。
在使用根据本实例的BGR电路时,偏置电流Isrce能够随例如温度上升而减小。在Vh按照温度上升而提高时本实例有效。
·其他BGR电路(改进实例3至5)
下面将简单介绍其他BGR电路。
在下面介绍的电路中,指明偏置电流Isrce温度依从性的线具有一个或多个转向点。
在下面的实例中,无法根据控制信号调整输出电流Isrce的温度依从性,但是却自然有可能组合改进实例1和2(图5和图9)的技术,使具有的结构能够调整温度依从性。
图9显示了BGR电路的改进实例3,它产生的输出电流Isrce具有温度依从性。
在本实例中BGR电路的特征在于,指明偏置电流Isrce温度依从性的线具有一个或多个转向点,如图10所示。
根据温度T1,在温度低于温度T1时Vtemp为“H”,从电流分量I1和I2的总和减去电流分量I3的结果将是输出电流Isrce。
不仅如此,在温度高于温度T1时Vtemp为“L”,仅有电流分量I1将是输出电流Isrce。
图11显示了BGR电路的改进实例4,它产生的输出电流Isrce具有温度依从性。
在本实例中BGR电路的特征在于,指明偏置电流Isrce温度依从性的线具有两个转向点,如图12所示。
根据温度T1,在温度低于温度T1时Vtemp1和Vtemp2都为“H”,仅有电流分量I1将是输出电流Isrce。
此外,在高于温度T1低于温度T2范围内的温度时Vtemp1为“L”,Vtemp2为“H”,从电流分量I1和I2的总和减去电流分量I3的结果将是输出电流Isrce。
不仅如此,根据温度T2,在温度高于温度T2时Vtemp1和Vtemp2都为“L”,从电流分量I1、I2和I4的总和减去电流分量I3和I5之总和的结果将是输出电流Isrce。
图13显示了BGR电路的改进实例5,它产生的输出电流Isrce具有温度依从性。
在本实例中BGR电路的特征也在于,指明偏置电流Isrce温度依从性的线具有两个转向点,如图14所示。
根据温度T1,在温度低于温度T1时Vtemp1为“L”,Vtemp2为“H”,从电流分量I1和I3的总和减去电流分量I2的结果将是输出电流Isrce。
不仅如此,在高于温度T1低于温度T2范围内的温度时Vtemp1和Vtemp2都为“H”,仅有电流分量I1将是输出电流Isrce。
不仅如此,根据温度T2,在温度高于温度T2时Vtemp1为“H”,Vtemp2为“L”,从电流分量I1和I4的总和减去电流分量I5的结果将是输出电流Isrce。
[3]行解码器和读取字线驱动电路
图15显示了行解码器和读取字线驱动电路的电路实例。
在本实例中,AND电路AD1具有图1中读取字线驱动电路11和行解码器12的功能。AND电路AD1收到行地址信号和读取信号READ时,驱动读取字线RWLi。
读取期间,读取信号READ为“H”,在选定行中行地址信号的所有位都为“H”。所以,仅有选定行所属的读取字线RWLi为“H”。
[4]列解码器
图16显示了列解码器的电路实例。
在本实例中,AND电路AD2等效于图1的列解码器13。AND电路AD2收到列地址信号和读取信号READ时,驱动列选定线CSLj。
读取期间,读取信号READ为“H”,在选定列中列地址信号的所有位都为“H”。所以,仅有选定列所属的列选定线CSLj为“H”。
[5]小结
如上,根据第一个实施例的读取电路,读取期间给予MTJ元件的偏置电流/电压取决于温度而不取决于电源电位Vdd,从而使读取幅度能够扩大。
(2)第二个实施例
在本实施例中,调整箝位电位Vclmp的值,使得读取期间存储器单元和参考单元的MTJ元件的两端之间产生的电位差将为Vh(MR比将为偏置应用期间MR比MR0的一半时的电压)。
箝位电位Vclmp用作对读取期间给予MTJ元件的偏置电流/电压的值进行限制,对箝位电位Vclmp给予温度依从性。
更确切地说,在本实施例中,例如在Vh随温度上升而下降时,箝位电位Vclmp也随温度上升而下降。
[1]读取电路
图17显示了根据第二个实施例的读取电路。
一个晶体管/一个MTJ型的存储器单元构成了存储器单元阵列M-阵列。
构成存储器单元之晶体管的源极连接到源线(地电位Vss)SL,其漏极连接到MTJ元件,其栅极连接到读取字线RWL0、RWL1、RWL2...。MTJ元件的一端连接到读取位线RBL0、RBL1...。
读取字线RWL0、RWL1、RWL2...的一端连接到读取字线驱动电路11。在读取期间,因为由行解码器12选定了一行,读取字线驱动电路11根据行解码器12的解码结果,驱动属于选定行的读取字线。
读取位线RBL0、RBL1...通过列选择开关CSW和传递门TG,连接到作为传感放大器SA之差分放大器的非反相端子。列选择开关CSW在列解码器13的输出信号CSL0、CSL1...的控制下导通/关断。
传递门TG由差分放大器DI的输出信号控制。箝位电位Vclmp输入到差分放大器DI的非反相端子,从读取位线RBL0、RBL1...选定的一条读取位线的电位输入到其反相端子。
读取期间电流源I1通过传递门TG向选定的存储器单元的MTJ元件供应偏置电流。偏置电流流经MTJ元件,使得作为传感放大器SA之差分放大器的非反相端子的电位将具有MTJ元件中数据对应的值。
一个晶体管/一个MTJ型的存储器单元构成了参考存储器单元阵列D-ARRAY,类似于存储器单元阵列M-阵列。
构成参考单元之晶体管的源极连接到源线(地电位Vss)SL,其漏极连接到MTJ元件,其栅极连接到读取字线RWL0、RWL1、RWL2...。MTJ元件的一端连接到参考位线DBL0、DBL1...。
参考位线DBL0、DBL1...通过选择开关SW和传递门TG,连接到作为传感放大器SA之差分放大器的反相端子。选择开关SW在读取信号READ的控制下导通/关断。
传递门TG由差分放大器DI的输出信号控制。箝位电位Vclmp输入到差分放大器DI的非反相端子,参考位线DBL0、DBL1...的电位输入到其反相端子。
注意,在读取期间,因为读取信号READ为“H”,所以由参考单元产生读取数据所需的参考电位。
例如,连接到参考位线DBL0的参考单元之MTJ元件的状态全都设定为“0”(反向平行状态),连接到参考位线DBL1的参考单元之MTJ元件的状态全都设定为“1”(平行状态)。
在这种情况下,在读取期间,如果偏置电流是由电流源I2和I3供应给选定行所属之所属参考单元的MTJ元件,读取所需的参考电位就输入到作为传感放大器SA之差分放大器的反相端子。
根据本发明的实例,在上述读取电路中,调整箝位电位Vclmp的值,使得读取期间存储器单元和参考单元的MTJ元件的两端之间产生的电位差(偏置电位)将为Vh。
[2]电流源电路
图18显示了电流源电路的实例,包括图17的电流源I1、I2和I3。
Isrce是从例如BGR电路输出的输出电流。此处所用的BGR电路产生的输出电流Isrce不具有温度依从性,如图3所示,它不同于第一个实施例。换言之,在本实例中Isrce是不取决于温度的恒定电流。
恒定电流Isrce通过区域X中的电流镜像电路(晶体管N1和N2)流到晶体管P4。
不仅如此,晶体管P4与构成电流源I1、I2和I3的晶体管P1、P2和P3构成了电流镜像电路,使得恒定电流Isrce也流经晶体管P1、P2和P3。
所以,在读取期间,以箝位电位Vclmp限制的恒定电流Isrce作为偏置电流供应选定的存储器单元。另一方面,在读取期间,以箝位电位Vclmp限制的恒定电流Isrce×2作为偏置电流供应选定的两个参考单元(“0”单元和“1”单元)。
注意,为了使偏置电流取决于温度而不取决于外部电源电位Vdd,例如图5、图7、图9、图11或图13所示的BGR电路可以用作产生箝位电位Vclmp的电路。
更确切地说,例如图5、图7、图9、图11或图13所示的BGR电路的输出电流Isrce由图19所示的电流/电压转换电路14转换为电压,并从这个电压产生箝位电位Vclmp。
在这种情况下,例如假若电流Isrce设定为随温度上升而减小,箝位电位Vclmp也随温度上升而降低,假若电流Isrce设定为随温度上升而增大,箝位电位Vclmp也随温度上升而提高。
不仅如此,为了使偏置电流取决于温度而不取决于外部电源电位Vdd,例如图20所示的箝位电位产生电路20可以用作产生箝位电位Vclmp的电路。
这个箝位电位产生电路20是应用了图5的BGR电路的电路,其中把BGR电路的输出电流转换为电压(箝位电位Vclmp)所用的电阻性元件连接到图5的BGR电路的输出端子。
在这种情况下,箝位电位Vclmp能够随温度上升而降低,同样,箝位电位Vclmp也能够随温度上升而提高,例如如图21所示。
应当指出,电阻性元件可以连接到图7、图9、图11或图13所示的BGR电路的输出端子,以便将其输出电流转换为电压(箝位电位Vclmp)。
[3]行解码器和读取字线驱动电路
行解码器和读取字线驱动电路可以根据具有图15所示之结构的AND电路AD1进行配置,类似于第一个实施例。
[4]列解码器
列解码器可以根据具有图16所示之结构的AND电路AD2进行配置,类似于第一个实施例。
[5]小结
如上,根据第二个实施例的读取电路,读取期间给予MTJ元件的、限制偏置电流/电压所用的箝位电位Vclmp取决于温度而不取决于电源电位Vdd,从而使读取幅度能够扩大。
(3)第三个实施例
本实施例涉及上述第一个和第二个实施例的应用。
为了最大化读取幅度即输入到传感放大器的“0”和“1”之间的信号差异,给予MTJ元件的偏置电流(电流传送量)可以设定为与MTJ元件的电导大致相同。
不仅如此,还调整偏置电流的温度依从性,使得偏置电流总是与MTJ元件的电导大致相同。
换言之,因为MTJ元件的MR比随温度上升而降低,MTJ元件的电阻值也随温度上升而减小,对偏置电流给予了温度依从性,偏置电流的值随温度上升而减小。
采用图7的电路作为实例,控制信号Opt1被设定为“H”,控制信号Opt2被设定为“H”,所以偏置电流的值随温度上升而增大。
图22显示了BGR电路的实例,适于产生随温度上升而增大的偏置电流Isrce。这股偏置电流Isrce供应给例如图2(第一个实施例)或图18(第二个实施例)所示的读取电路。
在本实例的BGR电路中,指明偏置电流Isrce温度依从性的线具有两个转向点,如图23所示。
与以上介绍的实例中的BGR电路不同,本实例的BGR电路被配置为电流分量I1、I2和I4随温度上升而增大,而电流分量I3和I5随温度上升而减小。
根据温度T1,在温度低于温度T1时Vtemp1和Vtemp2都为“H”,仅有电流分量I1将是输出电流Isrce。
不仅如此,在高于温度T1低于温度T2范围内的温度时Vtemp1为“L”,Vtemp2为“H”,从电流分量I1和I2的总和减去电流分量I3的结果将是输出电流Isrce。
不仅如此,根据温度T2,在温度高于温度T2时Vtemp1和Vtemp2都为“L”,从电流分量I1、I2和I4的总和减去电流分量I3和I5之总和的结果将是输出电流Isrce。
根据第三个实施例的读取电路,读取期间给予MTJ元件的偏置电流/电压具有的温度依从性是随温度上升而增大,从而使读取幅度能够扩大。
(4)第四个实施例
本实施例的特征在于提供了监控偏置电流/电压或箝位电位的监控电路,以及提供了评价和优化偏置电流/电压或箝位电位的温度特征的设置电路。
[1]监控电路
例如,在上述第一个实施例中,输出电流Isrce从图5、图7、图9、图11或图13所示的BGR电路输出。所以,这股输出电流Isrce由图24所示的监控电路(电流镜像电路)接收,以便把输出电流Isrce引导到例如监控焊点。
不仅如此,例如在上述第二个实施例中,电流Isrce先由图24所示的监控电路(电流镜像电路)接收,电流Isrce再由图19所示的电流/电压转换电路转换为电压,例如把这股输出电流Isrce引导到监控焊点。
然后,把例如测试器的端子连接到监控焊点,并且测量电流Isrce。
通过例如决定图5或图7所示的控制信号Opt1和Opt2的值,评价电流Isrce的温度特征,优化温度特征,使得温度特征将为最优。
注意,可以在进行晶片分选测试或者保存由于冗余处理等造成的缺陷单元、缺陷行或缺陷列的同时,优化电流Isrce的温度特征。
所以,事先评价电流Isrce的温度特征,例如在芯片封装之前进行。
不仅如此,如果在封装之前评价电流Isrce的温度特征,封装期间监控焊点就不必进行丝焊,所以监控焊点也就不必安装保护电路。
不过,如果监控焊点能够用作连接着保护电路的普通焊点(输入/输出焊点),监控焊点可以仅仅为了使封装之后能够评价温度特征而进行丝焊,也没有任何问题。
[2]设置电路
通过图5或图7所示的控制信号Opt1和Opt2优化温度特征。
通过图25所示的设置电路设定控制信号Opt1和Opt2的值。
在设置电路的这个实例中,控制信号Optk(k=1,2)的值由存储器部件M中的熔丝元件存储为熔丝数据。当使用这个设置电路时,通过使用这个设置电路也能够评价温度特征。
首先,如果设定了RSSET=“H”和bRSSET=“L”,就从芯片以外的测试器把数据D<k>输入到设置电路16中。随后,当设定了RSSET=“L”和bRSSET=“H”时,由闭锁电路LATCH闭锁数据D<k>。
不仅如此,当设定了RSTEST=“H”和bRSTEST=“L”时,从设置电路16输出由闭锁电路LATCH闭锁的数据D<k>作为控制信号Optk、bOptk。
以这种方式改变控制信号Optk(k=1,2)的值,评价温度特征。
决定能够获得能够被评价视为最佳温度特征之控制信号Optk的值,而且这个值由存储部件M中的熔丝元件存储(调整信息的编程)。
注意,如果熔丝元件是激光熔丝类型,就由下面的激光进行熔丝编程。
应当指出,熔丝元件可以是电可写电熔丝。
由于在普通操作中总是设定RSTEST=“L”和bRSTEST=“H”,所以从设置电路16输出存储部件M中存储的熔丝数据作为控制信号Optk。在本实例中,当熔丝元件烧断时控制信号Optk为“H”,而当熔丝元件未烧断时控制信号Optk为“L”。
控制信号Optk(k=1,2)的值也能够由例如图26所示的设置电路设定。
在这种设置电路的实例中,控制信号Optk的值由存储部件M中的MTJ元件存储。
使用这个设置电路评价和优化温度特征的过程与使用已经介绍的图25中设置电路的过程相同,所以此处将不介绍。
本实例中设置电路的特征在于把调整信息编程进MTJ元件的方法。
通过破坏MTJ元件的隧道绝缘层(隧道势垒),对调整信息进行编程。换言之,本实例涉及使用MTJ元件作为反熔丝的情况。
通过把控制信号RSPRO设定为“H”,以及从芯片外部把数据D<k>输入到设置电路16中,对MTJ元件进行编程。
例如,当数据D<k>是“1”(=“H”)时,NAND门电路NAND的输出信号为“0”(=“L”)。所以,过量的电流流经MTJ元件,破坏了MTJ元件的隧道绝缘层。在这种情况下,在普通操作中从设置电路16输出的控制信号Optk将是“H”。
不仅如此,例如当数据D<k>是“0”(=“L”)时,NAND门电路NAND的输出信号为“1”(=“H”)。所以,过量的电流不流经MTJ元件,不破坏MTJ元件的隧道绝缘层。在这种情况下,在普通操作中从设置电路16输出的控制信号Optk将是“L”。
[4]小结
根据第四个实施例,提供了监控偏置电流/电压或箝位电位的监控电路,以及评价和优化偏置电流/电压或箝位电位的温度特征的设置电路,从而使每个芯片的偏置电流/电压或箝位电位能够具有最优温度特征。
(5)第五个实施例
通过使用以上介绍的第一个和第二个实施例(图1和图17)中的MTJ元件产生参考电位。
换言之,在读取期间,“0”状态下的存储器单元和“1”状态下的存储器单元平行连接,通过使用这些存储器单元电导的平均值产生参考电位。
本实施例根据以下前提:不是使用以上介绍的第一个和第二个实施例中存储器单元阵列中的MTJ元件产生参考电位,而是使用在存储器单元阵列以外具有MTJ元件的参考电位产生电路或者不具有MTJ元件的参考电位产生电路产生参考电位。
在这样一种情况下,给予从参考电位产生电路输出的参考电位温度依从性。
注意,因为构成存储器单元阵列之MTJ元件的MR比随温度上升而降低,而且MTJ元件的电阻值也随温度上升而减小,所以给予偏置电流的温度依从性是偏置电流的值随温度上升而增大。
所以,给予参考电位的温度依从性也是参考电位的值随温度上升而提高。
图27显示了根据第五个实施例的读取电路。
在这个读取电路中,参考电位产生电路17产生具有温度依从性的参考电位Vref。参考电位Vref输入到作为传感放大器S/A之差分放大器的反相端子。
注意,例如当使用图7的BGR电路作为参考电位产生电路17时,设定了控制信号Opt1=“H”,控制信号Opt2=“L”,所以输出电流随温度上升而增大。然后,这股输出电流转换为电压以产生参考电位Vref。
适于产生随温度上升而增大之输出电流的BGR电路显示在例如图22中。
通过使用与图19所示的电流/电压转换电路具有相同结构的电路,把图22中BGR电路的输出电流Isrce转换为电压,从而产生参考电位Vref。
在这个BGR电路中,指明输出电流Isrce温度依从性的线具有两个转向点,如图23所示。
电流分量I1、I2和I4随温度上升而增大,而电流分量I3和I5随温度上升而减小。
根据温度T1,在温度低于温度T1时Vtemp1和Vtemp2都为“H”,仅有电流分量I1将是输出电流Isrce。
此外,在温度高于温度T1低于温度T2时Vtemp1为“L”,Vtemp2为“H”,从电流分量I1和I2的总和减去电流分量I3的结果将是输出电流Isrce。
不仅如此,根据温度T2,在温度高于温度T2时Vtemp1和Vtemp2都为“L”,从电流分量I1、I2和I4的总和减去电流分量I3和I5之总和的结果将是输出电流Isrce。
应当指出,输入到作为传感放大器S/A之差分放大器反相端子的参考电位Vref可以由例如图28所示的电路产生。
在这种情况下,通过给予箝位电位Vclmp温度依从性,也给予参考电位Vref温度依从性。在第二个实施例中已经介绍了给予箝位电位Vclmp温度依从性的实例,此处将不详细介绍。
根据第五个实施例,读取期间给予从参考电位产生电路输出的参考电位随温度上升而提高的温度依从性,从而使读取幅度能够扩大。
(6)第六个实施例
在本实施例中,通过调整构成MTJ元件之电阻性元件的电阻值,控制偏置电流/电压、箝位电位或参考电位的温度依从性。
图29显示了根据第六个实施例的BGR电路。
这个BGR电路包括A电路,产生的电流分量I1随温度上升而减小,以及B电路,产生的电流分量I2随温度上升而增大。
把A和B两个电路产生的电流分量I1和I2加到一起,产生的输出电流Isrce有可能具有可选的温度特征。
假设二极管D1的阳极电位是Vd,电阻器R1-1、R1-2和R1-3的电阻值是r1,由于反馈电路的效应,随温度上升而减小的电流分量I1可以表示为
I1=Vd/r1
不过,如果电阻器R1-1、R1-2和R1-3的电阻值r1-1、r1-2和r1-3各不相同,电阻值r1则能够按照控制信号Opt<1>、Opt<2>和Opt<3>的数值而取七个数值。
不仅如此,假设D2和D3两个二极管的阳极之间的电位差是ΔVd,电阻器R2的电阻值是r2,由于反馈电路的效应,随温度上升而增大的电流分量I2可以表示为
I2=ΔVd/r2
注意,在本实例中,为了给予输出电流Isrce温度依从性,能够控制控制信号Opt<1>、Opt<2>和Opt<3>的数值。
应当指出,在本实例中有三个控制信号Opt<1>、Opt<2>和Opt<3>,但是任何数目的控制信号都可以接受。
下面将介绍一个特定的实例。
输出电流Isrce不具有温度依从性,处于以下状态
Isrce=I1+α·I2
=Vd/r1’+α·ΔVd/r2
r1=r1’
注意,为了简化说明假设电阻器RI-1、R1-2和RI-3的全部电阻值r1-1、r1-2和r1-3为相同数值r。r1’等效于r/2。
在这种情况下,例如假若全部控制信号Opt<1>、Opt<2>和Opt<3>都设定为“H”,而且电阻值r1’改变为r1”(=r/3<r1’),将使随温度上升而减小的电流分量I1增大,结果是输出电流Isrce将具有随温度上升而减小的特征。
不仅如此,例如假若控制信号Opt<1>、Opt<2>和Opt<3>中仅有一个设定为“H”,而且电阻值r1’改变为r1(r>r1’),将使随温度上升而减小的电流分量I1减小,结果是输出电流Isrce将具有随温度上升而增大的特征。
应当指出,在本实例中是调整A电路中电阻性元件的电阻值,该电路产生随温度上升而减小的电流分量I1,但是也可以调整B电路中电阻性元件的电阻值,该电路产生随温度上升而增大的电流分量I2,或者可以结合它们二者。
在下面将考虑的情况下,改变B电路中电阻性元件R2的电阻值r2,该电路产生随温度上升而增大的电流分量I2。
在这种情况下,例如假若电阻值r2改变为r2’(<r2),将使随温度上升而增大的电流分量I2增大,结果是输出电流Isrce将具有随温度上升而增大的特征。
不仅如此,例如假若电阻值r2改变为r2”(>r2),将使随温度上升而增大的电流分量I2减小,结果是输出电流Isrce将具有随温度上升而减小的特征。
根据第六个实施例,通过使用控制信号,切换了构成MTJ元件之电阻性元件的电阻值,改变了随温度上升而减小的电流分量I1和随温度上升而增大的电流分量I2至少其中之一,从而能够产生具有期望温度依从性的偏置电流/电压、箝位电位或参考电位。
(7)第七个实施例
本实施例涉及搜索电路,它搜索读取期间给予MTJ元件的偏置电流/电压的最优值或者箝位电压的最优值。
(1)搜索电路
例如如图30所示,搜索电路22包括电位产生电路18,它产生VclmpA和VclmpB两种箝位电位;信号差异比较电路19,它搜索偏置电流/电压的最优值和箝位电压的最优值,并且输出输出信号Retain作为搜索结果;以及设置代码输出电路23,它存储着偏置电流/电压的最优值和箝位电压的最优值作为设置代码并且在普通读取操作中输出设置代码。
[1]电位产生电路
首先,使用如图31所示的电位产生电路18,产生VclmpA和VclmpB两种箝位电位。由例如BGR电路配置电流源BGR。
不仅如此,例如当产生了VclmpA<VclmpB的关系时,就把电阻器RA的电阻值rA和电阻器RB的电阻值rB之间的关系设定为rA<rB。
为了控制流经电阻器RA和RB的电流量以及改变箝位电位VclmpA和VclmpB的值,可以控制控制信号S0、S1、S2和S3。
例如,与接收控制信号S0之晶体管的尺寸(×1)相比,接收控制信号S1之晶体管的尺寸是两倍(×2),接收控制信号S2之晶体管的尺寸是四倍(×4),接收控制信号S3之晶体管的尺寸是八倍(×8)。
在这种情况下,为了改变箝位电位VclmpA和VclmpB的值,控制信号S0、S1、S2和S3之一可以设定为“H”。
应当指出,控制信号S0、S1、S2和S3从例如二进制计数器输出,而且将按照以例如控制信号S0开始的次序为“H”。
[2]信号差异比较电路
下一步,使用如图32所示的信号差异比较电路19,以便发现VclmpA和VclmpB两种箝位电位中哪一个能够用于获得当前温度(特定温度)下偏置电流/电压的最优值和箝位电压的最优值。
注意,偏置电流/电压的最优值和箝位电压的最优值就是使不同状态下能够分别从两个磁阻元件(复制品)获得的信号差异最大化的值。
换言之,这个电路用于判断使用VclmpA和VclmpB两种箝位电位中哪一个能够具有“1”和“0”之间更大的信号差异。
准备了“1”状态下的MTJ元件和“0”状态下的MTJ元件作为与存储器单元具有相同外形的复制品,并产生信号,其中在使用箝位电位VclmpA时流经“0”状态下的MTJ元件之电流值和流经“1”状态下的MTJ元件之电流值之间的差异转换为电压。
这个信号输入到差分放大器的非反相端子。
不仅如此,还准备了“1”状态下的MTJ元件和“0”状态下的MTJ元件作为与存储器单元具有相同外形的复制品,并产生信号,其中在使用箝位电位VclmpB时流经“0”状态下的MTJ元件之电流值和流经“1”状态下的MTJ元件之电流值之间的差异转换为电压。
这个信号输入到差分放大器的反相端子。
然后由差分放大器比较这些信号。
如果在使用箝位电位VclmpA时的信号差异大于在使用箝位电位VclmpB时的信号差异,差分放大器的输出信号Retain将是“H”。反之,如果在使用箝位电位VclmpB时的信号差异大于在使用箝位电位VclmpA时的信号差异,差分放大器的输出信号Retain将是“L”。
当Retain是“H”时,二进制计数器21的输出信号值向上计数,并改变箝位电位VclmpA和VclmpB的值。换言之,例如在控制信号S0为“H”时,如果Retain变为“H”,那么控制信号S1将被设定为“H”,而且再次比较在使用VclmpA和VclmpB两种箝位电位时的信号差异。
不仅如此,例如当Retain是“L”时的箝位电位VclmpB被选为能够获得的在特定温度下MTJ元件所用的偏置电流/电压最优值和箝位电压最优值的值。
这些最优值存储在设置代码输出电路23中作为设置代码,而且在普通读取操作中从设置代码输出电路23输出其输出代码。
应当指出,例如箝位电位VclmpA和VclmpB的值设定为最低值作为初始值,并通过向上计数而逐步跃迁到更高的值,如上。
作为替代方案,例如箝位电位VclmpA和VclmpB的初始值设定为最高值,当Retain是“L”时通过向下计数而逐步转移到更低的值,而且当Retain是“H”时的箝位电位VclmpA可以被选为能够获得的在特定温度下MTJ元件所用的偏置电流/电压最优值和箝位电压最优值的值。
[3]包括搜索电路的MRAM芯片实例
图33显示了包括搜索电路之MRAM芯片的框图实例。
MRAM芯片30A包括如图30至图32所示的搜索电路22。
如果把控制信号输入到控制输入端子,以便进入例如搜索模式,搜索读取期间偏置电流/电压的最优值和箝位电压的最优值,模式选择器32就选择搜索模式并通知定序器33。时钟发生器和计数器34从定序器33收到信号时,输出时钟信号CLK。搜索电路22与时钟信号CLK同步地输出设置代码(搜索期间它将是测试信号),并且搜索读取期间偏置电流/电压的最优值和箝位电压的最优值。
另一方面,在普通读取操作中,搜索电路22中的设置代码输出电路输出设置代码,它指明了偏置电流/电压的最优值和箝位电压的最优值。把这个设置代码给予偏置电流/电压源和箝位电压源35。偏置电流/电压源和箝位电压源35按照设置代码产生最优偏置电流/电压和箝位电压。
[4]存储器系统的实例,内含包括搜索电路和MRAM芯片的控制器
图34显示了存储器系统的实例,内含包括搜索电路和MRAM芯片的控制器。图35显示了图34中MRAM芯片的实例。
控制器31包括如图30至图32所示的搜索电路22。
在搜索读取期间偏置电流/电压的最优值和箝位电压的最优值的搜索模式下,模式选择器38选择搜索模式,并且通过控制输入端子37和模式选择器32也通知MRAM芯片30B。
时钟发生器和计数器40产生时钟信号CLK,多路转接器(MUX)41不选择来自数据输入接收器39的数据,而选择搜索电路22的输出信号。所以,把来自搜索电路22的设置代码(搜索期间它将是测试信号)通过数据输入端子36和数据输入接收器43,给予偏置电流/电压源和箝位电压源35。
所以,控制器31中的搜索电路22在MRAM芯片30B中搜索读取期间偏置电流/电压的最优值和箝位电压的最优值。
另一方面,在普通读取操作中,搜索电路22中的设置代码输出电路输出设置代码,它指明了偏置电流/电压的最优值和箝位电压的最优值。把这个设置代码给予偏置电流/电压源和箝位电压源35。偏置电流/电压源和箝位电压源35按照设置代码产生最优偏置电流/电压和箝位电压。
这种存储器系统能够施加到便携设备,比如移动电话和数码相机,以及施加到这些设备中使用的存储卡。
3.其他
在根据本发明实例的磁性随机存取存储器中,例如作为构成存储器单元之选择开关的MOS晶体管可以是P沟道型而不是N沟道型。
任何结构都能够用于MTJ元件。
例如,有可能使用具有自旋阀结构的MTJ元件,其中固定层(扎钉层)由铁磁层和反铁磁层构成,或者使用具有层状结构的MTJ元件,其中存储层(自由层)通过铁磁层把顺磁金属夹在中间。
不仅如此,也可能使用其中构成层状结构之铁磁层被铁磁固定的MTJ元件、其中构成层状结构之铁磁层被反铁磁固定的MTJ元件或者具有这些铁磁固定和反铁磁固定的MTJ元件。
也可能使用具有合成扎钉结构的MTJ元件,其中固定层通过铁磁层把顺磁金属夹在中间,或者使用具有双结结构的MTJ元件。
根据本发明的实例,通过提供考虑了TMR的温度依从性的读取电路,使读取幅度能够扩大。
对于本领域的技术人员,不难设想出其他的优点和修改。所以,从广义上来说,本发明并不限于本文所示和介绍的特定细节和代表性实施例。因此,对于附带的权利要求书及其相当内容定义的一般发明概念,在不脱离其实质和范围的情况下,可以作出多种修改。
Claims (21)
1.一种磁性随机存取存储器,包括:
第一磁阻元件;以及
第一电流源电路,当读取所述第一磁阻元件中的数据时,它向所述第一磁阻元件给出第一电偏置,
其中,所述第一电偏置值的变化取决于温度而不取决于电源电位。
2.根据权利要求1的磁性随机存取存储器,进一步包括:
搜索电路,搜索特定温度下所述第一电偏置的最优值,其中,所述最优值是使在不同状态下分别从两个磁阻元件获得的信号的信号差异最大化的值。
3.根据权利要求2的磁性随机存取存储器,其中,
所述搜索电路包括电位产生电路,它输出具有不同值的第一和第二箝位电位;以及信号差异比较电路,它将使用所述第一箝位电位时的所述信号差异与使用所述第二箝位电位时的所述信号差异进行比较,并且根据控制信号决定所述第一和第二箝位电位的值。
4.根据权利要求1的磁性随机存取存储器,其中,
控制所述第一电偏置的值,使得在所述第一磁阻元件的两端之间产生的电位差是“0”偏置施加到所述第一磁阻元件时MR比的一半。
5.根据权利要求4的磁性随机存取存储器,其中,
在所述第一磁阻元件的两端之间产生的所述电位差的变化取决于温度而不取决于所述电源电位。
6.根据权利要求1的磁性随机存取存储器,进一步包括:BGR电路,它向所述第一电流源电路给出参考电流,其中,所述参考电流的值的变化取决于温度而不取决于所述电源电位。
7.根据权利要求6的磁性随机存取存储器,其中,
根据所述控制信号决定所述参考电流的温度依从性。
8.根据权利要求6的磁性随机存取存储器,其中,
所述参考电流的温度依从性在由至少一个温度点分开的多个温度范围之间不同。
9.根据权利要求6的磁性随机存取存储器,其中,
所述参考电流的温度依从性在于,所述参考电流的值随温度上升而减小。
10.根据权利要求6的磁性随机存取存储器,其中,
所述参考电流的温度依从性在于,所述参考电流的值随所述温度上升而增大。
11.根据权利要求1的磁性随机存取存储器,进一步包括:
第二磁阻元件,它产生参考电位;以及
第二电流源电路,当读取所述第一磁阻元件中的数据时,它向所述第二磁阻元件给出第二电偏置,
其中,所述第二电偏置值的变化取决于温度而不取决于所述电源电位。
12.根据权利要求11的磁性随机存取存储器,其中,
控制所述第二电偏置的值,使得在所述第二磁阻元件的两端之间产生的电位差是“0”偏置施加到所述第二磁阻元件时所述MR比的一半。
13.根据权利要求12的磁性随机存取存储器,其中,
在所述第二磁阻元件的两端之间产生的所述电位差的变化取决于温度而不取决于所述电源电位。
14.根据权利要求1的磁性随机存取存储器,进一步包括:
用于根据箝位电位把所述第一电偏置的值限制为恒定值的装置;以及
箝位电位产生电路,用于产生所述箝位电位,
其中,所述箝位电位值的变化取决于温度而不取决于所述电源电位。
15.根据权利要求11的磁性随机存取存储器,进一步包括:
用于根据箝位电位把所述第二电偏置的值限制为恒定值的装置;以及
箝位电位产生电路,用于产生所述箝位电位,
其中,所述箝位电位值的变化取决于温度而不取决于所述电源电位。
16.根据权利要求1的磁性随机存取存储器,进一步包括:
监控电路,在评价所述第一电偏置的温度依从性时,监控所述第一电偏置。
17.根据权利要求1的磁性随机存取存储器,进一步包括:
设置电路,在评价所述第一电偏置的温度依从性时,接收控制信号,以决定所述第一电偏置的温度依从性。
18.根据权利要求17的磁性随机存取存储器,其中,
所述设置电路在所述评价之后存储调整信息,以决定所述第一电偏置的温度依从性,并且在普通操作期间根据所述调整信息决定所述第一电偏置的温度依从性。
19.根据权利要求1的磁性随机存取存储器,进一步包括:
传感放大器,当读取所述第一磁阻元件中的数据时,根据所述参考电位判断所述数据的数值;以及
参考电位产生电路,用于产生所述参考电位,其中,所述参考电位值的变化取决于温度而不取决于所述电源电位。
20.根据权利要求6的磁性随机存取存储器,其中,
根据决定构成所述BGR电路的多个电阻性元件之间电阻比的控制信号,决定所述参考电流的温度依从性。
21.一种存储器系统,包括:
根据权利要求1的磁性随机存取存储器;以及
控制器,控制着所述磁性随机存取存储器的操作,
其中,所述控制器具有搜索电路,用于搜索特定温度下所述电偏置的最优值,所述最优值是使在不同状态下分别从两个磁阻元件获得的信号的信号差异最大化的值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004140988 | 2004-05-11 | ||
JP2004140988A JP3869430B2 (ja) | 2004-05-11 | 2004-05-11 | 磁気ランダムアクセスメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1707689A true CN1707689A (zh) | 2005-12-14 |
CN100468565C CN100468565C (zh) | 2009-03-11 |
Family
ID=35309240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100696714A Expired - Fee Related CN100468565C (zh) | 2004-05-11 | 2005-05-10 | 磁性随机存取存储器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7027325B2 (zh) |
JP (1) | JP3869430B2 (zh) |
CN (1) | CN100468565C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103081020A (zh) * | 2010-08-03 | 2013-05-01 | 高通股份有限公司 | 在具有第一磁性隧道结及第二磁性隧道结的位单元处产生不可逆状态 |
CN102067230B (zh) * | 2008-06-27 | 2015-11-25 | 希捷科技有限公司 | 自旋转移矩存储器非破坏性自引用读取方法 |
CN108735252A (zh) * | 2017-04-13 | 2018-11-02 | 三星电子株式会社 | 磁阻存储器设备,磁阻存储器系统及其操作方法 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7289374B2 (en) * | 2004-07-01 | 2007-10-30 | Infineon Technologies Ag | Circuit and method for adjusting threshold drift over temperature in a CMOS receiver |
JP4568084B2 (ja) * | 2004-10-28 | 2010-10-27 | 株式会社東芝 | 半導体記憶装置 |
US7362644B2 (en) * | 2005-12-20 | 2008-04-22 | Magic Technologies, Inc. | Configurable MRAM and method of configuration |
KR100822560B1 (ko) * | 2006-09-04 | 2008-04-16 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리의 전류 측정 회로 |
JP5227133B2 (ja) * | 2008-10-06 | 2013-07-03 | 株式会社日立製作所 | 半導体記憶装置 |
US8213211B2 (en) * | 2009-02-06 | 2012-07-03 | Sidense Corp. | High reliability OTP memory |
KR101068573B1 (ko) * | 2009-04-30 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR101083302B1 (ko) * | 2009-05-13 | 2011-11-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
CN103222002B (zh) | 2010-11-19 | 2018-04-24 | 慧与发展有限责任合伙企业 | 用于读取阵列中的电阻开关器件的电路和方法 |
US8339843B2 (en) | 2010-12-17 | 2012-12-25 | Honeywell International Inc. | Generating a temperature-compensated write current for a magnetic memory cell |
KR101962784B1 (ko) | 2012-10-09 | 2019-03-27 | 삼성전자주식회사 | 온도에 따라 차별화된 리드 동작 및 라이트 동작을 갖는 반도체 메모리 장치 |
KR102060488B1 (ko) | 2012-12-27 | 2019-12-30 | 삼성전자주식회사 | 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법 |
KR102168652B1 (ko) * | 2013-12-16 | 2020-10-23 | 삼성전자주식회사 | 감지 증폭기, 그것을 포함하는 반도체 메모리 장치 및 그것의 읽기 방법 |
WO2015125473A1 (ja) * | 2014-02-20 | 2015-08-27 | パナソニックIpマネジメント株式会社 | 不揮発性半導体記憶装置 |
US9799385B2 (en) | 2014-09-08 | 2017-10-24 | Toshiba Memory Corporation | Resistance change memory |
CN105741874B (zh) * | 2014-12-08 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 用于快闪存储器的双位线读出电路和读出方法 |
US10151644B2 (en) * | 2015-03-13 | 2018-12-11 | Taiwan Semiconductor Manufacturing Company Limited | Combination current generator configured to selectively generate one of a PTAT and a CTAT current |
US9928903B2 (en) | 2015-03-30 | 2018-03-27 | Toshiba Memory Corporation | Semiconductor storage device with voltage generator which generates voltages and currents for read and write operations |
JP2017139399A (ja) | 2016-02-05 | 2017-08-10 | Tdk株式会社 | 磁気メモリ |
US9659624B1 (en) * | 2016-03-15 | 2017-05-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method for sense reference generation for MTJ based memories |
CA2940152C (en) | 2016-05-18 | 2017-08-29 | Sidense Corp. | Method and system for power signature suppression in memory devices |
US10288494B2 (en) * | 2016-11-30 | 2019-05-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | MTJ-based temperature-sensing device |
US11749372B2 (en) * | 2020-12-18 | 2023-09-05 | Ememory Technology Inc. | Memory device having reference memory array structure resembling data memory array structure, and methods of operating the same |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6625057B2 (en) * | 2000-11-17 | 2003-09-23 | Kabushiki Kaisha Toshiba | Magnetoresistive memory device |
US6438051B1 (en) * | 2001-05-31 | 2002-08-20 | International Business Machines Corporation | Stabilized direct sensing memory architecture |
KR100404228B1 (ko) * | 2001-08-06 | 2003-11-03 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치의 레퍼런스 전압발생 회로 |
JP3812498B2 (ja) * | 2001-12-28 | 2006-08-23 | 日本電気株式会社 | トンネル磁気抵抗素子を利用した半導体記憶装置 |
US6606262B2 (en) * | 2002-01-10 | 2003-08-12 | Hewlett-Packard Development Company, L.P. | Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus |
US6868025B2 (en) * | 2003-03-10 | 2005-03-15 | Sharp Laboratories Of America, Inc. | Temperature compensated RRAM circuit |
US7057958B2 (en) * | 2003-09-30 | 2006-06-06 | Sandisk Corporation | Method and system for temperature compensation for memory cells with temperature-dependent behavior |
US7257018B2 (en) * | 2003-12-12 | 2007-08-14 | Macronix International Co., Ltd. | Method and apparatus for a low write current MRAM having a write magnet |
-
2004
- 2004-05-11 JP JP2004140988A patent/JP3869430B2/ja not_active Expired - Fee Related
- 2004-07-14 US US10/890,455 patent/US7027325B2/en not_active Expired - Lifetime
-
2005
- 2005-05-10 CN CNB2005100696714A patent/CN100468565C/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102067230B (zh) * | 2008-06-27 | 2015-11-25 | 希捷科技有限公司 | 自旋转移矩存储器非破坏性自引用读取方法 |
CN103081020A (zh) * | 2010-08-03 | 2013-05-01 | 高通股份有限公司 | 在具有第一磁性隧道结及第二磁性隧道结的位单元处产生不可逆状态 |
CN103081020B (zh) * | 2010-08-03 | 2016-06-29 | 高通股份有限公司 | 在具有第一磁性隧道结及第二磁性隧道结的位单元处产生不可逆状态 |
CN108735252A (zh) * | 2017-04-13 | 2018-11-02 | 三星电子株式会社 | 磁阻存储器设备,磁阻存储器系统及其操作方法 |
CN108735252B (zh) * | 2017-04-13 | 2023-02-03 | 三星电子株式会社 | 磁阻存储器设备,磁阻存储器系统及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3869430B2 (ja) | 2007-01-17 |
JP2005322352A (ja) | 2005-11-17 |
CN100468565C (zh) | 2009-03-11 |
US7027325B2 (en) | 2006-04-11 |
US20050254294A1 (en) | 2005-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1707689A (zh) | 磁性随机存取存储器 | |
CN1197084C (zh) | 磁随机存取存储器 | |
CN1294596C (zh) | 磁随机存取存储器及其读出方法、制造方法 | |
CN1231917C (zh) | 可进行稳定的数据读出和数据写入的薄膜磁性体存储器 | |
CN100338682C (zh) | 非易失性存储器和半导体集成电路器件 | |
CN1135397C (zh) | 磁传感器装置和电流传感器装置 | |
CN1282197C (zh) | 磁随机存取存储器及其读出方法 | |
CN1255816C (zh) | 薄膜磁性体存储器及其信息编程方法 | |
CN1956207A (zh) | 自旋注入磁随机存取存储器 | |
CN1260565C (zh) | 生物传感器 | |
CN1263040C (zh) | 通过磁场的施加进行数据写入的薄膜磁性体存储装置 | |
CN1232986C (zh) | 内部电压电平控制电路和半导体存储装置以及其控制方法 | |
CN1976229A (zh) | 半导体集成电路及泄漏电流降低方法 | |
CN1308960C (zh) | 磁随机存取存储器及其写入方法 | |
CN1477639A (zh) | 低消耗电流半导体存储装置 | |
CN1790912A (zh) | 半导体集成电路装置 | |
CN1671031A (zh) | 升压电路、半导体装置以及电子设备 | |
CN1402254A (zh) | 具有含磁隧道结的存储器单元的薄膜磁存储装置 | |
CN1461009A (zh) | 半导体装置 | |
CN1773590A (zh) | 电流驱动器 | |
CN1385860A (zh) | 具有磁性隧道接合部的薄膜磁体存储装置 | |
CN1925058A (zh) | 半导体装置 | |
CN1574090A (zh) | 可控制电源线与/或接地线的电位电平的半导体存储装置 | |
CN1371099A (zh) | 可与被安装的多个存储电路的容量对应地进行冗余置换的自解析的半导体集成电路装置 | |
CN1446402A (zh) | 定时电路以及内设该定时电路的半导体存储装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090311 Termination date: 20140510 |