CN103081020B - 在具有第一磁性隧道结及第二磁性隧道结的位单元处产生不可逆状态 - Google Patents

在具有第一磁性隧道结及第二磁性隧道结的位单元处产生不可逆状态 Download PDF

Info

Publication number
CN103081020B
CN103081020B CN201180042714.3A CN201180042714A CN103081020B CN 103081020 B CN103081020 B CN 103081020B CN 201180042714 A CN201180042714 A CN 201180042714A CN 103081020 B CN103081020 B CN 103081020B
Authority
CN
China
Prior art keywords
mtj
value
place
voltage
bitcell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180042714.3A
Other languages
English (en)
Other versions
CN103081020A (zh
Inventor
哈里·M·拉奥
金正丕
升·H·康
朱晓春
金泰贤
李康浩
李霞
徐华南
郝武扬
徐钟元
尼古拉斯·K·于
马修·迈克尔·诺瓦克
史蒂文·M·米伦多夫
阿萨夫·阿什克纳济
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103081020A publication Critical patent/CN103081020A/zh
Application granted granted Critical
Publication of CN103081020B publication Critical patent/CN103081020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/06—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/02—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using magnetic or inductive elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses

Abstract

一种在具有第一磁性隧道结MTJ及第二MTJ的位单元处产生不可逆状态的方法包括：施加编程电压到所述位单元的所述第一MTJ而不施加所述编程电压到所述位单元的所述第二MTJ。一种存储器装置(102)包括具有第一MTJ(106)及第二MTJ(108)的位单元以及编程电路(104)，所述编程电路经配置以通过施加编程信号到所述位单元的所述第一MTJ及所述第二MTJ中的选定一者而在所述位单元处产生不可逆状态。

Description

在具有第一磁性隧道结及第二磁性隧道结的位单元处产生不可逆状态
技术领域
本发明大体来说涉及基于磁性隧道结的单次可编程(one-timeprogrammable)位单元。
背景技术
技术的进步已产生体积更小且功能更强大的计算装置。此类便携式计算装置可包括基于单次可编程元件的安全架构，例如具有单次可编程(OTP)存储器单元的非易失性存储器装置。一旦OTP存储器单元经编程，所述单元便维持永久状态。举例来说，多晶硅熔丝已用作OTP元件。多晶硅熔丝存储器单元可通过在所述单元上施加电压以使得所述单元在编程期间“被熔断”来编程。举例来说，通常通过在相对较长时间(例如，几微秒)内用高电流(例如，大约几毫安)熔断硅来执行单次编程。多晶硅熔丝的一个缺点在于，在熔断熔丝之前难以测试熔丝的完整性。多晶硅熔丝的另一缺点在于，熔断状态是以可见方式检测，其可能损害安全性。
发明内容
描述基于磁性隧道结(MTJ)技术的单次可编程元件。所述单次可编程元件经配置为具有第一电阻式存储器元件及第二电阻式存储器元件的位单元。所述第一电阻式存储器元件及所述第二电阻式存储器元件可各自为MTJ。MTJ的天然未熔断状态具有较高电阻且MTJ的熔断状态具有较低电阻。可施加编程信号到第一MTJ及第二MTJ中的一者而不施加所述编程信号到第一MTJ及第二MTJ中的另一者，以在所述位单元处产生不可逆状态。举例来说，可通过击穿所述MTJ中的一者的隧道氧化物而产生所述不可逆状态。当隧道氧化物被击穿时，产生永久低电阻状态。
在一特定实施例中，一种在具有第一磁性隧道结(MTJ)及第二MTJ的位单元处产生不可逆状态的方法包括：施加编程电压到所述位单元的第一MTJ而不施加所述编程电压到所述位单元的第二MTJ。
在另一特定实施例中，一种存储器装置包括磁性隧道结(MTJ)位单元。所述MTJ位单元包括第一MTJ、第二MTJ及编程电路，所述编程电路经配置以通过施加编程信号到所述位单元的第一MTJ及第二MTJ中的选定一者而在所述位单元处产生不可逆状态。
由所揭示实施例中的至少一者提供的一个特定优点在于，可通过编程一不可逆状态给具有第一磁性隧道结(MTJ)及第二MTJ的位单元而实现高速编程。
由所揭示实施例中的至少一者提供的另一特定优点在于，在编程之前，可测试位单元的操作。
由所揭示实施例中的至少一者提供的另一特定优点为增强的安全性，其原因在于位单元的编程状态的可见检测比在多晶硅熔丝的情况下要难。
本发明的其它方面、优点及特征将在审阅完整申请案之后变得显而易见，完整申请案包括以下部分：附图说明、具体实施方式及权利要求书。
附图说明
图1为一存储器装置的特定说明性实施例的框图，所述存储器装置包括不可逆状态编程电路及包括第一电阻式存储器元件及第二电阻式存储器元件的存储器单元；
图2为一存储器装置的特定说明性实施例的图，所述存储器装置包括不可逆状态编程电路及具有基于磁性隧道结(MTJ)的单次可编程存储器单元的存储器阵列；
图3为一系统的特定说明性实施例的图，所述系统包括具有第一MTJ及第二MTJ的位单元以及经配置以提供编程电压到所述位单元的不可逆状态编程电路；
图4为MTJ形状及每一MTJ形状的属性的特定说明性实施例的图解表示；
图5为一种编程一不可逆状态给具有第一MTJ及第二MTJ的位单元的方法的特定说明性实施例的流程图；
图6为一装置的特定说明性实施例的框图，所述装置包括经配置以提供一编程电压到位单元的第一MTJ及第二MTJ中的一者的不可逆状态编程电路；及
图7为可用以产生无线装置的制造过程的特定说明性实施例的图，所述无线装置包括经配置以编程一不可逆状态给具有第一MTJ及第二MTJ的位单元的不可逆状态编程电路。
具体实施方式
参看图1，将一存储器装置的特定说明性实施例描绘并大体上指定为100，所述存储器装置包括不可逆状态编程电路及一将数据作为不可逆状态存储于双元件单元中的存储器单元。存储器装置100包括代表性存储器单元102及不可逆状态编程电路104。所述存储器单元102包括第一电阻式存储器元件106及第二电阻式存储器元件108。在一特定实施例中，第一电阻式存储器元件106为第一磁性隧道结(MTJ)元件且第二电阻式存储器元件108为第二MTJ元件。所述不可逆状态编程电路104经配置以施加一编程信号到所述存储器单元102的第一电阻式存储器元件106及第二电阻式存储器元件108中的一者以编程一不可逆状态给所述存储器单元102。
在一特定实施例中，通过不可逆地编程存储器单元102中的两个电阻式存储器元件106、108中的一者而实现单次可编程性(one-timeprogrammability)。举例来说，可经由不可逆状态编程电路104施加编程电压到存储器单元102的第一电阻式存储器元件106而不施加编程电压到存储器单元102的第二电阻式存储器元件108，以在存储器单元102处产生不可逆状态。或者，可经由不可逆状态编程电路104施加编程电压到存储器单元102的第二电阻式存储器元件108而不施加编程电压到存储器单元102的第一电阻式存储器元件106，以在存储器单元102处产生不可逆状态。为了说明，当第一电阻式存储器元件106为MTJ时，编程电压可使第一电阻式存储器元件106的隧道氧化物击穿，从而产生第一电阻式存储器元件106的永久低电阻状态。类似地，当第二电阻式存储器元件108为MTJ时，编程电压可使第二电阻式存储器元件108的隧道氧化物击穿，从而产生第二电阻式存储器元件108的永久低电阻状态。在一特定实施例中，隧道氧化物可为MTJ内的氧化镁势垒层且编程电压可大于约1.3伏特。
当电阻式存储器元件中的一者的隧道氧化物被击穿时，产生永久低电阻状态。举例来说，一旦熔断(例如，一旦隧道氧化物被熔断)，熔断的电阻式存储器元件的电阻便可为约250欧姆。电阻式存储器元件的天然未熔断状态可为较高电阻，例如2500欧姆。举例来说，如表110中所说明，如果第一电阻式存储器元件106被熔断且第二电阻式存储器元件108未熔断，则存储在存储器单元102处的数据可表示逻辑“1”状态。或者，如果第一电阻式存储器元件106未熔断且第二电阻式存储器元件108被熔断，则存储在存储器单元102处的数据可表示逻辑“0”状态。
在一特定实施例中，在编程一不可逆状态给存储器单元102之前，可通过施加写入电压(而不是编程电压)到第一电阻式存储器元件106或第二电阻式存储器元件108以存储一可逆值到存储器单元102而将存储器单元102用作多次可编程(MTP)单元。关于图4进一步描述MTP单元的实例。将存储器单元102用作单次可编程(OTP)单元或MTP单元使得能够在施加写入电压到第一电阻式存储器元件106或第二电阻式存储器元件108之后通过读取第一电阻式存储器元件106及第二电阻式存储器元件108中的相应一者而测试存储器单元102的操作。
在一特定实施例中，当存储器单元102经配置为OTP存储器单元时，可通过比较在第一电阻式存储器元件106处读取的值与在第二电阻式存储器元件108处读取的值而在无需单独的参考单元的情况下感测不可逆状态。举例来说，为了感测MTJ的可逆写入状态，可施加参考电压。当存储器单元102经配置为OTP存储器单元时，感测是自参考式感测，原因在于在第一电阻式存储器元件106及第二电阻式存储器元件108处维持互补单元值，使得可通过比较在第一电阻式存储器元件106处读取的值与在第二电阻式存储器元件108处读取的值来感测不可逆状态。
因为存储器单元102可经配置为OTP存储器单元或MTP存储器单元，所以并入有所述存储器单元的电子装置的安全架构可得以增强。举例来说，在使用单次可编程性的最终测试之后，可停用移动电子装置的硬件特征，例如联合测试行动组(JTAG)。另外，可将原始设备制造者硬件密钥与单次可编程性一起使用，以用于供应、用户信息、数字版权管理等。另外，与基于多晶硅的熔丝系统相比，并入有存储器单元102的电子装置可能较不易受到篡改(归因于反处理)且较不易受到数据操纵。
参看图2，描绘存储器装置的特定说明性实施例并将其大体上指定为200，所述存储器装置包括不可逆状态编程电路及具有基于磁性隧道结(MTJ)的单次可编程存储器单元的存储器阵列。存储器装置200包括不可逆状态编程电路202、测试电路204及具有单次可编程(OTP)单元的存储器阵列206。存储器阵列206可包括为非OTP存储器单元的其它存储器单元，例如其它MTJ存储器单元。可使用相同技术来制造OTP存储器单元及其它MTJ存储器单元。存储器阵列206包括代表性第一单次可编程单元208及代表性第二单次可编程单元210。在一特定实施例中，第一单次可编程单元208包含第一双磁性隧道结(MTJ)位单元且第二单次可编程单元210包含第二双MTJ位单元。第一单次可编程单元208包括第一电阻式存储器元件212、第一存取晶体管213、第二电阻式存储器元件214及第二存取晶体管215。第二单次可编程单元210包括第三电阻式存储器元件216、第三存取晶体管217、第四电阻式存储器元件218及第四存取晶体管219。在一特定实施例中，电阻式存储器元件212到218中的每一者包含一磁性隧道结元件。字线220耦合到第一存取晶体管213、耦合到第二存取晶体管215、耦合到第三存取晶体管217且耦合到第四存取晶体管219。
不可逆状态编程电路202经由位线230及位线232耦合到第一单次可编程单元208且经由位线240及位线242耦合到第二单次可编程单元210。不可逆状态编程电路202经配置以经由位线230施加编程电压到第一单次可编程单元208的第一电阻式存储器元件212而不施加编程电压到第一单次可编程单元208的第二电阻式存储器元件214，以在第一单次可编程单元208处产生第一不可逆状态(例如，逻辑“0”)。或者，不可逆状态编程电路202可经由位线232施加编程电压到第一单次可编程单元208的第二电阻式存储器元件214而不施加编程电压到第一单次可编程单元208的第一电阻式存储器元件212，以在第一单次可编程单元208处产生第二不可逆状态(例如，逻辑“1”)。
类似地，不可逆状态编程电路202经配置以经由位线240施加编程电压到第二单次可编程单元210的第三电阻式存储器元件216而不施加编程电压到第二单次可编程单元210的第四电阻式存储器元件218，以在第二单次可编程单元210处产生第一不可逆状态。或者，不可逆状态编程电路202可经由位线242施加编程电压到第二单次可编程单元210的第四电阻式存储器元件218而不施加编程电压到第二单次可编程单元210的第三电阻式存储器元件216，以在第二单次可编程单元210处产生第二不可逆状态。
在一特定实施例中，可通过比较在第一电阻式存储器元件212处读取的值与在第二电阻式存储器元件214处读取的值而在第一单次可编程单元208处感测不可逆状态。在一特定实施例中，可在无需单独的参考单元的情况下感测第一单次可编程单元的不可逆状态。
举例来说，第一单次可编程单元208的感测是自参考式感测，原因在于在第一电阻式存储器元件212及第二电阻式存储器元件214处维持互补单元值(例如，电阻式存储器元件212、214中的一者的隧道氧化物被熔断而电阻式存储器元件212、214中的另一者的隧道氧化物未熔断)。可通过比较在第一电阻式存储器元件212处读取的值与在第二电阻式存储器元件214处读取的值(例如，通过比较位线230处的信号与位线232处的信号)而感测不可逆状态。无需单独的参考电压来感测电阻式存储器元件212、214的可逆状态。
测试电路204可经配置以在编程之前测试存储器阵列206的一个或一个以上单元。举例来说，在施加编程电压到第一单次可编程单元208的第一电阻式存储器元件212之前，可施加写入电压到第一电阻式存储器元件212以将可逆值存储到第一单次可编程单元208。在施加写入电压到第一电阻式存储器元件212后，可读取第一电阻式存储器元件212以测试第一单次可编程单元208的操作。或者，在施加编程电压到第一单次可编程单元208的第二电阻式存储器元件214之前，可施加写入电压到第二电阻式存储器元件214以将可逆值存储到第一单次可编程单元208。在施加写入电压到第二电阻式存储器元件214后，可读取第二电阻式存储器元件214以测试第一单次可编程单元208的操作。
在一特定实施例中，第三电阻式存储器元件216及第四电阻式存储器元件218可大体上类似于第一电阻式存储器元件212及第二电阻式存储器元件214。在一特定实施例中，可通过提供一写入电压而将电阻式存储器元件216及218用作多次可编程存储器元件，其中所述写入电压低于编程电压(例如，具有低于编程电压的量值)，从而使电阻式存储器元件216或218进入可逆状态。
通过在存储器阵列的位单元中使用MTJ元件以获得单次可编程性，可归因于编程MTJ元件所需的较小电流及较短时间(与编程多晶硅熔丝元件所需的较大电流及较长时间相比)而实现高速编程。
参看图3，系统300的特定说明性实施例包括具有第一电阻式存储器元件310及第二电阻式存储器元件314的位单元302且还包括经配置以提供编程电压到位单元302的不可逆状态编程电路304。
编程电路304包括读取列选择电路320、读出放大器电路322、字线产生电路324、写入数据路径电路326、写入数据电路328、写入列选择电路330及一对位线332。读取列选择电路320经配置以接收地址数据340及读取数据342，且经配置以提供输入到读出放大器电路322。读出放大器电路322经配置以放大所述对位线332处的差动信号并产生数据输出信号(Do)。写入数据电路328经配置以锁存所接收的数据输入(Di)362及写入信号360。写入列选择电路330经配置以锁存所接收的地址数据340。写入数据路径电路326响应于写入数据电路328及写入列选择电路330以施加信号到所述对位线332。字线产生电路324经配置以响应于地址数据340、读取信号350及写入信号360而选择性地偏置字线334。
位单元302包括第一电阻式存储器元件310及第二电阻式存储器元件314。在一特定实施例中，第一电阻式存储器元件310包含第一磁性隧道结(MTJ)，且第二电阻式存储器元件包含第二MTJ。位单元302包括耦合到第一MTJ310的第一存取晶体管312及耦合到第二MTJ314的第二存取晶体管316。在一特定实施例中，第一存取晶体管312可具有具氧化物厚度T1311的隧道氧化物，且第二存取晶体管316可具有具氧化物厚度T2315的隧道氧化物。氧化物厚度T1311可大体上类似于氧化物厚度T2315。第一存取晶体管312及第二存取晶体管316响应于字线334。
在操作期间，不可逆状态编程电路304可施加编程电压到位单元302的第一MTJ310而不施加编程电压到位单元302的第二MTJ314，以在位单元302处产生不可逆状态。或者，不可逆状态编程电路304可施加编程电压到位单元302的第二MTJ314而不施加编程电压到位单元302的第一MTJ310，以在位单元302处产生不可逆状态。
举例来说，在一特定实施例中，编程电压可使第一MTJ310的隧道氧化物击穿，从而产生第一MTJ310的永久低电阻状态。在一特定实施例中，隧道氧化物可为氧化镁势垒层且编程电压可大于约1.3伏特。在第一MTJ310的隧道氧化物被击穿后，产生第一MTJ310的永久短接或低电阻状态。举例来说，一旦被熔断，熔断的第一MTJ310的电阻便可为约250欧姆。第二MTJ314的天然未熔断状态可为较高电阻，例如2500欧姆。在一特定实施例中，第一MTJ310的状态(例如，熔断)可维持为与第二MTJ314的状态(例如，未熔断)互补。位单元302的感测是自参考式感测，原因在于可在无需单独的参考电压的情况下通过比较在第一MTJ310处读取的值与在第二MTJ314处读取的值(例如，通过比较在所述对位线332处的信号)而感测不可逆状态。
参看图4，将单次可编程磁性隧道结(MTJ)位单元的形状的特定说明性实施例描绘并大体上指定为400。第一MTJ具有大体上为椭圆形的形状402，第二MTJ具有大体上为圆形的形状404，且第三MTJ具有小于第二MTJ的大体上为圆形的形状406。箭头说明MTJ402到406中的每一者的自由层的磁矩的实例作为说明性非限制性实例。
当MTJ402未熔断时，具有椭圆形状的MTJ402具有双稳态。当处于双稳态中时，MTJ402可具有低电阻RLow(例如，约2500欧姆)或高电阻RHigh(例如，大于3000欧姆)。在熔断状态中，MTJ402可具有处于熔断电阻RBlown(例如，约250欧姆)的电阻。在一特定实施例中，椭圆MTJ402具有大于第二轴线长度405的第一轴线长度403以使MTJ402中的磁矩在平行及反平行状态中能够对准，所述平行及反平行状态对应于第一可逆多次可编程(MTP)状态及第二可逆MTP状态。
在一特定实施例中，当第二MTJ404未熔断时，具有圆形形状的第二MTJ404处于单稳态中。举例来说，在未熔断状态中，第二MTJ404可具有在第二MTJ404的高电阻RHigh(例如，大于3000欧姆)与第二MTJ404的低电阻RLow(例如，2500欧姆)之间一半的电阻。在熔断状态中，第二MTJ404可具有处于熔断电阻RBlown(例如，约250欧姆)的电阻。
在一特定实施例中，具有圆形形状的第三MTJ406具有小于圆形MTJ404的直径的直径，使得当第三MTJ406未熔断时，第三MTJ406处于亚稳态中。举例来说，在未熔断态中，第三MTJ406可具有在第三MTJ406的高电阻RHigh(例如，大于3000欧姆)与第三MTJ406的低电阻RLow(例如，2500欧姆)之间某一点的电阻。在熔断态中，第三MTJ406可具有处于熔断电阻RBlown(例如，约250欧姆)的电阻。
参看图5，将一种编程一不可逆状态给具有第一磁性隧道结(MTJ)及第二MTJ的位单元的方法的说明性实施例的流程图描绘并大体上指定为500。作为一说明性实例，可通过图1的存储器装置、图2的存储器装置、图3的系统或其任一组合来执行方法500。
在502处，在施加编程电压到位单元之前，可施加写入电压到第一MTJ以将可逆值存储到位单元，且在504处，在施加写入电压到第一MTJ后，可读取第一MTJ以测试位单元的操作。在一特定实施例中，位单元可为图1的存储器单元102、图2的第一单次可编程单元208或图3的位单元302。在一特定实施例中，第一MTJ可为图1的第一电阻式存储器元件106、图2的第一电阻式存储器元件212或图3的第一电阻式存储器元件310，且第二MTJ可为图1的第二电阻式存储器元件108、图2的第二电阻式存储器元件214或图3的第二电阻式存储器元件314。
举例来说，测试电路204可经配置以在编程存储器阵列206的单元中的任一者之前测试存储器阵列206的一个或一个以上单元。举例来说，在施加编程电压之前，可施加写入电压到第一电阻式存储器元件212以将可逆值存储到第一单次可编程单元208。在施加写入电压到第一电阻式存储器元件212后，可读取第一电阻式存储器元件212以测试第一单次可编程单元208的操作。或者，可施加写入电压到第二电阻式存储器元件214以将可逆值存储到第一单次可编程单元208。在施加写入电压到第二电阻式存储器元件214之后，可读取第二电阻式存储器元件214以测试第一单次可编程单元208的操作。
在506处，可通过施加编程电压到位单元的第一MTJ而不施加编程电压到位单元的第二MTJ而在位单元处产生不可逆状态。在一特定实施例中，可通过图1的不可逆状态编程电路104、图2的不可逆状态编程电路202或图3的不可逆状态编程电路304产生编程电压。
在508处，可将第一MTJ及第二MTJ维持为互补单元值。举例来说，在一特定实施例中，编程电压可使隧道氧化物(例如第一MTJ310的具有厚度T1311的隧道氧化物)击穿，从而产生第一MTJ310的永久低电阻状态。在第一MTJ310的隧道氧化物被击穿后，产生第一MTJ310的永久短接或低电阻状态。举例来说，一旦被熔断，熔断的第一MTJ310的电阻便可为约250欧姆。第二MTJ314的天然未熔断状态可为较高电阻，例如2500欧姆。因而，第一MTJ310的单元值(例如，熔断)可维持为与第二MTJ314的单元值(例如，未熔断)互补。
在510处，可通过比较在第一MTJ处读取的值与在位单元的第二MTJ处读取的值而感测不可逆状态。举例来说，读出放大器电路322可经配置以响应于比较在第一MTJ310处读取的信号(例如，电流或电压)与在第二MTJ314处读取的信号而产生输出Do。
图6为无线通信装置600的实施例的框图，所述无线通信装置600具有不可逆状态编程电路及包括第一磁性隧道结(MTJ)及第二MTJ的位单元664。无线通信装置600可实施为便携式无线电子装置，其包括耦合到存储器632的处理器610，例如数字信号处理器(DSP)。
不可逆状态编程电路及包括第一MTJ及第二MTJ的位单元664可包括根据图5操作的图1到4的组件、存储器或电路中的一者或一者以上或其任一组合。不可逆状态编程电路及包括第一MTJ及第二MTJ的位单元664可在存储器632中或可为单独的装置。尽管将不可逆状态编程电路及包括第一MTJ及第二MTJ的位单元664说明为与存储器632集成，但在其它实施例中，不可逆状态编程电路及包括第一MTJ及第二MTJ的位单元664可在存储器632外部，例如嵌入于处理器610中。
在一特定实施例中，显示器控制器626耦合到处理器610及显示装置628。编码器/解码器(CODEC)634也可耦合到处理器610。扬声器636及麦克风638可耦合到CODEC634。无线控制器640可耦合到处理器610及无线天线642。
存储器632可包括计算机可读媒体，其存储可由例如处理器610等处理器执行的指令(例如，软件635)。举例来说，软件635可包括可由计算机执行以进行以下操作的指令：施加编程电压到位单元(例如，图1的存储器单元102)的第一MTJ(例如，图1的第一电阻式存储器元件106)而不施加编程电压到位单元的第二MTJ(例如，图1的第二电阻式存储器元件108)以在位单元处产生不可逆状态。
在一特定实施例中，信号处理器610、显示器控制器626、存储器632、CODEC634及无线控制器640包括于系统级封装或芯片上系统装置622中。在一特定实施例中，输入装置630及电源644耦合到芯片上系统装置622。此外，在一特定实施例中，如图6中所说明，显示装置628、输入装置630、扬声器636、麦克风638、无线天线642及电源644是在芯片上系统装置622外部。然而，显示装置628、输入装置630、扬声器636、麦克风638、无线天线642及电源644中的每一者可耦合到芯片上系统装置622的组件(例如，接口或控制器)。
前文揭示的装置及功能性可经设计并配置到存储于计算机可读媒体上的计算机文件(例如，RTL、GDSII、GERBER等)中。可将一些或所有此类文件提供到基于此类文件来制造装置的制造处置者。所得产品包括半导体晶片，接着将所述晶片切割成半导体裸片并封装于半导体芯片中。接着在上文描述的装置中使用所述芯片。
图7描绘电子装置制造过程700的特定说明性实施例。在制造过程700处(例如，在研究计算机706处)接收物理装置信息702。物理装置信息702可包括表示半导体装置(例如图1的存储器装置100、图2的存储器装置200、图3的系统300或其任一组合)的至少一个物理性质的设计信息。举例来说，物理装置信息702可包括经由耦合到研究计算机706的用户接口704所键入的物理参数、材料特性及结构信息。研究计算机706包括耦合到计算机可读媒体(例如，存储器710)的处理器708(例如，一个或一个以上处理核心)。存储器710可存储计算机可读指令，所述计算机可读指令可执行以使处理器708变换物理装置信息702以遵守文件格式且产生库文件712。
在一特定实施例中，库文件712包括至少一个数据文件，所述至少一个数据文件包括经变换的设计信息。举例来说，库文件712可包括半导体装置的库，所述半导体装置包括：包括图1的存储器装置100的装置；包括图2的存储器装置200的装置；包括图3的系统300的装置；或其任一组合，所述库经提供以与电子设计自动化(EDA)工具720一起使用。
在设计计算机714处可将库文件712与EDA工具720结合使用，设计计算机714包括耦合到存储器718的处理器716(例如一个或一个以上处理核心)。EDA工具720可作为处理器可执行指令存储在存储器718处，以使设计计算机714的用户能够设计一电路，所述电路包括库文件712的一装置，所述装置包括：包括图1的存储器装置100的装置；包括图2的存储器装置200的装置；包括图3的系统300的装置；或其任一组合。举例来说，设计计算机714的用户可经由耦合到设计计算机714的用户接口724键入电路设计信息722。电路设计信息722可包括表示半导体装置(例如，包括图1的存储器装置100的装置、包括图2的存储器装置200的装置、包括图3的系统300的装置或其任一组合)的至少一个物理性质的设计信息。为进行说明，电路设计性质可包括：特定电路的识别及与电路设计中的其它元件的关系、定位信息、特征大小信息、互连信息，或表示半导体装置的物理性质的其它信息。
设计计算机714可经配置以变换设计信息(包括电路设计信息722)以遵守文件格式。为进行说明，文件形成可包括以阶层格式表示平面几何形状、文本标签及关于电路布局的其它信息的数据库二进制文件格式，例如图形数据系统(GDSII)文件格式。设计计算机714可经配置以产生包括经变换设计信息的数据文件，例如包括描述图1的存储器装置100、图2的存储器装置200、图3的系统300或其任一组合的信息以及其它电路或信息的GDSII文件726。为进行说明，数据文件可包括对应于芯片上系统(SOC)的信息，所述SOC包括图1的存储器装置100且还包括SOC内的额外电子电路及组件。
可在制造过程728处接收GDSII文件726，以根据GDSII文件726中的经变换的信息来制造图1的存储器装置100、图2的存储器装置200、图3的系统300或其任一组合。举例来说，装置制造过程可包括提供GDSII文件726到掩模制造者730以产生一个或一个以上掩模(例如用于光刻处理的掩模)，所述一个或一个以上掩模被说明为代表性掩模732。可在制造过程期间使用掩模732产生一个或一个以上晶片734，可测试所述一个或一个以上晶片734并将其分成裸片，例如代表性裸片736。裸片736包括一电路，所述电路包括：包括图1的存储器装置100的装置；包括图2的存储器装置200的装置；包括图3的系统300的装置；或其任一组合。
可将裸片736提供到封装过程738，在封装过程738中将裸片736并入于代表性封装740中。举例来说，封装740可包括单一裸片736或多个裸片，例如系统级封装(SiP)布置。封装740可经配置以符合一种或一种以上标准或规范，例如，美国电子装置工程设计联合协会(JointElectronDeviceEngineeringCouncil，JEDEC)标准。
可将关于封装740的信息(例如经由存储在计算机746处的组件库)分布给各个产品设计者。计算机746可包括耦合到存储器750的处理器748(例如一个或一个以上处理核心)。印刷电路板(PCB)工具可作为处理器可执行指令存储在存储器750处，以处理经由用户接口744从计算机746的用户接收到的PCB设计信息742。PCB设计信息742可包括电路板上的已封装半导体装置的物理定位信息，所述已封装半导体装置对应于包括图1的存储器装置100、图2的存储器装置200、图3的系统300或其任一组合的封装740。
计算机746可经配置以变换PCB设计信息742以产生数据文件，例如GERBER文件752，其具有包括电路板上的已封装半导体装置的物理定位信息以及电连接件(例如，迹线及通孔)的布局的数据，其中所述已封装半导体装置对应于包括图1的存储器装置100、图2的存储器装置200、图3的系统300或其任一组合的封装740。在其它实施例中，通过经变换的PCB设计信息所产生的数据文件可具有不同于GERBER格式的格式。
可在板组装过程754处接收GERBER文件752且将其用来产生根据存储于GERBER文件752内的设计信息而制造的PCB，例如代表性PCB756。举例来说，可将GERBER文件752上载到一个或一个以上机器以执行PCB生产过程的各步骤。PCB756可填有包括封装740的电子组件以形成代表性印刷电路组合件(PCA)758。
可在产品制造过程760处接收PCA758且将其集成到一个或一个以上电子装置(例如，第一代表性电子装置762及第二代表性电子装置764)中。作为一说明性非限制性实例，第一代表性电子装置762、第二代表性电子装置764或两者可选自机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机的群组，图6的不可逆状态编程电路及包括第一MTJ及第二MTJ的位单元664集成到所述装置中。作为另一说明性非限制性实例，电子装置762及764中的一者或一者以上可为远程单元，例如，移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(例如，个人数据助理)、具备全球定位系统(GPS)功能的装置、导航装置、固定位置数据单元(例如，仪表读取设备)，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。虽然图7说明根据本发明的教示的远程单元，但本发明并不限于这些示范性说明单元。本发明的实施例可合适地用于包括有源集成电路(包括存储器及芯片上电路)的任何装置中。
如说明性过程700中所描述，包括图1的存储器装置100的装置、包括图2的存储器装置200的装置、包括图3的系统300的装置或其任一组合可被制造、处理且并入到电子装置中。关于图1到4所揭示的实施例的一个或一个以上方面可包括于各处理阶段处(例如，包括于库文件712、GDSII文件726及GERBER文件752内)，以及存储于研究计算机706的存储器710、设计计算机714的存储器718、计算机746的存储器750、在各阶段中(例如，在板组装过程754中)所使用的一个或一个以上其它计算机或处理器(未图示)的存储器处，且还并入到一个或一个以上其它物理实施例(例如，掩模732、裸片736、封装740、PCA758、例如原型电路或装置(未图示)的其它产品，或其任何组合)中。虽然描绘了从物理装置设计到最终产品的各代表性生产阶段，但在其它实施例中，可使用较少阶段或可包括额外阶段。类似地，可由单一实体或由执行过程700的各阶段的一个或一个以上实体来执行过程700。
所属领域的技术人员应进一步了解，可将结合本文中所揭示的实施例所描述的各种说明性逻辑块、配置、模块、电路及算法步骤实施为电子硬件、由处理器执行的计算机软件，或两者的组合。上文已大体在功能性方面描述各种说明性组件、块、配置、模块、电路及步骤。将此功能性实施为硬件还是处理器可执行指令取决于特定应用及强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以变化的方式实施所描述的功能性，但不应将所述实施方案决策解释为导致脱离本发明的范围。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中，或两者的组合中。软件模块可驻留于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸式磁盘、压缩光盘只读存储器(CD-ROM)，或此项技术中已知的任何其它形式的非暂时性存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器成一体式。处理器及存储媒体可驻留于专用集成电路(ASIC)中。ASIC可驻留于计算装置或用户终端中。在替代例中，处理器及存储媒体可作为离散组件驻留于计算装置或用户终端中。
提供所揭示的实施例的前述描述以使所属领域的技术人员能够制作或使用所揭示的实施例。在不脱离本发明的范围的情况下，对这些实施例的各种修改对于所属领域的技术人员将容易显而易见，且可将本文中所定义的原理应用于其它实施例。因此，本发明既定不限于本文中所展示的实施例，而应被赋予与如所附权利要求书所定义的原理及新颖特征相一致的可能的最广泛范围。

Claims (32)

1.一种用于编程位单元的方法，所述方法包含：
施加编程电压到所述位单元的第一磁性隧道结MTJ而不施加所述编程电压到所述位单元的第二MTJ以在所述位单元处产生不可逆状态；及
通过比较在所述第一MTJ处读取且在读出放大器的第一输入处接收的第一值与在所述第二MTJ处读取且在所述读出放大器的第二输入处接收的第二值而感测所述不可逆状态，其中所述第一值对应于耦合到所述第一MTJ的第一位线的第一电压且所述第二值对应于耦合到所述第二MTJ的第二位线的第二电压。
2.根据权利要求1所述的方法，其中所述编程电压使所述第一MTJ的隧道氧化物击穿，从而产生所述第一MTJ的永久低电阻状态。
3.根据权利要求1所述的方法，其进一步包含将所述第一MTJ及所述第二MTJ维持为互补单元值。
4.根据权利要求1所述的方法，其中所述不可逆状态对应于所述第一MTJ的熔断状态。
5.根据权利要求1所述的方法，其中在无需单独的参考单元的情况下执行感测所述位单元的所述不可逆状态。
6.根据权利要求1所述的方法，其进一步包含在施加所述编程电压之前施加写入电压到所述第一MTJ以将值存储到所述位单元。
7.根据权利要求6所述的方法，其进一步包含在施加所述写入电压到所述第一MTJ之后读取所述第一MTJ以测试所述位单元的操作。
8.根据权利要求1所述的方法，其中所述位单元是在具有单次可编程能力的存储器中，且所述方法进一步包含在编程所述位单元之前测试所述存储器的一个或一个以上单元。
9.根据权利要求1所述的方法，其中所述位单元包含耦合到所述第一MTJ的第一存取晶体管及耦合到所述第二MTJ的第二存取晶体管。
10.根据权利要求9所述的方法，其中所述第一存取晶体管具有与所述第二存取晶体管的氧化物厚度相同的氧化物厚度。
11.根据权利要求1所述的方法，其中所述第一MTJ具有大于第二轴线长度的第一轴线长度以使得能够将所述第一MTJ从第一非编程状态切换到第二非编程状态。
12.根据权利要求11所述的方法，其中所述第一MTJ为椭圆形。
13.根据权利要求1所述的方法，其中所述第一MTJ为圆形，且所述方法进一步包含通过比较所述位单元与外部参考来测试所述位单元。
14.根据权利要求1所述的方法，其中所述第一MTJ及所述第二MTJ是在MTJ阵列中，所述MTJ阵列进一步包含与所述第一MTJ及所述第二MTJ相同的第三MTJ，且所述方法进一步包含通过提供写入电压到所述第三MTJ而将所述第三MTJ用作多次可编程存储器元件，其中所述写入电压低于所述编程电压且使所述第三MTJ进入可逆状态。
15.根据权利要求1所述的方法，其中施加所述编程电压是响应于集成到电子装置中的处理器。
16.一种存储器装置，其包含：
磁性隧道结MTJ位单元，所述MTJ位单元包含：
第一MTJ；及
第二MTJ；
编程电路，其经配置以施加编程信号到所述第一MTJ及所述第二MTJ中的选定一者以在所述MTJ位单元处产生不可逆状态；及
读出放大器电路，其经配置以通过比较在所述第一MTJ处读取且在读出放大器的第一输入处接收的第一值与在所述第二MTJ处读取且在所述读出放大器的第二输入处接收的第二值而感测所述不可逆状态，其中所述第一值对应于耦合到所述第一MTJ的第一位线的第一电压且所述第二值对应于耦合到所述第二MTJ的第二位线的第二电压。
17.根据权利要求16所述的存储器装置，其进一步包含耦合到所述第一MTJ的第一存取晶体管及耦合到所述第二MTJ的第二存取晶体管。
18.根据权利要求17所述的存储器装置，其中所述第一存取晶体管具有与所述第二存取晶体管的氧化物厚度相同的氧化物厚度。
19.根据权利要求16所述的存储器装置，其中所述第一MTJ的单元值与所述第二MTJ的单元值互补。
20.根据权利要求16所述的存储器装置，其集成于至少一个半导体裸片中。
21.根据权利要求16所述的存储器装置，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述存储器装置集成到所述装置中。
22.一种用于编程位单元的设备，所述设备包含：
用于存储数据值的装置，所述用于存储的装置包含第一磁性隧道结MTJ及第二MTJ；及
用于通过施加编程电压到所述第一MTJ而不施加所述编程电压到所述第二MTJ而在所述用于存储的装置处产生不可逆状态的装置；及
用于通过比较在所述第一MTJ处读取的第一值与在所述第二MTJ处读取的第二值而感测所述不可逆状态的装置，其中所述第一值对应于耦合到所述第一MTJ的第一位线的第一电压且所述第二值对应于耦合到所述第二MTJ的第二位线的第二电压。
23.根据权利要求22所述的设备，其集成于至少一个半导体裸片中。
24.根据权利要求22所述的设备，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述用于存储的装置集成到所述装置中。
25.一种用于编程位单元的方法，所述方法包含：
第一步骤，其用于通过施加编程电压到位单元的第一磁性隧道结MTJ而不施加所述编程电压到所述位单元的第二MTJ而在所述位单元处产生不可逆状态；
第二步骤，其用于通过比较在所述第一MTJ处读取且在读出放大器的第一输入处接收的第一值与在所述第二MTJ处读取且在所述读出放大器的第二输入处接收的第二值而感测所述不可逆状态，其中所述第一值对应于耦合到所述第一MTJ的第一位线的第一电压且所述第二值对应于耦合到所述第二MTJ的第二位线的第二电压；及
第三步骤，其用于将所述第一MTJ及所述第二MTJ维持为互补单元值。
26.根据权利要求25所述的方法，其中由集成到电子装置中的处理器执行所述第一步骤、所述第二步骤及所述第三步骤。
27.一种用于编程半导体装置的方法，所述方法包含：
接收表示所述半导体装置的至少一个物理性质的设计信息，所述半导体装置包含：
磁性隧道结MTJ位单元，所述MTJ位单元包含：
第一MTJ；及
第二MTJ；
编程电路，其经配置以通过施加编程信号到所述位单元的所述第一MTJ及所述第二MTJ中的选定一者而在所述位单元处产生不可逆状态；及
读出放大器电路，其经配置以通过比较在所述第一MTJ处读取且在读出放大器的第一输入处接收的第一值与在所述第二MTJ处读取且在所述读出放大器的第二输入处接收的第二值而感测所述不可逆状态，其中所述第一值对应于耦合到所述第一MTJ的第一位线的第一电压且所述第二值对应于耦合到所述第二MTJ的第二位线的第二电压；
变换所述设计信息以遵守文件格式；及
产生包含经变换的设计信息的数据文件。
28.根据权利要求27所述的方法，其中所述数据文件包含GDSII格式。
29.根据权利要求27所述的方法，其中所述数据文件包含GERBER格式。
30.一种用于编程半导体装置的方法，所述方法包含：
接收包含对应于所述半导体装置的设计信息的数据文件；及
根据所述设计信息来制造所述半导体装置，其中所述半导体装置包含：
磁性隧道结MTJ位单元，所述MTJ位单元包括：
第一MTJ；及
第二MTJ；
编程电路，其经配置以通过施加编程信号到所述位单元的所述第一MTJ及所述第二MTJ中的选定一者而在所述位单元处产生不可逆状态；及
读出放大器电路，其经配置以通过比较在所述第一MTJ处读取且在读出放大器的第一输入处接收的第一值与在所述第二MTJ处读取且在所述读出放大器的第二输入处接收的第二值而感测所述不可逆状态，其中所述第一值对应于耦合到所述第一MTJ的第一位线的第一电压且所述第二值对应于耦合到所述第二MTJ的第二位线的第二电压。
31.根据权利要求30所述的方法，其中所述数据文件具有GDSII格式。
32.根据权利要求30所述的方法，其中所述数据文件具有GERBER格式。
CN201180042714.3A 2010-08-03 2011-08-03 在具有第一磁性隧道结及第二磁性隧道结的位单元处产生不可逆状态 Active CN103081020B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/849,043 2010-08-03
US12/849,043 US8547736B2 (en) 2010-08-03 2010-08-03 Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
PCT/US2011/046429 WO2012018918A2 (en) 2010-08-03 2011-08-03 Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction

Publications (2)

Publication Number Publication Date
CN103081020A CN103081020A (zh) 2013-05-01
CN103081020B true CN103081020B (zh) 2016-06-29

Family

ID=44583401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180042714.3A Active CN103081020B (zh) 2010-08-03 2011-08-03 在具有第一磁性隧道结及第二磁性隧道结的位单元处产生不可逆状态

Country Status (17)

Country Link
US (2) US8547736B2 (zh)
EP (1) EP2601655B1 (zh)
JP (2) JP5670570B2 (zh)
KR (1) KR101445989B1 (zh)
CN (1) CN103081020B (zh)
AR (1) AR082475A1 (zh)
AU (1) AU2011285791A1 (zh)
BR (1) BR112013002528B1 (zh)
CA (1) CA2807392C (zh)
ES (1) ES2718487T3 (zh)
HK (1) HK1181916A1 (zh)
HU (1) HUE043517T2 (zh)
IN (1) IN2013MN00318A (zh)
RU (1) RU2553087C2 (zh)
SG (1) SG187688A1 (zh)
TW (2) TWI553647B (zh)
WO (1) WO2012018918A2 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9084276B2 (en) * 2009-09-11 2015-07-14 Aerovironment, Inc. Dynamic transmission control for a wireless network
US8547736B2 (en) * 2010-08-03 2013-10-01 Qualcomm Incorporated Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
US9135978B2 (en) 2012-07-11 2015-09-15 Micron Technology, Inc. Memory programming methods and memory systems
US8923044B2 (en) 2012-08-20 2014-12-30 Qualcomm Incorporated MTP MTJ device
US9165631B2 (en) * 2012-09-13 2015-10-20 Qualcomm Incorporated OTP scheme with multiple magnetic tunnel junction devices in a cell
US9262259B2 (en) 2013-01-14 2016-02-16 Qualcomm Incorporated One-time programmable integrated circuit security
US9183082B2 (en) * 2013-01-29 2015-11-10 Qualcomm Incorporated Error detection and correction of one-time programmable elements
US9105310B2 (en) * 2013-02-05 2015-08-11 Qualcomm Incorporated System and method of programming a memory cell
WO2014124271A1 (en) 2013-02-08 2014-08-14 Everspin Technologies, Inc. Tamper detection and response in a memory device
US9218509B2 (en) 2013-02-08 2015-12-22 Everspin Technologies, Inc. Response to tamper detection in a memory device
US9293196B2 (en) 2013-03-15 2016-03-22 Micron Technology, Inc. Memory cells, memory systems, and memory programming methods
US9330747B2 (en) * 2013-05-14 2016-05-03 Intel Corporation Non-volatile latch using spin-transfer torque memory device
US9298946B2 (en) 2013-09-09 2016-03-29 Qualcomm Incorporated Physically unclonable function based on breakdown voltage of metal-insulator-metal device
US9495899B2 (en) * 2013-09-25 2016-11-15 Qualcomm Incorporated Contactless data communication using in-plane magnetic fields, and related systems and methods
US9754666B2 (en) * 2014-01-31 2017-09-05 Hewlett Packard Enterprise Development Lp Resistive ratio-based memory cell
KR102235043B1 (ko) 2014-06-09 2021-04-05 삼성전자주식회사 반도체 메모리 장치
KR20160122478A (ko) * 2015-04-14 2016-10-24 에스케이하이닉스 주식회사 전자 장치
US9548118B1 (en) * 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10311928B2 (en) 2015-10-15 2019-06-04 Samsung Electronics Co., Ltd. Semiconductor devices including reversible and one-time programmable magnetic tunnel junctions
KR102398177B1 (ko) * 2015-10-15 2022-05-18 삼성전자주식회사 자기 메모리 장치
US9614144B1 (en) 2015-12-21 2017-04-04 International Business Machines Corporation Otp mram
US9715916B1 (en) * 2016-03-24 2017-07-25 Intel Corporation Supply-switched dual cell memory bitcell
US10742338B2 (en) * 2018-01-26 2020-08-11 Clip Interactive, Llc Seamless integration of radio broadcast audio with streaming audio
US10855287B2 (en) 2018-02-20 2020-12-01 United States Of America, As Represented By The Secretary Of The Navy Non-volatile multiple time programmable integrated circuit system with selective conversion to one time programmable or permanent configuration bit programming capabilities and related methods
US10665281B1 (en) * 2019-02-27 2020-05-26 Globalfoundries Inc. Resistive nonvolatile memory cells with shared access transistors
KR20210141473A (ko) 2019-03-15 2021-11-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 회로 및 전자 기기
US11264991B2 (en) 2019-11-26 2022-03-01 The Trustees Of Indiana University Field-programmable gate array with updatable security schemes
US20230267982A1 (en) * 2022-02-24 2023-08-24 Everspin Technologies, Inc. Low resistance mtj antifuse circuitry designs and methods of operation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6490217B1 (en) * 2001-05-23 2002-12-03 International Business Machines Corporation Select line architecture for magnetic random access memories
CN1707689A (zh) * 2004-05-11 2005-12-14 株式会社东芝 磁性随机存取存储器
CN101553878A (zh) * 2005-06-24 2009-10-07 艾沃思宾技术公司 包含并联连接的基准磁隧道结以提供最优基准阻抗的磁隧道结反熔丝电路

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08123717A (ja) * 1994-10-25 1996-05-17 Oki Electric Ind Co Ltd 半導体記憶装置
US6272041B1 (en) * 2000-08-28 2001-08-07 Motorola, Inc. MTJ MRAM parallel-parallel architecture
US6324093B1 (en) * 2000-09-15 2001-11-27 Hewlett-Packard Company Write-once thin-film memory
TW584976B (en) * 2000-11-09 2004-04-21 Sanyo Electric Co Magnetic memory device
JP3768143B2 (ja) * 2000-11-09 2006-04-19 三洋電機株式会社 磁気メモリ装置
JP3920564B2 (ja) * 2000-12-25 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
JP4073690B2 (ja) 2001-11-14 2008-04-09 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US6801471B2 (en) * 2002-02-19 2004-10-05 Infineon Technologies Ag Fuse concept and method of operation
US6751149B2 (en) 2002-03-22 2004-06-15 Micron Technology, Inc. Magnetic tunneling junction antifuse device
JP3808799B2 (ja) 2002-05-15 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
JP2004110992A (ja) * 2002-09-20 2004-04-08 Renesas Technology Corp 薄膜磁性体記憶装置
KR100923298B1 (ko) * 2003-01-18 2009-10-23 삼성전자주식회사 단위 셀이 한 개의 트랜지스터와 두 개의 ｍｔｊ로 구성된ｍｒａｍ 및 그 제조방법
JP4278438B2 (ja) * 2003-05-27 2009-06-17 三洋電機株式会社 不揮発性半導体記憶装置及びその制御方法
JP4334284B2 (ja) * 2003-06-26 2009-09-30 株式会社東芝 磁気ランダムアクセスメモリ
US6943040B2 (en) 2003-08-28 2005-09-13 Headway Technologes, Inc. Magnetic random access memory designs with controlled magnetic switching mechanism by magnetostatic coupling
US7536612B2 (en) * 2003-08-29 2009-05-19 International Business Machines Corporation Field spike monitor for MRAM
KR100835275B1 (ko) * 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
JP2005235244A (ja) * 2004-02-17 2005-09-02 Renesas Technology Corp 半導体記憶装置
US20060039183A1 (en) * 2004-05-21 2006-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structures
US7085183B2 (en) * 2004-07-13 2006-08-01 Headway Technologies, Inc. Adaptive algorithm for MRAM manufacturing
US8120949B2 (en) 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US7499313B2 (en) * 2006-06-02 2009-03-03 Honeywell International Inc. Nonvolatile memory with data clearing functionality
US7486537B2 (en) * 2006-07-31 2009-02-03 Sandisk 3D Llc Method for using a mixed-use memory array with different data states
JP4864760B2 (ja) 2007-02-15 2012-02-01 株式会社東芝 半導体記憶装置及びそのデータ書き込み／読み出し方法
US7539047B2 (en) * 2007-05-08 2009-05-26 Honeywell International, Inc. MRAM cell with multiple storage elements
RU2367057C2 (ru) * 2007-10-31 2009-09-10 Государственное образовательное учреждение высшего профессионального образования "Московский Инженерно-Физический Институт (государственный университет)" Способ формирования структур магнитных туннельных переходов для магниторезистивной магнитной памяти произвольного доступа и структура магнитного туннельного перехода для магниторезистивной магнитной памяти произвольного доступа (варианты)
US7577021B2 (en) * 2007-11-21 2009-08-18 Magic Technologies, Inc. Spin transfer MRAM device with separated CPP assisted writing
US7995378B2 (en) * 2007-12-19 2011-08-09 Qualcomm Incorporated MRAM device with shared source line
US8125040B2 (en) 2008-04-18 2012-02-28 Qualcomm Incorporated Two mask MTJ integration for STT MRAM
US7902878B2 (en) * 2008-04-29 2011-03-08 Qualcomm Incorporated Clock gating system and method
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7859891B2 (en) * 2008-09-30 2010-12-28 Seagate Technology Llc Static source plane in stram
TWI489471B (zh) * 2009-02-06 2015-06-21 Sidense Corp 高可靠度一次可編程（ｏｔｐ）記憶體
JP2010225259A (ja) * 2009-02-27 2010-10-07 Renesas Electronics Corp 半導体装置
US8547736B2 (en) * 2010-08-03 2013-10-01 Qualcomm Incorporated Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
US9165631B2 (en) * 2012-09-13 2015-10-20 Qualcomm Incorporated OTP scheme with multiple magnetic tunnel junction devices in a cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6490217B1 (en) * 2001-05-23 2002-12-03 International Business Machines Corporation Select line architecture for magnetic random access memories
CN1707689A (zh) * 2004-05-11 2005-12-14 株式会社东芝 磁性随机存取存储器
CN101553878A (zh) * 2005-06-24 2009-10-07 艾沃思宾技术公司 包含并联连接的基准磁隧道结以提供最优基准阻抗的磁隧道结反熔丝电路

Also Published As

Publication number Publication date
AU2011285791A1 (en) 2013-02-28
AR082475A1 (es) 2012-12-12
HK1181916A1 (zh) 2013-11-15
KR101445989B1 (ko) 2014-09-29
WO2012018918A2 (en) 2012-02-09
JP5670570B2 (ja) 2015-02-18
US8797792B2 (en) 2014-08-05
TWI467575B (zh) 2015-01-01
US20140010006A1 (en) 2014-01-09
SG187688A1 (en) 2013-03-28
JP2013537679A (ja) 2013-10-03
CN103081020A (zh) 2013-05-01
US8547736B2 (en) 2013-10-01
BR112013002528B1 (pt) 2020-12-22
IN2013MN00318A (zh) 2015-05-29
BR112013002528A2 (pt) 2016-05-31
RU2013109271A (ru) 2014-09-10
EP2601655A2 (en) 2013-06-12
JP2015092430A (ja) 2015-05-14
TW201214436A (en) 2012-04-01
US20120033490A1 (en) 2012-02-09
CA2807392A1 (en) 2012-02-09
RU2553087C2 (ru) 2015-06-10
HUE043517T2 (hu) 2019-08-28
ES2718487T3 (es) 2019-07-02
TWI553647B (zh) 2016-10-11
TW201511018A (zh) 2015-03-16
EP2601655B1 (en) 2019-01-02
WO2012018918A3 (en) 2012-05-31
CA2807392C (en) 2014-12-16
KR20130036771A (ko) 2013-04-12

Similar Documents

Publication Publication Date Title
CN103081020B (zh) 在具有第一磁性隧道结及第二磁性隧道结的位单元处产生不可逆状态
CN102822897B (zh) 多指令流存储器系统
US8446753B2 (en) Reference cell write operations at a memory
JP5383910B2 (ja) 分割経路検知回路
KR101425121B1 (ko) 자기 터널 접합에 인가될 전류의 방향을 제어하기 위한 시스템 및 방법
US8787098B2 (en) System and method of reference cell testing
CN105518788B (zh) 用于提供参考单元的系统和方法
US9196339B2 (en) Resistance-based memory cells with multiple source lines
US9281039B2 (en) System and method to provide a reference cell using magnetic tunnel junction cells
CN105185406A (zh) 多端口非易失性存储器设备及其存取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1181916

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1181916

Country of ref document: HK