KR20160122478A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20160122478A
KR20160122478A KR1020150052414A KR20150052414A KR20160122478A KR 20160122478 A KR20160122478 A KR 20160122478A KR 1020150052414 A KR1020150052414 A KR 1020150052414A KR 20150052414 A KR20150052414 A KR 20150052414A KR 20160122478 A KR20160122478 A KR 20160122478A
Authority
KR
South Korea
Prior art keywords
memory
voltage
data
unit
write
Prior art date
Application number
KR1020150052414A
Other languages
English (en)
Inventor
이형동
김수길
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150052414A priority Critical patent/KR20160122478A/ko
Priority to US14/877,807 priority patent/US9865341B2/en
Priority to CN201610021942.7A priority patent/CN106057235B/zh
Publication of KR20160122478A publication Critical patent/KR20160122478A/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604Improving or facilitating administration, e.g. storage management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656Data buffering arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • G11C13/0026Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • G11C13/0028Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20Employing a main memory using a specific memory technology
    • G06F2212/202Non-volatile memory
    • G06F2212/2024Rewritable memory not requiring erasing, e.g. resistive or ferroelectric RAM
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22Employing cache memory using specific memory technology
    • G06F2212/222Non-volatile memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0073Write using bi-directional cell biasing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/76Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Software Systems (AREA)

Abstract

전자 장치가 제공된다. 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 하나 이상의 저항성 메모리 셀; 라이트시 상기 하나 이상의 저항성 메모리 셀 중 선택된 저항성 메모리 셀의 양단에 제1방향 또는 제2방향으로 라이트 전압을 인가하는 액세스 회로; 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 풀턴온 레벨보다 높은 제1전압에 응답하여 턴온되는 하나 이상의 제1스위칭부; 및 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 상기 풀턴온 레벨 이하인 제2전압에 응답하여 턴온되는 하나 이상의 제2스위칭부를 포함할 수 있다.

Description

전자 장치{ELECTRONIC DEVICE}
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전가기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨데, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들은 저항성 메모리 셀들에 포함된 가변 저항 소자의 저항값의 편차에 관계 없이 적절한 리셋 전압이 가변 저항 소자의 양단에 인가되도록 하는 전자 장치를 제공할 수 있다.
또한 본 발명의 실시예들은 저항성 메모리 셀들에 포함된 가변 저항 소자의 양단에 인가된 리셋 전압이 낮아서 리셋 상태의 저항값의 분포가 열화되거나 리셋 전압이 높아서 브레이크 다운 되는 것을 방지하는 전자 장치를 제공할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 반도체 메모리를 포함할 수 있다. 상기 반도체 메모리는 하나 이상의 저항성 메모리 셀; 라이트시 상기 하나 이상의 저항성 메모리 셀 중 선택된 저항성 메모리 셀의 양단에 제1방향 또는 제2방향으로 라이트 전압을 인가하는 액세스 회로; 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 풀턴온 레벨보다 높은 제1전압에 응답하여 턴온되는 하나 이상의 제1스위칭부; 및 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 상기 풀턴온 레벨 이하인 제2전압에 응답하여 턴온되는 하나 이상의 제2스위칭부를 포함할 수 있다.
상기 제1스위칭부는 상기 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 직렬로 연결되고, 게이트 전압이 상기 제1전압인 하나 이상의 제1트랜지스터를 포함하고, 상기 제2스위칭부는 상기 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 직렬로 연결되고, 게이트 전압이 상기 제2전압인 하나 이상의 제2트랜지스터를 포함할 수 있다.
상기 풀턴온 레벨은 상기 라이트 전압의 레벨, 상기 제2스위칭부의 문턱전압의 레벨, 및 상기 선택소자의 문턱전압의 합과 같은 레벨일 수 있다.
상기 다수의 저항성 메모리 셀 각각은 저장된 데이터의 논리값에 따라 고저항 상태 또는 저저항 상태를 가지는 가변 저항 소자를 포함할 수 있다.
상기 가변 저항 소자는 상기 제1방향으로 상기 라이트 전압이 인가되면 상기 저저항 상태로 스위칭되고, 상기 제2방향으로 상기 라이트 전압이 인가되면 상기 고저항 상태로 스위칭될 수 있다.
상기 제2전압의 레벨은 상기 가변 저항 소자를 상기 고저항 상태로 스위칭하는데 필요한 최소 레벨인 리셋 레벨, 상기 제2스위칭부의 문턱전압의 레벨 및 상기 선택소자의 문턱전압의 레벨의 합 이상일 수 있다.
상기 액세스 회로는 리드시 상기 선택된 저항성 메모리 셀의 양단에 상기 제1방향으로 리드 전압을 인가할 수 있다.
리드시 상기 선택된 저항성 메모리 셀에 대응하는 제1 및 제2스위칭부는 상기 제1전압에 응답하여 턴온될 수 있다.
상기 액세스 회로는 상기 선택된 저항성 메모리 셀의 양단에 상기 제1방향으로 상기 라이트 전압을 인가하는 경우 상기 선택된 저항성 메모리 셀의 일단에 상기 라이트 전압을 인가하고 상기 선택된 저항성 메모리 셀의 타단에 기저전압을 인가하고, 상기 선택된 저항성 메모리 셀의 양단에 상기 제2방향으로 상기 라이트 전압을 인가하는 경우 상기 선택된 저항성 메모리 셀의 타단에 상기 라이트 전압을 인가하고 상기 선택된 저항성 메모리 셀의 일단에 기저전압을 인가할 수 있다.
상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 반도체 메모리를 포함할 수 있다. 상기 반도체 메모리는 다수의 컬럼과 다수의 로우로 배열된 다수의 저항성 메모리 셀을 포함하는 셀 어레이; 라이트시 상기 다수의 컬럼 중 선택된 컬럼에 라이트 전압을 인가하고 상기 다수의 로우 중 선택된 로우에 기저전압을 인가하거나 상기 선택된 컬럼에 상기 기저전압을 인가하고 상기 선택된 로우에 상기 라이트 전압을 인가하는 액세스 회로; 상기 다수의 컬럼 중 대응하는 컬럼과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 컬럼이 선택된 경우 풀턴온 레벨보다 높은 제1전압에 응답하여 턴온되는 다수의 제1스위칭부를 포함하는 컬럼 선택 회로; 및 상기 다수의 로우 중 대응하는 컬럼과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 로우가 선택된 경우 상기 풀턴온 레벨 이하인 제2전압에 응답하여 턴온되는 다수의 제2스위칭부를 포함하는 로우 선택 회로를 포함할 수 있다.
상기 제1스위칭부 각각은 상기 대응하는 컬럼과 상기 액세스 회로 사이에 직렬로 연결되고, 게이트 전압이 상기 제1전압인 하나 이상의 제1트랜지스터를 포함하고, 상기 제2스위칭부 각각은 상기 대응하는 로우와 상기 액세스 회로 사이에 직렬로 연결되고, 게이트 전압이 상기 제2전압인 하나 이상의 제2트랜지스터를 포함할 수 있다.
상기 풀턴온 레벨은 상기 라이트 전압의 레벨, 상기 제2스위칭부의 문턱전압의 레벨 및 상기 선택소자의 문턱전압의 레벨의 합과 같은 레벨일 수 있다.
상기 다수의 저항성 메모리 셀 각각은 저장된 데이터의 논리값에 따라 고저항 상태 또는 저저항 상태를 가지는 가변 저항 소자; 및 상기 가변 저항 소자에 직렬로 연결된 선택소자를 포함할 수 있다.
상기 가변 저항 소자는 상기 다수의 컬럼 중 대응하는 컬럼에 상기 라이트 전압이 인가되고 상기 다수의 로우 중 대응하는 로우에 기저전압이 인가되면 상기 저저항 상태로 스위칭되고, 상기 대응하는 컬럼에 상기 기저전압이 인가되고 상기 대응하는 로우에 상기 라이트 전압이 인가되면 상기 저저항 상태로 스위칭될 수 있다.
상기 제2전압의 레벨은 상기 가변 저항 소자를 상기 고저항 상태로 스위칭하는데 필요한 최소 레벨인 리셋 레벨, 상기 제2스위칭부의 문턱전압의 레벨 및 상기 선택소자의 문턱전압의 레벨의 합 이상일 수 있다.
상기 액세스 회로는 리드시 상기 선택된 컬럼에 리드 전압을 인가하고, 상기 선택된 로우에 상기 기저전압을 인가할 수 있다.
리드시 상기 선택된 컬럼에 대응하는 제1스위칭부 및 상기 선택된 로우에 대응하는 제2스위칭부는 상기 제1전압에 응답하여 턴온될 수 있다.
상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 반도체 메모리를 포함할 수 있다. 상기 반도체 메모리는 다수의 컬럼과 다수의 로우로 배열된 다수의 저항성 메모리 셀을 포함하는 셀 어레이; 라이트시 상기 다수의 컬럼 중 선택된 컬럼에 라이트 전압을 인가하고 상기 다수의 로우 중 선택된 로우에 기저전압을 인가하거나 상기 선택된 컬럼에 상기 기저전압을 인가하고 상기 선택된 로우에 상기 라이트 전압을 인가하는 액세스 회로; 상기 다수의 컬럼 중 대응하는 컬럼과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 컬럼이 선택된 경우 제1전압에 응답하여 턴온되는 다수의 제1스위칭부를 포함하는 컬럼 선택 회로; 및 상기 다수의 로우 중 대응하는 컬럼과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 로우가 선택된 경우 제2전압에 응답하여 턴온되는 다수의 제2스위칭부를 포함하는 로우 선택 회로를 포함할 수 있다.
상기 다수의 제1스위칭부 각각은 직렬로 연결된 하나 이상의 제1스위칭 트랜지스터를 포함하고, 상기 다수의 제2스위칭부 각각은 직렬로 연결된 하나 이상의 제2스위칭 트랜지스터를 포함하고, 상기 제1전압은 상기 하나 이상의 제1스위칭 트랜지스터가 선형 영역(linear region)에서 동작하도록 제어하는 전압이고, 상기 제2전압은 상기 저항성 메모리 셀에 포함된 가변 저항 소자가 저저항 상태일 때는 상기 하나 이상의 제2스위칭 트랜지스터가 선형 영역에서 동작하도록 제어하고, 상기 저항성 메모리 셀에 포함된 가변 저항 소자가 고저항 상태일 때는 상기 하나 이상의 제2스위칭 트랜지스터가 포화 영역(saturation region)에서 동작하도록 제어하는 전압일 수 있다.
본 기술은 가변 저항 소자의 양단에 연결된 트랜지스터의 게이트 전압을 조절함으로써 가변 저항 소자의 저항값의 편차에 관계 없이 적절한 리셋 전압이 가변 저항 소자의 양단에 인가되도록 할 수 있다.
또한 본 기술은 가변 저항 소자의 양단에 적절한 리셋 전압이 인가됨으로써 가변 저항 소자의 리셋 상태의 저항값의 분포가 열화되거나 브레이크 다운되는 것을 방지할 수 있다.
도 1a, b 저항성 메모리 셀의 라이트 동작을 설명하기 위한 도면,
도 2는 가변 저항 소자(R)의 전압 - 전류 특성 곡선을 도시한 도면,
도 3a, b는 서로 다른 가변 저항 소자(R1, R2)의 전압 - 전류 특성 곡선을 도시한 도면,
도 4는 본 발명의 일 실시예에 따른 반도체 메모리(회로 또는 장치)의 구성도,
도 5는 도 4의 반도체 메모리에서 선택된 메모리 셀(M1)에 1데이터를 라이트하는 동작에 대해 설명하기 위한 도면,
도 6은 본 발명의 일 실시예에 따른 반도체 메모리(회로 또는 장치)의 구성도,
도 7은 본 발명의 여러가지 실시예에 따른 제1 및 제2스위칭부(SW1, SW2)의 구성을 나타낸 도면,
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예.
도 9은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예.
도 10는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1a, b 저항성 메모리 셀의 라이트 동작을 설명하기 위한 도면이다.
도 1a, b를 참조하면, 저항성 메모리 셀(110)은 가변 저항 소자(R)를 포함할 수 있다. 저항성 메모리 셀(110)의 양단에는 각각 스위치(SW1, SW2)가 연결될 수 있다.
가변 저항 소자(R)는 제1데이터(예, 0데이터)가 저장된 경우에 저저항 상태(셋(set) 상태라고도 함)를 가지고 제2데이터(예, 1데이터)가 저장된 경우에 고저항 상태(리셋(reset) 상태라고도 함)를 가질 수 있다. 저항성 메모리 셀(110)에 0데이터를 라이트하는 경우(도 1a), 스위치(SW1)의 일단에 라이트 전압(VDDW)이 인가되고, 스위치(SW2)의 일단에 접지전압(GND)이 인가될 수 있다. 또한 제1방향(D1)으로 라이트 전류(IW)가 공급될 수 있다. 저항성 메모리 셀(110)에 1데이터를 라이트하는 경우(도 1b), 스위치(SW1)의 일단에 접지전압(GND)이 인가되고, 스위치(SW2)의 일단에 라이트 전압(VDDW)이 인가될 수 있다.
저항성 메모리 셀(110)에 데이터를 라이트하는 경우 스위치(SW1, SW2)은 각각 풀턴온 레벨보다 높은 레벨을 가지는 선택신호(SW<1>, SW<2>)에 응답하여 턴온될 수 있다. 도 1a의 경우 스위치(SW1, SW2)가 턴온되면 가변 저항 소자(R)의 양단에 제1스위칭 전압(VSW1)이 인가되고, 도 1b의 경우 스위치(SW1, SW2)가 턴온되면 가변 저항 소자(R)의 양단에 제2스위칭 전압(VSW2)이 인가될 수 있다.
가변 저항 소자(R)는 제1방향(D1)으로 셋 전압(VSET)보다 큰 전압이 인가되면 셋 상태로 스위칭되고, 제2방향(D2)으로 리셋 전압(VRESET)보다 큰 전압이 인가되면 리셋 상태로 스위칭 될 수 있다. 즉, 가변 저항 소자(R)는 제1스위칭 전압(VSW1)이 셋 전압(VSET)보다 크면 셋 상태로 스위칭되고, 제2스위칭 전압(VSW2)이 리셋 전압(VRESET)보다 크면 리셋 상태로 스위칭될 수 있다.
참고로 풀턴온 레벨은 라이트 전압(VDDW)의 레벨과 스위치(SW1, SW2)의 문턱전압의 레벨을 합한 레벨일 수 있다. 선택신호(SW<1>, SW<2>)가 풀턴온 레벨보다 높은 레벨을 가지는 경우 스위칭부(SW1, SW2)의 트랜지스터(T1, T2)는 선형 영역(linear region)에서 동작할 수 있다. 또한 메모리 셀에 0데이터를 라이트하는 경우, 즉 가변 저항 소자를 셋 상태로 스위칭 시키는 경우 전류원을 사용하여 가변 저항 소자에 흐르는 전류를 일정하게 유지함으로써 가변 저항 소자의 저항 분포를 좁게(즉, 셋 상태의 가변 저항 소자의 저항의 편차가 작게) 만들 수 있다.
도 2는 가변 저항 소자(R)의 전압 - 전류 특성 곡선을 도시한 것이다. 도 2의 특성 곡선에서는 도 1의 제1방향(D1)이 양의 방향이고, 제2방향(D2)을 양의 방향으로 도시하였다.
도 2를 참조하면, 가변 저항 소자(R)는 양의 방향으로 셋 전압(VSET)보다 큰 전압이 인가되면 셋 상태(LR)로 스위칭되고, 음의 방향으로 리셋 전압(VRESET)보다 큰 전압이 인가되면 리셋 상태(HR1, HR2)로 스위칭될 수 있다. 다만 가변 저항 소자(R)에 음의 방향으로 임계전압(VC)보다 큰 전압이 인가되면 브레이크 다운(break down)이 발생(BR)하여 파괴될 수 있다.
또한 가변 저항 소자(R)의 리셋 상태(HR1, HR2)의 저항값은 제2스위칭 전압(VSW2)의 크기에 따라 달라질 수 있다. 도 2를 참조하면, 가변 저항 소자(R)의 양단에 V1이 인가된 경우와 V2가 인가된 경우(V2의 크기 > V1의 크기)에 가변 저항 소자(R)의 리셋 상태(HR1, HR2)의 저항값은 다르며, V2가 인가된 경우가 V1이 인가된 경우보다 큰 저항값을 가진다. 제2스위칭 전압(VSW2)의 크기가 VRESET < VSW2 < VC인 범위에서 가변 저항 소자(R)의 리셋 상태의 저항값은 VSW2의 크기가 커질수록 커진다.
한편, 가변 저항 소자(R)의 셋 상태와 리셋 상태의 저항값의 차이가 클수록 저항성 메모리의 리드 동작의 마진이 증가할 수 있다. 따라서 가변 저항 소자(R)의 셋 상태의 저항값은 작아질수록 또는 리셋 상태의 저항값이 커질수록 리드 동작의 마진이 증가할 수 있다.
도 3a, b는 서로 다른 가변 저항 소자(R1, R2)의 전압 - 전류 특성 곡선을 도시한 것이다. 도 3a는 임계전압(VC1) 및 리셋 전압(VRESET1)이 상대적으로 작은 가변 저항 소자의 특성 곡선이고, 도 3b는 임계전압(VC2) 및 리셋 전압(VRESET2)이 상대적으로 큰 가변 저항 소자의 특성 곡선이다(즉, VC1 < VC2이고, VRESET1 < VRESET2임).
R1와 R2가 동일한 셀 어레이에 포함되는 경우 1데이터 라이트시 두 가변 저항 소자의 양단에 인가되는 제2스위칭 전압의 크기는 동일하다. 따라서 제2스위칭 전압의 크기는 R1와 R2 특성을 모두 고려하여 결정되어야 한다. 그런데 VC1을 고려하여, 제2스위칭 전압을 VC1보다 작게 설정하는 경우 R2는 상대적으로 리셋 상태의 저항값이 감소하여 리드 마진이 줄어든다(VSW2). 또한 R2의 리셋 상태의 저항값을 크게 만들기 위해 제2스위칭 전압을 VC2에 가깝게 설정하는 경우(특히 VC1보다 크게 설정하는 경우) R1에서 브레이크 다운이 발생할 수 있다(VSW2').
따라서 R1에서 브레이크 다운이 발생하지 않으면서 R1, R2 각각의 리셋 저항값을 가능한 크게 만들어서 리드 마진을 증가시키기 위한 방법이 필요하다. 참고로 R1에 인가되어야 하는 적절한 리셋 전압은 VSW2이고, R2에 인가되어야 하는 적절한 리셋 전압은 VSW2'일 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 메모리(회로 또는 장치)의 구성도이다.
도 4를 참조하면, 반도체 메모리(회로 또는 장치)는 하나 이상의 저항성 메모리 셀(M1, M2), 하나 이상의 제1스위칭부(SW1, SW2), 하나 이상의 제2스위칭부(SW3, SW4), 액세스 회로(410) 및 선택신호 생성부(420)를 포함할 수 있다. 메모리 셀들(M1, M2) 각각은 저장된 데이터의 논리값이 따라 고저항 상태(리셋 상태) 또는 저저항 상태(셋 상태)를 가지는 가변 저항 소자(R1, R2)와 가변 저항 소자(M1, M2)와 직렬로 연결된 선택소자(S1, S2)을 포함할 수 있다. 가변 저항 소자(R1, R2)는 제1방향(D1)으로 라이트 전압(VDDW)이 인가되면 셋 상태로 스위칭되고, 제2방향(D2)으로 라이트 전압(VDDW)이 인가되면 리셋 상태로 스위칭 될 수 있다.
제1스위칭부들(SW1, SW2)은 대응하는 메모리 셀과 액세스 회로(410) 사이에 연결되고, 대응하는 메모리 셀이 선택되면 대응하는 선택신호(S<1>, S<2>)에 응답하여 턴온될 수 있다. 제2스위칭부들(SW3, SW4)은 대응하는 메모리 셀과 액세스 회로(410) 사이에 연결되고, 대응하는 메모리 셀이 선택되면 대응하는 선택신호(S<3>, S<4>)에 응답하여 턴온될 수 있다. 스위칭부들(SW1 - SW4)는 각각 직렬로 연결된 하나 이상의 트랜지스터(T1 - T4)를 포함할 수 있다.
도 4의 반도체 메모리에서 제1스위칭부들(SW1, SW2)의 활성화 레벨은 제1전압(V1)의 레벨과 같고, 제2스위칭부들(SW3, SW4)의 활성화 레벨을 제2전압(V2)의 레벨과 같을 수 있다. V1, V2는 각각 VDDW + VTH + VSTH < V1 , VRESET + VTH + VSTH ≤ V2 < VDDW + VTH + VSTH의 조건을 만족하는 레벨을 가지는 전압일 수 있다. 참고로 VTH는 스위칭부들(SW1 - SW4)의 문턱전압이고, VSTH는 선택소자(S1, S2)의 문턱전압일 수 있다.
이와 같이, 제2스위칭부(SW3, SW4)를 제어하는 선택신호(S<3>, S<4>)의 레벨을 조절함으로써 1데이터 라이트시 제2스위칭부(SW3, SW4)의 일단에 인가된 라이트 전압(VDDW)이 같아도 실제 가변 저항 소자(R1, R2)의 양단에 인가되는 전압은 가변 저항 소자(R1, R2)의 특성에 따라 달라지게 될 수 있다. 즉, 제2스위칭부(SW3, SW4)의 일단에 인가된 동일한 레벨의 라이트 전압(VDDW)을 인가해도 제2스위칭부(SW3, SW4)를 제2전압(V2)으로 턴온시키면 가변 저항 소자(R1, R2)의 특성에 따라 적절한 스위칭 전압이 가변 저항 소자(R1, R2)의 양단에 인가될 수 있다. 이러한 원리에 대해서는 후술한다.
액세스 회로(410)는 0데이터 라이트시 메모리 셀(M1, M2) 중 선택된 메모리 셀의 양단에 제1방향(D1)으로 라이트 전압(VDDW)를 인가하고, 1데이터 라이트시 메모리 셀(M1, M2) 중 선택된 메모리 셀의 양단에 제2방향(D2)으로 라이트 전압(VDDW)를 인가할 수 있다. 여기서 제1방향(D1)으로 라이트 전압(VDDW)을 인가한다는 것은 선택된 메모리 셀에 대응하는 제1스위칭부의 일단에 라이트 전압(VDDW)을 인가하고, 선택된 메모리 셀에 대응하는 제2스위칭부의 일단에 접지전압(GND)을 인가하는 것을 나타낼 수 있다. 또한 제2방향(D2)으로 라이트 전압(VDDW)을 인가한다는 것은 선택된 메모리 셀에 대응하는 제2스위칭부의 일단에 라이트 전압(VDDW)을 인가하고, 선택된 메모리 셀에 대응하는 제1스위칭부의 일단에 접지전압(GND)을 인가하는 것을 나타낼 수 있다. 또한 액세스 회로(410)는 데이터 리드시 메모리 셀(M1, M2) 중 선택된 메모리 셀의 양단에 제1방향(D1)으로 리드 전압(VDDR)을 인가하고, 선택된 메모리 셀에 흐르는 전류를 이용하여 선택된 메모리 셀의 저항값을 센싱할 수 있다.
이러한 동작을 위해 액세스 회로(410)는 제1 및 제2구동부(411, 412) 및 센싱부(413)를 포함할 수 있다. 제1 및 제2구동부(411, 412)는 라이트 또는 리드 동작시 제1 및 제2스위칭부(SW1 - SW4)에 소정의 전압으로 구동할 수 있다.
제1구동부(411)는 라이트 동작시(WT가 활성화됨) IO의 데이터가 0데이터이면 제1스위칭부(SW1, SW2)의 일단을 라이트 전압(VDDW)으로 구동하고, IO의 데이터가 1데이터이면 제1스위칭부(SW1, SW2)의 일단을 접지전압(GND)으로 구동하고, 리드 동작시(RD가 활성화됨) 제1스위칭부(SW1, SW2)의 일단을 리드 전압(VDDR)으로 구동할 수 있다.
제2구동부(412)는 라이트 동작시(WT가 활성화됨) IO의 데이터가 0데이터이면 제2스위칭부(SW3, SW4)의 일단을 접지전압(GND)으로 구동하고, IO의 데이터가 1데이터이면 제2스위칭부(SW3, SW4)의 일단을 라이트 전압(VDDW)으로 구동하고, 리드 동작시(RD가 활성화됨) 제2스위칭부(SW3, SW4)의 일단을 접지전압(GND)으로 구동할 수 있다.
센싱부(413)는 리드 동작시 선택된 메모리 셀에 흐르는 전류를 센싱하여 서택된 메모리 셀에 포함된 가변 저항 소자가 셋 상태 및 리셋 상태 중 어떤 상태를 가지는지 검출하고, 가변 저항 소자가 셋 상태를 가지는 경우 IO로 0데이터를 출력하고, 가변 저항 소자가 리셋 상태를 가지는 경우 IO로 1데이터를 출력할 수 있다.
선택신호 생성부(420)는 WT, RD 및 어드레스(ADD)에 응답하여 선택신호(S1<1:2>, S2<1:2>)를 생성할 수 있다. 선택신호 생성부(420)는 어드레스(ADD)에 의해 메모리 셀(M1)이 선택된 경우 S<1> 및 S<3>를 활성화하고, 메모리 셀(M2)이 선택된 경우 S<3> 및 S<4>를 활성화할 수 있다. 선택신호 생성부(420)는 WT가 활성화된 경우 S1<1:2>를 제1전압(V1)의 레벨로 활성화하고, S2<1:2>를 제2전압(V2)이 레벨로 활성화할 수 있다. 또한 선택신호 생성부(420)는 RD가 활성화된 경우 S1<1:2>, S2<1:2>를 모두 제1전압(V1)의 레벨로 활성화할 수 있다.
도 4의 반도체 메모리는 라이트 동작시 제2스위칭부(SW3, SW4)를 제1전압(V1)과 다른 제2전압(V2)으로 제어함으로써 1데이터 라이트시 선택된 메모리 셀의 가변 저항 소자의 양단에 해당 가변 저항 소자의 특성에 맞는 리셋 전압이 인가되도록 하면서, 가변 저항 소자의 양단에 임계전압 이상의 전압이 인가되는 것을 방지할 수 있다. 이러한 방법을 통해 가변 저항 소자의 리셋 상태의 저항값을 최대한 크게 만들면서, 가변 저항 소자가 브레이크 다운되지 않도록 할 수 있다.
도 5는 도 4의 반도체 메모리에서 선택된 메모리 셀(M1)에 1데이터를 라이트하는 동작에 대해 설명하기 위한 도면이다. 이하에서는 A1단자와 A3단자 사이의 전압을 Vdn이라하고, A1단자와 A2단자 사이의 전압을 Vds라하고, A2와 A3단자 사이의 전압을 Vcell이라 하고, 트랜지스터의 양단에 흐르는 전류를 Ids라 하자. LR은 가변 저항 소자(R1)가 셋 상태의 저항값을 가지는 경우 전압 - 전류 곡선을 나타내고, HR은 가변 저항 소자(R1)가 리셋 상태의 저항값을 가지는 경우 전압 - 전류 곡선을 나타낼 수 있다.
도 5의 전압 - 전류 곡선은 Vdn의 변화에 따른 Ids의 변화를 나타낸 도면이다. C1은 가변 저항 소자(R1)가 도 3a의 특성을 가지는 경우의 전압 - 전류 곡선을 나타내고, C2는 가변 저항 소자(R1)가 도 3b의 특성을 가지는 경우의 전압 - 전류 곡선을 나타낼 수 있다.
도 5를 참조하면, 선택된 메모리 셀(M1)의 제1스위칭부(SW1)의 일단에는 접지전압(GND)이 인가되고, 제2스위칭부(SW2)의 일단에는 라이트 전압(VDDW)이 인가될 수 있다. 제1스위칭부(SW1)는 제1전압(V1)의 레벨을 갖는 S<1>에 응답하여 턴온되고, 제2스위칭부(SW3)는 제2전압(V2)의 레벨을 갖는 S<3>에 응답하여 턴온된다. C1, C2를 살펴보면, S<3>에 의해 제어되는 트랜지스터는 리셋 동작시 시작될 때는 선형 영역(A영역)에서 동작하고, 리셋 동작이 완료되면 포화 영역(saturation region, B영역)에서 동작한다.
C1 및 C2를 살펴보면, 리셋되기 전의 C1, C2는 LR과 동일하고, 리셋된 후의 C1, C2는 HR과 동일할 수 있다. C1의 경우 리셋 상태로 스위칭이 완료되는 Vdn의 값은 V1'이고, C2의 경우 리셋 상태로 스위칭이 완료되는 Vdn의 값은 V2'이다. 리셋이 완료된 후에는 S<3>으로 제어되는 트랜지스터가 포화 영역에서 동작하여 Vcell의 거의 변하지 않는다. 왜냐하면 Vcell은 R1의 저항값 * Ids에 비례하는데, R1의 저항값은 리셋이 완료된 이후에는 변하지 않고, R1의 리셋이 완료되면 S<3>으로 제어되는 트랜지스터가 포화상태이므로 Ids도 더 이상 변하지 않기 때문이다. 따라서 리셋 동작시 Vcell의 최대값은 VDDW에 의존하지 않고, 각 가변 저항 소자의 특성에 따라 V1', V2'에 대응하는 값으로 적절하게 조절될 수 있다.
즉, 1데이터 라이트시 각 가변 저항 소자의 양단에 인가되는 전압은 가변 저항 소자의 저항값 * 포화된 Ids의 값으로 각 가변 저항 소자의 특성에 따라 적절한 레벨의 전압으로 결정되기 때문에 가변 저항 소자의 브레이크 다운 가능성을 줄이면서 가변 저항 소자의 리셋 상태의 저항값이 최대한 커지도록 할 수 있다. 즉, 브레이크 다운으로 인한 가변 저항 소자의 파괴의 가능성을 줄이면서, 반도체 메모리의 리드 마진을 증가시킬 수 있다.
저항성 메모리 장치는 크로스 포인트 어레이(cross point array) 구조로 메모리 셀 어레이를 구성할 수 있다. 크로스 포인트 어레이 구조란 복수의 하부 전극(예, 복수의 로우 라인들)과 복수의 상부 전극(예, 복수의 컬럼 라인들)이 서로 교차하도록 형성되고, 그 교차점들 각각에 가변 저항 소자와 선택소자가 직렬로 연결된 메모리 셀이 배치된 구조를 의미한다.
도 6은 본 발명의 일 실시예에 따른 반도체 메모리(회로 또는 장치)의 구성도이다.
도 6을 참조하면, 반도체 메모리는 셀 어레이(610), 컬럼 선택 회로(620), 로우 선택 회로(630), 액세스 회로(640)를 포함할 수 있다.
셀 어레이(610)는 다수의 컬럼 라인들(CL1 - CL4, 비트라인이라고 하기도 함), 다수의 로우 라인들(RL1 - RL4, 워드라인이라고 하기도 함) 및 컬럼 라인들(CL1 - CL4)과 로우 라인들(RL1 - RL4)의 교차점마다 형성되는 메모리 셀(M1 - M16)을 포함할 수 있다. 설명의 편의상 셀 어레이(610)가 4로우 X 4컬럼으로 구성된 것을 예시하였으나, 셀 어레이(610)가 수십 수백개의 로우 X 수십 수백개의 컬럼으로 구성될 수도 있음은 당연하다.
메모리 셀들(M1 - M16) 각각은 제1데이터(예, 0데이터)가 저장된 경우 셋 상태(저저항 상태)를 가지고, 제2데이터(예, 1데이터)가 저장된 경우 리셋 상태(고저항 상태)를 가지는 가변 저항 소자(R1 - R16)와 가변 저항 소자(M1 - M16)와 직렬로 연결된 선택소자(S1 - S16)을 포함할 수 있다. 선택소자(S1 - S16)로는 다이오드나 OTS (Ovonic Threshold Switch) 소자가 사용될 수 있다. 도 6에서는 메모리 셀들(M1 - M16)에서 컬럼 라인들(C1 - C4) 측에 가변 저항 소자들(R1 - R16)이 위치하고 로우 라인들(RL1 - RL4) 측에 선택소자들(S1 - S16)이 위치하는 것을 예시하였으나, 이들의 위치는 서로 바뀔 수도 있다.
컬럼 선택 회로(620)는 라이트 또는 리드 동작시 컬럼 라인들(CL1 - CL4) 중 컬럼 어드레스(CA)에 의해 선택된 컬럼 라인을 액세스 회로(640)와 연결할 수 있다. 컬럼 선택 회로(620)는 제1디코딩부(YDEC) 및 다수의 제1스위칭부(YSW1 - YSW4)를 포함할 수 있다.
제1디코딩부(YDEC)는 라이트 동작을 나타내는 WT 또는 리드 동작을 나타내는 RD 신호가 활성화되면 다수의 컬럼 선택 신호들(YS<1:4>) 중 컬럼 어드레스(CA)를 디코딩하여 선택된 컬럼 선택 신호를 제1전압(V1, V1은 VDDW + VTH + VSTH < V1를 만족함)으로 활성화하고, 선택되지 않은 컬럼 선택 신호들을 접지전압(GND)르로 비활성화할 수 있다.
다수의 제1스위칭부(YSW1 - YSW4)는 다수의 컬럼 라인(CL1 - CL4) 중 대응하는 컬럼 라인과 액세스 회로(640) 사이에 연결되고 컬럼 선택 신호(YS<1:4>)에 의해 제어될 수 있다. 제1스위칭부들(YSW1 - YSW4) 대응하는 컬럼 선택 신호가 활성화되면 턴온되고, 비활성화되면 턴오프될 수 있다. 제1스위칭부(YSW1 - YSW4) 각각은 게이트로 대응하는 컬럼 선택 신호를 입력받는 하나 이상의 제1트랜지스터(YT1 - YT4)를 포함할 수 있다.
로우 선택 회로(630)는 라이트 또는 리드 동작시 로우 라인들(RL1 - RL4) 중 로우 어드레스(RA)에 의해 선택된 로우 라인을 액세스 회로(640)와 연결할 수 있다. 로우 선택 회로(630)는 제2디코딩부(XDEC) 및 다수의 제2스위칭부(XSW1 - XSW4)를 포함할 수 있다.
제2디코딩부(XDEC)는 RD가 활성화되면 다수의 로우 선택 신호들(XS<1:4>) 중 로우 어드레스(RA)를 디코딩하여 선택된 로우 선택 신호를 제1전압(V1)으로 활성화하고 선택되지 않은 로우 선택 신호들을 접지전압(GND)으로 비활성화할 수 있다. 또한 제2디코딩부(XDEC)는 WT가 활성화되면 선택된 로우 선택 신호를 제2전압(V2, V2는 VRESET + VTH + VSTH ≤ V2 < VDDW + VTH + VSTH를 만족함)으로 활성화하고, 선택되지 않은 로우 선택 신호들을 접지전압(GND)으로 비활성화할 수 있다.
다수의 제2스위칭부(XSW1 - XSW4)는 다수의 로우 라인(XL1 - XL4) 중 대응하는 로우 라인과 액세스 회로(640) 사이에 연결되고 로우 선택 신호(XS<1:4>)에 의해 제어될 수 있다. 제2스위칭부들(XSW1 - XSW4) 대응하는 로우 선택 신호가 활성화되면 턴온되고, 비활성화되면 턴오프될 수 있다. 제2스위칭부(XSW1 - XSW4) 각각은 게이트로 대응하는 로우 선택 신호를 입력받는 하나 이상의 제2트랜지스터(XT1 - XT4)를 포함할 수 있다.
액세스 회로(640)는 0데이터 라이트시 컬럼 라인들(CL1 - CL4) 중 선택된 컬럼 라인에 라이트 전압(VDDW)를 인가하고, 1데이터 라이트시 컬럼 라인들(CL1 - CL4) 중 선택된 컬럼 라인에 접지전압(GND)을 인가할 수 있다. 액세스 회로(640)는 0데이터 라이트시 로우 라인들(RL1 - RL4) 중 선택된 로우 라인에 접지전압(GND)를 인가하고, 1데이터 라이트시 로우 라인들(RL1 - RL4) 중 선택된 로우 라인에 라이트 전압(VDDW)을 인가할 수 있다. 액세스 회로(640)는 데이터 리드시 선택된 컬럼 라인에 리드 전압(VDDR)을 인가하고, 선택된 로우 라인에 접지전압(GND)을 인가하고 선택된 메모리 셀에 흐르는 전류를 이용하여 선택된 메모리 셀의 저항값을 센싱할 수 있다.
이러한 동작을 위해 액세스 회로(640)는 제1 및 제2구동부(641, 642) 및 센싱부(643)를 포함할 수 있다. 제1 및 제2구동부(641, 642)는 라이트 또는 리드 동작시 각각 제1스위칭부들(YSW1 - YSW4) 및 제2스위칭부들(XSW1 - XSW4)를 소정의 전압으로 구동할 수 있다.
제1구동부(641)는 라이트 동작시(WT가 활성화됨) IO의 데이터가 0데이터이면 제1스위칭부들(YSW1 - YSW4)의 일단을 라이트 전압(VDDW)으로 구동하고, IO의 데이터가 1데이터이면 제1스위칭부들(YSW1 - YSW4)의 일단을 접지전압(GND)으로 구동하고, 리드 동작시(RD가 활성화됨) 제1스위칭부들(YSW1 - YSW4)의 일단을 리드 전압(VDDR)으로 구동할 수 있다.
제2구동부(642)는 라이트 동작시(WT가 활성화됨) IO의 데이터가 0데이터이면 제2스위칭부들(XSW1 - XSW4)의 일단을 접지전압(GND)으로 구동하고, IO의 데이터가 1데이터이면 제2스위칭부들(XSW1 - XSW4)의 일단을 라이트 전압(VDDW)으로 구동하고, 리드 동작시(RD가 활성화됨) 제2스위칭부들(XSW1 - XSW4)의 일단을 접지전압(GND)으로 구동할 수 있다.
센싱부(643)는 리드 동작시 선택된 메모리 셀에 흐르는 전류를 센싱하여 서택된 메모리 셀에 포함된 가변 저항 소자가 셋 상태 및 리셋 상태 중 어떤 상태를 가지는지 검출하고, 가변 저항 소자가 셋 상태를 가지는 경우 IO로 0데이터를 출력하고, 가변 저항 소자가 리셋 상태를 가지는 경우 IO로 1데이터를 출력할 수 있다.
도 6의 반도체 메모리는 라이트 동작시 선택된 로우 라인에 대응하는 제2스위칭부를 제1전압(V1)과 다른 제2전압(V2)으로 제어함으로써 1데이터 라이트시 선택된 메모리 셀의 가변 저항 소자의 양단에 해당 가변 저항 소자의 특성에 맞는 리셋 전압이 인가되도록 하면서, 가변 저항 소자의 양단에 임계전압 이상의 전압이 인가되는 것을 방지할 수 있다. 이러한 방법을 통해 가변 저항 소자의 리셋 상태의 저항값을 최대한 크게 만들면서, 가변 저항 소자가 브레이크 다운되지 않도록 할 수 있다.
도 7은 본 발명의 여러가지 실시예에 따른 제1 및 제2스위칭부(YSW1, XSW1)의 구성을 나타낸 도면이다.
도 7을 참조하면, 제1실시예(710)는 제1 및 제2스위칭부(YSW1, XSW1)가 1개의 트랜지스터(YT1, XT1)을 포함하는 경우의 실시예를 나타낸 것이고, 제2실시예(720)는 제1 및 제2스위칭부(YSW1, XSW1)가 2개의 트랜지스터(YT1A, YT1B, XT1A, XT1B)을 포함하는 경우의 실시예를 나타낸 것이고, 제3실시예(730)는 제1 및 제2스위칭부(YSW1, XSW1)가 3개의 트랜지스터(YT1A, YT1B, YT1C, XT1A, XT1B, XT1C)을 포함하는 경우의 실시예를 나타낸 도면이다. 도 7에서는 스위칭부가 1개, 2개 또는 3개의 트랜지스터를 포함하는 경우에 대해 설명하였으나, 스위칭부는 설계에 따라 4개 이상의 트랜지스터를 포함할 수 있다. 각 트랜지스터는 컬럼 어드레스 또는 로우 어드레스를 디코딩하여 생성된 선택신호에 의해 제어될 수 있다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 8 내지 도 12는 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 8을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Mrocessor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 하나 이상의 저항성 메모리 셀; 라이트시 상기 하나 이상의 저항성 메모리 셀 중 선택된 저항성 메모리 셀의 양단에 제1방향 또는 제2방향으로 라이트 전압을 인가하는 액세스 회로; 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 풀턴온 레벨보다 높은 제1전압에 응답하여 턴온되는 하나 이상의 제1스위칭부; 및 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 상기 풀턴온 레벨 이하인 제2전압에 응답하여 턴온되는 하나 이상의 제2스위칭부를 포함할 수 있다. 이를 통해 기억부(1010)의 리드 마진을 증가시킬 수 있다. 결과적으로, 마이크로 프로세서(1000)의 리드 동작 특성이 향상될 수 있다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 9은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 9을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1430)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Mrocessor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다.
예를 들어, 캐시 메모리부(1120)는 하나 이상의 저항성 메모리 셀; 라이트시 상기 하나 이상의 저항성 메모리 셀 중 선택된 저항성 메모리 셀의 양단에 제1방향 또는 제2방향으로 라이트 전압을 인가하는 액세스 회로; 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 풀턴온 레벨보다 높은 제1전압에 응답하여 턴온되는 하나 이상의 제1스위칭부; 및 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 상기 풀턴온 레벨 이하인 제2전압에 응답하여 턴온되는 하나 이상의 제2스위칭부를 포함할 수 있다. 이를 통해 캐시 메모리부(1120)의 리드 마진을 증가시킬 수 있다. 결과적으로, 프로세서(1100)의 리드 동작 특성을 향상시킬 수 있다.
도 9에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1430)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Mhase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Mower Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Mersonal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 10는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 10를 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Mersonal Digital Assistant), 휴대용 컴퓨터(Mortable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Mortable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 하나 이상의 저항성 메모리 셀; 라이트시 상기 하나 이상의 저항성 메모리 셀 중 선택된 저항성 메모리 셀의 양단에 제1방향 또는 제2방향으로 라이트 전압을 인가하는 액세스 회로; 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 풀턴온 레벨보다 높은 제1전압에 응답하여 턴온되는 하나 이상의 제1스위칭부; 및 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 상기 풀턴온 레벨 이하인 제2전압에 응답하여 턴온되는 하나 이상의 제2스위칭부를 포함할 수 있다. 이를 통해, 주기억장치(1220)의 리드 마진을 증가시킬 수 있다. 결과적으로, 시스템(1200)의 리드 동작 특성을 향상시킬 수 있다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 하나 이상의 저항성 메모리 셀; 라이트시 상기 하나 이상의 저항성 메모리 셀 중 선택된 저항성 메모리 셀의 양단에 제1방향 또는 제2방향으로 라이트 전압을 인가하는 액세스 회로; 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 풀턴온 레벨보다 높은 제1전압에 응답하여 턴온되는 하나 이상의 제1스위칭부; 및 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 상기 풀턴온 레벨 이하인 제2전압에 응답하여 턴온되는 하나 이상의 제2스위칭부를 포함할 수 있다. 이를 통해, 보조기억장치(1230)의 리드 마진이 증가할 수 있다. 결과적으로, 시스템(1200)의 리드 동작 특성을 향상시킬 수 있다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 11의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 11의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Mower Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 11을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Mhase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Mersonal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 하나 이상의 저항성 메모리 셀; 라이트시 상기 하나 이상의 저항성 메모리 셀 중 선택된 저항성 메모리 셀의 양단에 제1방향 또는 제2방향으로 라이트 전압을 인가하는 액세스 회로; 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 풀턴온 레벨보다 높은 제1전압에 응답하여 턴온되는 하나 이상의 제1스위칭부; 및 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 상기 풀턴온 레벨 이하인 제2전압에 응답하여 턴온되는 하나 이상의 제2스위칭부를 포함할 수 있다. 이를 통해, 임시 저장 장치(1340)의 리드 마진을 증가시킬 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 리드 동작 특성을 향상시킬 수 있다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 12를 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 하나 이상의 저항성 메모리 셀; 라이트시 상기 하나 이상의 저항성 메모리 셀 중 선택된 저항성 메모리 셀의 양단에 제1방향 또는 제2방향으로 라이트 전압을 인가하는 액세스 회로; 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 풀턴온 레벨보다 높은 제1전압에 응답하여 턴온되는 하나 이상의 제1스위칭부; 및 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 상기 풀턴온 레벨 이하인 제2전압에 응답하여 턴온되는 하나 이상의 제2스위칭부를 포함할 수 있다. 이를 통해, 메모리(1410)의 리드 마진을 증가시킬 수 있다. 결과적으로, 메모리 시스템(1400)의 리드 동작 특성을 향상시킬 수 있다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Mhase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 하나 이상의 저항성 메모리 셀; 라이트시 상기 하나 이상의 저항성 메모리 셀 중 선택된 저항성 메모리 셀의 양단에 제1방향 또는 제2방향으로 라이트 전압을 인가하는 액세스 회로; 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 풀턴온 레벨보다 높은 제1전압에 응답하여 턴온되는 하나 이상의 제1스위칭부; 및 상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 상기 풀턴온 레벨 이하인 제2전압에 응답하여 턴온되는 하나 이상의 제2스위칭부를 포함할 수 있다. 이를 통해, 버퍼 메모리(1440)의 리드 마진을 증가시킬 수 있다. 결과적으로, 메모리 시스템(1400)의 리드 동작 특성을 향상시킬 수 있다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Mhase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Mhase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
도 8 내지 도 12의 전자 장치 또는 시스템의 예시들의 특징은, 다양한 장치, 시스템, 또는 어플리케이션(application)에서 구현될 수 있다. 예를 들어, 모바일 폰 또는 다른 휴대용 통신 장치, 태블릿 컴퓨터, 노트북 또는 랩탑 컴퓨너, 게임기, 스마트 TV 셋, TV 셋탑 박스, 멀티미비어 서버, 유무선 통신 기능을 갖는 디지털 카메라, 무선 통신 기능을 갖는 손목 시계 또는 다른 착용 장치 등이 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (29)

  1. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는
    하나 이상의 저항성 메모리 셀;
    라이트시 상기 하나 이상의 저항성 메모리 셀 중 선택된 저항성 메모리 셀의 양단에 제1방향 또는 제2방향으로 라이트 전압을 인가하는 액세스 회로;
    상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 풀턴온 레벨보다 높은 제1전압에 응답하여 턴온되는 하나 이상의 제1스위칭부; 및
    상기 저항성 메모리 셀들 중 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 저항성 메모리 셀이 선택된 경우 상기 풀턴온 레벨 이하인 제2전압에 응답하여 턴온되는 하나 이상의 제2스위칭부
    를 포함하는 전자 장치.
  2. 제 1항에 있어서,
    상기 다수의 저항성 메모리 셀 각각은
    저장된 데이터의 논리값에 따라 고저항 상태 또는 저저항 상태를 가지는 가변 저항 소자; 및
    상기 가변 저항 소자에 직렬로 연결된 선택소자를 포함하는 전자 장치.
    를 포함하는 전자 장치.
  3. 제 2항에 있어서,
    상기 풀턴온 레벨은
    상기 라이트 전압의 레벨, 상기 제2스위칭부의 문턱전압의 레벨, 및 상기 선택소자의 문턱전압의 합과 같은 레벨인 전자 장치.
  4. 제 1항에 있어서,
    상기 제1스위칭부는
    상기 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 직렬로 연결된 하나 이상의 제1트랜지스터를 포함하고,
    상기 제2스위칭부는
    상기 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 직렬로 연결된 하나 이상의 제2트랜지스터를 포함하는 전자 장치.
  5. 제 4항에 있어서,
    상기 가변 저항 소자는
    상기 제1방향으로 상기 라이트 전압이 인가되면 상기 저저항 상태로 스위칭되고, 상기 제2방향으로 상기 라이트 전압이 인가되면 상기 고저항 상태로 스위칭되는 전자 장치.
  6. 제 2항에 있어서,
    상기 제2전압의 레벨은
    상기 가변 저항 소자를 상기 고저항 상태로 스위칭하는데 필요한 최소 레벨인 리셋 레벨, 상기 제2스위칭부의 문턱전압의 레벨 및 상기 선택소자의 문턱전압의 레벨의 합 이상인 전자 장치.
  7. 제 1항에 있어서,
    상기 액세스 회로는
    리드시 상기 선택된 저항성 메모리 셀의 양단에 상기 제1방향으로 리드 전압을 인가하는 전자 장치.
  8. 제 7항에 있어서,
    리드시 상기 선택된 저항성 메모리 셀에 대응하는 제1 및 제2스위칭부는 상기 제1전압에 응답하여 턴온되는 전자 장치.
  9. 제 1항에 있어서,
    상기 액세스 회로는
    상기 선택된 저항성 메모리 셀의 양단에 상기 제1방향으로 상기 라이트 전압을 인가하는 경우 상기 선택된 저항성 메모리 셀의 일단에 상기 라이트 전압을 인가하고 상기 선택된 저항성 메모리 셀의 타단에 기저전압을 인가하고,
    상기 선택된 저항성 메모리 셀의 양단에 상기 제2방향으로 상기 라이트 전압을 인가하는 경우 상기 선택된 저항성 메모리 셀의 타단에 상기 라이트 전압을 인가하고 상기 선택된 저항성 메모리 셀의 일단에 기저전압을 인가하는 전자 장치.
  10. 제 1항에 있어서,
    상기 전자 장치는, 마이크로프로세서를 더 포함하고,
    상기 마이크로프로세서는,
    상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
    상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
    상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인 전자 장치.
  11. 제 1항에 있어서,
    상기 전자 장치는, 프로세서를 더 포함하고,
    상기 프로세서는,
    상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
    상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인 전자 장치.
  12. 제 1항에 있어서,
    상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
    상기 프로세싱 시스템은,
    수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
    상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
    상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
    상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
    상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인 전자 장치.
  13. 제 1항에 있어서,
    상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
    상기 데이터 저장 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
    상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인 전자 장치.
  14. 제 1항에 있어서,
    상기 전자 장치는, 메모리 시스템을 더 포함하고,
    상기 메모리 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
    외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
    상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
    상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인 전자 장치.
  15. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는
    다수의 컬럼과 다수의 로우로 배열된 다수의 저항성 메모리 셀을 포함하는 셀 어레이;
    라이트시 상기 다수의 컬럼 중 선택된 컬럼에 라이트 전압을 인가하고 상기 다수의 로우 중 선택된 로우에 기저전압을 인가하거나 상기 선택된 컬럼에 상기 기저전압을 인가하고 상기 선택된 로우에 상기 라이트 전압을 인가하는 액세스 회로;
    상기 다수의 컬럼 중 대응하는 컬럼과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 컬럼이 선택된 경우 풀턴온 레벨보다 높은 제1전압에 응답하여 턴온되는 다수의 제1스위칭부를 포함하는 컬럼 선택 회로; 및
    상기 다수의 로우 중 대응하는 컬럼과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 로우가 선택된 경우 상기 풀턴온 레벨 이하인 제2전압에 응답하여 턴온되는 다수의 제2스위칭부를 포함하는 로우 선택 회로
    를 포함하는 전자 장치.
  16. 제 15항에 있어서,
    상기 다수의 저항성 메모리 셀 각각은
    저장된 데이터의 논리값에 따라 고저항 상태 또는 저저항 상태를 가지는 가변 저항 소자; 및
    상기 가변 저항 소자에 직렬로 연결된 선택소자를 포함하는 전자 장치.
  17. 제 16항에 있어서,
    상기 풀턴온 레벨은
    상기 라이트 전압의 레벨, 상기 제2스위칭부의 문턱전압의 레벨 및 상기 선택소자의 문턱전압의 레벨의 합과 같은 레벨인 전자 장치.
  18. 제 15항에 있어서,
    상기 제1스위칭부 각각은
    상기 대응하는 저항성 메모리 셀의 일단과 상기 액세스 회로 사이에 직렬로 연결된 하나 이상의 제1트랜지스터를 포함하고,
    상기 제2스위칭부 각각은
    상기 대응하는 저항성 메모리 셀의 타단과 상기 액세스 회로 사이에 직렬로 연결된 하나 이상의 제2트랜지스터를 포함하는 전자 장치.
  19. 제 18항에 있어서,
    상기 가변 저항 소자는
    상기 다수의 컬럼 중 대응하는 컬럼에 상기 라이트 전압이 인가되고 상기 다수의 로우 중 대응하는 로우에 기저전압이 인가되면 상기 저저항 상태로 스위칭되고,
    상기 대응하는 컬럼에 상기 기저전압이 인가되고 상기 대응하는 로우에 상기 라이트 전압이 인가되면 상기 저저항 상태로 스위칭되는 전자 장치.
  20. 제 16항에 있어서,
    상기 제2전압의 레벨은
    상기 가변 저항 소자를 상기 고저항 상태로 스위칭하는데 필요한 최소 레벨인 리셋 레벨, 상기 제2스위칭부의 문턱전압의 레벨 및 상기 선택소자의 문턱전압의 레벨의 합 이상인 전자 장치.
  21. 제 15항에 있어서,
    상기 액세스 회로는
    리드시 상기 선택된 컬럼에 리드 전압을 인가하고, 상기 선택된 로우에 상기 기저전압을 인가하는 전자 장치.
  22. 제 21항에 있어서,
    리드시 상기 선택된 컬럼에 대응하는 제1스위칭부 및 상기 선택된 로우에 대응하는 제2스위칭부는 상기 제1전압에 응답하여 턴온되는 전자 장치.
  23. 제 15항에 있어서,
    상기 전자 장치는, 마이크로프로세서를 더 포함하고,
    상기 마이크로프로세서는,
    상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
    상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
    상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인 전자 장치.
  24. 제 15항에 있어서,
    상기 전자 장치는, 프로세서를 더 포함하고,
    상기 프로세서는,
    상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
    상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인 전자 장치.
  25. 제 15항에 있어서,
    상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
    상기 프로세싱 시스템은,
    수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
    상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
    상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
    상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
    상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인 전자 장치.
  26. 제 15항에 있어서,
    상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
    상기 데이터 저장 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
    상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인 전자 장치.
  27. 제 15항에 있어서,
    상기 전자 장치는, 메모리 시스템을 더 포함하고,
    상기 메모리 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
    외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
    상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
    상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인 전자 장치.
  28. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는
    다수의 컬럼과 다수의 로우로 배열된 다수의 저항성 메모리 셀을 포함하는 셀 어레이;
    라이트시 상기 다수의 컬럼 중 선택된 컬럼에 라이트 전압을 인가하고 상기 다수의 로우 중 선택된 로우에 기저전압을 인가하거나 상기 선택된 컬럼에 상기 기저전압을 인가하고 상기 선택된 로우에 상기 라이트 전압을 인가하는 액세스 회로;
    상기 다수의 컬럼 중 대응하는 컬럼과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 컬럼이 선택된 경우 제1전압에 응답하여 턴온되는 다수의 제1스위칭부를 포함하는 컬럼 선택 회로; 및
    상기 다수의 로우 중 대응하는 컬럼과 상기 액세스 회로 사이에 연결되고, 라이트시 상기 대응하는 로우가 선택된 경우 제2전압에 응답하여 턴온되는 다수의 제2스위칭부를 포함하는 로우 선택 회로
    를 포함하는 전자 장치.
  29. 제 28항에 있어서,
    상기 다수의 제1스위칭부 각각은
    직렬로 연결된 하나 이상의 제1스위칭 트랜지스터를 포함하고,
    상기 다수의 제2스위칭부 각각은
    직렬로 연결된 하나 이상의 제2스위칭 트랜지스터를 포함하고,
    상기 제1전압은 상기 하나 이상의 제1스위칭 트랜지스터가 선형 영역(linear region)에서 동작하도록 제어하는 전압이고,
    상기 제2전압은 상기 저항성 메모리 셀에 포함된 가변 저항 소자가 저저항 상태일 때는 상기 하나 이상의 제2스위칭 트랜지스터가 선형 영역에서 동작하도록 제어하고, 상기 저항성 메모리 셀에 포함된 가변 저항 소자가 고저항 상태일 때는 상기 하나 이상의 제2스위칭 트랜지스터가 포화 영역(saturation region)에서 동작하도록 제어하는 전압인 전자 장치.
KR1020150052414A 2015-04-14 2015-04-14 전자 장치 KR20160122478A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150052414A KR20160122478A (ko) 2015-04-14 2015-04-14 전자 장치
US14/877,807 US9865341B2 (en) 2015-04-14 2015-10-07 Electronic device
CN201610021942.7A CN106057235B (zh) 2015-04-14 2016-01-13 电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150052414A KR20160122478A (ko) 2015-04-14 2015-04-14 전자 장치

Publications (1)

Publication Number Publication Date
KR20160122478A true KR20160122478A (ko) 2016-10-24

Family

ID=57129422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150052414A KR20160122478A (ko) 2015-04-14 2015-04-14 전자 장치

Country Status (3)

Country Link
US (1) US9865341B2 (ko)
KR (1) KR20160122478A (ko)
CN (1) CN106057235B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047316A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 不揮発性記憶装置
KR20200139499A (ko) * 2019-06-04 2020-12-14 에스케이하이닉스 주식회사 전자 장치 및 메모리 셀의 동작 방법
CN110910933B (zh) * 2019-11-18 2021-10-15 华中科技大学 一种三维存储器及其读取方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4684297B2 (ja) 2005-10-19 2011-05-18 富士通株式会社 不揮発性半導体記憶装置の書き込み方法
JP4195715B2 (ja) * 2006-07-31 2008-12-10 シャープ株式会社 半導体記憶装置
JP4856202B2 (ja) * 2009-03-12 2012-01-18 株式会社東芝 半導体記憶装置
US8547736B2 (en) * 2010-08-03 2013-10-01 Qualcomm Incorporated Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
JP5222380B2 (ja) * 2011-05-24 2013-06-26 シャープ株式会社 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置
KR20130033018A (ko) * 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 디스터번스를 줄일 수 있는 반도체 집적 회로 시스템 및 그 구동방법
US9147457B2 (en) * 2012-09-13 2015-09-29 Qualcomm Incorporated Reference cell repair scheme
KR102024523B1 (ko) 2012-12-26 2019-09-24 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법

Also Published As

Publication number Publication date
US20160307625A1 (en) 2016-10-20
CN106057235B (zh) 2020-08-04
CN106057235A (zh) 2016-10-26
US9865341B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
US10008262B2 (en) Memory and electronic device including the same
US10395735B2 (en) Electronic device and method including memory with first and second write currents
KR20150019480A (ko) 전자 장치
US10546635B2 (en) Semiconductor apparatus capable of providing the same current to all memory elements
KR102116879B1 (ko) 전자 장치
KR20160074238A (ko) 전자 장치 및 전자 장치의 동작 방법
US20170139628A1 (en) Electronic device
US10839901B1 (en) Electronic device and operating method of electronic device
KR20150120557A (ko) 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법
KR20140107948A (ko) 반도체 장치 및 이를 포함하는 프로세서와 시스템
KR20150021376A (ko) 전자 장치
KR20170115724A (ko) 전자 장치
KR20160074198A (ko) 퓨즈 소자, 이 퓨즈 소자를 포함하는 반도체 메모리 및 이 반도체 메모리를 포함하는 전자 장치
US10283197B1 (en) Electronic device and method for reading data of memory cell
KR20160029540A (ko) 전류 비교기 및 이를 포함하는 전자 장치
CN106057235B (zh) 电子设备
US10978147B2 (en) Reading method of resistive memory device
KR20150117494A (ko) 전자 장치
US10090029B2 (en) Electronic device for suppressing read disturbance and method of driving the same
KR20200139499A (ko) 전자 장치 및 메모리 셀의 동작 방법
KR102493798B1 (ko) 전자 장치
US9984748B1 (en) Electronic device and method for reading data stored in resistive memory cell
KR20150102526A (ko) 전자 장치