CN1308960C - 磁随机存取存储器及其写入方法 - Google Patents

磁随机存取存储器及其写入方法 Download PDF

Info

Publication number
CN1308960C
CN1308960C CNB031545130A CN03154513A CN1308960C CN 1308960 C CN1308960 C CN 1308960C CN B031545130 A CNB031545130 A CN B031545130A CN 03154513 A CN03154513 A CN 03154513A CN 1308960 C CN1308960 C CN 1308960C
Authority
CN
China
Prior art keywords
write
current
magnetic field
circuit
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031545130A
Other languages
English (en)
Other versions
CN1482617A (zh
Inventor
岩田佳久
中島健太郎
徐向京
史达洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1482617A publication Critical patent/CN1482617A/zh
Application granted granted Critical
Publication of CN1308960C publication Critical patent/CN1308960C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种磁随机存取存储器及其写入方法。本发明的磁随机存取存储器的写入方法包括：对具有易轴和难轴的磁致电阻效应元件施加平行于所述难轴的第一磁场，之后，对所述磁致电阻效应元件同时施加平行于所述难轴的第二磁场和平行于所述易轴的第三磁场，所述第二磁场比所述第一磁场弱；其中，通过在平行于所述易轴的方向通入第一写入电流来产生所述第一和第二磁场，通过在平行于所述难轴的方向通入第二写入电流来产生所述第三磁场。

Description

磁随机存取存储器及其写入方法
(本申请基于并要求2002年5月15日申请的在先日本专利申请2002-140499为优先权，该申请的全部内容在此引入作为参考。)
技术领域
本发明涉及利用基于隧道型磁致电阻效应、存储“1”、“0”信息的MTJ(磁遂道结)元件构成存储器单元的磁随机存取存储器(MRAM)及其写入方法。
背景技术
近年来，提出了多种根据新原理存储信息的存储器，其中之一就是由RoyScheuerlein et.al.提出的利用隧道型磁致电阻(以下称为TMR)效应的存储器(例如，可以参见ISSCC2000 Technical Digest p.128“A 10ns Read and WriteNon-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Swichin each Cell”)。
磁随机存取存储器利用MTJ元件存储“1”、“0”-信息。如图109所示，MTJ元件具有由两层磁性层(强磁性层)夹持绝缘层(隧道阻挡层)的结构。在MTJ元件存储的信息是依据两层磁性层的磁化方向平行或者反平行来判断的。
这里，如图110所示，所谓平行是指两层磁性层的磁化方向相同，所谓反平行是指两层磁性层的磁化方向相反(箭头方向表示磁化方向)。
通常，在两层磁性层的一侧，配置反强磁性层。反强磁性层是用于通过固定一侧磁性层的磁化方向，仅改变另一侧的磁化方向，从而容易地改写信息的部件。
磁化方向被固定的磁性层称为固定层或钉扎层。而且，能够根据写入的数据自由地改变磁化方向的磁性层称为自由层或存储层。
如图110所示，两层磁性层的磁化方向为平行时，被这两层磁性层夹持的绝缘层(隧道阻挡层)的隧道电阻最低。这种状态是“1”-状态。而且，两层磁性层的磁化方向为反平行时，被这两层磁性层夹持的绝缘层(隧道阻挡层)的隧道电阻最高。这种状态是“0”-状态。
以下，参照图111简要说明对MTJ元件进行写入的工作原理。
MTJ元件配置在相互交叉的写入字线和数据线(读出/写入的位线)的交点。而且，通过在写入字线和数据线中流过电流，利用流过两布线的电流所产生的磁场，使MTJ元件的磁化方向成为平行或反平行，实现写入。
例如，在MTJ元件的易磁化轴在X方向，写入字线在X方向延伸，数据线在与X方向垂直的Y方向延伸的情形，在写入时，在写入字线中流过朝向一个方向的电流，根据写入数据，在数据线中流过朝向一个方向或另一个方向的电流。
如果在数据线中流过朝向一个方向的电流，则MTJ元件的磁化方向成为平行(“1”-状态)。另一方面，如果在数据线中流过朝向另一个方向的电流，则MTJ元件的磁化方向成为反平行(“0”-状态)。
MTJ元件的磁化方向的变化如下所述。
如图112的TMR曲线所示，如果在MTJ元件的长边(Easy-Axis：易轴)方向施加磁场Hy，则MTJ元件的电阻值例如改变17％左右。平行状态和反平行状态的电阻值之差与平行状态的电阻值的比值称为MR比。
MR比随MTJ元件的结构、组成和形态而变化。目前，得到了MR比为50％左右的MTJ元件。
在MTJ元件中，施加易轴方向的磁场Hy与难轴方向的磁场Hx的合成磁场。如图113的实线所示，改变MTJ元件的电阻值所必需的易轴方向的磁场Hy的强度，随难轴方向的磁场Hx的强度而变。通过利用这种现象，能够在配置成阵列状的存储器之中，把数据仅写入存在于选择的写入字线与选择的数据线的交点的MTJ元件。
利用图113的星形曲线对此再做说明。
MTJ元件的星形曲线，例如，如图113的实线所示。亦即，易轴方向的磁场Hy与难轴方向的磁场Hx的合成磁场强度如果位于星形曲线(实线)的外侧(例如黑色圆的位置)，则磁性层的磁化方向能够反转。
相反，易轴方向的磁场Hy与难轴方向的磁场Hx的合成磁场强度如果位于星形曲线(实线)的内侧(例如白色圆的位置)，则磁性层的磁化方向不能反转。
因此，通过改变易轴方向的磁场Hy的强度与难轴方向的磁场Hx的强度，改变合成磁场强度的Hx-Hy平面内的位置，可以控制对MTJ元件的数据写入。
而且，通过在选择的MTJ元件流过电流，检测该MTJ元件的电阻值，可以容易地进行读出。
例如，使开关元件与MTJ元件串联连接，仅使与选择的读出字线连接的开关元件处于导通状态，用做电流通路。结果，由于仅在选择的MTJ元件流过电流，所以可以读出该MTJ元件的数据。
在磁随机存取存储器中，如上所述，例如在写入字线和数据线(读出/写入位线)分别流过写入电流，通过将由此产生的合成磁场作用于MTJ元件，从而进行数据写入。
这里，关于写入操作，要求在MTJ元件经常写入正确的写入数据，即要求写入特性的稳定化。写入特性的稳定化，在MTJ元件存储的数据(MTJ元件的状态)与写入数据不同时特别重要。即，在这种情形，必须使MTJ元件的存储层的磁化状态(磁化方向)稳定地反转。
以往，作为从所谓的写入特性稳定化的观点出发创造出的写入方法，例如已知有USP 6081445“Method to Write/Read MRAM Arrays”中记载的方法。
如图114所示，该方法是如下的方法，首先，将难轴方向的磁场Hx作用于MTJ元件，使TMR层的存储层端部的磁化方向与难轴方向一致(①)，将易轴方向的磁场Hy作用于MTJ元件(②)。
亦即，采用该方法，在写入字线流过写入电流后，在写入位线流过具有取决于写入数据的流向的写入电流。但是，MTJ元件的易磁化轴(易轴)朝向写入字线延伸的方向。
这样，在易轴方向的磁场Hy作用于MTJ元件之前，预先将难轴方向的磁场Hx作用于MTJ元件，使MTJ元件的存储层端部的磁化方向与难轴方向一致。之所以这样是为了，写入后的MTJ元件的存储层端部的磁化方向，在各写入之后不能不同，以便不受前次写入的影响。这样做的目的在于提高写入的可靠性。
如图115所示，MTJ元件的存储层的磁化反转从存储层端部开始。因此，写入开始时的存储层端部的磁化方向，如果在各写入时不同，则必要的合成磁场大小、磁场施加时间在各写入时的偏差可能性大。易轴方向的磁场Hy作用于MTJ元件之前，难轴方向的磁场Hx作用于MTJ元件。采用这种方法，难轴方向的磁场Hx，仅由Hx使存储层主要部分的磁化方向朝向难轴方向、可是为比必需的磁场要小的值，作为足以改变其磁化方向改变比主要部分容易的存储层端部的大小，该磁场Hx的大小应不随写入数据而变化。该写入方法在写入开始时不左右写入数据，仅由难轴方向的磁场Hx就可以确定存储层端部的磁场方向，因而再现性良好。
而且，在USP 6081445中，该写入方法对于MTJ的平面形状为矩形的有效。在矩形的情形，矩形的角部的磁化方向受退磁场的影响，与存储层主要部分的磁化方向不一致，这是对写入开始时的磁化反转有重要影响的原因。
但是，在USP 6081445中，仅公开了以下内容，即难轴方向的磁场Hx作用于MTJ元件之后，易轴方向的磁场Hy作用于MTJ元件。亦即，在去除磁场的顺序方面未公开任何内容。如果在去掉难轴方向的磁场Hx之前去掉易轴方向的磁场Hy，则仅有难轴方向的磁场Hx对存储层内部的磁化方向施加影响，磁化方向出现不稳定，引起误写入，存在导致写入不良的一个原因的可能性。
发明内容
根据本发明的一种磁随机存取存储器的写入方法，包括如下步骤，对具有易轴和难轴的磁致电阻效应元件施加平行于所述难轴的第一磁场，对磁致电阻效应元件同时施加平行于难轴、比所述第一磁场弱的第二磁场和平行于易轴的第三磁场；其中，通过在平行于易轴的方向通入第一写入电流来产生第一和第二磁场，通过在平行于难轴的方向通入第二写入电流来产生第三磁场。
根据本发明的另一种磁随机存取存储器的写入方法，包括如下步骤：对具有易轴和难轴的磁致电阻效应元件同时施加平行于难轴的第一磁场和平行于易轴的第二磁场，之后，对磁致电阻效应元件施加比第二磁场强的、平行于所述易轴的第三磁场，其中，通过在平行于所述易轴的方向通入第一写入电流来产生第一磁场，通过在平行于难轴的方向通入第二写入电流来产生第二和第三磁场。
根据本发明的又一种磁随机存取存储器的写入方法，包括如下步骤：对具有易轴和难轴的磁致电阻效应元件施加平行于难轴的第一磁场，对所述磁致电阻效应元件同时施加平行于难轴的第二磁场和平行于易轴的第三磁场，之后，对所述磁致电阻效应元件施加平行于所述易轴的第四磁场，其中，通过在平行于所述易轴的方向通入第一写入电流来产生所述第一和第二磁场，通过在平行于所述难轴的方向通入第二写入电流来产生所述第三和第四磁场。
根据本发明的再一种磁随机存取存储器的写入方法，包括如下步骤：对具有易轴和难轴的磁致电阻效应元件同时施加平行于难轴的第一磁场和平行于易轴的第二磁场，对磁致电阻效应元件同时施加平行于难轴的第三磁场和比第二磁场强的、平行于易轴的第四磁场，对磁致电阻效应元件同时施加平行于难轴、比所述第三磁场弱的第五磁场和平行于易轴的第六磁场；其中，通过在平行于易轴的方向通入第一写入电流来产生第一、第三和第五磁场，通过在平行于难轴的方向通入第二写入电流来产生第二、第四和第六磁场。
根据本发明的一种磁随机存取存储器，包括：相互交叉的第一和第二写入线；配置在所述第一和第二写入线的交叉点的磁致电阻效应元件；向第一写入线提供第一写入电流的第一驱动器；向第二写入线提供第二写入电流的第二驱动器；登录用于控制所述第一写入电流的第一设定数据和用于控制所述第二写入电流的第二设定数据的设定电路；以及电流波形控制电路，根据所述第一设定数据控制所述第一驱动器的工作，根据所述第二设定数据控制所述第二驱动器的工作；吸收第一写入电流的第一吸收器；和吸收第二写入电流的第二吸收器，其中，所述电流波形控制电路控制所述第一和第二吸收器的工作。
本发明的另一种磁随机存取存储器，包括：多条第一写入线；与多条第一写入线交叉的多条第二写入线；配置在多条第一写入线和多条第二写入线的交叉点处的磁致电阻效应元件；与多条第一写入线对应的多个第一驱动器；与多条第二写入线对应的多个第二驱动器；登录用于控制流过多条第一写入线的第一写入电流的第一设定数据和用于控制流过多条第二写入线的第二写入电流的第二设定数据的设定电路；以及电流波形控制电路，根据第一设定数据控制所述多个第一驱动器的工作，根据第二设定数据控制多个第二驱动器的工作。
附图说明
图1是根据本发明的写入原理的实施例1的一个步骤的示意图。
图2是根据本发明的写入原理的实施例1的一个步骤的示意图。
图3是根据本发明的写入原理的实施例1的全部步骤的示意图。
图4是根据本发明的写入原理的实施例2的一个步骤的示意图。
图5是根据本发明的写入原理的实施例2的一个步骤的示意图。
图6是根据本发明的写入原理的实施例2的一个步骤的示意图。
图7是根据本发明的写入原理的实施例2的全部步骤的示意图。
图8是根据本发明的写入原理的实施例3的一个步骤的示意图。
图9是根据本发明的写入原理的实施例3的一个步骤的示意图。
图10是根据本发明的写入原理的实施例3的一个步骤的示意图。
图11是根据本发明的写入原理的实施例3的全部步骤的示意图。
图12是根据本发明的写入原理的实施例4的一个步骤的示意图。
图13是根据本发明的写入原理的实施例4的一个步骤的示意图。
图14是根据本发明的写入原理的实施例4的一个步骤的示意图。
图15是根据本发明的写入原理的实施例4的全部步骤的示意图。
图16是根据本发明的写入原理的实施例5的一个步骤的示意图。
图17是根据本发明的写入原理的实施例5的一个步骤的示意图。
图18是根据本发明的写入原理的实施例5的全部步骤的示意图。
图19是根据本发明的写入原理的实施例6的一个步骤的示意图。
图20是根据本发明的写入原理的实施例6的一个步骤的示意图。
图21是根据本发明的写入原理的实施例6的一个步骤的示意图。
图22是根据本发明的写入原理的实施例6的全部步骤的示意图。
图23是根据本发明的写入原理的实施例7的一个步骤的示意图。
图24是根据本发明的写入原理的实施例7的一个步骤的示意图。
图25是根据本发明的写入原理的实施例7的一个步骤的示意图。
图26是根据本发明的写入原理的实施例7的全部步骤的示意图。
图27是根据本发明的写入原理的实施例8的一个步骤的示意图。
图28是根据本发明的写入原理的实施例8的一个步骤的示意图。
图29是根据本发明的写入原理的实施例8的一个步骤的示意图。
图30是根据本发明的写入原理的实施例8的全部步骤的示意图。
图31是根据本发明的写入原理的实施例9的示意图。
图32是根据实施例9的磁场强度变化状态的示意图。
图33是根据本发明的写入原理的实施例9的全部步骤的示意图。
图34是根据本发明的写入原理的实施例10的示意图。
图35是根据实施例10的磁场强度变化状态的示意图。
图36是根据本发明的写入原理的实施例10的全部步骤的示意图。
图37是在每个芯片或每个单元阵列实现实施例1～10的MRAM的电路例1的整体构成示意图。
图38是电路例1的写入字线驱动器/吸收器(Sinker)的示例图。
图39是电路例1的写入位线驱动器/吸收器的示例图。
图40是电路例1的写入电流波形控制电路的示例图。
图41是电路例1的写入字线驱动器/吸收器·触发器电路的示例图。
图42是电路例1的写入位线驱动器/吸收器·触发器电路的示例图。
图43是电路例1的设定电路的示例图。
图44是电路例1的设定电路内的寄存器的示例图。
图45是电路例1的设定电路内的寄存器的示例图。
图46是电路例1中使用的Vclamp生成电路的示例图。
图47是电路例1的设定电路内的解码器的示例图。
图48是在每个芯片或每个单元阵列实现实施例1～10的MRAM的电路例2的整体构成示意图。
图49是电路例2的写入字线驱动器/吸收器的示例图。
图50是电路例1的写入位线驱动器/吸收器的示例图。
图51是电路例2的写入电流波形控制电路的示例图。
图52是电路例2的写入字线驱动器/吸收器·触发器电路的示例图。
图53是电路例2的写入位线驱动器/吸收器·触发器电路的示例图。
图54是电路例2中使用的波形生成电路的示例图。
图55是电路例2中使用的波形生成电路内的延迟电路的示例图。
图56是电路例2中使用的恒流源电路的示例图。
图57是展示与电路例2有关的MRAM的工作例的波形图。
图58是电路例2的设定电路的示例图。
图59是电路例2的设定电路内的寄存器的示例图。
图60是电路例2的设定电路内的解码器的示例图。
图61是在每个芯片或每个单元阵列实现实施例1～10的MRAM的电路例3的整体构成示意图。
图62是电路例3的写入位线驱动器/吸收器的示例图。
图63是电路例3的写入位线驱动器/吸收器·触发器电路的示例图。
图64是电路例3的写入位线驱动器/吸收器·触发器电路的示例图。
图65是在每个写入字/位线实现实施例1～10的MRAM的电路例1的整体构成示意图。
图66是电路例1的写入字线驱动器/吸收器的示例图。
图67是电路例1的写入位线驱动器/吸收器的示例图。
图68是电路例1的写入电流波形控制电路·设定电路的示例图。
图69是电路例1的写入电流波形控制电路·设定电路的示例图。
图70是电路例1的写入电流波形控制电路·设定电路的示例图。
图71是电路例1的写入字线驱动器/吸收器·触发器电路的示例图。
图72是电路例1的写入位线驱动器/吸收器·触发器电路的示例图。
图73是电路例1的写入位线驱动器/吸收器·触发器电路的示例图。
图74是电路例1的设定电路的示例图。
图75是电路例1的设定电路的示例图。
图76是电路例1的设定电路的示例图。
图77是展示与电路例1有关的MRAM的工作例的波形图。
图78是展示与电路例1有关的MRAM的工作例的波形图。
图79是电路例2的写入字线驱动器/吸收器·触发器电路的示例图。
图80是电路例2的写入位线驱动器/吸收器·触发器电路的示例图。
图81是电路例2的写入位线驱动器/吸收器·触发器电路的示例图。
图82是电路例2中使用的波形生成电路的示例图。
图83是图82的波形生成电路的工作波形的示意图。
图84是电路例2中使用的波形生成电路的示例图。
图85是图84的波形生成电路的工作波形的示意图。
图86是电路例2中使用的波形生成电路的示例图。
图87是图86的波形生成电路的工作波形的示意图。
图88是电路例2中使用的波形生成电路的示例图。
图89是图88的波形生成电路的工作波形的示意图。
图90是展示与电路例2有关的MRAM的工作例的波形图。
图91是展示与电路例2有关的MRAM的工作例的波形图。
图92是电路例3的写入位线驱动器/吸收器的示例图。
图93是电路例3的写入电流波形控制电路·设定电路的示例图。
图94是电路例3的写入电流波形控制电路·设定电路的示例图。
图95是电路例4的写入位线驱动器/吸收器的示例图。
图96是电路例4的写入电流波形控制电路·设定电路的示例图。
图97是电路例4的写入电流波形控制电路·设定电路的示例图。
图98是根据本发明的电路方式适用于具有多段层叠的存储器单元阵列的MRAM的情形的概略示意图。
图99是根据本发明的电路方式适用于具有多段层叠的存储器单元阵列的MRAM的情形的概略示意图。
图100是实施例9适用的写入字线驱动器/吸收器的示例图。
图101是实施例9适用的写入位线驱动器/吸收器的示例图。
图102是恒流源电路的示例图。
图103是图100和图101的电路工作波形示意图。
图104是实施例10适用的写入字线驱动器/吸收器的示例图。
图105是实施例10适用的写入位线驱动器/吸收器的示例图。
图106是VPGW、VPGB生成电路的示例图。
图107是恒流源电路的示例图。
图108是图104和图105的电路工作波形示意图。
图109是MTJ元件的结构例示意图。
图110是MTJ元件的两种状态示意图。
图111是磁随机存取存储器的写入工作原理的示意图。
图112是TMR曲线图。
图113是星形曲线图。
图114是MTJ元件的存储层的磁化方向示意图。
图115是已有的写入原理的示例图。
具体实施方式
以下，参照附图对根据本发明实施例的磁随机存取存储器予以详细说明。
1.写入原理(对MTJ元件施加磁场的方法)
首先，对根据本发明实施例的磁随机存取存储器的写入原理、即对MTJ元件施加磁场Hx、Hy的方法予以说明。
对提供写入电流的定时、即磁场Hx、Hy的施加定时，和写入电流的电流值的时间变化、即磁场Hx、Hy的强度的时间变化等进行了研究，以便根据本发明实施例的写入原理，可使MTJ元件的磁化方向易于反转。
(1)实施例1
根据本实施例的写入原理，提出了在易轴方向的磁场Hx作用于MTJ元件之前，预先使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致的方法，以及使MTJ元件的存储层端部和内部的磁化方向稳定化的方法。
这些方法的共同点在于难轴方向的磁场Hx的强度随时间变化。
具体地讲，首先，如图1所示，在易轴方向的磁场Hy作用于MTJ元件之前，为了预先使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致，非常强的磁场Hx作用于MTJ元件，使TMR层的存储层端部磁畴的磁化方向与难轴方向一致(①)。
之后，如图2所示，具有与写入数据对应取向的易轴方向的磁场Hy作用于MTJ元件，MTJ元件的磁化方向取向在易轴方向。此时，难轴方向的磁场Hx被设定成为比磁场Hy作用于MTJ元件之前的磁场Hx更弱，从而使MTJ元件的存储层端部磁畴的磁化方向完全取向在易轴方向。
图3简单地展示了用于实现实施例1的写入原理的磁随机存取存储器的工作原理。
磁场Hx、Hy的发生定时和强度取决于在相互交叉的写入字线和写入位线中流过的写入电流的电流供给定时和大小。例如，如果在写入字线中流过的写入电流的大小随时间变换，则可使难轴方向的磁场Hx的强度随时间而变换。但是，MTJ元件的易磁化轴(易轴)取向在写入字线延伸的方向。
首先，在写入字线中通入流向一定方向的写入电流Ip1。利用写入电流Ip1发生难轴方向的磁场Hx，使TMR层的存储层端部的磁畴的磁化方向与难轴方向一致(步骤ST1)。
之后，在写入字线通入流向一定方向的写入电流Ip2(＜Ip1)，在写入位线通入流向取决于写入数据的写入电流Ip3。利用写入电流Ip2、Ip3，产生合成磁场Hx+Hy，使TMR层的存储层的磁化方向反转(步骤ST2)。
而且，从写入电流Ip1向写入电流Ip2的变换(磁场Hx的变化①→②)，磁场强度既可以是模拟式地变化，也可以是数字式地变化。
用于实施该工作原理的电路方式，即确定向写入字线和写入位线提供写入电流的定时和写入电流的大小(波形)等的电路如下所述。
这样，根据本例的写入原理，易轴方向的磁场Hy作用于MTJ元件之前，为了预先使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致，非常强的磁场Hx作用于MTJ元件。而且，易轴方向的磁场Hy作用于MTJ元件时，设定难轴方向的磁场Hx，使其比磁场Hy发生前的磁场Hx更弱。
因此，关于MTJ元件的存储层的磁化反转，可以确实地进行，能够提高写入特性。
(2)实施例2
即使在写入操作结束之后，如果MTJ元件的存储层端部磁畴的磁化方向取向在难轴方向，如图95所示，则其端部磁畴的磁化方向与MTJ元件的固定层的磁化方向垂直。而且，这部分的MR比是MTJ元件的磁化状态(固定层的磁化方向和存储层的磁化方向的关系)为平行或者反平行时的MR比的一半左右，结果成为MTJ元件的MR比劣化的原因。
在此，提出了以下方法，根据本例的写入原理，以利用难轴方向的磁场Hx，使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致为前提，之后，利用易轴方向的磁场Hy，使MTJ元件的存储层内部的磁化方向完全取向在易轴方向。
该方法的要点在于，即使难轴方向的磁场Hx消失之后，也使易轴方向的磁场Hy继续作用于MTJ元件。
具体地讲，首先，如图4所示，难轴方向的磁场Hx作用于MTJ元件，使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致(①)。
然后，如图5所示，具有取决于写入数据的取向的易轴方向的磁场Hy作用于MTJ元件。此时，由于仍旧继续发生难轴方向的磁场Hx，所以合成磁场Hx+Hy作用于MTJ元件(②)。
之后，如图6所示，仅取消难轴方向的磁场Hx。即，仅有易轴方向的磁场Hy作用于MTJ元件，所以在该磁场Hy的作用下，MTJ元件的存储层的大部分的磁化方向完全取向在易轴方向(③)。
图7简单地展示了用于实现实施例2的写入原理的磁随机存取存储器的工作原理。
利用对相互交叉的写入字线和写入位线提供写入电流的定时和切断写入电流的定时，确定发生Hy的定时和取消Hy的定时。
首先，在写入字线通入流向一定方向的写入电流Ip1。利用写入电流Ip1发生难轴方向的磁场Hx，使TMR层的存储层端部的磁畴的磁化方向与难轴方向一致(步骤ST1)。
之后，在写入字线继续通入写入电流Ip1，并且在写入位线通入其流向取决于写入数据的写入电流Ip2。利用这些写入电流Ip1、Ip2，产生合成磁场Hx+Hy(步骤ST2)。
之后，停止写入字线的写入电流Ip1，仅继续通入写入位线的写入电流Ip2。结果，利用磁场Hy，使MTJ元件的存储层的大部分的磁化方向完全取向于易轴方向，使TMR层的存储层的磁化方向反转(步骤ST3)。
用于实施该工作原理的电路方式，即确定向写入字线和写入位线提供写入电流的定时和写入电流的大小(波形)等的电路如下所述。
这样，根据本例的写入原理，即使在难轴方向的磁场Hx取消之后，使易轴方向的磁场Hy也继续作用于MTJ元件。因此，解决并且防止了存储层内部的磁化方向不稳定这样的问题。存储层大部分的磁化方向与易轴方向整合。进而，关于MTJ元件的存储层的磁化反转，可以确实地进行，能够提高写入特性。
(实施例3)
在此，提出了以下方法，根据本例的写入原理，以利用难轴方向的磁场Hx，使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致为前提，之后，利用易轴方向的磁场Hy，使MTJ元件的存储层大部分的磁化方向完全取向在易轴方向。
该方法的要点在于，在难轴方向的磁场Hx消失之后，易轴方向的磁场Hy继续作用于MTJ元件，同时磁场Hy的强度比磁场Hx消失前的磁场Hy更强。
具体地讲，首先，如图8所示，难轴方向的磁场Hx作用于MTJ元件，使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致(①)。
然后，如图9所示，具有取决于写入数据的取向的易轴方向的磁场Hy作用于MTJ元件。此时，由于仍旧继续发生难轴方向的磁场Hx，所以合成磁场Hx+Hy作用于MTJ元件(②)。
之后，如图10所示，仅取消难轴方向的磁场Hx，仅有易轴方向的磁场Hy作用于MTJ元件。并且，此时磁场Hy的强度比磁场Hx取消前的磁场Hy更强。在该磁场Hy的作用下，MTJ元件的存储层的大部分的磁化方向完全取向在易轴方向(③)。
图11简单地展示了用于实现实施例3的写入原理的磁随机存取存储器的工作原理。
利用在相互交叉的写入字线和写入位线中流过的写入电流的供给/切断的定时和大小，确定磁场Hx、Hy的发生/取消的定时和强度。
首先，在写入字线通入流向一定方向的写入电流Ip1。利用写入电流Ip1发生难轴方向的磁场Hx，使TMR层的存储层端部的磁畴的磁化方向与难轴方向一致(步骤ST1)。
之后，在写入字线继续通入写入电流Ip1，并且在写入位线通入其流向取决于写入数据的写入电流Ip2。利用这些写入电流Ip1、Ip2，产生合成磁场Hx+Hy(步骤ST2)。
之后，停止写入字线的写入电流Ip1，在写入位线通入写入电流Ip3(＞Ip2)。结果，利用磁场Hy，使MTJ元件的存储层的大部分的磁化方向完全取向于易轴方向，使TMR层的存储层的磁化方向反转(步骤ST3)。
而且，从写入电流Ip2向写入电流Ip3的变换(磁场Hy的变化②→③)，磁场强度既可以是模拟式地变化，也可以是数字式地变化。
用于实施该工作原理的电路方式，即确定向写入字线和写入位线提供写入电流的定时和写入电流的大小(波形)等的电路如下所述。
这样，根据本例的写入原理，即使在难轴方向的磁场Hx取消之后，使易轴方向的磁场Hy也继续作用于MTJ元件。并且，难轴方向的磁场Hx取消后的易轴方向的磁场Hy，比磁场Hx取消前的磁场Hy更强。
因此，解决并且防止了存储层内部的磁化方向不稳定这样的问题。存储层大部分的磁化方向与易轴方向整合。进而，关于MTJ元件的存储层的磁化反转，可以确实地进行，能够提高写入特性。
(4)实施例4
提出以下方法，根据本例的写入原理，在易轴方向的磁场Hy作用于MTJ元件之前，预先使MTJ元件的存储层大部分的磁化方向与难轴方向一致，以及在易轴方向的磁场Hy作用于MTJ元件之后，使MTJ元件的存储层端部磁畴的磁化方向完全取向在易轴方向。
本例的写入原理是实施例1的写入原理和实施例3的写入原理的组合。这一要点在于难轴方向的磁场Hx的强度和易轴方向的磁场Hy的强度随时间而变化，以及取消难轴方向的磁场Hx之后，易轴方向的磁场Hy继续作用于MTJ元件。
具体地讲，首先，如图12所示，在易轴方向的磁场Hy作用于MTJ元件之前，为了预先使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致，非常强的磁场Hx作用于MTJ元件，使TMR层的存储层端部磁畴的磁化方向与难轴方向一致(①)。
之后，如图13所示，具有与写入数据对应取向的易轴方向的磁场Hy作用于MTJ元件，MTJ元件的磁化方向取向在易轴方向。此时，难轴方向的磁场Hx被设定成为比磁场Hy作用于MTJ元件之前的磁场Hx更弱，从而使MTJ元件的存储层端部磁畴的磁化方向完全取向在易轴方向。
之后，如图14所示，仅取消难轴方向的磁场Hx，仅有易轴方向的磁场Hy作用于MTJ元件。此时，磁场Hy的强度比取消磁场Hx前的磁场Hy更强，以使MTJ元件的存储层的大部分的磁化方向完全取向在易轴方向(③)。
图15简单地展示了用于实现实施例4的写入原理的磁随机存取存储器的工作原理。
首先，在写入字线通入流向一定方向的写入电流Ip1。利用写入电流Ip1发生难轴方向的磁场Hx，使TMR层的存储层端部的磁畴的磁化方向与难轴方向一致(步骤ST1)。
之后，在写入字线通入流向一定方向的写入电流Ip2(＜Ip1)，在写入位线通入流向取决于写入数据的写入电流Ip3。利用写入电流Ip2、Ip3，产生合成磁场Hx+Hy(步骤ST2)。
之后，停止写入字线的写入电流Ip2，在写入位线通入写入电流Ip4(＞Ip3)。结果，利用磁场Hy，使MTJ元件的存储层的大部分的磁化方向完全取向于易轴方向，使TMR层的存储层的磁化方向反转(步骤ST3)。
而且，从写入电流Ip1向写入电流Ip2的变换(磁场Hx的变化①→②)，磁场强度既可以是模拟式地变化，也可以是数字式地变化。
而且，对于从写入电流Ip3向写入电流Ip4的变换(磁场Hy的变化②→③)，磁场强度既可以是模拟式地变化，也可以是数字式地变化。
用于实施该工作原理的电路方式，即确定向写入字线和写入位线提供写入电流的定时和写入电流的大小(波形)等的电路如下所述。
这样，根据本例的写入原理，易轴方向的磁场Hy作用于MTJ元件之前，为了预先使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致，非常强的磁场Hx作用于MTJ元件。而且，易轴方向的磁场Hy作用于MTJ元件时，设定难轴方向的磁场Hx，使其比磁场Hy发生前的磁场Hx更弱。
这样，根据本例的写入原理，即使在难轴方向的磁场Hx取消之后，使易轴方向的磁场Hy也继续作用于MTJ元件。并且，难轴方向的磁场Hx取消后的易轴方向的磁场Hy，比磁场Hx取消前的磁场Hy更强。
因此，解决并且防止了存储层内部的磁化方向不稳定这样的问题。存储层大部分的磁化方向与易轴方向整合。进而，关于MTJ元件的存储层的磁化反转，可以确实地进行，能够提高写入特性。
(5)实施例5
提出以下方法，根据本例的写入原理，难轴方向的磁场Hx和易轴方向的磁场Hy同时发生/取消，同时使易轴方向的磁场Hy的强度随时间而变化。
本例的方法的要点在于难轴方向的磁场Hx的强度经常保持一定，并且在磁场Hx、Hy的发生之初，将易轴方向的磁场Hy设定为较小值，之后将易轴方向的磁场Hy改变为较大值。
具体地讲，首先，如图16所示，为使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致，非常强的磁场Hx作用于MTJ元件，同时具有与写入数据对应的取向的易轴方向的弱磁场Hy作用于MTJ元件。在此阶段，由于MTJ元件受到磁场Hx的影响大，所以TMR层的存储层端部磁畴的磁化方向与难轴方向一致(①)。
之后，如图17所示，易轴方向的磁场Hy改变为非常大的值，利用合成磁场Hx、Hy，使MTJ元件的存储层的磁化方向反转。此时的磁场Hx的强度和磁场Hy的强度既可以相同，也可以不同(②)。
图18简单地展示了用于实现实施例5的写入原理的磁随机存取存储器的工作原理。
首先，在写入字线通入流向一定方向的写入电流Ip1，在写入位线通入其流向取决于写入数据的写入电流Ip2。这里，写入电流Ip2取比写入电流Ip1非常小的值。利用具有较大值的写入电流Ip1，发生难轴方向的磁场Hx，使TMR层的存储层端部磁畴的磁化方向与难轴方向一致(步骤ST1)。
之后，如果在写入位线通入具有非常大的值的写入电流Ip3(＞Ip2)，则利用写入电流Ip1、Ip2产生合成磁场Hx+Hy。结果，利用磁场Hy使MTJ元件的存储层大部分的磁化方向完全取向在易轴方向，使TMR层的存储层的磁化方向反转(步骤ST2)。
而且，从写入电流Ip2向写入电流Ip3的变换(磁场Hy的变化①→②)，磁场强度既可以是模拟式地变化，也可以是数字式地变化。
用于实施该工作原理的电路方式，即确定向写入字线和写入位线提供写入电流的定时和写入电流的大小(波形)等的电路如下所述。
这样，根据本例的写入原理，由于分阶段地改变易轴方向的磁场Hy，所以不必为了发生强磁场Hy，而使大的写入电流急剧地通入写入位线，能够降低因电感成分导致的噪声。
(6)实施例6
提出以下方法，根据本例的写入原理，难轴方向的磁场Hx和易轴方向的磁场Hy同时发生/取消，同时使难轴方向的磁场Hx的强度和易轴方向的磁场Hy的强度一起随时间而变化。
本例的方法的要点在于，在磁场Hx、Hy的发生之初，难轴方向的磁场Hx取较大值，将易轴方向的磁场Hy设定为较小值，同时在随后将易轴方向的磁场Hy改变为较大值，然后，将难轴方向的磁场Hx改变为较小值。
具体地讲，首先，如图19所示，为使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致，非常强的磁场Hx作用于MTJ元件，同时具有与写入数据对应的取向的易轴方向的弱磁场Hy作用于MTJ元件。在此阶段，由于MTJ元件受到磁场Hx的影响大，所以TMR层的存储层端部磁畴的磁化方向与难轴方向一致(①)。
之后，如图20所示，易轴方向的磁场Hy改变为非常大的值，利用合成磁场Hx、Hy，使MTJ元件的存储层的磁化方向反转。此时的磁场Hx的强度和磁场Hy的强度既可以相同，也可以不同(②)。
之后，如图21所示，难轴方向的磁场Hx改变为非常小的值，利用合成磁场Hx、Hy，使TMR层的存储层大部分的磁化方向完全取向在易轴方向(③)。
图22简单地展示了用于实现实施例6的写入原理的磁随机存取存储器的工作原理。
首先，在写入字线通入流向一定方向的写入电流Ip1，在写入位线通入其流向取决于写入数据的写入电流Ip2。这里，写入电流Ip2取比写入电流Ip1非常小的值。利用具有较大值的写入电流Ip1，发生难轴方向的磁场Hx，使TMR层的存储层端部磁畴的磁化方向与难轴方向一致(步骤ST1)。
然后，如果在写入位线通入具有非常大的值的写入电流Ip3(＞Ip2)，则利用写入电流Ip1、Ip3产生合成磁场Hx+Hy(步骤ST2)。
之后，如果在写入字线通入具有非常小的值的写入电流Ip4(＜Ip1)，则利用写入电流Ip3、Ip4产生合成磁场Hx+Hy。结果，利用磁场Hy使MTJ元件的存储层大部分的磁化方向完全取向在易轴方向，使TMR层的存储层的磁化方向反转(步骤ST3)。
而且，从写入电流Ip2向写入电流Ip3的变换(磁场Hy的变化①→②)，磁场强度既可以是模拟式地变化，也可以是数字式地变化。
而且，对于从写入电流Ip1向写入电流Ip4的变换(磁场Hx的变化②→③)，磁场强度既可以是模拟式地变化，也可以是数字式地变化。
用于实施该工作原理的电路方式，即确定向写入字线和写入位线提供写入电流的定时和写入电流的大小(波形)等的电路如下所述。
这样，根据本例的写入原理，分阶段地减弱难轴方向的磁场Hx，分阶段地增强易轴方向的磁场Hy。因此，为了发生强磁场Hx、Hy，不必使大的写入电流急剧地通入写入位线或者急剧地将其切断。亦即，由于通入写入字线/写入位线的写入电流(的大小)没有急剧变化，所以能够降低因电感成分导致的噪声。
(7)实施例7
提出以下方法，根据本例的写入原理，难轴方向的磁场Hx和易轴方向的磁场Hy同时发生/取消，同时使难轴方向的磁场Hx的强度和易轴方向的磁场Hy的强度一起随时间而变化。
本例的方法的要点在于，在磁场Hx、Hy的发生之初，难轴方向的磁场Hx取非常大的值，将易轴方向的磁场Hy设定为较小值，之后，难轴方向的磁场Hx从非常大的值改变为较大值，易轴方向的磁场Hy改变为较大值，然后，难轴方向的磁场Hx改变为较小值。
亦即，根据本例的写入原理，难轴方向的磁场Hx分三个阶段依次减弱，易轴方向的磁场Hy分两个阶段依次增强。
具体地讲，首先，如图23所示，为使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致，非常强的磁场Hx作用于MTJ元件，同时具有与写入数据对应的取向的易轴方向的弱磁场Hy作用于MTJ元件。在此阶段，由于MTJ元件受到磁场Hx的影响大，所以TMR层的存储层端部磁畴的磁化方向与难轴方向一致(①)。
之后，如图24所示，难轴方向的磁场Hx从非常大的值改变为较大值(磁场Hx减弱)，同时易轴方向的磁场Hy改变为较大的值。此时的磁场Hx的强度和磁场Hy的强度既可以相同，也可以不同(②)。
之后，如图25所示，难轴方向的磁场Hx改变为非常小的值。利用合成磁场Hx、Hy，使TMR层的存储层大部分的磁化方向完全取向在易轴方向(③)。
图26简单地展示了用于实现实施例7的写入原理的磁随机存取存储器的工作原理。
首先，在写入字线通入流向一定方向的写入电流Ip1，在写入位线通入其流向取决于写入数据的写入电流Ip2。这里，写入电流Ip2取比写入电流Ip1非常小的值。利用具有较大值的写入电流Ip1，发生难轴方向的磁场Hx，使TMR层的存储层端部磁畴的磁化方向与难轴方向一致(步骤ST1)。
然后，如果在写入位线通入写入电流Ip3(＜Ip1)，在写入字线通入写入电流Ip4(＞Ip2)，则利用写入电流Ip3、Ip4产生合成磁场Hx+Hy(步骤ST2)。
之后，如果在写入字线通入写入电流Ip5(＜Ip3)，则利用写入电流Ip4、Ip5产生合成磁场Hx+Hy。结果，利用磁场Hy使MTJ元件的存储层大部分的磁化方向取向在易轴方向，使TMR层的存储层的磁化方向反转(步骤ST3)。
而且，从写入电流Ip1向写入电流Ip3的变换以及从写入电流Ip3向写入电流Ip5的变换(磁场Hx的变化①→②→③)，磁场强度既可以是模拟式地变化，也可以是数字式地变化。
而且，对于从写入电流Ip2向写入电流Ip4的变换(磁场Hy的变化①→②)，磁场强度既可以是模拟式地变化，也可以是数字式地变化。
用于实施该工作原理的电路方式，即确定向写入字线和写入位线提供写入电流的定时和写入电流的大小(波形)等的电路如下所述。
这样，根据本例的写入原理，分三个阶段依次减弱难轴方向的磁场，分两个阶段依次增强易轴方向的磁场Hy。因此，为了发生强磁场Hx、Hy，不必使大的写入电流急剧地通入写入字线/写入位线或者急剧地将其切断。亦即，由于通入写入字线/写入位线的写入电流(的大小)没有急剧变化，所以能够降低因电感成分导致的噪声。
(8)实施例8
提出以下方法，根据本例的写入原理，难轴方向的磁场Hx和易轴方向的磁场Hy同时发生/取消，同时使难轴方向的磁场Hx的强度和易轴方向的磁场Hy的强度一起随时间而变化。
本例的方法的要点在于，在磁场Hx、Hy的发生之初，难轴方向的磁场Hx取非常大的值，将易轴方向的磁场Hy设定为较小值，之后，难轴方向的磁场Hx从非常大的值改变为较大值，易轴方向的磁场Hy改变为较大值，然后，难轴方向的磁场Hx改变为较小值，易轴方向的磁场Hy改变为非常大的值。
亦即，根据本例的写入原理，难轴方向的磁场Hx分三个阶段依次减弱，易轴方向的磁场Hy分三个阶段依次增强。
具体地讲，首先，如图27所示，为使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致，非常强的磁场Hx作用于MTJ元件，同时具有与写入数据对应的取向的易轴方向的弱磁场Hy作用于MTJ元件。在此阶段，由于MTJ元件受到磁场Hx的影响大，所以TMR层的存储层端部磁畴的磁化方向与难轴方向一致(①)。
之后，如图28所示，难轴方向的磁场Hx从非常大的值改变为较大值(磁场Hx减弱)，同时易轴方向的磁场Hy改变为较大的值。此时的磁场Hx的强度和磁场Hy的强度既可以相同，也可以不同(②)。
之后，如图29所示，难轴方向的磁场Hx改变为非常小的值，易轴方向的磁场Hy从较大值改变为非常大的值(磁场Hy增强)。结果，利用合成磁场Hx、Hy，使TMR层的存储层大部分的磁化方向完全取向在易轴方向(③)。
图30简单地展示了用于实现实施例8的写入原理的磁随机存取存储器的工作原理。
首先，在写入字线通入流向一定方向的写入电流Ip1，在写入位线通入其流向取决于写入数据的写入电流Ip2。这里，写入电流Ip2取比写入电流Ip1非常小的值。利用具有较大值的写入电流Ip1，发生难轴方向的磁场Hx，使TMR层的存储层端部磁畴的磁化方向与难轴方向一致(步骤ST1)。
然后，如果在写入字线通入写入电流Ip3(＜Ip1)，在写入位线通入写入电流Ip4(＞Ip2)，则利用写入电流Ip3、Ip4产生合在磁场Hx+Hy(步骤ST2)。
之后，如果在写入字线通入写入电流Ip5(＜Ip3)，在写入位线通入写入电流Ip6(＞Ip4)，则利用写入电流Ip5、Ip6产生合成磁场Hx+Hy。结果，利用磁场Hy使MTJ元件的存储层大部分的磁化方向取向在易轴方向，使TMR层的存储层的磁化方向反转(步骤ST3)。
而且，从写入电流Ip1向写入电流Ip3的变换以及从写入电流Ip3向写入电流Ip5的变换(磁场Hx的变化①→②→③)，磁场强度既可以是模拟式地变化，也可以是数字式地变化。
而且，对于从写入电流Ip2向写入电流Ip4的变换以及从写入电流Ip4向写入电流Ip6的变换(磁场Hy的变化①→②→③)，磁场强度既可以是模拟式地变化，也可以是数字式地变化。
用于实施该工作原理的电路方式，即确定向写入字线和写入位线提供写入电流的定时和写入电流的大小(波形)等的电路如下所述。
这样，根据本例的写入原理，分三个阶段依次减弱难轴方向的磁场，分三个阶段依次增强易轴方向的磁场Hy。因此，为了发生/取消磁场Hy、Hy，不必使大的写入电流急剧地通入写入字线/写入位线或者急剧地将其切断。亦即，由于通入写入字线/写入位线的写入电流(的大小)没有急剧变化，所以能够降低因电感成分导致的噪声。
(9)实施例9
提出以下方法，根据本例的写入原理，模拟地分别改变合成磁场Hx+Hy的方向和强度。
本例的方法的要点在于，难轴方向的磁场Hx从非常大的值模拟地依次减小，以及易轴方向的磁场Hy模拟地依次增大到非常大的值。
亦即，根据本例的写入原理，合成磁场Hx+Hy的方向和强度模拟式地变化。
具体地讲，如图31和图32所示，首先，为使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致，非常强的磁场Hx作用于MTJ元件。并且，使磁场Hx的强度保持恒定，使具有与写入数据对应的取向的易轴方向的弱磁场Hy作用于MTJ元件。在磁场Hx恒定的期间(至时刻t)内磁场Hy模拟地依次增大。(①)。
在时刻t，合成磁场Hx+Hy的强度最大，由于其值存在于星形曲线之外，所以MTJ元件的存储层的磁化处于反转状态。
之后，如图31和图32所示，一面将磁场Hy的强度保持一定，一面模拟地依次减弱磁场Hx(②)。
利用合成磁场Hx+Hy的这种模拟变化，实现数据写入。
图33简单地展示了用于实现实施例9的写入原理的磁随机存取存储器的工作原理。
首先，在写入字线通入流向一定方向的写入电流Ip1，在写入位线通入其流向取决于写入数据的写入电流Ip2。这里，写入电流Ip1的值保持一定，并且使写入电流Ip2的值模拟地依次增大(步骤ST1)。
然后，将写入电流Ip2的值保持一定，并且使写入电流Ip1的值模拟地依次减小(步骤ST2)。
由此，由于使合成磁场Hx+Hy的方向和强度模拟式地变化，所以能够确实进行写入。
用于实施该工作原理的电路方式，即确定向写入字线和写入位线提供写入电流的定时和写入电流的大小(波形)等的电路如下所述。
(10)实施例10
提出以下方法，根据本例的写入原理，与实施例9同样地分别模拟改变合成磁场Hx+Hy的方向和强度。
本例的方法的要点在于，在合成磁场Hx+Hy的大小实质上保持一定的条件下，改变难轴方向的磁场Hx和易轴方向的磁场Hy，模拟地改变合成磁场Hx+Hy的方向。
具体地讲，如图34和图35所示，首先，为使MTJ元件的存储层端部磁畴的磁化方向与难轴方向一致，非常强的磁场Hx作用于MTJ元件。并且，依次模拟地减弱磁场Hx的强度，同时使具有与写入数据对应的取向的易轴方向的磁场Hy依次模拟地增大(①)。
之后，如图34和图35所示，再依次模拟地减弱磁场Hx的强度，同时依次模拟地增大易轴方向的磁场Hy(②)。
利用合成磁场Hx+Hy的这种模拟变化，实现数据写入。
图36简单地展示了用于实现实施例10的写入原理的磁随机存取存储器的工作原理。
首先，在写入字线通入流向一定方向的写入电流Ip1，在写入位线通入其流向取决于写入数据的写入电流Ip2。这里，依次模拟地减小写入电流Ip1的值，并且使写入电流Ip2的值模拟地依次增大(步骤ST1)。
在此，在写入操作中，例如为使合成磁场Hx+Hy的强度经常实质地保持一定，可以改变写入电流Ip1、Ip2的值。例如，设定写入电流Ip1(磁场Hx)的值，以便相对于时间t按α·cost变化，也可以设定写入电流Ip2(磁场Hy)的值，以便相对于时间t按β·sint变化(α和β是常数)。
由此，由于使合成磁场Hx+Hy的方向和强度模拟式地变化，所以能够确实进行写入。
用于实施该工作原理的电路方式，即确定向写入字线和写入位线提供写入电流的定时和写入电流的大小(波形)等的电路如下所述。
(11)其它
利用磁随机存取存储器(芯片或者程序块)内的硬件来实现实施例1～10所说明的写入原理。写入原理既可以是每个磁随机存取存储器特定的，也可以是通过程序来设定写入原理或者写入电流的供给/切断定时和大小。
在通过程序来设定写入原理的情形，例如，作为编程元件，可以使用激光熔断型熔丝、MTJ元件(MTJ)、或破坏MTJ元件的隧道阻挡层的抗熔丝(アンチヒユ一ズ)等。而且，在磁随机存取存储器的检测模式中，也可以设置用于检测根据本发明实施例的写入原理的功能。
从与写入字线/位线的一端连接的驱动器提供写入电流，在与另一端连接的吸收器吸收写入电流。这里，切断写入电流时，驱动器的功能停止后，在一定期间后，如果停止吸收器的功能，则写入字线/位线的电位完全处于0V。
在以下的电路方式的项目中，对这些编程、检测模式、和驱动器/吸收器的工作停止时间进行详细说明。
2.电路方式
以下，对用于实现上述实施例1～10的写入原理的磁随机存取存储器的电路方式的例子进行说明。
(1)在每个芯片或者每个单元阵列设定的情形
首先，说明用于对磁随机存取存储器的每个芯片或每个存储器单元阵列设定写入原理、或者写入电流的供给/切断定时和大小的电路。
①电路例1
电路例1涉及具有通过编程来设定对写入字线/位线的写入电流的电流供给/切断定时的功能的磁随机存取存储器。
i.整体构成
图37展示了根据电路例1的磁随机存取存储器的主要部分的结构。
磁随机存取存储器(MRAM)11既可以由其本身构成一个存储器芯片，也可以是具有特定功能的芯片内的一个块。存储单元阵列(数据单元)12实际上具有存储数据的功能，基准单元阵列13具有确定用于在读出操作时判断读出数据值的标准的功能。
在由存储单元阵列12和基准单元阵列13组成的单元阵列的X方向的两个端部中的一个端部，配置行解码器和驱动器(行解码器和写入字线驱动器，行解码器和读出字线驱动器)14，在另一个配置写入字线吸收器15。
行解码器和驱动器14具有以下功能，在写入操作时，例如根据行地址信号，选择多个写入字线中的一个，而且在选择的一个写入字线中提供写入电流。写入字线吸收器15具有以下功能，在写入操作时，例如吸收向选择的一个写入字线提供的写入电流。
行解码器和驱动器14具有以下功能，在写入操作时，例如根据行地址信号，选择多个读出字线(也可以是与写入字线一体化的)中的一个，而且在选择的一个读出字线中流通读出电流。读出放大器20例如检测该读出电流，判断读出数据。
在存储单元阵列12的Y方向的两个端部中的一个端部，配置列解码器和写入位线驱动器/吸收器16A，在另一个端部配置列解码器和写入位线驱动器/吸收器(包括列传输门、列解码器)17A。
列解码器和写入位线驱动器/吸收器16A、17A具有以下功能，在写入操作时，例如根据列地址信号，选择多个写入位线(或者数据线)中的一个，而且在选择的一个写入字线中流通具有与写入数据对应的流向的写入电流。列传输门和列解码器具有以下功能，在读出操作时，将利用列地址信号所选择的数据线与读出放大器20电气连接。
在基准单元阵列13的Y方向的两个端部中的一个端部，配置基准单元用列解码器和写入位线驱动器/吸收器16B，在另一个端部配置基准单元用列解码器和写入位线驱动器/吸收器(包括列传输门、列解码器)17B。
基准单元用列解码器和写入位线驱动器/吸收器16B、17B具有在基准单元阵列13存储基准数据的功能。列传输门和列解码器具有以下功能，在读出操作时，读出基准数据，将其传输到读出放大器20。
地址接收器18接收地址信号，例如将行地址信号传输到行解码器和驱动器14，将列地址信号传输到列解码器和写入位线驱动器/吸收器16A、17A。数据输入接收器19将写入数据传输到列解码器和写入位线驱动器/吸收器16A、17A。而且，输出驱动器21将读出放大器20检测出的读出数据输出到磁随机存取存储器11的外部。
控制电路22接收/CE(Chip Enable，芯片启动)信号、/WE(Write Enable，允许写入)信号和/OE(Output Enable，允许输出)信号，控制磁随机存取存储器11的工作。例如，控制电路22在写入工作时将写入信号WRITE提供给写入电流波形控制电路24。写入电流波形控制电路24如果接收写入信号WRITE，则例如根据设定电路23中预先编程的设定数据，确定写入电流的供给/切断、大小(电流波形)等。
具体地讲，写入电流波形控制电路24在写入工作时，向行解码器和驱动器14提供写入字线驱动信号WWLDRV，向写入字线吸收器15提供写入字线吸收信号WWLSNK，向列解码器和写入位线驱动器/吸收器16A、17A提供写入位线驱动信号WBLDRV和写入位线吸收信号WBLSNK。
写入工作时，例如，就行解码器和驱动器14而言，在写入字线驱动信号WWLDRV为“H”时成为工作状态，同样地，就写入字线吸收器15和列解码器和写入位线驱动器/吸收器16A、17A而言，在写入字线吸收信号WWLSNK、写入位线驱动信号WBLDRV和写入位线吸收信号WBLSNK分别为“H”时成为工作状态。
如果这样，则通过由写入电流波形控制电路24来控制写入字线驱动信号WWLDRV、写入字线吸收信号WWLSNK、写入位线驱动信号WBLDRV和写入位线吸收信号WBLSNK成为“H”的定时，确定写入电流的供给/切断定时(磁场Hx、Hy的施加定时)，可以实现实施例1～10的写入原理。
关于写入电流的电流吸收定时可以如下，例如使吸收信号WWLSNK、WBLSNK从“H”变为“L”的定时，比驱动信号WWLDRV、WBLDRV从“H”变为“L”的定时延迟，使写入字线/位线的电位完全为0V。
根据设定电路23中预先编程的设定数据，确定这些信号WBLDRV、WWLSNK、WWLDRV、WBLSNK成为“H”的定时。作为编程元件例如可以使用激光熔断型熔丝、MTJ元件(MTJ)或破坏MTJ元件的隧道阻挡层的抗熔丝等。
在磁随机存取存储器的检测模式中，例如可以根据从数据输入输出端子输入的设定数据，确定写入电流的供给/切断定时、大小(电流波形)等。也可以从地址端子输入设定数据。
而且，关于磁随机存取存储器的电路例1，特征主要在于设定电路23和写入电流波形控制电路24。
以下，说明设定电路23、写入电流波形控制电路24、以及接收写入电流波形控制电路24的输出信号的驱动器/吸收器14、15、16A、17A的电路例。
ii.行解码器和写入字线驱动器/吸收器
图38展示了行解码器和写入字线驱动器/吸收器的电路例。
行解码器和写入字线驱动器(一行部分)14，由NAND门电路TND1和P沟道MOS晶体管TP1构成。P沟道MOS晶体管TP1的栅极与NAND门电路TND1的输出端子连接，其源极与电源端子VDD连接，其漏极与写入字线WWLi(i＝1，…)的一端连接。
写入字线吸收器(一行部分)15，由N沟道MOS晶体管TN1构成。N沟道MOS晶体管TN1的源极与接地端子VSS连接，其漏极与写入字线WWLi(i＝1，…)的另一端连接。
在NAND门电路TND1中输入由多位构成的行地址信号(每行i不同)和写入字线驱动信号WWLDRV，在N沟道MOS晶体管TN1的栅极输入写入字线吸收信号WWLSNK。
在被选择的行i，行地址信号的全部位都成为“H”。由此，在被选择的行i，写入字线驱动信号WWLDRV成为“H”时，P沟道MOS晶体管TP1成为导通状态。而且，如果写入字线吸收信号WWLSNK成为“H”，则N沟道MOS晶体管TN1成为导通。
P沟道MOS晶体管TP1和N沟道MOS晶体管TN1如果都成为导通状态，则写入电流从行解码器和写入字线驱动器14，经由写入字线WWLi，流向写入字线吸收器15。
根据这种行解码器和写入字线驱动器/吸收器，通过控制写入字线驱动信号WWLDRV和写入字线吸收信号WWLSNK成为“H”或“L”的定时，则可以控制向选择的行i内的写入字线WWLi通入写入电流的定时和切断向该写入字线WWLi通入的写入电流的定时。
而且，如果写入字线驱动信号WWLDRV设定为“L”之后，将写入字线吸收信号WWLSNK设定为“L”，则可以使写入操作后的写入字线WWLi的电位完全为0V。
iii.列解码器和写入位线驱动器/吸收器
图39展示了列解码器和写入位线驱动器/吸收器的电路例。
列解码器和写入位线驱动器/吸收器(一列部分)16A，由NAND门电路ND1、AND门电路QAD1、P沟道MOS晶体管QP1和N沟道MOS晶体管QN1构成。
P沟道MOS晶体管QP1的栅极与NAND门电路QND1的输出端子连接，其源极与电源端子VDD连接，其漏极与写入位线WBLi(i＝1，…)的一端连接。N沟道MOS晶体管QN1的栅极与AND门电路QAD1的输出端子连接，其源极与接地端子VSS连接，其漏极与写入位线WBLi(i＝1，…)的另一端连接。
列解码器和写入位线驱动器/吸收器(一列部分)17A，由NAND门电路QND2、AND门电路QAD2、P沟道MOS晶体管QP2和N沟道MOS晶体管QN2构成。
P沟道MOS晶体管QP2的栅极与NAND门电路QND2的输出端子连接，其源极与电源端子VDD连接，其漏极与写入位线WBLi(i＝1，…)的另一端连接。N沟道MOS晶体管QN2的栅极与AND门电路QAD2的输出端子连接，其源极与接地端子VSS连接，其漏极与写入位线WBLi(i＝1，…)的另一端连接。
在NAND门电路QND1、QND2中输入由多位构成的列地址信号(每列i不同)和写入位线驱动信号WBLDRV。在AND门电路QAD1、QAD2中输入由多位构成的列地址信号(每列i不同)和写入位线吸收信号WBLSNK。
而且，在NAND门电路QND1和AND门电路QAD2中输入写入数据DATA(“H”或“L”)，在NAND门电路QND2和AND门电路QAD1中输入写入数据DATA的反转信号bDATA。
在选择的列i，列地址信号的全部位都成为“H”。由此，在选择的列i，写入位线驱动信号WBLDRV和写入位线吸收信号WBLSNK成为“H”时，向写入位线WBLi通入具有与写入数据DATA对应的流向的写入电流
例如，写入数据DATA为“1”(＝“H”)时，由于P沟道MOS晶体管QP1和N沟道MOS晶体管QN2都成为导通状态，所以写入电流从列解码器和写入字线驱动器/吸收器16A，流向列解码器和写入字线驱动器/吸收器17A。
而且，写入数据DATA为“0”(＝“L”)时，由于P沟道MOS晶体管QP2和N沟道MOS晶体管QN1都成为导通状态，所以写入电流从列解码器和写入字线驱动器/吸收器17A，流向列解码器和写入字线驱动器/吸收器16A。
根据这种列解码器和写入位线驱动器/吸收器，通过控制写入位线驱动信号WBLDRV和写入位线吸收信号WBLSNK成为“H”或“L”的定时，则可以控制向选择的列i内的写入位线WBLi通入写入电流的定时和切断向该写入位线WBLi通入的写入电流的定时。
而且，如果写入位线驱动信号WBLDRV设定为“L”之后，将写入位线吸收信号WBLSNK设定为“L”，则可以使写入操作后的写入位线WBLi的电位完全为0V。
iv.写入电流波形控制电路
以下，说明生成写入字线驱动信号WWLDRV、写入字线吸收信号WWLSNK、写入位线驱动信号WBLDRV和写入位线吸收信号WBLSNK的写入电流波形控制电路的例子。
图40展示了写入电流波形控制电路的例子。
写入电流波形控制电路24由写入字线驱动器/吸收器·触发器电路25和写入位线驱动器/吸收器·触发器电路26构成。
写入字线驱动器/吸收器·触发器电路25，根据写入信号WRITE和定时控制信号WS<0>～WS<3>、bWS<0>～bWS<3>，生成写入字线驱动信号WWLDRV和写入字线吸收信号WWLSNK。
写入位线驱动器/吸收器·触发器电路26，根据写入信号WRITE和定时控制信号BS<0>～BS<3>、bBS<0>～bBS<3>，生成写入位线驱动信号WBLDRV和写入位线吸收信号WBLSNK。
写入信号WRITE是写入操作时成为“H”的信号。
利用定时控制信号WS<0>～WS<3>、bWS<0>～bWS<3>，来确定对写入字线WWLi的写入电流的提供和切断的定时，即写入字线驱动信号WWLDRV和写入字线吸收信号WWLSNK为“H”或“L”的定时。
利用定时控制信号BS<0>～BS<3>、bBS<0>～bBS<3>，来确定对写入位线WBLi的写入电流的提供和切断的定时，即写入位线驱动信号WBLDRV和写入位线吸收信号WBLSNK为“H”或“L”的定时。
利用后述的设定电路来生成定时控制信号WS<0>～WS<3>、bWS<0>～bWS<3>、BS<0>～BS<3>、bBS<0>～bBS<3>。
v.写入字线驱动器/吸收器·触发器电路
图41展示了写入字线驱动器/吸收器·触发器电路的例子。
写入字线驱动器/吸收器·触发器电路25，由确定写入电流的电流供给/切断定时的电流供给/切断定时确定电路25X和确定写入电流的电流吸收定时的电流吸收定时确定电路25Y构成。
电流供给/切断定时确定电路25X，在写入信号WRITE为“H”之后，确定写入字线驱动信号WWLDRV成为“H”的定时，并且在写入信号WRITE为“L”之后，确定写入字线驱动信号WWLDRV成为“L”的定时。
电流供给/切断定时确定电路25X，由多个(本例是4个)延迟电路DWS<0>～DWS<3>、传输门TGWS<0>～TGWS<3>和反相器I1、I2构成。
延迟电路DWS<0>～DWS<3>分别具有与输入信号(写入信号WRITE)不同的延迟量。延迟电路DWS<0>～DWS<3>的各个延迟量，既可以是一定的差，或者是规则地不同，也可以是随机地不同。
传输门TGWS<0>～TGWS<3>设置在电流供给/切断定时确定电路25X内，用于选择多个延迟电路DWS<0>～DWS<3>中的一个。亦即，在写入操作时，选择定时控制信号的多个互补信号对WS<j>、bWS<j>(j＝0，1，2，3)之中的一对。
由于被选择的互补信号对成为WS<j>＝“H”，bWS<j>＝“L”，其它的互补信号对成为WS<j>＝“L”，bWS<j>＝“H”，所以写入信号WRITE仅经由被选择的一个延迟电路DWS<j>，作为写入字线驱动信号WWLDRV，从写入字线驱动器/吸收器·触发器电路25输出。
这样，通过利用延迟电路DWS<0>～DWS<3>中的一个，使写入信号WRITE成为“H”或“L”的定时仅延迟一定期间，由此可以控制写入字线驱动信号WWLDRV成为“H”或“L”的定时，即可以控制写入电流的电流供给/切断的定时。
而且，在本例中，延迟电路DWS<0>～DWS<3>是四个，当然，该数量越多，可选择的延迟量的数量就越多，可以精细地控制写入电流的电流供给/切断定时。但是，此时，用于选择延迟电路的定时控制信号数量增多。
电流吸收定时确定电路25Y由NAND门电路ND1和延迟电路27构成。
电流吸收定时确定电路25Y，在与写入字线驱动信号WWLDRV成为“H”的几乎同时，写入字线吸收信号WWLSNK成为“H”，写入字线驱动信号WWLDRV成为“L”之后，在由延迟电路27确定的延迟时间后，写入字线吸收信号WWLSNK成为“L”。
这样，写入字线驱动信号WWLDRV成为“L”后，经过一定的时间间隔后，使写入字线吸收信号WWLSNK成为“L”，从而可以在写入操作后，使写入字线WWLi完全成为0V。
vi.写入位线驱动器/吸收器·触发器电路
图42展示了写入位线驱动器/吸收器·触发器电路
写入位线驱动器/吸收器·触发器电路26，由确定写入电流的电流供给/切断定时的电流供给/切断定时确定电路26X和确定写入电流的电流吸收定时的电流吸收定时确定电路26Y构成。
电流供给/切断定时确定电路26X，在写入信号WRITE为“H”之后，确定写入位线驱动信号WBLDRV成为“H”的定时，并且在写入信号WRITE为“L”之后，确定写入位线驱动信号WBLDRV成为“L”的定时。
电流供给/切断定时确定电路26X，由多个(本例是4个)延迟电路DBS<0>～DBS<3>、传输门TGBS<0>～TGBS<3>和反相器I3、I4构成。
延迟电路DBS<0>～DBS<3>分别具有与输入信号(写入信号WRITE)不同的延迟量。延迟电路DBS<0>～DBS<3>的各个延迟量，既可以是一定之差或者是规则地不同，也可以是随机地不同。
传输门TGBS<0>～TGBS<3>设置在电流供给/切断定时确定电路26X内，用于选择多个延迟电路DBS<0>～DBS<3>中的一个。亦即，在写入操作时，选择定时控制信号的多个互补信号对BS<j>、bBS<j>(j＝0，1，2，3)之中的一对。
由于被选择的互补信号对成为BS<j>＝“H”，bBS<j>＝“L”，其它的互补信号对成为BS<j>＝“L”，bBS<j>＝“H”，所以写入信号WRITE仅经由被选择的一个延迟电路DBS<j>，作为写入位线驱动信号WBLDRV，从写入位线驱动器/吸收器·触发器电路26输出。
这样，通过利用延迟电路DBS<0>～DBS<3>中的一个，使写入信号WRITE成为“H”或“L”的定时仅延迟一定期间，由此可以控制写入位线驱动信号WBLDRV成为“H”或“L”的定时，即可以控制写入电流的电流供给/切断的定时。
而且，在本例中，延迟电路DBS<0>～DBS<3>是四个，当然，该数量越多，可选择的延迟量的数量就越多，可以精细地控制写入电流的电流供给/切断定时。但是，此时，用于选择延迟电路的定时控制信号数量增多。
电流吸收定时确定电路26Y由NAND门电路ND2和延迟电路28构成。
电流吸收定时确定电路26Y，在与写入位线驱动信号WBLDRV成为“H”的几乎同时，写入位线吸收信号WBLSNK成为“H”，写入位线驱动信号WBLDRV成为“L”之后，在由延迟电路28确定的延迟时间后，写入位线吸收信号WBLSNK成为“L”。
这样，写入位线驱动信号WBLDRV成为“L”后，经过一定的时间间隔后，使写入位线吸收信号WBLSNK成为“L”，从而可以在写入操作后，使写入位线WBLi完全成为0V。
vii.设定电路
以下，说明生成图40到图42所示的定时控制信号WS<0>～WS<3>、bWS<0>～bWS<3>、BS<0>～BS<3>、bBS<0>～bBS<3>的设定电路。
图43展示了设定电路的例子。
设定电路23由寄存器<0>～<3>和解码器WS<0>～WS<3>、BS<0>～BS<3>构成，这些寄存器对确定写入电流的电流供给/切断定时的设定数据进行编程，这些解码器对寄存器<0>～<3>的输出信号TD<0>～TD<3>、bTD<0>～bTD<3>进行解码，输出定时控制信号WS<0>～WS<3>、bWS<0>～bWS<3>、BS<0>～BS<3>、bBS<0>～bBS<3>。
在寄存器<0>、<1>中，对确定与写入字线WWLi对应的写入电流的电流供给/切断定时的设定数据进行编程。如图41所示，写入字线驱动器/吸收器·触发器电路25内的延迟电路(电流供给/切断定时)DWS<0>～DWS<3>存在四个的情形，为了对它们进行选择，设定数据最少必须有两位。
因此在本例中，为了确定与写入字线WWLi对应的写入电流的电流供给/切断定时，准备两个寄存器<0>、<1>，在寄存器<0>、<1>中分别对一位的设定数据编程。
而且，D<0>、D<1>在检测模式时，是从磁随机存取存储器外部输入的设定数据。在检测模式时，可以根据该设定数据，确定与写入字线WWLi对应的写入电流的电流供给/切断定时。
寄存器<0>、<1>输出2位的互补信号对TD<0>、bTD<0>、TD<1>、bTD<1>。解码器WS<0>～WS<3>对2位的互补信号对TD<0>、bTD<0>、TD<1>、bTD<1>进行解码，输出定时控制信号WS<0>～WS<3>、bWS<0>～bWS<3>。
例如，解码器WS<j>在两个输入信号为“H”时，分别是输出信号WS<j>为“H”，输出信号bWS<j>为“L”(j＝0，1，2，3)。即就本例而言，仅涉及四个解码器WS<0>～WS<3>中的一个，由于两个输出信号为“H”，所以定时控制信号的四个互补信号对WS<j>、bWS<j>中的一个对，WS<j>＝“H”、bWS<j>＝“L”，其余三个互补信号对，WS<j>＝“L”、bWS<j>＝“H”。
同样地，在寄存器<2>、<3>中，对确定与写入位线WBLi对应的写入电流的电流供给/切断定时的设定数据进行编程。如图42所示，写入位线驱动器/吸收器·触发器电路26内的延迟电路(电流供给/切断定时)DBS<0>～DBS<3>存在四个的情形，为了对它们进行选择，设定数据最少必须有两位。
因此在本例中，为了确定与写入位线WBLi对应的写入电流的电流供给/切断定时，准备两个寄存器<2>、<3>，在寄存器<2>、<3>中分别对一位的设定数据编程。
而且，D<2>、D<3>在检测模式时，是从磁随机存取存储器外部输入的设定数据。在检测模式时，可以根据该设定数据，确定与写入位线WBLi对应的写入电流的电流供给/切断定时。
寄存器<2>、<3>输出2位的互补信号对TD<2>、bTD<2>、TD<3>、bTD<3>。解码器BS<0>～BS<3>对2位的互补信号对TD<2>、bTD<2>、TD<3>、WS<3>进行解码，输出定时控制信号BS<0>～BS<3>、bBS<0>～bBS<3>。
例如，解码器BS<j>在两个输入信号为“H”时，分别是输出信号BS<j>为“H”，输出信号bBS<j>为“L”(j＝0，1，2，3)。即就本例而言，仅涉及四个解码器BS<0>～BS<3>中的一个，由于两个输出信号为“H”，所以定时控制信号的四个互补信号对BS<j>、bBS<j>中的一个对，BS<j>＝“H”、bBS<j>＝“L”，其余三个互补信号对，BS<j>＝“L”、bBS<j>＝“H”。
viii.寄存器<j>
对图43的设定电路23内的寄存器<j>的电路例予以说明。
图44展示了寄存器的电路例。
寄存器<j>(j＝0，1，2，3)由编程数据输出电路29和输入数据传输电路30构成，编程数据输出电路29用于将编程的设定数据作为输出信号TD<j>、bTD<j>输出，而输入数据传输电路30用于将从磁随机存取存储器外部输入的设定数据作为输出信号TD<j>、bTD<j>输出。
编程数据输出电路29具有用于存储设定数据的激光熔断熔丝(laser blowfuse)29A。根据激光熔断熔丝29A是否被切断，来存储1位数据。P沟道MOS晶体管P1和激光熔断熔丝29A串联连接在电源端子VDD和接地端子VSS之间。由于P沟道MOS晶体管P1的栅极与接地端子VSS连接，所以P沟道MOS晶体管P1经常处于导通状态。
P沟道MOS晶体管P1和激光熔断熔丝29A的连接点，经由反相器I9和传输门TG4，连接到反相器I7的输入端。反相器I7的输出信号成为bTD<j>，反相器I8的输出信号成为TD<j>。
输入数据电路30由传输门TG1～TG3和反相器I5、I6构成。反相器I5、I6和传输门TG3构成闭锁电路。
在通常工作模式的写入操作时，检测信号VCTEST成为“L”，检测信号bVCTEST成为“H”。由此，传输门TG4处于导通状态，传输门TG1、TG2处于截止状态。
因此，在激光熔断熔丝29A编程的设定数据，经由传输门TG4和反相器I7～I9，作为输出信号TD<j>、bTD<j>输出。
在检测模式的写入操作时，检测信号VCTEST成为“H”，检测信号bVCTEST成为“L”。由此，传输门TG1、TG2处于导通状态，传输门TG3、TG4处于截止状态。
因此，从外部端子(数据输入端子、地址端子等)输入的设定数据D<j>，经由传输门TG1、TG2和反相器I5～I8，作为输出信号TD<j>、bTD<j>输出。
在检测模式的待机时，检测信号VCTEST成为“L”，检测信号bVCTEST成为“H”。由此，传输门TG1、TG2处于截止状态，传输门TG3、TG4处于导通状态。
因此，从外部端子输入的设定数据D<j>，被传输门TG3和反相器I5、I6构成的闭锁电路闭锁。之后，可以根据闭锁电路闭锁的设定数据，进行写入检测。
图45展示了寄存器的另一个电路例。
本例的寄存器<j>与图44的寄存器<j>相比，其特征在于编程数据输出电路29的构成。亦即，图44的寄存器<j>，使用激光熔断熔丝29A作为存储设定数据的元件，但是本例的寄存器<j>，使用MTJ元件(MTJ)作为存储设定数据的元件。
编程数据输出电路29具有存储设定数据的MTJ元件MTJ。这里，MTJ元件MTJ，能够按MTJ元件的磁化状态、即固定层的磁化方向和存储层的磁化方向的关系(平行或反平行)，来存储设定数据，但是在本例中不用这种方法。
这是因为，关于设定数据，一旦在MTJ元件MTJ中写入后，就再也不能对其改写。
而且，考虑到MTJ元件MTJ的MR比为20～40％，在接通电源的同时，输出MTJ元件MTJ的数据的设定电路，读出设定数据时，在MTJ元件MTJ的两端施加大电压，存在MTJ元件MTJ被破坏的可能性。
因此，对于存储设定数据的MTJ元件MTJ，不是按照固定层的磁化方向和存储层的磁化方向的关系，而是按照是否绝缘破坏隧道阻挡层，来对设定数据编程。
作为利用MTJ元件MTJ的绝缘破坏的设定数据的编程方法，可以半永久地存储设定数据。
MTJ元件MTJ的一端，经由P沟道MOS晶体管P1和N沟道MOS晶体管N1，连接到电源端子VDD，另一端经由N沟道MOS晶体管N2，连接到接地端子VSS。
由于P沟道MOS晶体管P1的栅极连接到接地端子VSS，N沟道MOS晶体管N2的栅极接到电源端子VDD，所以这些MOS晶体管P1、N2经常处于导通状态。
在N沟道MOS晶体管N1的栅极输入箝位电位Vclamp。通过将箝位电位Vclamp设定为适当的值，能够防止在读出设定数据时，在MTJ元件MTJ的电极之间施加高电压。
而且，图46展示了生成箝位电位Vclamp的Vclamp生成电路的例子。采用本例的Vclamp生成电路31，通过对BGR电路的输出电压进行电阻分压，获得箝位电位Vclamp。箝位电位Vclamp为0.3～0.5V。
在采用利用MTJ元件MTJ的绝缘破坏的设定数据的编程方法时，NAND门电路ND4和P沟道MOS晶体管P2是必要的要素。
设定数据的编程时，编程信号PROG成为“H”。而且，例如，在MTJ元件MTJ写入设定数据“1”时，从外部端子(数据输入端子、地址端子、专用端子等)输入“1”(＝“H”)，作为设定数据D<j>。
此时，NAND门电路ND4的输出信号成为“L”，P沟道MOS晶体管P2成为导通状态。因此，在MTJ元件MTJ两端施加大电压，MTJ元件MTJ的隧道阻挡层被破坏，结果在MTJ元件MTJ中编程设定数据“1”。此时，TD<j>成为“L”，bTD<j>成为“H”。
另一方面，例如在MTJ元件MTJ中写入设定数据“0”时，从外部端子(数据输入端子、地址端子、专用端子等)输入“0”(＝“L”)，作为设定数据D<j>。
此时，NAND门电路ND4的输出信号成为“H”，P沟道MOS晶体管P2成为截止状态。因此，由于在MTJ元件MTJ两端不施加大电压，所以MTJ元件MTJ的隧道阻挡层不被破坏，结果在MTJ元件MTJ中编程设定数据“0”。此时，TD<j>成为“H”，bTD<j>成为“L”。
P沟道MOS晶体管P1和N沟道MOS晶体管N1的连接点，经由反相器I9和传输门TG4，连接到反相器I7的输入端。反相器I7的输出信号成为bTD<j>，反相器I8的输出信号成为TD<j>。
ix.解码器WS<j>，BS<j>
对图43的设定电路23内的解码器WS<j>，BS<j>的电路例予以说明。
图47展示了解码器的电路例。
解码器WS<j>，BS<j>(j＝1，2，3)由NAND门电路ND3和反相器I10构成。
在NAND门电路ND3输入两个输入信号A、B，其输出信号D成为bWS<j>、bBS<j>。反相器I10的输出信号C成为WS<j>、BS<j>。
解码器WS<j>、BS<j>的解码表(输入信号和输出信号的关系)如表1所示。
表1
           输入            输出
  A   B   C   D
  bTD<0>   bTD<1>   WS<0>   bWS<0>
  TD<0>   bTD<1>   WS<1>   bWS<1>
  bTD<0>   TD<1>   WS<2>   bWS<2>
  TD<0>   TD<1>   WS<3>   BWS<3>
  bTD<2>   bTD<3>   BS<0>   bBS<0>
  TD<2>   bTD<3>   BS<1>   bBS<1>
  bTD<2>   TD<3>   BS<2>   bBS<2>
  TD<2>   TD<3>   BS<3>   bBS<3>
x.小结
如上所述，根据磁随机存取存储器的电路例1，可以通过编程，对每个芯片或者每个存储单元阵列，设定向写入字线/位线的写入电流的电流供给/切断定时。
②电路例2
电路例2涉及具有通过编程来设定对写入字线/位线的写入电流的电流供给/切断定时、大小及其时间变化(电流波形)的功能的磁随机存取存储器。
i.整体构成
图48展示了根据电路例2的磁随机存取存储器的主要部分的结构。
磁随机存取存储器(MRAM)11既可以由其本身构成一个存储器芯片，而且也可以是具有特定功能的芯片内的一个块。存储单元阵列(数据单元)12实际上具有存储数据的功能，基准单元阵列13具有确定用于在读出操作时判断读出数据值的标准的功能。
在由存储单元阵列12和基准单元阵列13组成的单元阵列的X方向的两个端部中的一个端部，配置行解码器和驱动器(行解码器和写入字线驱动器，行解码器和读出字线驱动器)14，在另一个配置写入字线吸收器15。
行解码器和驱动器14具有以下功能，在写入操作时，例如根据行地址信号，选择多个写入字线中的一个，而且在选择的一个写入字线中提供写入电流。写入字线吸收器15具有以下功能，在写入操作时，例如吸收向选择的一个写入字线提供的写入电流。
行解码器和驱动器14具有以下功能，在写入操作时，例如根据行地址信号，选择多个读出字线(也可以是与写入字线一体化的)中的一个，而且在选择的一个读出字线中流通读出电流。读出放大器20例如检测该读出电流，判断读出数据。
在存储单元阵列12的Y方向的两个端部中的一个端部，配置列解码器和写入位线驱动器/吸收器16A，在另一个端部配置列解码器和写入位线驱动器/吸收器(包括列传输门、列解码器)17A。
列解码器和写入位线驱动器/吸收器16A、17A具有以下功能，在写入操作时，例如根据列地址信号，选择多个写入位线(或者数据线)中的一个，而且在选择的一个写入字线中流通具有与写入数据对应的流向的写入电流。列传输门和列解码器具有以下功能，在读出操作时，将利用列地址信号所选择的数据线与读出放大器20电气连接。
在基准单元阵列13的Y方向的两个端部中的一个端部，配置基准单元用列解码器和写入位线驱动器/吸收器16B，在另一个端部配置基准单元用列解码器和写入位线驱动器/吸收器(包括列传输门、列解码器)17B。
基准单元用列解码器和写入位线驱动器/吸收器16B、17B具有在基准单元阵列13存储基准数据的功能。列传输门和列解码器具有以下功能，在读出操作时，读出基准数据，将其传输到读出放大器20。
地址接收器18接收地址信号，例如将行地址信号传输到行解码器和驱动器14，将列地址信号传输到列解码器和写入位线驱动器/吸收器16A、17A。数据输入接收器19将写入数据传输到列解码器和写入位线驱动器/吸收器16A、17A。而且，输出驱动器21将读出放大器20检测出的读出数据输出到磁随机存取存储器11的外部。
控制电路22接收/CE(芯片启动)信号、/WE(允许写入)信号和/OE(允许输出)信号，控制磁随机存取存储器11的工作。例如，控制电路22在写入工作时将写入信号WRITE提供给写入电流波形控制电路24。写入电流波形控制电路24如果接收写入信号WRITE，则例如根据设定电路23中预先编程的设定数据，确定写入电流的供给/切断定时、大小及随时间的变化(电流波形)等。
具体地讲，写入电流波形控制电路24在写入工作时，向行解码器和驱动器14提供写入字线驱动信号WWLDRV(电流波形生成信号)WP<0>～WP<3>，向写入字线吸收器15提供写入字线吸收信号WWLSNK，向列解码器和写入位线驱动器/吸收器16A、17A提供写入位线驱动信号(电流波形生成信号)BP<0>～BP<7>和写入位线吸收信号WBLSNK。
写入工作时，例如，就行解码器和驱动器14而言，在写入字线驱动信号WP<0>～WP<3>之中至少一个为“H”时成为工作状态，同样地，就写入字线吸收器15和列解码器和写入位线驱动器/吸收器16A、17A而言，在写入字线吸收信号WWLSNK、写入位线驱动信号BP<0>～BP<7>之中至少一个和写入位线吸收信号WBLSNK分别为“H”时成为工作状态。
如果这样，则通过由写入电流波形控制电路24来控制写入字线驱动信号WP<0>～WP<3>、写入字线吸收信号WWLSNK、写入位线驱动信号BP<0>～BP<7>和写入位线吸收信号WBLSNK成为“H”的定时，确定写入电流的供给/切断定时(磁场Hx、Hy的施加定时)、大小及其时间的变化(电流波形)，可以实现实施例1～10的写入原理。
关于写入电流的电流吸收定时可以如下，例如使吸收信号WWLSNK、WBLSNK从“H”变为“L”的定时，比驱动信号WP<0>～WP<3>、BP<0>～BP<7>从“H”变为“L”的定时延迟，使写入字线/位线的电位完全为0V。
根据设定电路23中预先编程的设定数据，确定这些信号WP<0>～WP<3>、WWLSNK、BP<0>～BP<7>、WBLSNK成为“H”的定时。作为编程元件例如可以使用激光熔断型熔丝、MTJ元件(MTJ)或破坏MTJ元件的隧道阻挡层的抗熔丝等。
在磁随机存取存储器的检测模式中，例如可以根据从数据输入输出端子输入的设定数据，确定写入电流的供给/切断定时、大小及其时间的变化(电流波形)等。也可以从地址端子输入设定数据。
而且，关于磁随机存取存储器的电路例2，特征主要在于设定电路23和写入电流波形控制电路24。
以下，说明设定电路23、写入电流波形控制电路24、以及接收写入电流波形控制电路24的输出信号的驱动器/吸收器14、15、16A、17A的电路例。
ii.行解码器和写入字线驱动器/吸收器
图49展示了行解码器和写入字线驱动器/吸收器的电路例。
行解码器和写入字线驱动器(一行部分)14，由AND门电路AD1、NAND门电路NDWP0～NDWP3和P沟道MOS晶体管WP0～WP3构成。P沟道MOS晶体管WPi(i＝0，1，2，3)的栅极与NAND门电路NDWPi的输出端子连接，其源极与电源端子VDD连接，其漏极与写入字线WWLi(i＝1，…)的一端连接。
向NAND门电路NDWPi的两个输入端子中的一个，输入写入字线驱动信号(电流波形生成信号)WP<i>，向另一个端子输入AND门电路AD1的输出信号。在AND门电路AD1输入多位构成的行地址信号(每行i不同)。
写入字线吸收器(一行部分)15，由N沟道MOS晶体管TN1构成。N沟道MOS晶体管TN1的源极与接地端子VSS连接，其漏极与写入字线WWLi(i＝1，…)的另一端连接。在N沟道MOS晶体管TN1的栅极输入写入字线吸收信号WWLSNK。
在被选择的列i，行地址信号的全部位都成为“H”。由此，在被选择的列i，写入字线驱动信号WP<0>～WP<3>中的至少一个成为“H”时，P沟道MOS晶体管WP0～WP3中的至少一个成为导通状态。而且，如果写入字线吸收信号WWLSNK成为“H”，则N沟道MOS晶体管TN1成为导通。
P沟道MOS晶体管WP0～WP3中的至少一个和N沟道MOS晶体管TN1如果都成为导通状态，则写入电流从行解码器和写入字线驱动器14，经由写入字线WWLi，流向写入字线吸收器15。
根据这种行解码器和写入字线驱动器/吸收器，通过控制写入字线驱动信号WP<0>～WP<3>和写入字线吸收信号WWLSNK成为“H”或“L”的定时，则可以确定向选择的行i内的写入字线WWLi的写入电流的供给/切断定时、大小及其时间的变化(电流波形)等。
而且，如果写入字线驱动信号WP<0>～WP<3>全部设定为“L”之后，将写入字线吸收信号WWLSNK设定为“L”，则可以使写入操作后的写入字线WWLi的电位完全为0V。
而且，当控制写入电流的大小或者时间的变化(电流波形)时，第一，可以使用如下的控制方法，将多个P沟道MOS晶体管WP0～WP3的尺寸(沟道宽度)、即驱动能力设定为全部相同的值，采用写入字线驱动信号WP<0>～WP<3>，改变导通状态的P沟道MOS晶体管WP0～WP3的数量。
第二，可以使用如下的控制方法，将多个P沟道MOS晶体管WP0～WP3的尺寸(沟道宽度)、即驱动能力设定为相互不同的值，采用写入位线驱动信号WP<0>～WP<3>，使多个P沟道MOS晶体管WP0～WP3中的一个选择地处于导通状态。
第三，可以使用将这些第一和第二方法组合的这样的控制方法，亦即，改变P沟道MOS晶体管WP0～WP3的尺寸，并且改变导通状态的P沟道MOS晶体管WP0～WP3的数量，控制写入电流大小的时间变化(电流波形)。
iii.列解码器和写入位线驱动器/吸收器
图50展示了列解码器和写入位线驱动器/吸收器的电路例。
列解码器和写入位线驱动器/吸收器(一行部分)16A，由AND门电路NDBP0～NDBP3、AND门电路AD2、AD3、P沟道MOS晶体管BP0～BP3和N沟道MOS晶体管BN0构成。
P沟道MOS晶体管BPi(i＝0，1，2，3)的栅极与NAND门电路NDBPi的输出端子连接，其源极与电源端子VDD连接，其漏极共同地与写入位线WBLi(i＝1，…)的一端连接。
向NAND门电路NDBPi(i＝0，1，2，3)的两个输入端子中的一个，输入写入字线驱动信号(电流波形生成信号)BP<i>，向另一个端子输入AND门电路AD2的输出信号。在AND门电路AD2输入由多位构成的列地址信号(每列i不同)和写入数据DATA。
N沟道MOS晶体管BN0的栅极与AND门电路AD3的输出端子连接，其源极与接地端子VSS连接，其漏极与写入位线WBLi(i＝1，…)的另一端连接。在AND门电路AD3输入由多位构成的列地址信号(每列i不同)、写入位线吸收信号WBLSNK和写入数据的反转信号bDATA。
同样地，列解码器和写入位线驱动器/吸收器(一行部分)17A，由NAND门电路NDBP4～NDBP7、AND门电路AD4、AD5、P沟道MOS晶体管BP4～BP7和N沟道MOS晶体管BN1构成。
P沟道MOS晶体管BPi(i＝4，5，6，7)的栅极与NAND门电路NDBPi的输出端子连接，其源极与电源端子VDD连接，其漏极共同地与写入位线WBLi(i＝1，…)的另一端连接。
在NAND门电路NDBPi(i＝4，5，6，7)的两个输入端子之一，输入写入字线驱动信号(电流波形输出信号)BP<i>，在另一个端子输入AND门电路AD4的输出信号。在AND门电路AD4，输入由多位构成的列地址信号(每列i不同)和写入数据的反转信号bDATA。
N沟道MOS晶体管BN1的栅极与AND门电路AD5的输出端子连接，其源极与接地端子VSS连接，其漏极与写入位线WBLi(i＝1，…)的另一端连接。在AND门电路AD5，输入由多位构成的列地址信号(每列i不同)、写入位线吸收信号WBLSNK和写入数据DATA。
在选择的列i，列地址信号的全部位都成为“H”。由此，在选择的列i，写入位线驱动信号BP<0>～BP<7>中的至少一个和写入位线吸收信号WBLSNK成为“H”时，向写入位线WBLi通入具有与写入数据DATA的值对应的流向的写入电流。
例如，写入数据DATA为“1”(＝“H”)时，由于P沟道MOS晶体管BP0～BP3中的至少一个和N沟道MOS晶体管BN1都成为导通状态，所以写入电流从列解码器和写入字线驱动器/吸收器16A，流向列解码器和写入字线驱动器/吸收器17A。
而且，写入数据DATA为“0”(＝“L”)时，由于P沟道MOS晶体管BP4～BP7中的至少一个和N沟道MOS晶体管BN0都成为导通状态，所以写入电流从列解码器和写入字线驱动器/吸收器17A，流向列解码器和写入字线驱动器/吸收器16A。
根据这种列解码器和写入位线驱动器/吸收器，通过控制写入位线驱动信号BP<0>～BP<7>中的至少一个和写入位线吸收信号WBLSNK成为“H”或“L”的定时，则可以确定向选择的列i内的写入位线WBLi的写入电流的供给/切断定时、大小及其时间的变化(电流波形)等。
而且，如果写入位线驱动信号BP<0>～BP<7>全部设定为“L”之后，将写入位线吸收信号WBLSNK设定为“L”，则可以使写入操作后的写入位线WBLi的电位完全为0V。
而且，当控制写入电流的大小或者时间的变化(电流波形)时，第一，可以使用如下的控制方法，将多个P沟道MOS晶体管BP0～BP7的尺寸(沟道宽度)、即驱动能力设定为全部相同的值，采用写入字线驱动信号BP<0>～BP<7>，改变导通状态的P沟道MOS晶体管BP0～BP7的数量。
第二，可以使用如下的控制方法，将多个P沟道MOS晶体管BP0～BP7的尺寸(沟道宽度)、即驱动能力设定为相互不同的值，采用写入字线驱动信号BP<0>～BP<7>，使多个P沟道MOS晶体管BP0～BP7中的一个选择地处于导通状态。
第三，可以使用将这些第一和第二方法组合的这样的控制方法，亦即，改变P沟道MOS晶体管BP0～BP7的尺寸，并且改变导通状态的P沟道MOS晶体管BP0～BP7的数量，控制写入电流大小的时间变化(电流波形)。
iv.写入电流波形控制电路
以下，说明生成写入字线驱动信号WP<0>～WP<3>、写入字线吸收信号WWLSNK、写入位线驱动信号BP<0>～BP<7>和写入位线吸收信号WBLSNK的写入电流波形控制电路的例子。
图51展示了写入电流波形控制电路的例子。
写入电流波形控制电路24由写入字线驱动器/吸收器·触发器电路25和写入位线驱动器/吸收器·触发器电路26构成。
写入字线驱动器/吸收器·触发器电路25，根据写入信号WRITE和电流波形控制信号FS<0>～FS<7>FORWi(i＝0，1，2，3)，生成写入字线驱动信号(电流波形生成信号)WP<0>～WP<3>和写入字线吸收信号WWLSNK的值。
写入位线驱动器/吸收器·触发器电路26，根据写入信号WRITE和电流波形控制信号FS<0>～FS<7>FOR Bj(j＝0，1，…7)，生成写入位线驱动信号(电流波形生成信号)BP<0>～BP<7>和写入位线吸收信号WWLSNK。
这里，电流波形控制信号FS<0>～FS<7>FOR Wi、FS<0>～FS<7>FORBj中的“FOR Wi”和“FOR Bj”，是指在写入字线/位线驱动器/吸收器·触发器电路25、26内的后述多个波形生成电路Wi、Bj中，设定电流波形控制信号FS<0>～FS<7>。
写入信号WRITE是写入操作时成为“H”的信号。
利用电流波形控制信号FS<0>～FS<7>FOR Wi，来确定对写入字线WWLi的写入电流的供给/切断的定时、大小及其时间的变化(电流波形)，即写入字线驱动信号WP<0>～WP<3>和写入字线吸收信号WWLSNK为“H”或“L”的定时。
利用电流波形控制信号FS<0>～FS<7>FOR Bj，来确定对写入位线WBLi的写入电流的供给/切断的定时、大小及其时间的变化(电流波形)，即写入位线驱动信号BP<0>～BP<7>和写入位线吸收信号WBLSNK为“H”或“L”的定时。
利用后述的设定电路来生成电流波形控制信号FS<0>～FS<7>FOR Wi、FS<0>～FS<7>FOR Bj。
v.写入字线驱动器/吸收器·触发器电路
图52展示了写入字线驱动器/吸收器·触发器电路的例子。
写入字线驱动器/吸收器·触发器电路25，由确定写入电流的电流供给/切断定时、大小及其时间的变化(电流波形)的电流供给/切断定时确定电路25X，和确定写入电流的电流吸收定时的电流吸收定时确定电路25Y构成。
电流供给/切断定时确定电路25X，在写入信号WRITE为“H”或者“L”之后，确定写入字线驱动信号WP<0>～WP<3>成为“H”或者“L”的定时。电流供给/切断定时确定电路25X，由多个(本例是四个)波形生成电路W0～W3和反相器IV1～IV8构成。
波形生成电路W0～W3，分别根据写入信号WRITE和电流波形控制信号FS<0>～FS<7>FOR Wi，生成写入字线驱动信号WP<0>～WP<3>。写入字线驱动信号WP<0>～WP<3>，为了驱动图49的写入字线驱动器，合成写入字线驱动信号WP<0>～WP<3>的波形的合成波形，与提供给写入字线WWLi的写入电流的波形基本相同。
而且，在本例中，波形生成电路W0～W3是四个，当然，该数量越多，就可以精细地控制通入写入字线WWLi的写入电流的电流波形。
电流吸收定时确定电路25Y由反相器IV0、NAND门电路ND1和延迟电路27构成。
电流吸收定时确定电路25Y，在与写入信号WRITE成为“H”的几乎同时，写入字线吸收信号WWLSNK成为“H”，写入信号WRITE成为“L”之后，在由延迟电路27确定的延迟时间后，写入字线吸收信号WWLSNK成为“L”。
这样，写入信号WRITE成为“L”后，经过一定的时间间隔后，使写入字线吸收信号WWLSNK成为“L”，从而可以在写入操作后，使写入字线WWLi完全成为0V。
vi.写入位线驱动器/吸收器·触发器电路
图53展示了写入位线驱动器/吸收器·触发器电路的例子。
写入位线驱动器/吸收器·触发器电路26，由确定写入电流的电流供给/切断定时、大小及其时间的变化(电流波形)的电流供给/切断定时确定电路26X和确定写入电流的电流吸收定时的电流吸收定时确定电路26Y构成。
电流供给/切断定时确定电路26X，在写入信号WRITE为“H”或者“L”之后，确定写入位线驱动信号BP<0>～BP<7>成为“H”或者“L”的定时。
电流供给/切断定时确定电路26X，由多个(本例是8个)波形生成电路B0～B7和反相器IV9～IV24构成。
波形生成电路B0～B7分别根据写入信号WRITE和电流波形控制信号FS<0>～FS<7>FORBi，生成写入位线驱动信号BP<0>～BP<7>。写入位线驱动信号BP<0>～BP<7>驱动图50的写入位线驱动器，
写入数据DATA为“1”(＝“H”)时，写入电流从写入位线驱动器/吸收器16A，流向写入位线驱动器/吸收器17A，其电流波形与合成写入位线驱动信号BP<0>～BP<3>的波形的合成波形基本相同。
写入数据DATA为“0”(＝“L”)时，写入电流从写入位线驱动器/吸收器17A，流向写入位线驱动器/吸收器16A，其电流波形与合成写入位线驱动信号BP<4>～BP<7>的波形的合成波形基本相同。
而且，在本例中，波形生成电路W0～W7是八个，当然，该数量越多，就可以精细地控制通入写入字线WWLi的写入电流的电流波形。
而且，在本例中，驱动写入位线驱动器/吸收器16A的写入位线驱动信号BP<0>～BP<3>，和驱动写入位线驱动器/吸收器17A的写入位线驱动信号BP<4>～BP<7>不同，如后所述，也可以通过写入位线驱动信号BP<0>～BP<3>共同驱动写入位线驱动器/吸收器16A、17A。
电流吸收定时确定电路26Y由反相器IV0、NAND门电路ND2和延迟电路28构成。
电流吸收定时确定电路26Y，在与写入信号WRITE成为“H”的几乎同时，写入位线吸收信号WWLSNK成为“H”，写入信号WRITE成为“L”之后，在由延迟电路27确定的延迟时间后，写入位线吸收信号WWLSNK成为“L”。
这样，写入信号WRITE成为“L”后，经过一定的时间间隔后，使写入位线吸收信号WWLSNK成为“L”，从而可以在写入操作后，使写入位线WWLi完全成为0V。
vii.波形生成电路
以下，说明图52和图53的写入字/位线驱动器/吸收器·触发器电路25、26内的波形生成电路Wi(i＝0，1，2，3)，Bj(j＝0，1，…7)的例子。
图54展示了波形生成电路的例子。
波形生成电路W0～W3、B0～B7，具有上升定时确定电路32和下降定时确定电路33，上升定时确定电路32确定写入字/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>的上升时刻(从“L”成为“H”的定时)，下降定时确定电路33确定写入字/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>的下降时刻(从“H”成为“L”的定时)。
而且，波形生成电路W0～W3、B0～B7，具有双稳态触发电路FF1和反相器电路I13，双稳态触发电路FF1保持写入字/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>的电平(“L”或“H”)，反相器电路I13输出双稳态触发电路FF1的输出信号，作为写入字/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>。
上升定时确定电路32由串联连接的延迟电路D0、D1、D2、NAND门电路ND<0>～ND<3>、ND6、ND8、反相器I11和延迟电路D7构成。下降定时确定电路33由串联连接的延迟电路D3、D4、D5、D6、NAND门电路ND<4>～ND<7>、ND7、ND9、反相器I12和延迟电路D8构成。
双稳态触发电路FF1由两个NAND门电路ND10、ND11构成。
延迟电路D0～D8既可以具有同样的结构，也可以具有互不相同的结构。而且，延迟电路D0～D8的延迟量既可以相同，也可以相互不同。但是，如果延迟电路D0～D6具有彼此相同的结构，并且具有相同的延迟量，则可以容易地控制写入电流的波形。
而且，作为延迟电路D0～D6的一个例子，图55和图56展示了使用恒流源的延迟电路。恒流源电路34向延迟电路D0～D6提供恒定电流。恒流源电路34由BGR电路构成。
在延迟电路D3的延迟量比延迟电路D0～D2的延迟量合计大的情形，通过使电流波形控制信号FS<0>～FS<3>中的一个成为“H”，确定写入字/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>的上升时刻，通过使电流波形控制信号FS<4>～FS<7>中的一个成为“H”，确定写入字/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>的下降时刻。
在延迟电路D0～D7的延迟量全部相同的情形，由表2所示关系，电流波形控制信号FS<0>～FS<3>中的一个、以及电流波形控制信号FS<4>～FS<7>中的一个成为“H”。
Figure C0315451300541
Figure C0315451300551
而且，通过使电流波形控制信号FS<0>～FS<3>中的一个成为“H”，确定写入字/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>的上升时刻，通过使电流波形控制信号FS<4>～FS<7>中的一个成为“H”，确定写入字/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>的下降时刻。
以下具体说明这种波形生成电路的工作。
 WRITE   a1   a2   b1   b2   c1   c2   d1   d2   输出信号WP<i>BP<j>
  LHHHHL   L    HH    HH    LH    LH    LL    H   L    HL    HL    HH    HH    LL    H   H    HL    LH    LH    HH    HH    H   H    LH    HH    HL    LH    LH    L   LHHLLL
①初期状态②③④初期状态
首先，作为初始状态(状态①)，写入信号WRITE是“L”，输出信号WP<i>或者BP<j>成为“L”。
之后，当写入信号WRITE变为“H”时(状态②)，在经过电流波形控制信号FS<0>～FS<3>确定的延迟时间后，NAND门电路ND6的输出节点a1变为“H”。此外，该延迟时间确定写入字线/位线驱动信号WP<i>或BP<j>的上升时刻。
例如，当电流波形控制信号FS<0>为“H”、电流波形控制信号FS<1>～FS<3>为“L”时，写入信号WRITE一变为“H”，NAND门电路ND6的输出节点a1立刻变成“H”。在电流波形控制信号FS<1>为“H”、电流波形控制信号FS<0>、FS<2>、FS<3>为“L”时，写入信号WRITE一变为“H”，经过延迟电路具有的延迟时间之后，NAND门电路ND6的输出节点a1就变成“H”。
当NAND门电路ND6的输出节点a1变成“H”时，双稳态触发电路FF1的输入节点c1从“H”变为“L”，因而双稳态触发电路FF1的输入节点c2变为“L”。因此，波形生成电路Wi或Bj的输出信号WP<i>或BP<j>变为“H”。
之后，当经过延迟电路D7具有的延迟时间(状态③)，NAND门电路ND8的输入节点c2变为“L”，双稳态触发电路FF1的输入节点c1变为“H”，而波形生成电路Wi或Bj的输出信号WP<i>或BP<j>维持在“H”。
接着，在写入信号WRITE变为“H”后，一经过由电流波形控制信号FS<4>～FS<7>确定的延迟时间，则NAND门电路ND7的输出节点b1变为“H”(状态④)。此外，该延迟时间确定写入字线/位线驱动信号WP<i>或BP<j>的上升时刻。
例如，当电流波形控制信号FS<4>为“H”、电流波形控制信号FS<5>～FS<7>为“L”时，写入信号WRITE变为“H”之后，一经过延迟电路D3具有的延迟时间，NAND门电路ND7的输出节点b1就变成“H”。当电流波形控制信号FS<5>为“H”、电流波形控制信号FS<4>、FS<6>、FS<7>为“L”时，在写入信号WRITE变为“H”之后，一经过延迟电路D3、D4具有的延迟时间的合计时间，NAND门电路ND7的输出节点b1就变成“H”。
当NAND门电路ND7的输出节点b1变成“H”时，双稳态触发电路FF1的输入节点d1从“H”变为“L”，因而双稳态触发电路FF1的输出节点c2变为“H”。因此，波形生成电路Wi或Bj的输出信号WP<i>或BP<j>变为“L”。
之后，当经过延迟电路D8具有的延迟时间(状态⑤)，NAND门电路ND9的输入节点b2变为“L”，双稳态触发电路FF1的输入节点d1变为“H”，而波形生成电路Wi或Bj的输出信号WP<i>或BP<j>维持在“L”。
最后，当写入信号WRITE从“H”变为“L”时(状态⑥)，NAND门电路ND8、ND9的输入节点a1、a2、b1、b2的值变化，再次回到初始状态。
Viii.电流波形例
图57表示用图54的波形生成电路生成的写入字线/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>以及由此获得的写入字线/位线电流的一例。
该图的波形，是后述的设定电路上登录的电流波形控制信号FS<0>～FS<7>在以下的场合获得的波形，实现了实施例8的写入原理。
波形生成电路W0：FS<0>＝“H”，FS<7>＝“H”
波形生成电路W1：FS<0>＝“H”，FS<6>＝“H”
波形生成电路W2：FS<0>＝“H”，FS<6>＝“H”
波形生成电路W3：FS<0>＝“H”，FS<4>＝“H”
波形生成电路B0：FS<0>＝“H”，FS<7>＝“H”
波形生成电路B1：FS<1>＝“H”，FS<7>＝“H”
波形生成电路B2：FS<1>＝“H”，FS<7>＝“H”
波形生成电路B3：FS<3>＝“H”，FS<7>＝“H”
但是，其余的FS<i>全部为“L”。此外，写入数据DATA，由于被假定为“1”(＝“H”)，因而波形生成电路B4～B7的输出信号BP<4>～BP<7>对写入位线电流不产生影响。当假定写入数据DATA为“0”(＝“L”)时，代替波形生成电路B0～B3的输出信号BP<0>～BP<3>，波形生成电路B4～B7的输出信号BP<4>～BP<7>有效(参照图50)。
由该波形图可知，写入字线电流的供给/切断定时、大小及其随时间的变化(电流波形)，由四个写入字线驱动信号WP<0>～WP<3>的“H”及“L”的组合来确定。同样，写入位线电流的供给/切断定时、大小及其随时间的变化(电流波形)，由四个写入位线驱动信号BP<0>～BP<3>的“H”及“L”的组合来确定。
这可由行解码器和写入字线驱动器/吸收器具有图49所示的结构，和列解码器和写入位线驱动器/吸收器具有图50所示的结构可知。
为了使写入字线/位线吸收信号WWLSNK、WBLSNK从“H”变为“L”的定时，比写入字线/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>全部变为“L”的定时还要时间滞后，调整图52和图53的延迟电路27、28的延迟量以及图54的延迟电路D0～D6的延迟量。
ix.设定电路
下面说明生成图54所示的电流波形控制信号FS<0>～FS<7>的设定电路。
图58表示设定电路的示例。
设定电路23由：对确定写入电流的供给/切断定时、大小及其随时间的变化(电流波形)的设定数据进行编程的寄存器<0>～<3>；和对寄存器<0>～<3>的输出信号TD<0>～TD<3>、bTD<0>～bTD<3>进行解码，输出电流波形控制信号FS<0>～FS<7>的解码器FS<0>～FS<7>构成。
该图的设定电路23对应于一个波形生成电路设置。本例中，在写入字线驱动器/吸收器·触发器电路内设置4个波形生成电路W0～W3，在写入位线驱动器/吸收器·触发器电路内设置8个波形生成电路B0～B7，因此，与此对应，图58的设定电路23有12个。
在寄存器<0>、<1>中，对确定写入字线/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>上升的定时的设定数据进行编程。通过在寄存器<0>、<1>中登录的2位的设定数据，写入字线/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>的上升定时只存在4种(FS<0>～FS<3>的1为“H”)。
再有，D<0>、D<1>是检测模式时从磁随机存取存储器的外部输入的设定数据。在检测模式时，基于该设定数据，确定写入字线/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>的上升定时。
在寄存器<2>、<3>中，对确定写入字线/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>下降的定时的设定数据进行编程。通过在寄存器<2>、<3>中登录的2位的设定数据，写入字线/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>下降的定时只存在4种(FS<4>～FS<7>的1为“H”)。
再有，D<2>、D<3>是检测模式时从磁随机存取存储器的外部输入的设定数据。在检测模式时，基于该设定数据，确定写入字线/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>下降的定时。
x.寄存器<j>
对图58的设定电路23内的寄存器<j>的电路例进行说明。
图59表示寄存器的电路例。
寄存器<j>(j＝0，1，2，3)由将程序化的设定数据作为输出信号TD<j>、bTD<j>输出的程序数据输出电路29，和将从磁随机存取存储器的外部输入的设定数据作为输出信号TD<j>、bTD<j>输出的输入数据传输电路30构成。
程序数据输出电路29具有存储设定数据的激光熔断熔丝(laser blowfuse)29A。利用激光熔断熔丝29A是否切断来存储1位数据。P沟道MOS晶体管P1和激光熔断熔丝29A串联连接于电源端子VDD和接地端子VSS之间。由于P沟道MOS晶体管P1的栅极与接地端子VSS连接，因而P沟道MOS晶体管P1常常处于导通状态。
P沟道MOS晶体管P1和激光熔断熔丝29A的连接点经由反相器19和传输门TG4与反相器17的输入端连接。反相器17的输出信号变为bTD<j>，反相器18的输出信号变为TD<j>。
输入数据传输电路30由传输门TG1～TG3和反相器15、16构成。反相器15、16和传输门TGTG3构成闭锁电路。
在通常动作模式的写入动作时，检测信号VCTEST变为“L”，检测信号bVCTEST变为“H”。由此，传输门TG4变为导通状态，传输门TG1、TG2变为截止状态。
因此，在激光熔断熔丝29A上编程的设定数据经由传输门TG4和反相器17～19作为输出信号TD<j>、bTD<j>输出。
在检测模式的写入动作时，检测信号VCTEST变为“H”，检测信号bVCTEST变为“L”。由此，传输门TG1、TG2变为导通状态，传输门TG3、TG4变为截止状态。
因此，从外部端子(数据输入端子、地址端子等)输入的设定数据D<j>经由传输门TG1、TG2和反相器15～18作为输出信号TD<j>、bTD<j>输出。
在检测模式的待机时，检测信号VCTEST变为“L”，检测信号bVCTEST变为“H”。由此，传输门TG1、TG2变为截止状态，传输门TG3、TG4变为导通状态。
因此，从外部端子输入的设定数据D<j>在由传输门TG3和反相器15、16构成的闭锁电路中被闭锁。然后，基于被闭锁于闭锁电路中的设定数据，可进行写入检测。
再有，作为存储设定数据的存储元件，除激光熔断熔丝29A外，例如还可使用利用磁化状态存储数据的MTJ元件(MTJ)、根据隧道阻挡层是否被绝缘破坏来存储数据的MTJ元件等(参照图45)。
xi.解码器FS<k>
对图58的设定电路23内的解码器FS<k>的电路例进行说明。
图60表示解码器的电路例。
解码器FS<k>(k＝0，1，….7)由NAND门电路ND3和反相器110构成。
在NAND门电路ND3输入2个输入信号A、B，其输出信号被输入到反相器110。反相器110的输出信号C变为FS<k>。
表4中示出解码器FS<k>的解码表(输入信号与输出信号的关系)。
           输入   输出
  A   B   C
  bTD<0>   bTD<1>   FS<0>
  TD<0>   bTD<1>   FS<1>
  bTD<0>   TD<1>   FS<2>
  TD<0>   TD<1>   FS<3>
  bTD<2>   bTD<3>   FS<4>
  TD<2>   bTD<3>   FS<5>
  bTD<2>   TD<3>   FS<6>
  TD<2>   TD<3>   FS<7>
xii.小结
如以上所述，按照磁随机存取存储器的电路例2，通过编程，在每个芯片或每个存储器单元阵列上设定对于写入字线/位线的写入电流的电流供给/切断定时、大小及其随时间的变化(电流波形)。由此，例如，可实现实施例1～10的写入原理，可靠地进行MTJ元件的存储层的磁化反转，提高写入特性。
此外，在电路例2中，对应于写入数据的值，流入写入位线的电流的方向改变。其中，在电路例2中，相对于写入位线电流的方向，分别设定写入电流的电流供给/切断定时、大小及其随时间的变化(电流波形)。
即，当写入数据为“1”(＝“H”)时，根据写入位线驱动信号BP<0>～BP<3>，控制写入位线电流的电流供给/切断定时、大小及其随时间的变化(电流波形)，当写入数据为“0”(＝“L”)时，根据写入位线驱动信号BP<4>～BP<7>，控制写入位线电流的电流供给/切断定时、大小及其随时间的变化(电流波形)。
由此，在电路例2中，考虑MTJ元件的特性等，相应于流入写入位线的写入电流的方向，分别设定写入电流的电流供给/切断定时、大小及其随时间的变化(电流波形)，因而可可靠地进行MTJ元件的存储层的磁化反转，提高写入特性。
③电路例3
电路例3是改变电路例2的一部分的变形例，涉及通过编程来设定流入写入字线/位线的写入电流的电流供给/切断定时、大小及其随时间的变化(电流波形)。
与电路例2相比，电路例3的特征在于列解码器和写入位线驱动器/吸收器和写入位线驱动器/吸收器·触发器电路的构成。
即，对于行解码器和写入位线驱动器/吸收器，可原样使用图49所示的电路，对于写入电流波形控制电路内的写入字线驱动器/吸收器·触发器电路，可原样使用图51和图52所示的电路。
此外，对于写入位线驱动器/吸收器·触发器电路内的波形生成电路，可原样使用图54至图56所示的电路，对于设定电路、可原样使用图58至图60所示的电路。
在电路例2中，提出了相应于写入位线电流的方向，分别设定写入电流的电流供给/切断定时、大小及其随时间的变化(电流波形)的构成。相反，在电路例3中，提出了对于写入电流的电流供给/切断定时、大小及其随时间的变化(电流波形)，仅在每个芯片或每个存储器单元阵列上设定，而相对于写入位线电流的方向，不改变它们的构成。
i.整体构成
图61表示电路例3的磁随机存取存储器的主要部分的构成。
磁随机存取存储器(MRAM)11，可以由其本体构成1个存储器芯片，此外，也可以是具有特定功能的芯片内的1个块(block)。实际上，存储器单元阵列(数据单元)12具有存储数据的功能，基准单元阵列13具有用于确定在读出动作时判定读出数据值的基准的功能。
由存储器单元阵列12和基准单元阵列13构成的单元阵列的X方向的2个端部中的1个端部上，配置行解码器和驱动器(行解码器和写入字线驱动器，行解码器和读出字线驱动器)14，在另一个端部上配置写入字线吸收器15。
行解码器和驱动器14具有下列功能：在写入动作时，例如，基于行地址信号，选择多个写入字线中的一个，并且，将写入电流提供给被选择的写入字线。写入字线吸收器15具有下列功能：在写入动作时，例如，吸收提供给被选择的1个写入字线的写入电流。
行解码器和驱动器14具有下列功能：在读出动作时，例如，基于行地址信号，选择多个读出字线(可以与写入字线一体化)中的一个，并且，使读出电流流过被选择的读出字线。读出放大器20例如检测该读出电流，判定读出数据。
在存储器单元阵列12的Y方向的2个端部中的1个端部上，配置列解码器和写入位线驱动器/吸收器16A，在另一个端部上配置列解码器和写入位线驱动器/吸收器(包含列传输门，列解码器)17A。
列解码器和写入位线驱动器/吸收器16A、17A具有下列功能：在写入动作时，例如，基于列地址信号，选择多个写入位线(或数据线)中的一个，并且，使具有与写入数据对应的方向的写入电流流入被选择的写入位线。列传输门及列解码器具有下列功能：在写入动作时，使按照列地址信号选择的数据线与读出放大器20电连接。
在基准单元阵列13的Y方向的2个端部中的1个上，配置基准单元用列解码器和写入位线驱动器/吸收器16B，在另一个端部上配置基准单元用列解码器和写入位线驱动器/吸收器(包含列传输门，列解码器)17B。
基准单元用列解码器和写入位线驱动器/吸收器16B、17B具有在基准单元阵列13上存储基准数据的功能。列传输门及列解码器具有下列功能：在读出动作时，读出基准数据，将其传送到读出放大器。
地址寄存器18接收地址信号，例如，将行地址信号传送到行解码器和驱动器14，将列地址信号传送到列解码器和写入位线驱动器/吸收器16A、17A。数据输入接收器19将写入数据传送到列解码器和写入位线驱动器/吸收器16A、17A。此外，输出驱动器21将读出放大器20检测的读出数据向磁随机存取存储器11的外部输出。
控制电路22接受/CE(芯片启动)信号、/WE(允许写入)信号及/OE(允许输出)信号，控制磁随机存取存储器11的动作。例如，控制电路22，在写入动作时，将写入信号WRITE提供给写入电流波形控制电路24。写入电流波形控制电路24在接受写入信号WRITE时，例如，基于预先在设定电路上程序化的设定数据，确定写入电流的供给/切断定时、大小及其随时间的变化(电流波形)等。
具体地说，写入电流波形控制电路24，在写入动作时，将写入字线驱动信号(电流波形生成信号)WP<0>～WP<3>提供给行解码器和驱动器14，将写入字线吸收信号WWLSNK提供给写入字线吸收器15。
此外，将写入位线驱动信号(电流波形生成信号)BP<0>～BP<3>和写入位线吸收信号WBLSNK提供给列解码器和写入位线驱动器/吸收器16A，并且，将写入位线驱动信号(电流波形生成信号)BP<0>～BP<3>和写入位线吸收信号WBLSNK提供给列解码器和写入位线驱动器/吸收器17A。
写入动作时，例如，对于行解码器和驱动器14，在写入字线驱动信号WP<0>～WP<3>中的至少1个为“H”时变为动作状态，同样，对于写入字线吸收器15和列解码器和写入位线驱动器/吸收器16A、17A，在写入字线吸收信号WWLSNK、写入位线驱动信号BP<0>～BP<3>中的至少1个和写入位线吸收信号WBLSNK为“H”时变为动作状态。
如果这样，通过由写入电流波形控制电路24对写入字线驱动信号WP<0>～WP<3>、写入字线吸收信号WWLSNK、写入位线驱动信号BP<0>～BP<3>和写入位线吸收信号WBLSNK变为“H”的定时进行控制，确定写入电流的供给/切断定时(施加磁场Hx、Hy的定时)、大小及其随时间的变化(电流波形)，可实现实施例1～10的写入原理。
对于写入电流的电流吸收定时，例如，通过使吸收信号WWLSNK、WBLSNK从“H”变为“L”的定时比驱动信号WP<0>～WP<3>、BP<0>～BP<3>从“H”变为“L”的定时时间滞后，可使写入字线/位线的电位完全为0V。
基于设定电路23中预先编程的设定数据，确定这些信号WP<0>～WP<3>、WWLSNK、BP<0>～BP<3>、WBLSNK变为“H”的定时。作为编程元件，例如，可使用激光熔断型熔丝、MTJ元件(MTF)或破坏MTJ元件的隧道阻挡层的抗熔丝等。
对于磁随机存取存储器的检测模式，例如，基于从数据输入输出端子输入的设定数据，可确定写入电流的供给/切断定时、大小及其随时间的变化(电流波形)等。设定数据也可以从地址端子输入。
ii.列解码器和写入位线驱动器/吸收器
图62表示列解码器和写入位线驱动器/吸收器的电路例。
与电路例2的列解码器和写入位线驱动器/吸收器(图50)相比，电路例3的列解码器和写入位线驱动器/吸收器的特征在于下列方面：输入列解码器和写入位线驱动器/吸收器(1列部分)17A内的NAND门电路NDBP4～NDBP7的写入位线驱动信号是BP<0>～BP<3>。
即，在电路例3中，输入到列解码器和写入位线驱动器/吸收器16A内的NAND门电路NDBP0～NDBP3的写入位线驱动信号和输入到列解码器和写入位线驱动器/吸收器17A内的NAND门电路NDBP4～NDBP7的写入位线驱动信号相同。
列解码器和写入位线驱动器/吸收器(1列部分)16A由NAND门电路NDBP0～NDBP3，AND门电路AD2、AD3，P沟道MOS晶体管BP0～BP3和N沟道MOS晶体管BN0构成。
将P沟道MOS晶体管BPi(i＝1，2，3)的栅极连接到NAND门电路NDBPi的输出端子，将其源极连接到电源端子VDD，将其漏极共用地连接到写入位线WBLi(i＝1，…)的一端。
将写入字线驱动信号(电流波形生成信号)BP<i>(i＝1，2，3)输入到NAND门电路NDBPi(i＝1，2，3)的两个输入端子的一个端子上，将AND门电路AD2的输出信号输入到另一端子上。将多位构成的列地址信号(每列i不同)和写入数据DATA输入到AND门电路AD2。
将N沟道MOS晶体管BN0的栅极连接到AND门电路AD3的输出端子，将其源极连接到接地端子VSS，将其漏极连接到写入字线WBLi(i＝1，…)的一端。将多位构成的列地址信号(每列i不同)、写入位线吸收信号BLSNK和写入数据的反转信号bDATA输入到AND门电路AD3。
列解码器和写入位线驱动器/吸收器(1列部分)17A由NAND门电路NDBP4～NDBP7、AND门电路AD4、AD5、P沟道MOS晶体管BP4～BP7和N沟道MOS晶体管BN1构成。
将P沟道MOS晶体管BPi(i＝4，5，6，7)的栅极连接到NAND门电路NDBPi的输出端子，将其源极连接到电源端子VDD，将其漏极共用地连接到写入位线WVLi(i＝1，…)的另一端。
将写入字线驱动信号(电流波形生成信号)BP<i>(i＝1，2，3)输入到NAND门电路NDBPi(i＝4，5，6，7)的两个输入端子的一个端子上，将AND门电路AD4的输出信号输入到另一端子上。将多位构成的列地址信号(每列i不同)和写入数据DATA的反转信号输入到AND门电路AD4。
将N沟道MOS晶体管BN1的栅极连接到AND门电路AD5的输出端子，将其源极连接到接地端子VSS，将其漏极连接到写入位线WBLi(i＝1，…)的另一端。将多位构成的列地址信号(每列i不同)、写入位线吸收信号WBLSNK和写入数据DATA输入到AND门电路AD5。
在选择的列i中，列地址信号的所有位变为“H”。因此，在选择的列i中，写入位线驱动信号BP<0>～BP<7>的至少一个和写入位线吸收信号WBLSNK变为”H”时，具有对应于写入数据DATA值的方向的写入电流流入写入位线WBLi。
例如，在写入数据DATA为“1”(＝“H”)时，P沟道MOS晶体管BP0～BP3的至少一个和N沟道MOS晶体管BNl为导通状态，所以从列解码器和写入位线驱动器/吸收器16A向列解码器和写入位线驱动器/吸收器17A流过写入电流。
而在写入数据DATA为“0”(＝“L”)时，P沟道MOS晶体管BP4～BP7的至少一个和N沟道MOS晶体管BN0为导通状态，所以从列解码器和写入位线驱动器/吸收器17A向列解码器和写入位线驱动器/吸收器16A流过写入电流。
根据这样的列解码器和写入位线驱动器/吸收器，通过控制写入位线驱动信号BP<0>～BP<3>的至少一个和写入位线吸收信号WBLSNK变为”H”或”L”的定时，可以确定对于选择的列i内的写入位线WBLi的写入电流的供给/切断定时、大小和其时间变化(电流波形)等。
在将所有写入位线驱动信号BP<0>～BP<3>设定为”L”后，如果将写入位线吸收信号WBLSNK设定为”L”，则可以使写入动作后的写入位线WBLi的电位完全为0V。
再有，在控制写入电流的大小和其时间变化(电流波形)时，第一，可使用以下的控制方法：将多个P沟道MOS晶体管BP0～BP7的尺寸(沟道宽度)、即驱动能力设定为完全相同的值，使用写入位线驱动信号BP<0>～BP<3>，改变导通状态的P沟道MOS晶体管BP0～BP7的个数。
第二，可使用以下的控制方法：将多个P沟道MOS晶体管BP0～BP7的尺寸(沟道宽度)、即驱动能力设定为相互不同的值，使用写入位线驱动信号BP<0>～BP<3>，选择性地使P沟道MOS晶体管BP0～BP7中的一个为导通状态。
第三，可使用以下的控制方法：将第一和第二方法进行组合的控制方法，即改变P沟道MOS晶体管BP0～BP7的尺寸，并且改变导通状态的P沟道MOS晶体管BP0～BP7的个数，来控制写入电流大小的时间变化(电流波形)。
iii.写入电流波形控制电路
下面，说明生成写入字线驱动信号WP<0>～WP<3>、写入字线吸收信号WWLSNK、写入位线驱动信号BP<0>～BP<3>和写入位线吸收信号WBLSNK的写入电流波形控制电路的例子。
图63表示写入电流波形控制电路的例子。
写入电流波形控制电路24由写入字线驱动器/吸收器·触发器电路25和写入位线驱动器/吸收器·触发器电路26构成。
写入字线驱动器/吸收器·触发器电路25根据写入信号WRITE和电流波形控制信号FS<0>～FS<7>FOR Wi(i＝0，1，2，3)，生成写入字线驱动信号(电流波形生成信号)WP<0>～WP<3>和写入字线吸收信号WWLSNK。
写入位线驱动器/吸收器·触发器电路26根据写入信号WRITE和电流波形控制信号FS<0>～FS<7>FOR Bj(j＝0，1，2，3)，生成写入位线驱动信号(电流波形生成信号)BP<0>～BP<3>和写入位线吸收信号WBLSNK。
这里，电流波形控制信号FS<0>～FS<7>FOR Wi、FS<0>～FS<7>FOR Bj中的“FOR Wi”和“FOR Bj”意味着对每个写入字/位线驱动器/吸收器·触发器25、26内的后述多个波形生成电路Wi、Bj设定电流波形控制信号FS<0>～FS<7>的值。
写入信号WRITE是写入动作时变为”H”的信号。
由电流波形控制信号FS<0>～FS<7>FOR Wi来确定对于写入字线WWLi的写入电流的供给/切断定时、大小和其时间变化(电流波形)，也就是使写入字线驱动信号WP<0>～WP<3>和写入字线吸收信号WWLSNK为”H”或”L”的定时。
由电流波形控制信号FS<0>～FS<7>FOR Bj来确定对于写入字线WBLi的写入电流的供给/切断定时、大小和其时间变化(电流波形)，也就是使写入位线驱动信号BP<0>～BP<3>和写入位线吸收信号WBLSNK为”H”或”L”的定时。
电流波形控制信号FS<0>～FS<7>FOR Wi、FS<0>～FS<7>FOR Bj由图58至图60的设定电路生成。
iv.写入位线驱动器/吸收器·触发器电路
图64表示写入位线驱动器/吸收器·触发器电路的例子。
电路例3的写入位线驱动器/吸收器·触发器电路与电路例2的写入位线驱动器/吸收器·触发器电路(图53)相比，特征在于减少了波形生成电路Bi的数目。
即，如图53所示，在电路例2中，对应于8个写入位线驱动信号BP<0>～BP<7>，需要8个波形生成电路B0～B7，而在电路例3中，对应于4个写入位线驱动信号BP<0>～BP<3>，仅设置4个波形生成电路B0～B3就可以。
写入位线驱动器/吸收器·触发器26由确定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)的电流供给/切断定时确定电路26X、以及确定写入电流的电流吸收定时的电流吸收定时确定电路26Y构成。
电流供给/切断定时确定电路26X在写入信号WRITE变为”H”或”L”后，确定使写入位线驱动信号BP<0>～BP<3>为”H”或”L”的定时。电流供给/切断定时确定电路26X由多个(本例中为4个)波形生成电路B0～B3和反相器IV9～IV16构成。
波形生成电路B0～B3分别根据写入信号WRITE和电流波形控制信号FS<0>～FS<7>FOR Bi，生成写入位线驱动信号BP<0>～BP<3>。写入位线驱动信号BP<0>～BP<3>驱动图61的写入位线驱动器。
在写入数据DATA为“1”(＝“H”)时，写入电流从写入位线驱动器/吸收器16A流向写入位线驱动器/吸收器17A，该电流波形几乎等于合成了写入位线驱动信号BP<0>～BP<3>波形的合成波形。
在写入数据DATA为“0”(＝“L”)时，写入电流从写入位线驱动器/吸收器17A流向写入位线驱动器/吸收器16A，该电流波形也几乎等于合成了写入位线驱动信号BP<0>～BP<3>波形的合成波形。
再有，在本例中，波形生成电路B0～B3为4个，当然，如果使其数目增加越多，则可以越细致地控制流过写入字线WWLi的写入电流的电流波形。
电流吸收定时确定电路26Y由反相器IV0、NAND门电路ND2和延迟电路28构成。
电流吸收定时确定电路26Y在写入信号WRITE几乎变为“H”的同时，使写入位线吸收信号WBLSNK为”H”，并在写入信号WRITE变为“L”后，在延迟电路27确定的延迟时间后，使写入位线吸收信号WBLSNK为”L”。
这样，在使写入信号WRITE为“L”后，经过一定的间隔后，通过写入位线吸收信号WBLSNK为“L”，在写入动作后，可以使写入位线WBLi完全为0V。
v.小结
如以上说明的那样，根据磁随机存取存储器的电路例3，在每个芯片或存储器单元阵列中，可通过编程来设定对写入字/位线的写入电流的电流供给/切断定时、大小和其时间变化(电流波形)。由此，例如可实现实施例1～10的写入原理，可靠地进行MTJ元件的存储层的磁化反转，提高写入特性。
此外，在电路例3中，根据写入数据的值，来改变流过写入位线的电流方向。这里，在电路例3中，按每个芯片或存储器单元阵列来设定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)，对于写入位线电流的方向(写入数据的值)，可使它们相同。
其结果，与电路例2的情况相比，写入位线驱动信号的数目变为一半。即，由于写入位线驱动器/吸收器·触发器电路内的波形生成电路的数目减少，所以可以缩小写入电流波形控制电路的大小，有助于芯片尺寸的缩小等。
(2)对每个写入字/位线进行设定的情况
下面，说明用于对磁随机存取存储器的单元阵列内的每个写入字/位线来设定写入原理、写入电流的供给/切断定时和大小等的电路。
①电路例1
电路例1涉及设置了可通过编程设定相对于写入字/位线的写入电流的电流供给/切断定时、大小及其时间变化(电流波形)功能的磁随机存取存储器。
i.整体构成
图65表示有关电路例1的磁随机存取存储器的主要部分的构成。
磁随机存取存储器(MRAM)11可由其自身构成一个存储芯片，也可以是具有特定功能的芯片内的一个块。存储器单元阵列(数据单元)12实际上具有存储数据的功能，基准单元阵列13在读出动作时具有确定用于判定读出数据值的基准的功能。
在存储器单元阵列12和基准单元阵列13构成的单元阵列的X方向的两个端部中的一个端部上，配置行解码器和驱动器(行解码器和写入字线驱动器、行解码器和读出字线驱动器)14-1，在另一个端部上，配置行解码器和读出字线吸收器15。
行解码器和驱动器14-1在写入动作时，例如具有根据行地址信号，选择多个写入字线中的一个，并且将写入电流供给被选择的一个写入字线的功能。写入字线吸收器15在写入动作时，例如具有吸收供给到被选择的一个写入字线上的写入电流的功能。
行解码器和驱动器14-1在读出动作时，例如具有根据行地址信号，选择多个读出字线(也可以与写入字线一体化)中的一个，并且在选择出的一个读出字线中流过读出电流的功能。读出放大器20例如检测该读出电流，并对读出数据进行判定。
在存储器单元阵列12的Y方向的两个端部中的一个端部上，配置列解码器和写入字线驱动器/吸收器16A-1，在另一端部上，配置列解码器和写入位线驱动器/吸收器(包括列传输门、列解码器)17A-1。
列解码器和写入位线驱动器/吸收器16A-1、17A-1在写入动作时，例如具有根据列地址信号，选择多个写入位线(或数据线)中的一个，并且在选择出的一个写入位线中流过具有对应于写入数据的方向的写入电流功能。列传输门和列解码器在读出动作时，具有将被列地址信号选择的数据线电连接到读出放大器20的功能。
在基准单元阵列13的Y方向的两个端部中的一个上，配置基准单元用列解码器和写入位线驱动器/吸收器16B，在另一端部上，配置基准单元用列解码器和写入位线驱动器/吸收器(包括列传输门、列解码器)17B。
基准单元用列解码器和写入位线驱动器/吸收器16B、17B具有将基准数据存储在基准单元阵列13中的功能。列传输门和列解码器在读出动作时，具有读出基准数据，并将其传送到读出放大器20的功能。
地址接收器18接收地址信号，例如将行地址信号传送到行解码器和驱动器14-1，将列地址信号传送到列解码器和写入位线驱动器/吸收器16A-1、17A-1。数据输入接收器19将写入数据传送到列解码器和写入位线驱动器/吸收器16A-1、17A-1。而输出驱动器21将读出放大器20检测过的读出数据输出到磁随机存取存储器11的外部。
控制电路22接收/CE信号、/WE信号和/OE信号，对磁随机存取存储器11的动作进行控制。例如，控制电路22在写入动作时，将写入信号WRITE提供给写入电流波形控制电路·设定电路14-2、16A-2、17A-2。
写入电流波形控制电路设定电路14-2、16A-2、17A-2接收写入信号WRITE后，对每个写入字/位线，例如根据预先设定在设定电路中的设定数据，来确定写入电流的供给/切断定时、大小和其时间变化(电流波形)等。
具体地说，写入电流波形控制电路·设定电路14-2在写入动作时，将写入字线驱动信号(电流波形生成信号)WP<0>～WP<3>、WS<0>～WS<3>提供给行解码 器和驱动器14-1，将写入位线吸收信号WWLSNK提供给写入字线吸收器15。而写入电流控制波形控制电路设定电路16A-2、17A-2将写入位线驱动信号(电流波形生成信号)BP<0>～BP<7>、BS<0>～BS<7>和写入位线吸收信号WBLSNK提供给列解码器和写入位线驱动器/吸收器16A-1、17A-1。
在写入动作时，在电路例1中，使用写入字线驱动信号WP<0>～WP<3>、WS<0>～WS<3>，来驱动行解码器和驱动器14-1。由此，对每个写入字线，可以控制写入电流的供给/切断定时、大小和其时间变化(电流波形)。
此外，在写入动作时，在电路例1中，使用写入位线驱动信号BP<0>～BP<7>、BS<0>～BS<7>，来驱动写入位线驱动器/吸收器16A-1、17A-1。由此，对每个写入位线，可以控制写入电流的供给/切断定时、大小和其时间变化(电流波形)。此外，在电路例1中，对于写入位线电流的方向，可以分别单独地控制写入电流的供给/切断定时、大小和其时间变化(电流波形)。
关于写入电流的电流吸收定时，例如通过使吸收信号WWLSNK、WBLSNK从“H”变为”L”的定时比所有驱动信号WP<0>～WP<3>、WS<0>～WS<3>、BP<0>～BP<7>、BS<0>～BS<7>从“H”变为“L”的定时延迟，可以使写入字/位线的电位完全为0。
写入字线驱动信号WS<0>～WS<3>、BS<0>～BS<7>的值例如根据预先设定在设定电路中的设定数据来确定。作为可编程元件，例如可以使用激光熔断型熔丝、MTJ元件(MTJ)、破坏MTJ元件的隧道阻挡层的抗熔丝等。
在磁随机存取存储器的检测单元中，例如根据从数据输入输出端子输入的设定数据，也可以确定写入电流的供给/切断定时、大小和其时间变化(电流波形)等。设定数据也可以从地址端子输入。
ii.行解码器和写入字线驱动器/吸收器
图66表示行解码器和写入字线驱动器/吸收器的电路例。
行解码器和写入字线驱动器(1行部分)14-1由AND门电路AD1、NAND门电路NDWP0～NDWP3和P沟道MOS晶体管WP0～WP3构成。将P沟道MOS晶体管Wpi(i＝0、1、2、3)的栅极连接到NAND门电路NDWPi的输出端子，将其源极连接到电源端子VDD，将其漏极连接到写入字线WWLi(i＝1、…)的一端。
NAND门电路NDWPi有三个输入端子，在其中的两个端子上，输入写入字线驱动信号(电流波形生成信号)WP<i>、WS<i>，在剩下的一个端子上输入AND门电路AD1的输出信号。在AND门电路AD1输入由多位构成的行地址信号(每个行i中不同)。
写入字线吸收器(1行部分)15由N沟道MOS晶体管TN1构成。将N沟道MOS晶体管TN1的源极连接到接地端子VSS，将其漏极连接到写入字线WWLi的另一端。在N沟道MOS晶体管TN1的栅极上，输入写入字线吸收信号WWLSNK。
在选择的行i中，行地址信号的所有位变为“H”。因此，在选择的行i中，接收作为输入信号的写入字线驱动信号WP<i>和WS<i>同时为”H”的NAND门电路NDWPi的输出信号的P沟道M0S晶体管WPi变为导通状态。而如果写入字线吸收信号WWLSNK变为“H”，则N沟道MOS晶体管TN1变为导通状态。
如果P沟道MOS晶体管WP0～WP3中的至少一个和N沟道MOS晶体管TN1变为导通状态，则例如写入电流从行解码器和写入字线驱动器14-1经由写入字线WWL1流入写入字线吸收器15。
根据这样的行解码器和写入字线驱动器/吸收器，通过控制写入字线驱动信号WP<0>～WP<3>、WS<0>～WS<3>和写入字线吸收信号WWLSNK变为“H”或“L”的定时，可以确定相对于选择的行i内的写入字线WWLi的写入电流的供给/切断定时、大小和其时间变化(电流波形)等。
此外，在将所有写入字线驱动信号WP<0>～WP<3>、WS<0>～WS<3>设定为”L”后，如果将写入字线吸收信号WWLSNK设定为”L”，则可以使写入动作后的写入字线WWLi的电位完全为0V。
再有，在控制写入电流的大小或其时间变化(电流波形)时，第一，可使用以下的控制方法：将多个P沟道MOS晶体管WP0～WP3的尺寸(沟道宽度)、即驱动能力设定为完全相同的值，使用写入字线驱动信号WP<0>～WP<3>、WS<0>～WS<3>，改变导通状态的P沟道MOS晶体管WP0～WP3的个数。
第二，可使用以下的控制方法：将多个P沟道MOS晶体管WP0～WP3的尺寸(沟道宽度)、即驱动能力设定为相互不同的值，使用写入字线驱动信号WP<0>～WP<3>、WS<0>～WS<3>，选择性使P沟道MOS晶体管WP0～WP3中的一个为导通状态。
第三，可使用以下的控制方法：将该第一和第二方法进行组合的控制方法，即改变P沟道MOS晶体管WP0～WP3的尺寸，并且改变导通状态的P沟道MOS晶体管WP0～WP3的个数，来控制写入电流大小的时间变化(电流波形)。
iii.列解码器和写入位线驱动器/吸收器
图67表示列解码器和写入位线驱动器/吸收器的电路例。
列解码器和写入位线驱动器/吸收器(1列部分)16A-1由NAND门电路NDBP0~NDBP3、AND门电路AD2、AD3、P沟道MOS晶体管BP0～BP3和N沟道MOS晶体管BN0构成。
将P沟道MOS晶体管BPi(i＝0、1、2、3)的栅极连接到NAND门电路NDBPi的输出端子，将其源极连接到电源端子VDD，将其漏极共用地连接到写入位线WBLi(i＝1、…)的一端。
NAND门电路NDBPi(i＝0、1、2、3)有三个输入端子，在其中的两个端子上，输入写入字线驱动信号(电流波形生成信号)BP<i>、BS<i>，在剩余的一个端子上，输入AND门电路AD2的输出信号。在AND门电路AD2上，输入多位构成的列地址信号(每列i不同)和写入数据DATA。
将N沟道MOS晶体管BN的栅极连接到AND门电路AD3的输出端子，将其源极连接到接地端子VSS，将其漏极连接到写入位线WBLi(i＝1、…)的一端。在AND门电路AD3上，输入多位构成的列地址信号(每列i不同)、写入位线吸收信号WBLSNK和写入数据的反转信号bDATA。
同样，列解码器和写入位线驱动器/吸收器(1列部分)17A-1由NAND门电路NDBP7、AND门电路AD4、AD5、P沟道MOS晶体管BP4～BP7和N沟道MOS晶体管BN1构成。
将P沟道MOS晶体管BPi(i＝4、5、6、7)的栅极连接到NAND门电路NDBPi的输出端子，将其源极连接到电源端子VDD，将其漏极共用地连接到写入位线WBLi(i＝1、…)的一端。
NAND门电路NDBPi(i＝4、5、6、7)有三个输入端子，在其中的两个端子上，输入写入字线驱动信号(电流波形生成信号)BP<i>、BS<i>，在剩余的一个端子上，输入AND门电路AD4的输出信号。在AND门电路AD4上，输入多位构成的列地址信号(每列i不同)和写入数据DATA。
将N沟道MOS晶体管BN1的栅极连接到AND门电路AD5的输出端子，将其源极连接到接地端子VSS，将其漏极连接到写入位线WBLi(i＝1、…)的一端。在AND门电路AD5上，输入多位构成的列地址信号(每列i不同)、写入位线吸收信号WBLSNK和写入数据DATA。
在被选择的列i中，列地址信号的所有位变为“H”。因此，在被选择的列i中，写入字线驱动信号对BP<i>、BS<i>的至少一个变为“H”，写入位线吸收信号WBLSNK变为“H”。因此，在写入位线WBLi中，流过具有对应于写入数据DATA的值的方向的写入电流。
例如，在写入数据DATA为“1”(＝“H”)时，P沟道MOS晶体管BP0～BP3中的至少一个和N沟道MOS晶体管BN1变为导通状态，所以从列解码器和写入位线驱动器/吸收器16A向列解码器和写入位线驱动器/吸收器17A流过写入电流。
而在写入数据DATA为“0”(＝“L”)时，P沟道MOS晶体管BP4～BP7中的至少一个和N沟道MOS晶体管BN0变为导通状态，所以从列解码器和写入位线驱动器/吸收器17A向列解码器和写入位线驱动器/吸收器16A流过写入电流。
根据这样的列解码器和写入位线驱动器/吸收器，通过控制写入位线驱动信号对BP<i>、BS<i>的至少一个和写入位线吸收信号WBLSNK变为‘H”或“L”的定时，可以确定相对于选择的列i内的写入位线WBLi的写入电流的供给/切断定时、大小和其时间变化(电流波形)等。
此外，在将所有写入位线驱动信号BP<0>～BP<7>、BS<0>～BS<7>设定为“L”后，如果将写入位线吸收信号WBLSNK设定为“L”，则可以使写入动作后的写入位线WBLi的电位完全为0V。
再有，在控制写入电流的大小或其时间变化(电流波形)时，第一，可使用以下的控制方法：将多个P沟道MOS晶体管BP0～BP7的尺寸(沟道宽度)、即驱动能力设定为完全相同的值，使用写入位线驱动信号BP<0>～BP<7>、BS<0>～BS<7>，改变导通状态的P沟道MOS晶体管BP0～BP7的个数。
第二，可使用以下的控制方法：将多个P沟道MOS晶体管BP0～BP7的尺寸(沟道宽度)、即驱动能力设定为相互不同的值，使用写入位线驱动信号BP<0>～BP<7>、BS<0>～BS<7>，选择性地使P沟道MOS晶体管BP0～BP7中的一个为导通状态。
第三，可使用以下的控制方法：将第一和第二方法进行组合的控制方法，即改变P沟道MOS晶体管BP0～BP7的尺寸，并且改变导通状态的P沟道MOS晶体管BP0～BP7的个数，来控制写入电流大小的时间变化(电流波形)。
iv.写入电流波形控制电路·设定电路
下面，说明生成写入字线驱动信号WP<0>～WP<3>、WS<0>～WS<3>和写入字线吸收信号WWLSNK的写入电流波形控制电路·设定电路的例子，生成写入位线驱动信号BP<0>～BP<3>、BS<0>～BS<3>和写入位线吸收信号WBLSNK的写入电流波形控制电路·设定电路的例子，以及生成写入位线驱动信号BP<4>～BP<7>、BS<4>～BS<7>和写入位线吸收信号WBLSNK的写入电流波形控制电路·设定电路的例子。
图68表示图65的写入电流波形控制电路·设定电路14-2的例子。
在该图中，仅示出写入电流波形控制电路·设定电路14-2的行部分。因此，实际上，图68所示的要素(写入字线驱动器/吸收器·触发器电路25和设定电路23A)仅有行的数目。
写入电流波形控制电路·设定电路14-2由写入字线驱动器/吸收器·触发器电路25和设定电路23A构成。
写入字线驱动器/吸收器·触发器电路25根据写入信号WRITE，生成写入字线驱动信号(电流波形生成信号)WP<0>～WP<3>和写入字线吸收信号WWLSNK。
设定电路23A根据设定数据，输出写入字线驱动信号(电流波形生成信号)WS<0>～WS<3>。设定数据根据程序信号PROG、地址信号(行i)和输入数据D<0>～D<3>被预先编程在设定电路23A的存储元件(熔丝元件、MTJ元件等)中。
再有，在本例中，设定数据的编程也可以在晶片状态、装配后的产品状态等的任何时期进行。在装配后进行设定数据的编程时，输入数据D<0>～D<3>例如从数据输入管脚、地址管脚、专用管脚等输入，可以将设定数据登录在设定电路23A中。
写入信号WRITE是写入动作时变为“H”的信号。
如果写入信号WRITE变为“H”，则写入字线驱动器/吸收器·触发器电路25使写入字线吸收信号WWLSNK为“H”，同时例如按规定的定时将写入字线驱动信号WP<0>～WP<3>设定为“H”和“L”。
设定电路23A始终输出基于设定数据的写入字线驱动信号WS<0>～WS<3>。
写入字线驱动信号WP<0>～WP<3>是写入字线电流的电流波形的基础信号。相反，写入字线驱动信号WS<0>～WS<3>具有选择写入字线驱动信号WP<0>～WP<3>(电流波形的基础信号)的功能。
即，从图66的写入字线驱动器的构成可知，在写入字线驱动信号WS<i>为“H”时，将具有波形大致等于写入字线驱动信号WP<i>波形的电流供给写入字线WWLi。
图69表示图65中的写入电流波形控制电路·设定电路16A-2的例子。
在该图中，仅示出写入电流波形控制电路·设定电路16A-2的1列部分。因此，实际上，图69所示的要素(写入位线驱动器/吸收器·触发器电路26和设定电路23B)仅有列的数目。
写入电流波形控制电路·设定电路16A-2由写入位线驱动器/吸收器·触发器电路26和设定电路23B构成。
写入位线驱动器/吸收器·触发器电路26根据写入信号WRITE，生成写入位线驱动信号(电流波形生成信号)BP<0>～BP<3>和写入位线吸收信号WBLSNK。
设定电路23B根据设定数据，输出写入位线驱动信号(电流波形生成信号)BS<0>～BS<3>。设定数据根据程序信号PROG、地址信号(列i)和输入数据D<0>～D<3>被预先编程在设定电路23B的存储元件(熔丝元件、MTJ元件等)中。
再有，在本例中，设定数据的编程也可以在晶片状态、装配后的产品状态等的任何时期进行。在装配后进行设定数据的编程时，输入数据D<0>～D<3>例如从数据输入管脚、地址管脚、专用管脚等输入，可以将设定数据登录在设定电路23B中。
写入信号WRITE是写入动作时变为“H”的信号。
如果写入信号WRITE变为“H”，则写入字线驱动器/吸收器·触发器电路26使写入字线吸收信号WBLSNK为“H”，同时例如按规定的定时将写入位线驱动信号BP<0>～BP<3>设定为“H”和“L”。
设定电路23B始终输出基于设定数据的写入位线驱动信号BS<0>～BS<3>。
写入位线驱动信号BP<0>～BP<3>是写入位线电流的电流波形的基础信号。相反，写入位线驱动信号BS<0>～BS<3>具有选择写入位线驱动信号BP<0>～BP<3>(电流波形的基础信号)的功能。
即，从图67的写入字线驱动器的构成可知，在写入位线驱动信号BS<i>为“H”时，将具有波形大致等于写入位线驱动信号BP<i>波形的电流供给写入位线WBLi。
图70表示图65中的写入电流波形控制电路·设定电路17A-2的例子。
在该图中，仅示出写入电流波形控制电路·设定电路17A-2的1列部分。因此，实际上，图70所示的要素(写入位线驱动器/吸收器·触发器电路26和设定电路23B)仅有列的数目。
写入电流波形控制电路·设定电路17A-2由写入位线驱动器/吸收器·触发器电路26和设定电路23B构成。
写入位线驱动器/吸收器·触发器电路26根据写入信号WRITE，生成写入位线驱动信号(电流波形生成信号)BP<4>～BP<7>和写入位线吸收信号WBLSK。
设定电路23B根据设定数据，输出写入位线驱动信号(电流波形生成信号)BP<4>～BP<7>。根据程序信号、地址信号(列i)和输入数据D<4>～D<7>，设定数据预先被编程在设定电路23B内的存储元件(熔丝元件、MTJ元件等)中。
再有，在本例中，设定数据的编程也可以在晶片状态、装配后的产品状态等的任何时期进行。在装配后进行设定数据的编程时，输入数据D<4>～D<7>例如从数据输入管脚、地址管脚、专用管脚等输入，可以将设定数据登录在设定电路23B中。
写入信号WRITE是写入动作时变为“H”的信号。
如果写入信号WRITE变为”H”，则写入字线驱动器/吸收器·触发器电路26使写入位线吸收信号WBLSNK为“H”，同时例如按规定的定时将写入位线驱动信号BP<4>～BP<7>设定为“H”和“L”。
设定电路23B始终输出写入位线驱动信号BS<4>～BS<7>。
写入位线驱动信号BP<4>～BP<7>是写入位线电流的电流波形的基础信号。相反，写入位线驱动信号BS<4>～BS<7>具有选择写入位线驱动信号BP<4>～BP<7>(电流波形的基础信号)的功能。
即，从图67的写入位线驱动器的构成可知，在写入位线驱动信号BS<i>为“H”时，将具有波形大致等于写入位线驱动信号BP<i>波形的电流供给写入位线WBLi。
v.写入字线驱动器/吸收器·触发器电路
图71表示写入字线驱动器/吸收器·触发器电路的例子。
写入字线驱动器/吸收器·触发器电路25由生成作为确定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)基础的写入字线驱动信号WP<0>～WP<3>的电流供给/切断定时确定电路25X、以及确定写入电流的电流吸收定时的电流吸收定时确定电路25Y构成。
电流供给/切断定时确定电路25X根据写入信号WRITE的“H”或“L”的定时，来确定写入字线驱动信号WP<0>～WP<3>的“H”或“L”的定时。电流供给/切断定时确定电路25X由多个(在本例中为4个)波形生成电路W0～W3和反相器IV1～IV8构成。
波形生成电路W0～W3分别根据写入信号WRITE，生成写入字线驱动信号WP<0>～WP<3>。波形生成电路W0～W3分别具有不同的延迟量。波形生成电路W0～W3的延迟量的差可是一定的，也可以是随机的。
由此，写入字线驱动信号WP<0>～WP<3>例如在写入信号WRITE变为“H”后，按照相互不同的定时，变化为“H”。
再有，在本例中，波形生成电路W0～W3有4个，当然如果使其数目越多，则可以越细地控制流过写入字线WWLi的写入电流的电流波形。
电流吸收定时确定电路25Y由反相器IV0、NAND门电路ND1和延迟电路27构成。
电流吸收定时确定电路25Y在写入信号WRITE大致变为“H”的同时，在使写入字线吸收信号WWLSN为“H”，而在写入信号WRITE变为“L”后，在经过延迟电路27确定的延迟时间后，使写入字线吸收信号WWLSNK为“L”。
这样，在使写入信号WRITE为“L”后，在经过一定的间隔后，通过使写入字线吸收信号WWLSNK为“L”，在写入动作后，可以使写入字线WWLi完全为0V。
vi.写入位线驱动器/吸收器·触发器
图72表示图69的写入位线驱动器/吸收器·触发器电路的例子。
写入位线驱动器/吸收器·触发器电路26由生成作为确定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)基础的写入位线驱动信号BP<0>～BP<3>的电流供给/切断定时确定电路26X、以及确定写入电流的电流吸收定时的电流吸收定时确定电路26Y构成。
电流供给/切断定时确定电路26X根据写入信号WRITE的“H”或“L”的定时，来确定写入位线驱动信号BP<0>～BP<3>的“H”或“L”的定时。电流供给/切断定时确定电路26X由多个(在本例中为4个)波形生成电路B0～B3和反相器IV9～IV16构成。
波形生成电路B0～B3分别根据写入信号WRITE，生成写入位线驱动信号BP<0>～BP<3>。波形生成电路B0～B3分别具有不同的延迟量。波形生成电路B0～B3的延迟量的差可以是一定的，也可以是随机的。
由此，写入位线驱动信号BP<0>～BP<3>例如在写入信号WRITE变为“H”后，按照相互不同的定时，变化为“H”。
再有，在本例中，波形生成电路B0～B3有4个，当然如果使其数目越多，则可以越细地控制流过写入位线WBLi的写入电流的电流波形。
电流吸收定时确定电路26Y由反相器IV0、NAND门电路ND2和延迟电路28构成。
电流吸收定时确定电路26Y在写入信号WRITE大致变为“H”的同时，在使写入位线吸收信号WBLSN为“H”，而在写入信号WRITE变为“L”后，在经过延迟电路28确定的延迟时间后，使写入位线吸收信号WBLSNK为“L”。
这样，在使写入信号WRITE为“L”后，在经过一定的间隔后，通过使写入位线吸收信号WBLSNK为‘L”，在写入动作后，可以使写入位线WBLi完全为0V。
图73表示图70的写入位线驱动器/吸收器·触发器电路的例子。
写入位线驱动器/吸收器·触发器电路26由生成作为确定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)基础的写入位线驱动信号BP<4>～BP<7>的电流供给/切断定时确定电路26X、以及确定写入电流的电流吸收定时的电流吸收定时确定电路26Y构成。
电流供给/切断定时确定电路26X根据写入信号WRITE的“H”或“L”的定时，来确定写入位线驱动信号BP<4>～BP<7>的“H”或“L”的定时。电流供给/切断定时确定电路26X由多个(在本例中为4个)波形生成电路B4～B7和反相器IV17～IV24构成。
波形生成电路B4～B7分别根据写入信号WRITE，生成写入位线驱动信号BP<4>～BP<7>。波形生成电路B4～B7分别具有不同的延迟量。波形生成电路B4～B7的延迟量的差可是固定的，也可以是随机的。
由此，写入位线驱动信号BP<4>～BP<7>例如在写入信号WRITE变为“H”后，按照相互不同的定时，变化为“H”。
再有，在本例中，波形生成电路B4～B7有4个，当然如果使其数目越多，则可以越细地控制流过写入位线WBLi的写入电流的电流波形。
电流吸收定时确定电路26Y由反相器IV0、NAND门电路ND2和延迟电路28构成。
电流吸收定时确定电路26Y在写入信号WRITE大致变为“H”的同时，在使写入位线吸收信号WBLSN为“H”，而在写入信号WRITE变为“L”后，在经过延迟电路28确定的延迟时间后，使写入位线吸收信号WBLSNK为“L”。
这样，在使写入信号WRITE为“L”后，在经过一定的间隔后，通过使写入位线吸收信号WBLSNK为“L”，在写入动作后，可以使写入位线WBLi完全为0V。
图72的写入位线驱动器/吸收器·触发器电路26生成的写入位线驱动信号BP<0>～BP<3>和写入位线吸收信号WBLSNK驱动图61的写入位线驱动器/吸收器16A-1。
而图73的写入位线驱动器/吸收器·触发器电路26生成的写入位线驱动信号BP<4>～BP<7>和写入位线吸收信号WBLSNK驱动图67的写入位线驱动器/吸收器17A-1。
再有，在本例中，驱动写入位线驱动器/吸收器16A-1的写入位线驱动信号BP<0>～BP<3>和驱动写入位线驱动器/吸收器17A-1的写入位线驱动信号BP<4>～BP<7>有所不同，但也可以由写入位线驱动信号BP<0>～BP<3>同时驱动写入位线驱动器/吸收器16A-1、写入位线驱动器/吸收器17A-1。
vii.设定电路
图74表示图68的设定电路23A的例子。
设定电路23A有用于存储设定数据的MTJ元件。在本例中，根据MTJ元件MTJ隧道阻挡层有无破坏，来存储1位数据。再有，也可以根据MTJ元件MTJ的磁化状态(平行或反平行)，来存储1位数据。
MTJ元件MTJ的一端经由N沟道MOS晶体管N2被连接到接地点VSS。由于对其栅极施加电源电位VDD，所以N沟道MOS晶体管N2始终为导通状态。
MTJ元件MTJ的另一端经由N沟道MOS晶体管N1和P沟道MOS晶体管P1被连接到电源电位VDD。由于对其栅极施加接地电位VSS，所以P沟道MOS晶体管P1始终为导通状态。在N沟道MOS晶体管N1的栅极上施加箝位电位Vclamp。
栅极输入箝位电位Vclamp的N沟道MOS晶体管N1在通常动作时，即在写入时从设定电路23A输出写入字线驱动信号WS<0>～WS<3>时，具有不对MTJ元件MTJ施加大电压(不破坏MTJ元件MTJ)的功能。
再有，生成箝位电位Vclamp的Vclamp生成电路可由图46所示的电路构成。
在对MTJ元件MTJ中写入用于确定写入电流的电流波形等的设定数据时使用NAND门电路ND4和P沟道MOS晶体管P2。
即，如上所述，在本例中，作为有无隧道阻挡层的破坏，设定数据半永久性地存储在MTJ元件MTJ中。这里，在MTJ元件MTJ的隧道阻挡层受到破坏时，使P沟道MOS晶体管P2为导通状态，向MTJ元件MTJ的两端提供大的电压就可以。
程序信号PROG在设定数据的写入时是”H”信号。例如，程序信号PROG在装配后，可以从数据输入管脚和地址管脚等供给。此外，也可以从专用管脚提供程序信号PROG。
在将数据写入到行i内的设定电路23A时，用于选择行i的地址信号的所有位变为”H”。
因此，在设定数据的写入时，行i内的设定电路23A根据输入数据D<0>～D<3>的值，使NAND门电路ND4的输出信号的值变化。
例如，在输入数据D<0>为“1”(＝“H”)时，NAND门电路ND4的输出信号变为“L”。因此，P沟道MOS晶体管P2变为导通状态，MTJ元件的隧道阻挡层被破坏，使MTJ元件MTJ中存储“1”。这种情况下，写入字线驱动信号WS<0>变为“H”。
而在输入数据D<0>为“0”(＝“L”)时，NAND门电路ND4的输出信号变为”H”。因此，P沟道MOS晶体管P2变为截止状态，MTJ元件的隧道阻挡层未被破坏，使MTJ元件MTJ中存储“0”。这种情况下，写入字线驱动信号WS<0>变为“L”。
这样，根据输入数据D<0>～D<3>，可以将设定数据写入到设定电路23A中，确定写入字线驱动信号WS<0>～WS<3>的值。
图75表示图69的设定电路23B的例子。图76表示图70的设定电路23B的例子。
图75和图76的设定电路23B的结构都与上述图74的设定电路23A完全相同。根据有无MTJ元件MTJ的隧道阻挡层的破坏，来半永久性地存储设定数据。
程序信号PROG在设定数据的写入时变为“H”。在将设定数据写入到列i内的设定电路23B时，用于选择列i的地址信号的所有位变为”H”。
因此，在设定数据的写入时，列i内的设定电路23B根据输入数据D<0>~D<3>的值，使NAND门电路ND4的输出信号的值变化。
例如，在输入数据D<0>为“1”(＝“H”)时，NAND门电路ND4的输出信号变为“L”。因此，P沟道MOS晶体管P2变为导通状态，MTJ元件的隧道阻挡层被破坏，使MTJ元件MTJ中存储“1”。
这种情况下，写入位线驱动信号BS<0>变为“H”。
而在输入数据D<0>为“0”(＝“L”)时，NAND门电路ND4的输出信号变为“H”。因此，P沟道MOS晶体管P2变为截止状态，MTJ元件的隧道阻挡层未被破坏，使MTJ元件MTJ中存储“0”。
这种情况下，写入位线驱动信号BS<0>变为“L”。
这样，根据输入数据D<0>～D<3>，可以将设定数据写入到设定电路23B中，确定图75的写入位线驱动信号BS<0>～BS<3>的值和图76的写入位线驱动信号BS<4>～BS<7>的值。
图75的设定电路23B生成的写入位线驱动信号BS<0>～BS<3>驱动图67的写入位线驱动器/吸收器16A-1。
而图76的设定电路23B生成的写入位线驱动信号BS<4>～BS<7>驱动图67的写入位线驱动器/吸收器17A-1。
再有，在本例中，驱动写入位线驱动器/吸收器16A-1的写入位线驱动信号BS<0>～BS<3>和驱动写入位线驱动器/吸收器17A-1的写入位线驱动信号BS<4>～BS<7>有所不同，但也可以由写入位线驱动信号BS<0>～BS<3>同时驱动写入位线驱动器/吸收器16A-1、写入位线驱动器/吸收器17A-1。
viii.电流波形例
图77表示可由图65至图76示出的电路例1实现的写入字线电流的电流波形的一例。
该波形例以图71的写入字线驱动器/吸收器·触发器电路25内的延迟电路W0～W3分别有不同的延迟时间，并且图74的设定电路23A输出WS<0>、WS<2>、WS<3>＝“L”、WS<1>＝“H”作为前提。
这种情况下，在写入信号WRITE从“L”变化为“H”后，在时刻T1，变为WP<1>＝“H”和WS<1>＝“H”。其结果，图66的行解码器和写入字线驱动器14-1内的NAND门电路NDWP1的输出信号变为”L”，写入电流流过写入字线WWLi。
在该波形例中，成为受写入字线电流的供给/切断定时控制的形状。
但是，如后所述，如果可以自由地设定写入字线驱动信号WP<0>～WP<3>的波形(上升/下降时刻、脉冲宽度等)，则基于设定数据的写入字线驱动信号WS<0>～WS<3>的值，可以自由地改变写入字线电流的供给/切断定时、大小、其时间变化(电流波形)。
图78表示可由图65至图76示出的电路例1实现的写入位线电流的电流波形的一例。
该波形例以写入数据DATA为“1”(＝“H”)时，图72的写入位线驱动器/吸收器·触发器电路26内的延迟电路B0～B3分别有不同的延迟时间，并且图75的设定电路23B输出BS<0>、BS<2>、BS<3>＝“L”、BS<1>＝“H”作为前提。
再有，在写入数据DATA为“0”(＝“L”)时，图73的写入位线驱动器/吸收器·触发器电路26和图70的设定电路23B是有效的。
这种情况下，在写入信号WRITE从“L”变化为“H”后，在时刻T1，变为BP<1>＝“H”和BS<1>＝“H”。其结果，图67的列解码器和写入位线驱动器/吸收器16A-1内的NAND门电路NDBP1的输出信号变为“L”，写入电流流过写入位线WBLi。
在该波形例中，成为受写入位线电流的供给/切断定时控制的形状。
但是，如后所述，如果可以自由地设定写入位线驱动信号BP<0>～BP<3>的波形(上升/下降时刻、脉冲宽度等)，则基于设定数据的写入位线驱动信号BS<0>～BS<3>的值，可以自由地改变写入字线电流的供给/切断定时、大小、其时间变化(电流波形)。
ix.小结
如以上说明的那样，根据磁随机存取存储器的电路例1，在每个写入字/位线中，可以通过编程来设定对于写入字/位线的写入电流的电流供给/切断定时、大小和其时间变化(电流波形)。由此，例如可实现实施例1～10的写入原理，可靠地进行MTJ元件的存储层的磁化反转，提高写入特性。
此外，在电路例1中，根据写入数据的值，来改变流过写入位线的电流方向。这里，在电路例1中，对于写入位线电流的方向(依赖于写入数据)，可以单独地设定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)。
即，在输入数据为“1”(＝“H”)时，根据写入位线驱动信号BP<0>～BP<3>来控制写入位线电流的电流供给/切断定时、大小和其时间变化(电流波形)，在输入数据为“0”(＝“L”)时，根据写入位线驱动信号BP<4>～BP<7>来控制写入位线电流的电流供给/切断定时、大小和其时间变化(电流波形)。
这样，在电路例1中，在每个写入字/位线中，可以设定写入电流的形状，同时考虑到MTJ元件的特性，根据写入位线中流过的写入电流的方向，可以单独地设定写入电流的形状，所以可以可靠地进行MTJ元件的存储层的磁化反转，提高写入特性。
②电路例2
电路例2是将电路例1的一部分进行变形的变形例，涉及在每个写入字/位线中，可通过编程来设定对于写入字/位线的写入电流的电流供给/切断定时、大小和其时间变化(电流波形)的磁随机存取存储器。
电路例2与电路例1比较，具有写入字线驱动器/吸收器·触发器电路和写入位线驱动器/吸收器·触发器电路结构的特征。
即，电路例2的整体结构与电路例1同样，如图65所示。此外，对于行解码器和写入字线驱动器/吸收器，可原封不动地使用图66所示的电路，对于确定写入字线电流的电流波形的写入电流波形控制电路·设定电路的块结构，可原封不动地使用图68所示的电路。
对于列解码器和写入位线驱动器/吸收器，可原封不动地使用图67所示的电路，对于确定写入位线电流的电流波形的写入电流波形控制电路·设定电路的块结构，可原封不动地使用图69和图70所示的电路。
而对于写入电流波形控制电路·设定电路内的设定电路，可原封不动地使用图74至图76所示的电路。
在电路例2中，为了增多写入字/位线电流的电流波形的图形，在写入字/位线驱动器/吸收器·触发器电路内设置波形生成电路，通过该波形生成电路，生成写入字/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>。
i.写入字线驱动器/吸收器·触发器
图79表示写入字线驱动器/吸收器·触发器电路的例子。
写入字线驱动器/吸收器·触发器电路25由生成作为确定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)基础的写入字线驱动信号WP<0>～WP<3>的电流供给/切断定时确定电路25X、以及确定写入电流的电流吸收定时的电流吸收定时确定电路25Y构成。
电流供给/切断定时确定电路25X根据写入信号WRITE的“H”或“L”的定时，来确定写入字线驱动信号WP<0>～WP<3>的“H”或“L”的定时。电流供给/切断定时确定电路25X由多个(在本例中为4个)波形生成电路W0～W3和反相器IV1～IV8构成。
波形生成电路W0～W3分别根据写入信号WRITE，生成写入字线驱动信号WP<0>～WP<3>。
波形生成电路W0～W3可由图54所示的电路构成。这种情况下，波形生成电路W0～W3本身可从多个波形中选择一个波形，所以可从多个波形图形中选择写入字线驱动信号WP<0>～WP<3>的波形，作为结果，可自由地设定写入字线电流的电流波形。
此外，各个波形生成电路W0～W3仅输出特定的一个波形，各自的波形、即写入字线驱动信号WP<0>～WP<3>的波形可相互不同，也可以根据写入字线驱动信号WS<0>～WS<3>来选择这些波形。
对于这种情况下的波形生成电路W0～W3的电路例将在后面描述。
再有，在本例中，波形生成电路W0～W3有4个，当然如果使其数目越多，则可以越细地控制流过写入字线WWLi的写入电流的电流波形。
电流吸收定时确定电路25Y由反相器IV0、NAND门电路ND1和延迟电路27构成。
电流吸收定时确定电路25Y在写入信号WRITE大致变为“H”的同时，在使写入字线吸收信号WWLSNK为“H”，而在写入信号WRITE变为“L”后，在经过延迟电路27确定的延迟时间后，使写入字线吸收信号WWLSNK为“L”。
这样，在使写入信号WRITE为“L”后，在经过一定的间隔后，通过使写入字线吸收信号WWLSNK为“L”，在写入动作后，可以使写入字线WWLi完全为0V。
ii.写入位线驱动器/吸收器·触发器
图80表示图69的写入位线驱动器/吸收器·触发器电路的例子。
写入位线驱动器/吸收器·触发器电路26由生成作为确定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)基础的写入位线驱动信号BP<0>～BP<3>的电流供给/切断定时确定电路26X、以及确定写入电流的电流吸收定时的电流吸收定时确定电路26Y构成。
电流供给/切断定时确定电路26X根据写入信号WRITE的“H”或“L”的定时，来确定写入位线驱动信号BP<0>～BP<3>的“H”或“L”的定时。电流供给/切断定时确定电路26X由多个(在本例中为4个)波形生成电路B0～B3和反相器IV9～IV16构成。
波形生成电路B0～B3分别根据写入信号WRITE，生成写入位线驱动信号BP<0>～BP<3>。
波形生成电路B0～B3可由图54所示的电路构成。这种情况下，波形生成电路B0～B3本身可从多个波形中选择一个波形，所以可从多个波形图形中选择写入位线驱动信号BP<0>～BP<3>的波形，作为结果，可自由地设定写入位线电流的电流波形。
此外，各个波形生成电路B0～B3仅输出特定的一个波形，各自的波形、即写入位线驱动信号BP<0>～BP<3>的波形可相互不同，也可以根据写入位线驱动信号BS<0>～BS<3>来选择这些波形。
对于这种情况下的波形生成电路B0～B3的电路例将在后面描述。
再有，在本例中，波形生成电路B0～B3有4个，当然如果使其数目越多，则可以越细地控制流过写入位线WBLi的写入电流的电流波形。
电流吸收定时确定电路26Y由反相器IV0、NAND门电路ND2和延迟电路28构成。
电流吸收定时确定电路26Y在写入信号WRITE大致变为”H”的同时，在使写入位线吸收信号WBLSN为”H”，而在写入信号WRITE变为”L”后，在经过延迟电路28确定的延迟时间后，使写入位线吸收信号WBLSNK为”L”。
这样，在使写入信号WRITE为”L”后，在经过一定的间隔后，通过使写入位线吸收信号WBLSNK为”L”，在写入动作后，可以使写入位线WBLi完全为0V。
图81表示图70的写入位线驱动器/吸收器·触发器电路的例子。
写入位线驱动器/吸收器·触发器电路26由生成作为确定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)基础的写入位线驱动信号BP<4>～BP<7>的电流供给/切断定时确定电路26X、以及确定写入电流的电流吸收定时的电流吸收定时确定电路26Y构成。
电流供给/切断定时确定电路26X根据写入信号WRITE的”H”或”L”的定时，来确定写入位线驱动信号BP<4>～BP<7>的”H”或”L”的定时。电流供给/切断定时确定电路26X由多个(在本例中为4个)波形生成电路B4～B7和反相器IV17～IV24构成。
波形生成电路B4～B7分别根据写入信号WRITE，生成写入位线驱动信号BP<4>～BP<7>。
波形生成电路B4～B7可由图54所示的电路构成。这种情况下，波形生成电路B4～B7本身可从多个波形中选择一个波形，所以可从多个波形图形中选择写入位线驱动信号BP<4>～BP<7>的波形，作为结果，可自由地设定写入位线电流的电流波形。
此外，各个波形生成电路B4～B7仅输出特定的一个波形，各自的波形、即写入位线驱动信号BP<4>～BP<7>的波形可相互不同，也可以根据写入位线驱动信号BS<4>～BS<7>来选择这些波形。
对于这种情况下的波形生成电路B0～B3的电路例将后述。
再有，在本例中，波形生成电路B4～B7有4个，当然如果使其数目越多，则可以越细地控制流过写入位线WBLi的写入电流的电流波形。
电流吸收定时确定电路26Y由反相器IV0、NAND门电路ND2和延迟电路28构成。
电流吸收定时确定电路26Y在写入信号WRITE大致变为“H”的同时，在使写入位线吸收信号WBLSNK为“H”，而在写入信号WRITE变为“L”后，在经过延迟电路28确定的延迟时间后，使写入位线吸收信号WBLSNK为“L”。
这样，在使写入信号WRITE为“L”后，在经过一定的间隔后，通过使写入位线吸收信号WBLSNK为“L”，在写入动作后，可以使写入位线WBLi完全为0V。
图80的写入位线驱动器/吸收器·触发器电路26生成的写入位线驱动信号BP<0>～BP<3>和写入位线吸收信号WBLSNK驱动图67的写入位线驱动器/吸收器16A-1。
而图81的写入位线驱动器/吸收器·触发器电路26生成的写入位线驱动信号BP<4>～BP<7>和写入位线吸收信号WBLSNK驱动图67的写入位线驱动器/吸收器17A-1。
再有，在本例中，驱动写入位线驱动器/吸收器16A-1的写入位线驱动信号BP<0>～BP<3>和驱动写入位线驱动器/吸收器17A-1的写入位线驱动信号BP<4>～BP<7>有所不同，但也可以由写入位线驱动信号BP<0>～BP<3>同时驱动写入位线驱动器/吸收器16A-1、17A-1。
iii.波形生成电路
下面，说明图79至图81的写入字/位线驱动器/吸收器·触发器25、26内的波形生成电路Wi(i＝0、1、2、3)、Bj(j＝0、1、…7)的例子。
图82至图89表示波形生成电路和其工作波形。
图82的波形生成电路由反相器I11、I12构成。该波形生成电路是简单的延迟电路，使写入信号WRITE仅延迟固定时间。工作波形如图83所示。
图84的波形生成电路由反相器I11、I12、NAND门电路NA11和延迟电路D11构成。该波形生成电路在输入信号IN、即写入信号WRITE变为“H”时，生成具有固定脉冲宽度的脉冲信号，并将该信号作为写入字/位线驱动信号WP<i>、BP<i>输出。
脉冲信号的脉冲宽度由延迟电路D11的延迟时间确定。工作波形如图85所示。
图86的波形生成电路由反相器I12、NAND门电路NA11和延迟电路D11构成。该波形生成电路在输入信号IN、即写入信号WRITE变为‘H”时，生成具有固定脉冲宽度的脉冲信号，并将该信号作为写入字/位线驱动信号WP<i>、BP<i>输出。
脉冲信号的脉冲宽度由延迟电路D11的延迟时间确定。工作波形如图87所示。该波形生成电路例如可用作图71至图73的波形生成电路Wi、Bj。这种情况下，可实现图77和图78的波形图。
图88的波形生成电路由反相器I11、I12、NAND门电路NA11和延迟电路D11、D12构成。该波形生成电路在输入信号IN、即写入信号WRITE变为”H”时，从此经过一定期间之后，生成具有固定脉冲宽度的脉冲信号。将该脉冲信号作为写入字/位线驱动信号WP<i>、BP<i>输出。
脉冲信号生成的时间、即写入字/位线驱动信号WP<i>、BP<i>变为‘H”的时间由延迟电路D12的延迟时间确定。而脉冲信号的脉冲宽度由延迟电路D11的延迟时间确定。工作波形如图89所示。
这样，如果利用图82、图84、图86和图88所示的波形生成电路Wi、Bj，来构成写入字/位线驱动器，则可以简单地生成写入字/位线驱动信号WP<i>、BP<i>。
iv.电流波形例
图90表示可通过电路例2(图65～图70、图74～图76、图79～图82、图84、图86和图88)实现的写入字线电流的电流波形的一例。
该波形例以图79的写入字线驱动器/吸收器·触发器电路25内的波形生成电路W0～W3可分别输出有图90所示的波形的写入字线驱动信号WP<0>～WP<3>作为前提。例如，WP<0>和WP<2>可由图84的波形生成电路实现，WP<1>可由图82的波形生成电路实现，WP<3>可由图88的波形生成电路实现。
此外，假设图74的设定电路23A存储以下设定数据：使写入字线驱动信号WS<0>、WS<2>为”H”，使写入字线驱动信号WS<1>、WS<3>为”H”。
这种情况下，在写入信号WRITE从”L”变化为”H”后，首先变为WP<0>＝“H”、WS<0>＝“H”、WP<2>＝“H”、WS<2>＝“H”，图66的行解码器和写入字线驱动器14-1内的NAND门电路NDWP0、NDWP2的输出信号变为“L”。
然后，WP<0>变为”L”，WP<2>＝“H”、WS<2>＝“H”，所以仅图66的行解码器和写入字线驱动器14-1内的NAND门电路NDWP2的输出信号变为“L”。
由此，可以使图90所示的写入字线电流流过写入字线WWLi。
图91表示可通过电路例2(图65～图70、图74～图76、图79～图82、图84)实现的写入位线电流的电流波形的一例。
该波形例以图80的写入位线驱动器/吸收器·触发器电路26内的波形生成电路B0～B3可分别输出有图91所示的波形的写入位线驱动信号BP<0>～BP<3>作为前提。例如，BP<0>、BP<2>及BP<3>可由图88的波形生成电路实现，BP<1>可由图82的波形生成电路实现。
此外，假设图75的设定电路23B存储以下设定数据：使写入位线驱动信号BS<0>、BS<2>为“H”，使写入位线驱动信号BS<1>、WS<3>为“L”。
而且，这里假设写入数据DATA为“1”(＝“H”)。在写入数据DATA为“0”(＝“L”)时，图81的写入位线驱动器/吸收器·触发器电路26和图70的设定电路23B有效。
这种情况下，在写入信号WRITE从“L”变化为“H”后，经过固定时间后，变为BP<2>＝“H”、BS<2>＝“H”，图67的列解码器和写入位线驱动器16A-1内的NAND门电路NDBP2的输出信号变为”L”。
然后，变为BP<0>＝“H”、BS<0>＝“H”，并且原封不动地维持BP<2>＝“H”、BS<2>＝“H”，所以图67的列解码器和写入位线驱动器16A-1内的NAND门电路NDBP0、NDBP2的输出信号变为”L”。
由此，可以使图91所示的写入位线电流流过写入位线WBLi。
v.小结
如以上说明的那样，根据磁随机存取存储器的电路例2，在每个写入字/位线中，可以通过编程来设定对于写入字/位线的写入电流的电流供给/切断定时、大小和其时间变化(电流波形)。由此，例如可实现实施例1～10的写入原理，可靠地进行MTJ元件的存储层的磁化反转，提高写入特性。
此外，在电路例2中，写入字/位线驱动信号WP<0>～WP<3>、BP<0>～BP<7>由写入字/位线驱动器/吸收器·触发器电路内的波形生成电路生成。因此，可以自由地设定写入字/位线电流的电流波形。
而且，与电路例1同样，在电路例2中，对于写入位线电流的方向(依赖于写入数据)，可以单独地设定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)。
这样，在电路例2中，在每个写入字/位线中，可以自由地设定写入电流的形状，同时根据写入位线中流过的写入电流的方向，可以单独地设定写入电流的形状，所以可以可靠地进行MTJ元件的存储层的磁化反转，提高写入特性。
③电路例3
电路例3是将电路例1、2的一部分进行变形的变形例，涉及在每个写入字/位线中，可通过编程来设定对于写入字/位线的写入电流的电流供给/切断定时、大小和其时间变化(电流波形)的磁随机存取存储器。
电路例3与电路例1、2比较，特征在于列解码器和写入位线驱动器/吸收器及写入位线驱动器/吸收器·触发器电路的结构。
即，对于磁随机存取存储器的整体结构来说，如图65所示，而对于行解码器和写入字线驱动器/吸收器，可原封不动地使用图66所示的电路。
此外，对于用于生成写入字线电流的写入电流波形控制电路·设定电路，可原封不动地使用图68、图71和图74所示的电路，对于用于生成写入位线电流的写入电流波形控制电路·设定电路内的设定电路，可原封不动地使用图75和图76所示的电路。
在电路例3中，与电路例1、2同样，对于写入位线电流的方向，可以单独地设定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)。
但是，在电路例3中，将确定写入电流波形时作为基础的写入位线驱动信号BP<0>～BP<3>提供给列解码器和写入位线驱动器/吸收器(1列部分)16A-1、17A-1双方，将电路简化。
在这种情况下，使用写入位线驱动信号BP<0>～BP<3>，也可确定朝向一方向的写入位线电流的波形，使用写入位线驱动信号BP<4>～BP<7>，可确定朝向另一方向的写入位线电流的波形。
i.列解码器和写入位线驱动器/吸收器
图92表示列解码器和写入位线驱动器/吸收器电路的例子。
列解码器和写入位线驱动器/吸收器(1列部分)16A-1由NAND门电路NDBP0～NDBP3、AND门电路AD2、AD3、P沟道MOS晶体管BP0～BP3及N沟道MOS晶体管BN0构成。
将P沟道MOS晶体管BPi(i＝0、1、2、3)的栅极连接到NAND门电路NDBPi的输出端子，将其源极连接到电源端子VDD，将其漏极共用地连接到写入位线WBLi(i＝1、…)的一端。
NAND门电路NDBPi有三个输入端子，在其中的两个端子上，输入写入位线驱动信号(电流波形生成信号)BP<i>、BS<i>，在剩下的一个端子上，输入AND门电路AD2的输出信号。在AND门电路AD2中，输入多位构成的列地址信号(每列i不同)和写入数据DATA。
将N沟道MOS晶体管BN0的栅极连接到AND门电路AD3的输出端子，将其源极连接到接地端子VSS，将其漏极连接到写入位线WBLi(i＝1、…)的一端。在AND门电路AD3中，输入多位构成的列地址信号(每列i不同)、写入位线吸收信号WBLSNK和写入数据DATA的反转信号bDATA。
同样地，列解码器和写入位线驱动器/吸收器(1列部分)17A-1由NAND门电路NDBP4～NDBP7、AND门电路AD4、AD5、P沟道MOS晶体管BP4～BP7及N沟道MOS晶体管BN1构成。
将P沟道MOS晶体管BPi(i＝4、5、6、7)的栅极连接到NAND门电路NDBPi的输出端子，将其源极连接到电源端子VDD，将其漏极共用地连接到写入位线WBLi(i＝1、…)的一端。
NAND门电路NDBPi(i＝4、5、6、7)有三个输入端子，在其中的两个端子上，输入写入字线驱动信号(电流波形生成信号)BP<i’>(i’＝0、1、2、3)、BS<i>，在剩下的一个端子上，输入AND门电路AD4的输出信号。在AND门电路AD4中，输入多位构成的列地址信号(每列i不同)和写入数据的反转信号bDATA。
这里，在本例中，在NAND门电路NDBPi(i＝4、5、6、7)中，输入写入字线驱动信号BP<i’>(i’＝0、1、2、3)。即，列解码器和写入位线驱动器/吸收器(1列部分)16A-1、17A-1都受写入字线驱动信号BP<i’>控制。
将N沟道MOS晶体管BN1的栅极连接到AND门电路AD5的输出端子，将其源极连接到接地端子VSS，将其漏极连接到写入位线WBLi(i＝1、…)的另一端。在AND门电路AD5中，输入多位构成的列地址信号(每列i不同)、写入位线吸收信号WBLSNK和写入数据DATA。
ii.写入电流波形控制电路·设定电路
如上所述，对于生成写入字线驱动信号WP<0>～WP<3>、WS<0>～WS<3>和写入字线吸收信号WWLSNK的写入电流波形控制电路·设定电路，可原封不动地使用图68的电路。这里，说明生成写入位线驱动信号BP<0>～BP<3>、BS<0>～BS<7>和写入位线吸收信号WBLSNK的写入电流波形控制电路·设定电路的例子。
图93表示图65中的写入电流波形控制电路·设定电路16A-2的例子。
在该图中，仅示出写入电流波形控制电路·设定电路16A-2的1列部分。因此，实际上图93所示的要素(写入位线驱动器/吸收器·触发器电路26和设定电路23B)仅有列数。
写入电流波形控制电路·设定电路16A-2由写入位线驱动器/吸收器·触发器电路26和设定电路23B构成。
写入位线驱动器/吸收器·触发器26根据写入信号WRITE，生成写入位线驱动信号(电流波形生成信号)BP<0>～BP<3>和写入位线吸收信号WBLSNK。
设定电路23B根据设定数据，输出写入位线驱动信号(电流波形生成信号)BS<0>～BS<3>。设定数据根据程序信号PROG、地址信号(列i)和输入数据D<0>～D<3>被预先编程在设定电路23B的存储元件(熔丝元件、MTJ元件等)中。
设定数据的编程也可以在晶片状态、装配后的产品状态等的任何时期进行。在装配后进行设定数据的编程时，输入数据D<0>～D<3>例如从数据输入管脚、地址管脚、专用管脚等输入，可以将设定数据登录在设定电路23B中。
写入信号WRITE是写入动作时变为“H”的信号。
如果写入信号WRITE变为“H”，则写入位线驱动器/吸收器·触发器电路26使写入位线吸收信号WBLSNK为“H”，同时例如按规定的定时将写入位线驱动信号BP<0>～BP<3>设定为“H”和“L”。
设定电路23B始终输出写入位线驱动信号BS<0>～BS<3>。
写入位线驱动信号BP<0>～BP<3>是作为写入位线电流的电流波形基础的信号。相反，写入位线驱动信号BS<0>～BS<3>具有选择写入位线驱动信号BP<0>～BP<3>(作为电流波形基础的信号)的功能。
即，从图92的写入位线驱动器的结构可知，在写入位线驱动信号BS<i>为”H”时，将具有波形大致与写入位线驱动信号BP<i>波形相等的电流供给写入位线WBLi。
图94表示图65中的写入电流波形控制电路·设定电路17A-2的例子。
在该图中，仅示出写入电流波形控制电路·设定电路17A-2的1列部分。因此，实际上图94所示的要素(写入位线驱动器/吸收器·触发器电路26和设定电路23B)仅有列的数目。
写入电流波形控制电路·设定电路17A-2由写入位线驱动器/吸收器·触发器电路26和设定电路23B构成。
写入位线驱动器/吸收器·触发器26根据写入信号WRITE，生成写入位线驱动信号(电流波形生成信号)BP<0>～BP<3>和写入位线吸收信号WBLSNK。
设定电路23B根据设定数据，输出写入位线驱动信号(电流波形生成信号)BS<4>～BS<7>。设定数据根据程序信号PROG、地址信号(列i)和输入数据D<4>～D<7>被预先编程在设定电路23B内的存储元件(熔丝元件、MTJ元件等)中。
设定数据的编程也可以在晶片状态、装配后的产品状态等的任何时期进行。在装配后进行设定数据的编程时，输入数据D<4>～D<7>例如从数据输入管脚、地址管脚、专用管脚等输入，可以将设定数据登录在设定电路23B中。
写入信号WRITE是写入动作时变为“H”的信号。
如果写入信号WRITE变为“H”，则写入位线驱动器/吸收器·触发器电路26使写入位线吸收信号WBLSNK为“H”，同时例如按规定的定时将写入位线驱动信号BP<0>～BP<3>设定为“H”和“L”。
设定电路23B始终输出写入位线驱动信号BS<4>～BS<7>。
写入位线驱动信号BP<0>～BP<3>是作为写入位线电流的电流波形基础的信号。
这里，图93的写入电流波形控制电路·设定电路16A-2内的写入位线驱动器/吸收器·触发器电路26、以及图94的写入电流波形控制电路·设定电路17A-2内的写入位线驱动器/吸收器·触发器电路26都输出写入位线驱动信号BP<0>～BP<3>。
即，无论写入位线电流的方向(写入数据)如何，作为确定写入位线电流的电流波形基础的信号都相同。由此，可以简化写入电流波形控制电路·设定电路16A-2、17A-2的结构。
此外，图93的写入电流波形控制电路·设定电路16A-2内的写入位线驱动器/吸收器·触发器电路26的结构和图94的写入电流波形控制电路·设定电路17A-2内的写入位线驱动器/吸收器·触发器电路26的结构完全相同。例如，可以将图72的电路用作位线驱动器/吸收器·触发器电路26。
因此，如果在布局上有可能，则可将图93的写入电流波形控制电路·设定电路16A-2内的写入位线驱动器/吸收器·触发器电路26、图94的写入电流波形控制电路·设定电路17A-2内的写入位线驱动器/吸收器·触发器电路26集中为一个。
再有，写入位线驱动信号BS<4>～BS<7>具有选择写入位线驱动信号BP<0>～BP<3>(作为电流波形基础的信号)的功能，所以根据写入位线电流的方向，可以实现不同的电流波形。
iii.小结
如以上说明的那样，根据磁随机存取存储器的电路例3，在每个写入字/位线中，可以通过编程来设定对于写入字/位线的写入电流的电流供给/切断定时、大小和其时间变化(电流波形)。由此，例如可实现实施例1～10的写入原理，可靠地进行MTJ元件的存储层的磁化反转，提高写入特性。
此外，在电路例3中，根据写入位线驱动信号BS<0>～BS<7>，对于写入位线电流的方向(依赖于写入数据)，可以单独地设定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)，同时无论写入位线电流的方向如何，都将写入位线驱动信号BP<0>～BP<3>共有化。
因此，在电路例3中，可以简化写入电流波形控制电路·设定电路的结构。
④电路例4
电路例4是将电路例1、2的一部分进行变形的变形例，涉及在每个写入字/位线中，可通过编程来设定对于写入字/位线的写入电流的电流供给/切断定时、大小和其时间变化(电流波形)的磁随机存取存储器。
电路例4与电路例1、2比较，特征在于列解码器和写入位线驱动器/吸收器、写入位线驱动器/吸收器·触发器电路及存储有关写入位线电流的设定数据的设定电路的结构。
即，对于磁随机存取存储器的整体结构来说，如图65所示，而对于行解码器和写入字线驱动器/吸收器，可原封不动地使用图66所示的电路，对于写入字线电流生成中使用的写入电流波形控制电路·设定电路，可原封不动地使用图68、图71和图74所示的电路。
在电路例1、2中，提出了以下结构：对于写入位线电流的方向，可以单独地设定写入电流的电流供给/切断定时、大小和其时间变化(电流波形)。相反，在电路例4中，提出以下结构：对于写入电流的电流供给/切断定时、大小和其时间变化(电流波形)，可设定在每个写入字/位线中，但对于写入位线电流的方向，在每个写入字/位线中不改变。
i.列解码器和写入位线驱动器/吸收器
图95表示列解码器和写入位线驱动器/吸收器电路的例子。
列解码器和写入位线驱动器/吸收器(1列部分)16A-1由NAND门电路NDBP0～NDBP3、AND门电路AD2、AD3、P沟道MOS晶体管BP0～BP3及N沟道MOS晶体管BN0构成。
将P沟道MOS晶体管BPi(i＝0、1、2、3)的栅极连接到NAND门电路NDBPi的输出端子，将其源极连接到电源端子VDD，将其漏极连接到写入位线WBLi(i＝1、…)的一端。
NAND门电路NDBPi(i＝0、1、2、3)有三个输入端子，在其中的两个端子上，输入写入位线驱动信号(电流波形生成信号)BP<i>、BS<i>，在剩下的一个端子上，输入AND门电路AD2的输出信号。在AND门电路AD2中，输入多位构成的列地址信号(每列i不同)和写入数据DATA。
将N沟道MOS晶体管BN0的栅极连接到AND门电路AD3的输出端子，将其源极连接到接地端子VSS，将其漏极连接到写入位线WBLi(i＝1、…)的一端。在AND门电路AD3中，输入多位构成的列地址信号(每列i不同)、写入位线吸收信号WBLS和写入数据DATA的反转信号bDATA。
同样地，列解码器和写入位线驱动器/吸收器(1行部分)17A-1由NAND门电路NDBP4～NDBP7、AND门电路AD4、AD5、P沟道MOS晶体管BP4～BP7及N沟道MOS晶体管BN1构成。
将P沟道MOS晶体管BPi(i＝4、5、6、7)的栅极连接到NAND门电路NDBPi的输出端子，将其源极连接到电源端子VDD，将其漏极连接到写入位线WBLi(i＝1、…)的一端。
NAND门电路NDBPi(i＝4、5、6、7)有三个输入端子，在其中的两个端子上，输入写入字线驱动信号(电流波形生成信号)BP<i’>、BS<i>(i’＝0、1、2、3)，在剩下的一个端子上，输入AND门电路AD4的输出信号。在AND门电路AD4中，输入多位构成的列地址信号(每列i不同)和写入数据的反转信号bDATA。
这里，在本例中，在NAND门电路NDBPi(i＝4、5、6、7)中，输入写入字线驱动信号BP<i’>、BS<i’>(i’＝0、1、2、3)。即，列解码器和写入位线驱动器/吸收器(1列部分)16A-1、17A-1都受写入字线驱动信号BP<i’>、BS<i’>控制。
将N沟道MOS晶体管BN1的栅极连接到AND门电路AD5的输出端子，将其源极连接到接地端子VSS，将其漏极连接到写入位线WBLi(i＝1、…)的另一端。在AND门电路AD5中，输入多位构成的列地址信号(每列i不同)、写入位线吸收信号WBLS和写入数据DATA。
ii.写入电流波形控制电路·设定电路
如上所述，对于生成写入字线驱动信号WP<0>～WP<3>、WS<0>～WS<3>和写入字线吸收信号WWLSNK的写入电流波形控制电路·设定电路，可原封不动地使用图68的电路。这里，说明生成写入位线驱动信号BP<0>～BP<3>、BS<0>～BS<3>和写入位线吸收信号WBLSNK的写入电流波形控制电路·设定电路的例子。
图96表示图65中的写入电流波形控制电路·设定电路16A-2的例子。
在该图中，仅示出写入电流波形控制电路·设定电路16A-2的1列部分。因此，实际上图93所示的要素(写入位线驱动器/吸收器·触发器电路26和设定电路23B)仅有列数。
写入电流波形控制电路·设定电路16A-2由写入位线驱动器/吸收器·触发器电路26和设定电路23B构成。
写入位线驱动器/吸收器·触发器电路26根据写入信号WRITE，生成写入位线驱动信号(电流波形生成信号)BP<0>～BP<3>和写入位线吸收信号WBLSNK。
设定电路23B根据设定数据，输出写入位线驱动信号(电流波形生成信号)BS<0>～BS<3>。设定数据根据程序信号PROG、地址信号(列i)和输入数据D<0>～D<3>被预先编程在设定电路23B内的存储元件(熔丝元件、MTJ元件等)中。
设定数据的编程也可以在晶片状态、装配后的产品状态等的任何时期进行。在装配后进行设定数据的编程时，输入数据D<0>～D<3>例如从数据输入管脚、地址管脚、专用管脚等输入，可以将设定数据登录在设定电路23B中。
写入信号WRITE是写入动作时变为”H”的信号。
如果写入信号WRITE变为”H”，则写入位线驱动器/吸收器·触发器电路26使写入位线吸收信号WBLSNK为”H”，同时例如按规定的定时将写入位线驱动信号BP<0>～BP<3>设定为”H”和”L”。
设定电路23B始终输出写入位线驱动信号BS<0>～BS<3>。
写入位线驱动信号BP<0>～BP<3>是作为写入位线电流的电流波形基础的信号。相反，写入位线驱动信号BS<0>～BS<3>具有选择写入位线驱动信号BP<0>～BP<3>(作为电流波形基础的信号)的功能。
即，从图95的写入位线驱动器的结构可知，在写入位线驱动信号BS<i>为”H”时，将具有波形大致与写入位线驱动信号BP<i>波形相等的电流供给写入位线WBLi。
图97表示图65中的写入电流波形控制电路·设定电路17A-2的例子。
在该图中，仅示出写入电流波形控制电路·设定电路17A-2的1列部分。因此，实际上图97所示的要素(写入位线驱动器/吸收器·触发器电路26和设定电路23B)仅有列数。
写入电流波形控制电路·设定电路17A-2由写入位线驱动器/吸收器·触发器电路26和设定电路23B构成。
写入位线驱动器/吸收器·触发器电路26根据写入信号WRITE，生成写入位线驱动信号(电流波形生成信号)BP<0>～BP<3>和写入位线吸收信号WBLSNK。
设定电路23B根据设定数据，输出写入位线驱动信号(电流波形生成信号)BS<0>～BS<3>。设定数据根据程序信号PROG、地址信号(列i)和输入数据D<0>～D<3>被预先编程在设定电路23B内的存储元件(熔丝元件、MTJ元件等)中。
设定数据的编程也可以在晶片状态、装配后的产品状态等的任何时期进行。在装配后进行设定数据的编程时，输入数据D<0>～D<3>例如从数据输入管脚、地址管脚、专用管脚等输入，可以将设定数据登录在设定电路23B中。
写入信号WRITE是写入动作时变为”H”的信号。
如果写入信号WRITE变为”H”，则写入位线驱动器/吸收器·触发器电路26使写入位线吸收信号WBLSNK为”H”，同时例如按规定的定时将写入位线驱动信号BP<0>～BP<3>设定为”H”和”L”。
设定电路23B始终输出写入位线驱动信号BS<0>～BS<3>。
写入位线驱动信号BP<0>～BP<3>是作为写入位线电流的电流波形基础的信号。写入位线驱动信号BS<0>～BS<3>具有选择写入位线驱动信号BP<0>～BP<3>的功能。
这里，图96的写入电流波形控制电路·设定电路16A-2和图97的写入电流波形控制电路·设定电路17A-2都输出写入位线驱动信号BP<0>～BP<3>、BS<0>～BS<3>和写入位线吸收信号WBLSNK。即，无论写入位线电流的方向(写入数据)如何，写入位线电流的电流方向都相同。
此外，图96的写入电流波形控制电路·设定电路16A-2的结构和图97的写入电流波形控制电路·设定电路17A-2的结构完全相同。例如，可以将图72的电路用作位线驱动器/吸收器·触发器电路26，将图75的电路用作设定电路23B。
因此，如果在布局上有可能，则可将图96的写入电流波形控制电路·设定电路16A-2、图97的写入电流波形控制电路·设定电路17A-2集中为一个。
iii.小结
如以上说明的那样，根据磁随机存取存储器的电路例4，在每个写入字/位线中，可以通过编程来设定对于写入字/位线的写入电流的电流供给/切断定时、大小和其时间变化(电流波形)。由此，例如可实现实施例1～10的写入原理，可靠地进行MTJ元件的存储层的磁化反转，提高写入特性。
此外，在电路例4中，无论写入位线电流的方向(写入数据)如何，都将写入位线驱动信号BP<0>～BP<3>、BS<0>～BS<3>共有化，所以可以简化写入电流波形控制电路·设定电路的结构。
(3)叠积存储器单元阵列的情况
近年来，为了实现存储器单元(MTJ元件)的高集成化，提出很多在半导体衬底(芯片)上多级叠积存储器单元阵列的单元阵列结构。
对于本发明的例子中有关的写入原理和实现它的电路方式，如上述那样，但也可以将这些电路方式应用于具有多级叠积的存储器单元阵列的磁随机存取存储器。
i.设定在每个芯片或每个单元阵列中的情况
首先，说明将写入字/位线电流的电流波形设定在每个芯片或每个单元阵列中的情况的例子。
图98表示具有多级叠积的存储器单元阵列的磁随机存取存储器的概要。
这种情况相当于将上述的‘(1)设定在每个芯片或单元阵列中的情况’的电路例1～3应用于具有多级叠积的存储器单元阵列的磁随机存取存储器。
在半导体衬底(磁随机存取存储器芯片)11A上，将存储器单元阵列12-1、12-2、…、12-n叠积n(n为多个)级。这里，设存储器单元阵列12-1、12-2、…、12-n分别包含外围电路的一部分，例如行解码器和写入字线驱动器/吸收器、列解码器和写入位线驱动器/吸收器等。
输入数据经由数据输入接收器19被输入到选择器34。选择器34将输入数据传送到选择的存储器单元阵列12-i。再有，也可以使用信号分离器来取代选择器34。
输出数据从存储器单元阵列12-1、12-2、…、12-n的读出放大器20，经由选择器35被传送到数据输出驱动器21。选择器35将选择的存储器单元阵列12-i的读出放大器20的输出数据传送到数据输出驱动器21。再有，也可以使用信号分离器来取代选择器35。
在设定电路23中，存储确定写入字/位线电流的电流波形的设定数据。而写入电流波形控制电路24根据控制电路22的写入信号WRITE和设定电路23的设定数据，实际上确定写入字/位线电流的电流波形。
电流波形在所有的存储器单元阵列中既可以是相同(每个芯片的设定)，也可以每个存储器单元阵列有所不同(每个存储器单元阵列的设定)。在后者的情况下，设定电路23和写入电流波形控制电路24被设置在每个存储器单元阵列中。
写入电流波形控制电路24将写入字/位线驱动信号输出到存储器单元阵列12-1、12-2、…、12-n。
ii.设定在每个写入字/位线中的情况
下面，说明将写入字/位线电流的电流波形设定在每个写入字/位线中的情况的例子。
图99表示具有多级叠积的存储器单元阵列的磁随机存取存储器的概要。
这种情况相当于将上述的‘(2)设定在每个写入字/位线中的情况’的电路例1～4应用于具有多级叠积的存储器单元降列的磁随机存取存储器。
在半导体衬底(磁随机存取存储器芯片)11A上，将存储器单元阵列12-1、12-2、…、12-n叠积n(n为多个)级。这里，设存储器单元阵列12-1、12-2、…、12-n分别疤痕内外围电路的一部分，例如行解码器和写入字线驱动器/吸收器、列解码器和写入位线驱动器/吸收器等。
输入数据经由数据输入接收器19被输入到选择器34。选择器34将输入数据传送到选择的存储器单元阵列12-i。再有，也可以使用信号分离器来取代选择器34。
输出数据从存储器单元阵列12-1、12-2、…、12-n经由选择器35被传送到数据输出驱动器21。选择器35将选择的存储器单元阵列12-i的读出放大器20的输出数据传送到数据输出驱动器21。再有，也可以使用信号分离器来取代选择器35。
来自控制电路22的写入信号WRITE被供给到存储器单元阵列12-1、12-2、…、12-n。存储器单元阵列12-1、12-2、…、12-n分别有写入电流波形控制电路·设定电路。
在写入电流波形控制电路·设定电路内的设定电路中，存储确定写入字/位线电流的电流波形的设定数据。而写入电流波形控制电路·设定电路根据写入信号WRITE和设定数据，确定实际上在写入字/位线中的写入字/位线电流的电流波形。
iii.小结
如以上说明的那样，在本发明例中有关的写入原理和实现它的电路方式也可应用于具有多级叠积的存储器单元阵列的磁随机存取存储器。
因此，即使在具有这样的多级叠积的存储器单元阵列的磁随机存取存储器中，也可以通过编程将对于写入字/位线的写入电流的电流供给/切断定时、大小和其时间变化(电流波形)设定在每个写入字/位线中。由此，可靠地进行MTJ元件的存储层的磁化反转，可以提高写入特性。
(4)用于实施例9的字线/位线驱动器/吸收器
实施例9是模拟地改变写入字线电流的大小和写入位线电流的大小，模拟地改变合成磁场Hx+Hy的方向和强度的例子。
下面说明用于实现它的行解码器和写入字线驱动器/吸收器及列解码器和写入位线驱动器/吸收器。
①行解码器和写入字线驱动器/吸收器
图100表示行解码器和写入字线驱动器/吸收器的电路例。
行解码器和写入字线驱动器/吸收器(1行部分)14由NAND门电路TND1、P沟道MOS晶体管TP1、TPa～TPd、N沟道MOS晶体管TNa～TNc及电容器CP1构成。
将P沟道MOS晶体管TP1的栅极连接到NAND门电路TND1的输出端子，将其源极经由P沟道MOS晶体管TPa连接到电源端子VDD，将其漏极连接到写入字线WWLi(i＝1、…)的一端。
写入字线吸收器(1行)15由N沟道MOS晶体管TN1构成。将N沟道MOS晶体管TN1的源极连接到接地端子VSS，将其漏极连接到写入字线WWLi(i＝1、…)的另一端。
在NAND门电路TND1上，输入多位构成的行地址信号(每行i不同)和写入字线驱动信号WWLDRV，在N沟道MOS晶体管TN1的栅极上，输入写入字线吸收信号WWLSNK。
在被选择的行i中，行地址信号的所有位变为“H”。因此，在被选择的行i中，在写入字线驱动信号WWLDRV变为“H”时，P沟道MOS晶体管TP1变为导通状态。而如果写入字线吸收信号WWLSNK变为”H”，则N沟道MOS晶体管TN1变为导通状态。
如果P沟道MOS晶体管TP1和N沟道MOS晶体管TN1同时变为导通状态，则写入字线电流从行解码器和写入字线驱动器14经由写入字线WWLi流向写入字线吸收器15。
这里，在本例中，流过写入字线WWLi的写入字线电流的大小由P沟道MOS晶体管TPa的栅极电位VPGW确定。VPGW是电容器CP1一端的电位，但如果控制信号bWWLCTR和复位信号RESET同时变为”L”，则该电位模拟式地变化。
即，在复位信号RESET为“L”时，如果控制信号bWWLCTR变为“L”，则恒定电流i1经由电流镜电路TNa、TNb和电流镜电路TPa、TPb供给电容器CP1。其结果，电容器CP1一端的电位VPGW逐渐上升，写入字线电流逐渐变小。
根据这样的行解码器和写入字线驱动器/吸收器，通过控制写入字线驱动器信号WWLDRV和写入字线吸收信号WWLSNK变为“H”或“L”的定时，可以控制在选择的行i内的写入字线WWLi中流过写入电流的定时和切断流过该写入字线WWLi的写入电流的定时。
此外，通过控制P沟道MOS晶体管TPa的栅极电位VPGW，可以模拟地改变流过写入字线WWLi的写入电流的大小。再有，如果规定VPGW的电位变化范围，则可以使流过写入字线WWLi的写入电流的大小正确地按与VPGW的值成比例的形式来变化。
而且，在将写入字线驱动信号WWLDRV设定为“L”后，如果将写入字线吸收信号WWLSNK设定为“L”，则可以使写入动作后的写入字线WWLi的电位完全为0V。
再有，恒定电流i1例如由图102所示的恒流电路生成。
②列解码器和写入位线驱动器/吸收器
图101表示列解码器和写入位线驱动器/吸收器的电路例。
列解码器和写入位线驱动器/吸收器(1列部分)16A由NAND门电路QND1、AND门电路QAD1、P沟道MOS晶体管QP1、TPa、TPb、N沟道MOS晶体管QN1、TNa、TNb、TNd及电容器CP2构成。
将P沟道MOS晶体管QP1的栅极连接到NAND门电路QND1的输出端子，将其源极经由P沟道MOS晶体管TPa连接到电源端子VDD，将其漏极连接到写入位线WBLi(i＝1、…)的一端。将N沟道MOS晶体管QN1的栅极连接到AND门电路QAD1的输出端子，将其源极连接到接地端子VSS，将其漏极连接到写入位线WBLi的一端。
列解码器和写入位线驱动器/吸收器(1列部分)17A由NAND门电路QND2、AND门电路QAD2、P沟道MOS晶体管QP2、TPe及N沟道MOS晶体管QN2构成。
将P沟道MOS晶体管QP2的栅极连接到NAND门电路QND2的输出端子，将其源极经由P沟道MOS晶体管TPe连接到电源端子VDD，将其漏极连接到写入位线WBLi(i＝1、…)的另一端。将N沟道MOS晶体管QN2的栅极连接到AND门电路QAD2的输出端子，将其源极连接到接地端子VSS，将其漏极连接到写入位线WBLi的另一端。
在NAND门电路QND1、QND2上，输入多位构成的列地址信号(每列i不同)和写入位线驱动信号WBLDRV。在AND门电路QAD1、QAD2上，输入多位构成的列地址信号(每列i不同)和写入位线吸收信号WBLSNK。
此外，在NAND门电路QND1和AND门电路QAD2上，输入写入数据DATA(“H”或“L”)，在NAND门电路QND2和AND门电路QAD1上，输入写入数据DATA的反转信号bDATA。
在被选择的列i中，列地址信号的所有位变为“H”。因此，在被选择的列i中，在写入位线驱动信号WBLDRV和写入位线吸收信号WBLSNK变为“H”时，具有对应于写入数据DATA的值的方向的写入位线电流流过写入位线WBLi。
例如，在写入数据DATA为“1”(＝“H”)时，P沟道MOS晶体管QP1和N沟道MOS晶体管QN2变为导通状态，所以从列解码器和写入位线驱动器/吸收器16A向列解码器和写入位线驱动器/吸收器17A流过写入位线电流。
而在写入数据DATA为“0”(＝“L”)时，P沟道MOS晶体管QP2和N沟道MOS晶体管QN1变为导通状态，所以从列解码器和写入位线驱动器/吸收器17A向列解码器和写入位线驱动器/吸收器16A流过写入位线电流。
这里，在本例中，流过写入位线WBLi的写入电流的大小由P沟道MOS晶体管TPa、TPe的栅极电位VPGB确定。VPGB是电容器CP2一端的电位，但如果控制信号WBLCTR变为“H”，复位信号RESET变为‘L”，则该电位模拟式地变化。
即，在复位信号RESET的反转信号bRESET为“H”时，如果控制信号WBLCTR变为”H”，则恒定电流j1经由电流镜电路TNa、TNb流过N沟道MOS晶体管TNd。该电流使电容器CP2一端的电荷放电。其结果，电容器CP2一端的电位VPGB逐渐下降，写入位线电流逐渐变大。
根据这样的列解码器和写入位线驱动器/吸收器，通过控制写入位线驱动器信号WBLDRV和写入位线吸收信号WBLSNK变为“H”或“L”的定时，可以控制在选择的列i内的写入位线WBLi中流过写入电流的定时和切断流过该写入位线WBLi的写入电流的定时。
此外，通过控制P沟道MOS晶体管TPa、TPe的栅极电位VPGB，可以模拟地改变流过写入位线WBLi的写入电流的大小。再有，如果规定VPGB的电位变化范围，则可以使流过写入位线WBLi的写入电流的大小正确地按与VPGB的值成比例的形式来变化。
而且，在将写入位线驱动信号WBLDRV设定为“L”后，如果将写入位线吸收信号WBLSNK设定为“L”，则可以使写入动作后的写入位线WBLi的电位完全为0V。
再有，恒定电流j1例如由图102所示的恒流电路生成。
③工作波形例
图103表示图100的写入字线驱动器/吸收器和图101的写入位线驱动器/吸收器的工作波形例。
如果写入字线驱动信号WWLDRV和写入字线吸收信号WWLSNK变为“H”，则写入字线电流流过写入字线WWLi。
如果复位信号RESET变为“L”和控制信号bWWLCTR变为“L”，则图100的电容器CP1被逐渐充电，所以VPGW的值逐渐上升。
对应于该VPGW的变化，写入字线电流也模拟式地变化。
另一方面，如果写入位线驱动信号WBLDRV和写入位线吸收信号WBLSNK变为”H”，则写入位线电流流过写入位线WBLi。
如果复位信号RESET变为”L”和控制信号WBLCTR变为”H”，则图101的电容器CP2的电荷被逐渐放电，所以VPGB的值逐渐降低。
对应于该VPGB的变化，写入位线电流也模拟式地变化。
(5)用于实施例10的字线/位线驱动器/吸收器
实施例10是模拟式地变化写入字线电流的大小和写入位线电流的大小，一边使合成磁场Hx+Hy的强度固定，一边模拟地改变其方向的例子。
下面说明用于实现它的行解码器和写入字线驱动器/吸收器及列解码器和写入位线驱动器/吸收器。
①行解码器和写入字线驱动器/吸收器
图104表示行解码器和写入字线驱动器/吸收器的电路例。
行解码器和写入字线驱动器/吸收器(1行部分)14由NAND门电路TND1和P沟道MOS晶体管TP1、TPa构成。将P沟道MOS晶体管TP1的栅极连接到NAND门电路TND1的输出端子，将其源极经由P沟道MOS晶体管TPa连接到电源端子VDD，将其漏极连接到写入字线WWLi(i＝1、…)的一端。
写入字线吸收器(1行)15由N沟道MOS晶体管TN1构成。将N沟道MOS晶体管TN1的源极连接到接地端子VSS，将其漏极连接到写入字线WWLi(i＝1、…)的另一端。
在NAND门电路TND1上，输入多位构成的行地址信号(每行i不同)和写入字线驱动信号WWLDRV，在N沟道MOS晶体管TN1的栅极上，输入写入字线吸收信号WWLSNK。
在被选择的行i中，行地址信号的所有位变为”H”。因此，在被选择的行i中，在写入字线驱动信号WWLDRV变为”H”时，P沟道MOS晶体管TP1变为导通状态。而如果写入字线吸收信号WWLSNK变为”H”，则N沟道MOS晶体管TN1变为导通状态。
如果P沟道MOS晶体管TP1和N沟道MOS晶体管TN1同时变为导通状态，则写入字线电流从行解码器和写入字线驱动器14经由写入字线WWLi流向写入字线吸收器15。
这里，在本例中，流过写入字线WWLi的写入字线电流的大小由P沟道MOS晶体管TPa的栅极电位VPGW确定。VPGW例如由图106所示的VPGW生成电路生成。
在复位信号RESET为”L”时，如果控制信号bWCTR变为”L”，则恒定电流i1经由电流镜电路TNa、TNb和电流镜电路TPb、TPc供给电容器CP1。其结果，使N沟道MOS晶体管TNg的栅极电位上升。
另一方面，控制信号WCTR为”H”，所以恒定电流j1确定流过N沟道MOS晶体管TNf、TNg的电流。即，恒定电流j1确定流过N沟道MOS晶体管TNf、TNg的电流的总和。如上所述，如果N沟道MOS晶体管TNg的栅极电位上升，则由于电流大部分流过TNg，所以流过TNf的电流减小。即，电流大部分流过TNg，所以VPGB下降，节点FB的电位上升。如果节点FB的电位超过电位VREF，则TNf的栅极电位下降，电位VPGW上升。其结果，写入字线电流逐渐变小。
在本例中，写入字线电流和写入位线电流的合计值由恒定电流j1确定。而恒定电流i1确定写入位线电流的值。即，写入字线电流的值是从写入字线电流和写入位线电流的合计值中减去写入位线电流的值之后的值。
根据这样的行解码器和写入字线驱动器/吸收器，通过控制写入字线驱动器信号WWLDRV和写入字线吸收信号WWLSNK变为”H”或”L”的定时，可以控制在选择的行i内的写入字线WWLi中流过写入电流的定时和切断流过该写入字线WWLi的写入电流的定时。
此外，通过控制P沟道MOS晶体管TPa的栅极电位VPGW，可以模拟式地变化流过写入字线WWLi的写入电流的大小。再有，如果规定VPGW的电位变化范围，则可以使流过写入字线WWLi的写入电流的大小正确地按与VPGW的值成比例的形式来变化。
而且，在将写入字线驱动信号WWLDRV设定为”L”后，如果将写入字线吸收信号WWLSNK设定为”L”，则可以使写入动作后的写入字线WWLi的电位完全为0V。
再有，恒定电流i1例如由图107所示的恒流电路生成。
②列解码器和写入位线驱动器/吸收器
图105表示列解码器和写入位线驱动器/吸收器的电路例。
列解码器和写入位线驱动器/吸收器(1列部分)16A由NAND门电路QND1、AND门电路QAD1、P沟道MOS晶体管QP1、TPa和N沟道MOS晶体管QN1构成。
将P沟道MOS晶体管QP1的栅极连接到NAND门电路QND1的输出端子，将其源极经由P沟道MOS晶体管TPa连接到电源端子VDD，将其漏极连接到写入位线WBLi(i＝1、…)的一端。将N沟道MOS晶体管QN1的栅极连接到AND门电路QAD1的输出端子，将其源极连接到接地端子VSS，将其漏极连接到写入位线WBLi的一端。
列解码器和写入位线驱动器/吸收器(1列部分)17A由NAND门电路QND2、AND门电路QAD2、P沟道MOS晶体管QP2、TPe及N沟道MOS晶体管QND2构成。
将P沟道MOS晶体管QP2的栅极连接到NAND门电路QND2的输出端子，将其源极经由P沟道MOS晶体管TPe连接到电源端子VDD，将其漏极连接到写入位线WBLi(i＝1、…)的另一端。将N沟道MOS晶体管QN2的栅极连接到AND门电路QAD2的输出端子，将其源极连接到接地端子VSS，将其漏极连接到写入位线WBLi的另一端。
在NAND门电路TND1、QND2上，输入多位构成的列地址信号(每列i不同)和写入位线驱动信号WBLDRV。在AND门电路QAD1、QAD2上，输入多位构成的列地址信号(每列i不同)和写入位线吸收信号WBLSNK。
此外，在NAND门电路QND1和AND门电路QAD2上，输入写入数据DATA(”H”或”L”)，在NAND门电路QND2和AND门电路QAD1上，输入写入数据DATA的反转信号bDATA。
在被选择的列i中，列地址信号的所有位变为”H”。因此，在被选择的列i中，在写入位线驱动信号WBLDRV和写入位线吸收信号WBLSNK变为”H”时，具有对应于写入数据DATA的值的方向的写入位线电流流过写入位线WBLi。
例如，在写入数据DATA为“1”(＝“H”)时，P沟道MOS晶体管QP1和N沟道MOS晶体管QN2变为导通状态，所以从列解码器和写入位线驱动器/吸收器16A向列解码器和写入位线驱动器/吸收器17A流过写入位线电流。
而在写入数据DATA为“0”(＝“L”)时，P沟道MOS晶体管QP2和N沟道MOS晶体管QN1变为导通状态，所以从列解码器和写入位线驱动器/吸收器17A向列解码器和写入位线驱动器/吸收器16A流过写入位线电流。
这里，在本例中，流过写入位线WBLi的写入电流的大小由P沟道MOS晶体管TPa、TPe的栅极电位VPGB确定。VPGB例如由图106所示的VPGB生成电路生成。
根据这样的列解码器和写入位线驱动器/吸收器，通过控制写入位线驱动器信号WBLDRV和写入位线吸收信号WBLSNK变为”H”或”L”的定时，可以控制在选择的列i内的写入位线WBLi中流过写入电流的定时和切断流过该写入位线WBLi的写入电流的定时。
此外，通过控制P沟道MOS晶体管TPa、TPe的栅极电位VPGB，可以模拟地改变流过写入位线WBLi的写入电流的大小。再有，如果规定VPGB的电位变化范围，则可以使流过写入位线WBLi的写入电流的大小正确地按与VPGB的值成比例的形式来变化。
而且，在将写入位线驱动信号WBLDRV设定为”L”后，如果将写入位线吸收信号WBLSNK设定为”L”，则可以使写入动作后的写入位线WBLi的电位完全为0V。
再有，恒定电流j1例如由图107所示的恒流电路生成。
③工作波形例
图108表示图104的写入字线驱动器/吸收器和图105的写入位线驱动器/吸收器的工作波形例。
如果写入字线驱动信号WWLDRV和写入字线吸收信号WWLSNK变为”H”，则写入字线电流流过写入字线WWLi。
如果复位信号RESET变为”L”和控制信号bWCTR变为”L”，则图105的VPGB的值下降，图104的VPGW的值上升。对应于该VPGW的变化，写入字线电流也模拟式地变化。在本例中，写入字线电流的值是从写入字线电流和写入位线电流的合计值中减去写入位线电流的值之后的值。
另一方面，如果写入位线驱动信号WBLDRV和写入位线吸收信号WBLSNK变为”H”，则写入位线电流流过写入位线WBLi。
如果复位信号RESET变为”L”和控制信号WBLCTR变为”H”，则图105的VPGB的值降低。对应于该VPGB的变化，写入位线电流也模拟式地变化。
3.其他
尽管本发明的例子中涉及的写入原理和实现该原理的电路方式为单元阵列结构的类型，但也可以应用于任何的磁随机存取存储器。
例如，当然可以应用于具有图11所示的交叉点型的单元阵列结构的磁随机存取存储器，在具有一个或一个以上的MTJ元件上连接一个读出选择开关(MOS晶体管)的单元阵列结构的磁随机存取存储器中，也可以采用本发明的写入原理和实现该原理的电路方式。
此外，在不是交叉点型，没有读出选择开关的磁随机存取存储器、单独设置读取位线和写入位线的磁随机存取存储器、在一个MTJ元件中可存储多位的磁随机存取存储器等中，也可以采用本发明的例子中涉及的写入原理和实现它们的电路方式。
如以上说明的那样，根据本发明的例子中涉及的磁随机存取存储器，通过在向写入字/位线供给写入电流的定时、以及写入电流的电流值的时间变化(脉冲形状)等方面进行了改进，可以可靠地进行MTJ元件的存储层的磁化反转，提高写入特性。
对于本领域的技术人员来说，容易发现其他的优点和改进。因此，本发明在更宽的方面不限于上述展示的具体细节和代表性的实施例。因此，在不脱离所附权利要求书和其等价物的精神及范围的情况下，可以进行各种改进。

Claims (79)

1.一种磁随机存取存储器的写入方法，包括如下步骤：
对具有易轴和难轴的磁致电阻效应元件施加平行于所述难轴的第一磁场，之后，
对所述磁致电阻效应元件同时施加平行于所述难轴的第二磁场和平行于所述易轴的第三磁场，所述第二磁场比所述第一磁场弱；
其中，通过在平行于所述易轴的方向通入第一写入电流来产生所述第一和第二磁场，通过在平行于所述难轴的方向通入第二写入电流来产生所述第三磁场。
2.根据权利要求1的写入方法，其中，对所述磁致电阻效应元件，在时间上连续地施加所述第一和第二磁场。
3.根据权利要求1的写入方法，其中，从所述第一磁场向所述第二磁场变化的磁场强度是模拟式地变化的。
4.根据权利要求1的写入方法，其中，从所述第一磁场向所述第二磁场变化的磁场强度是数字式地变化的。
5.根据权利要求1的写入方法，其中，通过随时间改变所述第一写入电流的电流值来获得所述第一和第二磁场。
6.根据权利要求1的写入方法，其中，利用针对所述磁致电阻效应元件的写入数据的值来确定所述第三磁场的方向。
7.一种磁随机存取存储器的写入方法，包括如下步骤：
对具有易轴和难轴的磁致电阻效应元件同时施加平行于所述难轴的第一磁场和平行于所述易轴的第二磁场，之后，
对所述磁致电阻效应元件施加比所述第二磁场强的、平行于所述易轴的第三磁场，
其中，通过在平行于所述易轴的方向通入第一写入电流来产生所述第一磁场，通过在平行于所述难轴的方向通入第二写入电流来产生所述第二和第三磁场。
8.根据权利要求7的写入方法，其中，对所述磁致电阻效应元件在时间上连续地施加所述第二和第三磁场。
9.根据权利要求7的写入方法，其中，从所述第二磁场向所述第三磁场变化的磁场强度是模拟式地变化的。
10.根据权利要求7的写入方法，其中，从所述第二磁场向所述第三磁场的变化的磁场强度是数字式地变化的。
11.根据权利要求7的写入方法，其中，通过随时间改变所述第二写入电流的电流值来获得所述第二和第三磁场。
12.根据权利要求7的写入方法，其中，利用针对所述磁致电阻效应元件的写入数据的值来确定所述第二和第三磁场的方向。
13.一种磁随机存取存储器的写入方法，包括如下步骤：
对具有易轴和难轴的磁致电阻效应元件施加平行于所述难轴的第一磁场，之后，
对所述磁致电阻效应元件同时施加平行于所述难轴的第二磁场和平行于所述易轴的第三磁场，之后，
对所述磁致电阻效应元件施加平行于所述易轴的第四磁场，
其中，通过在平行于所述易轴的方向通入第一写入电流来产生所述第一和第二磁场，通过在平行于所述难轴的方向通入第二写入电流来产生所述第三和第四磁场。
14.根据权利要求13的写入方法，其中，所述第一和第二磁场具有相同的强度，并在时间上连续地施加在所述磁致电阻效应元件上。
15.根据权利要求13的写入方法，其中，所述第三和第四磁场具有相同的强度，并在时间上连续地施加在所述磁致电阻效应元件上。
16.根据权利要求13的写入方法，其中，所述第二磁场比所述第一磁场更弱，且所述第一和第二磁场在时间上连续地施加在所述磁致电阻效应元件上。
17.根据权利要求16的写入方法，其中，从所述第一磁场向所述第二磁场变化的磁场强度是模拟式地变化的。
18.根据权利要求16的写入方法，其中，从所述第一磁场向所述第二磁场变化的磁场强度是数字式地变化的。
19.根据权利要求13的写入方法，其中，所述第四磁场比所述第三磁场强，且所述第三和第四磁场在时间上连续地施加在所述磁致电阻效应元件。
20.根据权利要求19的写入方法，其中，从所述第三磁场向所述第四磁场变化的磁场强度是模拟式地变化的。
21.根据权利要求19的写入方法，其中，从所述第三磁场向所述第四磁场变化的磁场强度是数字式地变化的。
22.根据权利要求13的写入方法，其中，利用针对所述磁致电阻效应元件的写入数据的值来确定所述第三和第四磁场的方向。
23.一种磁随机存取存储器的写入方法，包括如下步骤：
对具有易轴和难轴的磁致电阻效应元件同时施加平行于所述难轴的第一磁场和平行于所述易轴的第二磁场，之后，
对所述磁致电阻效应元件同时施加平行于所述难轴的第三磁场和比所述第二磁场强的、平行于所述易轴的第四磁场，之后，
对所述磁致电阻效应元件同时施加平行于所述难轴的第五磁场和平行于所述易轴的第六磁场，所述第五磁场比所述第三磁场弱；
其中，通过在平行于所述易轴的方向通入第一写入电流来产生所述第一、第三和第五磁场，通过在平行于所述难轴的方向通入第二写入电流来产生所述第二、第四和第六磁场。
24.根据权利要求23的写入方法，其中，所述第一和第三磁场具有相同的强度。
25.根据权利要求23的写入方法，其中，所述第三磁场比所述第一磁场弱。
26.根据权利要求25的写入方法，其中，从所述第一磁场向所述第三磁场变化，以及从所述第三磁场向所述第五磁场变化，其磁场强度是模拟式地变化的。
27.根据权利要求25的写入方法，其中，从所述第一磁场向所述第三磁场变化，以及从所述第三磁场向所述第五磁场变化，其磁场强度是数字式地变化的。
28.根据权利要求23的写入方法，其中，所述第一、第三和第五磁场在时间上连续地施加在所述磁致电阻效应元件上。
29.根据权利要求23的写入方法，其中，所述第四和第六磁场具有相同的强度。
30.根据权利要求23的写入方法，其中，所述第六磁场比所述第四磁场强。
31.根据权利要求30的写入方法，其中，从所述第二磁场向所述第四磁场变化，以及从所述第四磁场向所述第六磁场变化，其磁场强度是模拟式地变化的。
32.根据权利要求30的写入方法，其中，从所述第二磁场向所述第四磁场变化，以及从所述第四磁场向所述第六磁场变化，其磁场强度是数字式地变化的。
33.根据权利要求23的写入方法，其中，所述第二、第四和第六磁场在时间上连续地施加在所述磁致电阻效应元件上。
34.根据权利要求23的写入方法，其中，利用对所述磁致电阻效应元件的写入数据的值来确定所述第二、第四和第六磁场的方向。
35.一种磁随机存取存储器的写入方法，包括如下步骤：
向沿平行于易轴的方向延伸的第一布线提供第一电流；以及
同时向所述第一布线提供比所述第一电流弱的第二电流，以及向沿平行于难轴的方向延伸的第二布线提供第三电流；
其中，在所述第一布线和所述第二布线之间配置MTJ单元。
36.一种磁随机存取存储器的写入方法，包括如下步骤：
同时向沿平行于易轴的方向延伸的第一布线提供第一电流，以及向沿平行于难轴的方向延伸的第二布线提供第二电流，以及
向所述第二布线提供比所述第二电流强的第三电流；
其中，在所述第一布线和所述第二布线之间配置MTJ单元。
37.一种磁随机存取存储器的写入方法，包括如下步骤：
向沿平行于易轴的方向延伸的第一布线提供第一电流；
同时向所述第一布线提供第二电流，以及向沿平行于难轴的方向延伸的第二布线提供第三电流；以及
向所述第二布线提供第四电流，
其中，在所述第一布线和所述第二布线之间配置MTJ单元。
38.一种磁随机存取存储器的写入方法，包括如下步骤：
同时向沿平行于易轴的方向延伸的第一布线提供第一电流，以及向沿平行于难轴的方向延伸的第二布线提供第二电流；
同时向所述第一布线提供第三电流，以及向所述第二布线提供比所述第二电流强的第四电流；
同时向所述第一布线提供比所述第三电流弱的第五电流，以及向第二布线提供第六电流；
其中，在所述第一布线和所述第二布线之间配置MTJ单元。
39.一种磁随机存取存储器，包括：
相互交叉的第一和第二写入线；
配置在所述第一和第二写入线的交叉点的磁致电阻效应元件；
向所述第一写入线提供第一写入电流的第一驱动器；
向所述第二写入线提供第二写入电流的第二驱动器；
登录用于控制所述第一写入电流的第一设定数据和用于控制所述第二写入电流的第二设定数据的设定电路；以及
电流波形控制电路，根据所述第一设定数据控制所述第一驱动器的工作，根据所述第二设定数据控制所述第二驱动器的工作；
吸收所述第一写入电流的第一吸收器；和
吸收所述第二写入电流的第二吸收器，
其中，所述电流波形控制电路控制所述第一和第二吸收器的工作。
40.根据权利要求39的磁随机存取存储器，其中，所述电流波形控制电路在结束所述第一驱动器的工作之后，结束所述第一吸收器的工作。
41.根据权利要求39的磁随机存取存储器，其中，所述电流波形控制电路在结束所述第二驱动器的工作之后，结束所述第二吸收器的工作。
42.根据权利要求39的磁随机存取存储器，其中，所述第一设定数据是确定向所述第一写入线供给或切断所述第一写入电流的定时的数据。
43.根据权利要求42的磁随机存取存储器，其中，所述电流波形控制电路包含延迟时间不同的多个延迟电路，根据所述第一设定数据选择所述多个延迟电路中的一个，利用选择了的延迟电路，使指示写入操作的开始/结束的写入信号仅延迟一定时间，由此确定供给或切断所述第一写入电流的定时。
44.根据权要求39的磁随机存取存储器，其中，所述第二设定数据是确定向所述第二写入线供给或切断所述第二写入电流的定时的数据。
45.根据权利要求44的磁随机存取存储器，其中，所述电流波形控制电路包含延迟时间不同的多个延迟电路，根据所述第二设定数据选择所述多个延迟电路中的一个，利用选择了的延迟电路，使指示写入操作的开始/结束的写入信号仅延迟一定时间，由此确定供给或切断所述第二写入电流的定时。
46.根据权利要求44的磁随机存取存储器，其中，所述第二写入电流的流向根据写入数据的值而变化，供给或切断所述第二写入电流的定时根据所述第二写入电流的流向而变化。
47.根据权利要求44的磁随机存取存储器，其中，所述第二写入电流的流向根据写入数据的值而变化，供给或切断所述第二写入电流的定时保持一定，不随所述第二写入电流的流向而变化。
48.根据权利要求39的磁随机存取存储器，其中，所述第一设定数据是确定所述第一写入线的所述第一写入电流的电流波形的数据。
49.根据权利要求39的磁随机存取存储器，其中，所述第一驱动器具有多个电流供给源，所述电流波形控制电路根据所述第一设定数据控制所述多个电流供给源的工作，由此确定所述第一写入电流的电流波形。
50.根据权利要求49的磁随机存取存储器，其中，所述电流波形控制电路具有与所述多个电流供给源对应的多个波形生成电路，所述多个波形生成电路根据所述第一设定数据输出控制所述多个电流供给源的工作的多个脉冲信号。
51.根据权利要求48的磁随机存取存储器，其中，所述第一驱动器具有多个电流供给源，所述电流波形控制电路确定所述多个电流供给源的工作定时，所述第一设定数据确定所述多个电流供给源的工作的有无。
52.根据权利要求51的磁随机存取存储器，其中，所述电流波形控制电路具有与所述多个电流供给源对应的多个波形生成电路，所述多个波形生成电路输出确定所述多个电流供给源的工作定时的多个脉冲信号。
53.根据权利要求49或51的磁随机存取存储器，其中，所述多个电流供给源的电流供给能力彼此相等。
54.根据权利要求49或51的磁随机存取存储器，其中，所述多个电流供给源的电流供给能力彼此不同。
55.根据权利要求39的磁随机存取存储器，其中，所述第二设定数据是确定所述第二写入线的所述第二写入电流的电流波形的数据。
56.根据权利要求55的磁随机存取存储器，其中，所述第二驱动器具有多个电流供给源，所述电流波形控制电路根据所述第二设定数据控制所述多个电流供给源的工作，由此确定所述第二写入电流的电流波形。
57.根据权利要求56的磁随机存取存储器，其中，所述电流波形控制电路具有与所述多个电流供给源对应的多个波形生成电路，所述多个波形生成电路根据所述第二设定数据输出控制所述多个电流供给源的工作的多个脉冲信号。
58.根据权利要求55的磁随机存取存储器，其中，所述第二驱动器具有多个电流供给源，所述电流波形控制电路确定所述多个电流供给源的工作的定时，所述第二设定数据确定所述多个电流供给源的工作的有无。
59.根据权利要求58的磁随机存取存储器，其中，所述电流波形控制电路具有与所述多个电流供给源对应的多个波形生成电路，所述多个波形生成电路输出确定所述多个电流供给源的工作定时的多个脉冲信号。
60.根据权利要求56或58的磁随机存取存储器，其中，所述多个电流供给源的电流供给能力彼此相等。
61.根据权利要求56或58的磁随机存取存储器，其中，所述多个电流供给源的电流供给能力彼此不同。
62.根据权利要求55的磁随机存取存储器，其中，所述第二写入电流的流向根据写入数据的值而变化，所述第二写入电流的电流波形根据所述第二写入电流的流向而变化。
63.根据权利要求55的磁随机存取存储器，其中，所述第二写入电流的流向根据写入数据的值而变化，所述第二写入电流的电流波形保持相同，不随所述第二写入电流的流向而变化。
64.根据权利要求39的磁随机存取存储器，其中，所述设定电路具有在通常工作时输出所述第一和第二设定数据的电路，和在检测工作时代之以所述第一和第二设定数据、而传输控制所述第一和第二写入电流的第一和第二检测数据的传输电路。
65.根据权利要求39的磁随机存取存储器，其中，所述设定电路具有用于半永久地存储所述第一和第二设定数据的存储元件。
66.根据权利要求65的磁随机存取存储器，其中，所述存储元件是激光熔断型熔丝。
67.根据权利要求65的磁随机存取存储器，其中，所述存储元件是磁致电阻效应元件。
68.根据权利要求65的磁随机存取存储器，其中，所述存储元件是根据磁致电阻效应元件有无隧道阻挡物的破坏来存储数据的抗熔丝。
69.根据权利要求68的磁随机存取存储器，还包括在所述抗熔丝中对所述第一和第二设定数据进行电气编程的电路。
70.根据权利要求39的磁随机存取存储器，其中，所述磁致电阻效应元件具有易轴和难轴，所述易轴平行于所述第一写入线延伸的方向，所述难轴平行于所述第二写入线延伸的方向。
71.根据权利要求39的磁随机存取存储器，其中，所述第一写入线是写入字线，所述第二写入线是写入位线。
72.根据权利要求39的磁随机存取存储器，其中，所述磁致电阻效应元件是隧道磁致电阻效应元件，具有两层强磁性层和配置在所述两层强磁性层之间的隧道阻挡层。
73.一种磁随机存取存储器，包括：
多条第一写入线；
与所述多条第一写入线交叉的多条第二写入线；
配置在所述多条第一写入线和所述多条第二写入线的交叉点处的磁致电阻效应元件；
与所述多条第一写入线对应的多个第一驱动器；
与所述多条第二写入线对应的多个第二驱动器；
登录用于控制流过所述多条第一写入线的第一写入电流的第一设定数据和用于控制流过所述多条第二写入线的第二写入电流的第二设定数据的设定电路；以及
电流波形控制电路，根据所述第一设定数据控制所述多个第一驱动器的工作，根据所述第二设定数据控制所述多个第二驱动器的工作。
74.根据权利要求73的磁随机存取存储器，其中，所述第一设定数据是以所述多条第一写入线为单位、控制供给或切断所述第一写入电流的定时或者电流波形的数据；所述第二设定数据是以所述多条第二写入线为单位、控制供给或切断所述第二写入电流的定时或者电流波形的数据。
75.根据权利要求73的磁随机存取存储器，其中，所述第一设定数据是针对所述多条第一写入线的每一个、单独地控制供给或切断所述第一写入电流的定时或者所述第一写入电流的电流波形的数据；所述第二设定数据是针对所述多条第二写入线的每一个、单独地控制供给或切断所述第二写入电流的定时或者所述第二写入电流的电流波形的数据。
76.根据权利要求73的磁随机存取存储器，其中，所述第二写入电流的流向根据写入数据的值而变化，供给或切断所述第二写入电流的定时或所述第二写入电流的电流波形根据所述第二写入电流的流向而变化。
77.根据权利要求73的磁随机存取存储器，其中，所述第二写入电流的流向根据写入数据的值而变化，供给或切断所述第二写入电流的定时或所述第二写入电流的电流波形保持一定而不随所述第二写入电流的流向变化。
78.根据权利要求73的磁随机存取存储器，其中，在由所述多条第一写入线、所述多条第二写入线、所述多个磁致电阻效应元件、所述多个第一驱动器、和所述多个第二驱动器构成一个单元阵列块时，在半导体衬底上层叠多个单元阵列块，并且所述设定电路和所述电流波形控制电路为所述多个单元阵列块共有。
79.根据权利要求73的磁随机存取存储器，其中，在由所述多条第一写入线、所述多条第二写入线、所述多个磁致电阻效应元件、所述多个第一驱动器、所述多个第二驱动器、所述设定电路和所述电流波形控制电路构成一个单元阵列块时，在半导体衬底上层叠多个单元阵列块。
CNB031545130A 2002-05-15 2003-05-15 磁随机存取存储器及其写入方法 Expired - Fee Related CN1308960C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002140499A JP3808799B2 (ja) 2002-05-15 2002-05-15 磁気ランダムアクセスメモリ
JP140499/2002 2002-05-15

Publications (2)

Publication Number Publication Date
CN1482617A CN1482617A (zh) 2004-03-17
CN1308960C true CN1308960C (zh) 2007-04-04

Family

ID=29701369

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031545130A Expired - Fee Related CN1308960C (zh) 2002-05-15 2003-05-15 磁随机存取存储器及其写入方法

Country Status (5)

Country Link
US (2) US7050325B2 (zh)
JP (1) JP3808799B2 (zh)
KR (1) KR100533300B1 (zh)
CN (1) CN1308960C (zh)
TW (1) TWI223262B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091987A (ja) * 2001-09-18 2003-03-28 Sony Corp 磁気メモリ装置及びその記録制御方法
US6751149B2 (en) * 2002-03-22 2004-06-15 Micron Technology, Inc. Magnetic tunneling junction antifuse device
JP2004296859A (ja) 2003-03-27 2004-10-21 Renesas Technology Corp 磁気記録素子及び磁気記録素子の製造方法
KR100988087B1 (ko) * 2003-11-24 2010-10-18 삼성전자주식회사 Ｍｒａｍ 특성 분석 장치 및 그 분석 방법
FR2867893A1 (fr) * 2004-03-18 2005-09-23 St Microelectronics Sa Dispositif pour l'etablissement d'un courant d'ecriture dans une memoire de type mram et memoire comprenant un tel dispositif
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
JP2006120273A (ja) * 2004-10-25 2006-05-11 Sony Corp 記憶装置及び信号発生装置、並びに半導体装置
JP2006165327A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
JP4012196B2 (ja) * 2004-12-22 2007-11-21 株式会社東芝 磁気ランダムアクセスメモリのデータ書き込み方法
US7646628B2 (en) 2005-02-09 2010-01-12 Nec Corporation Toggle magnetic random access memory and write method of toggle magnetic random access memory
WO2006104002A1 (ja) 2005-03-29 2006-10-05 Nec Corporation 磁気ランダムアクセスメモリ
JP5035620B2 (ja) 2005-09-14 2012-09-26 日本電気株式会社 磁気ランダムアクセスメモリの波形整形回路
US7280388B2 (en) * 2005-12-07 2007-10-09 Nahas Joseph J MRAM with a write driver and method therefor
KR100773095B1 (ko) 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
JP4284326B2 (ja) 2006-01-12 2009-06-24 株式会社東芝 磁気抵抗ランダムアクセスメモリおよびその書き込み制御方法
JP5170845B2 (ja) * 2006-03-06 2013-03-27 日本電気株式会社 半導体記憶装置とその動作方法
US7499313B2 (en) * 2006-06-02 2009-03-03 Honeywell International Inc. Nonvolatile memory with data clearing functionality
JP2008047214A (ja) * 2006-08-15 2008-02-28 Nec Corp 半導体記憶装置及びそのテスト方法
CN101599301B (zh) * 2008-06-06 2012-09-05 西格斯教育资本有限责任公司 存储器与存储器写入方法
US8102720B2 (en) * 2009-02-02 2012-01-24 Qualcomm Incorporated System and method of pulse generation
US8547736B2 (en) 2010-08-03 2013-10-01 Qualcomm Incorporated Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
JP5503480B2 (ja) * 2010-09-29 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置
SG185894A1 (en) * 2011-05-23 2012-12-28 Agency Science Tech & Res A current writing circuit for a resistive memory cell arrangement
US9583170B2 (en) * 2015-02-12 2017-02-28 Qualcomm Incorporated Adjusting resistive memory write driver strength based on a mimic resistive memory write operation
KR102360213B1 (ko) 2017-09-06 2022-02-08 삼성전자주식회사 칩 사이즈를 감소한 저항성 메모리 장치 및 그 동작방법
KR102520035B1 (ko) 2018-06-29 2023-04-12 삼성전자주식회사 메모리 장치 및 프로그램 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0400142B1 (en) * 1988-12-16 1995-08-16 Eastman Kodak Company Thin film magnetic element having a rhombic shape
CN1254927A (zh) * 1998-11-23 2000-05-31 国际商业机器公司 改进写入裕度的具有成对不对称存储单元的磁存储阵列
CN1303098A (zh) * 1999-12-08 2001-07-11 摩托罗拉公司 Mtj堆栈式单元存储器检测方法及装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170375A (en) * 1989-04-21 1992-12-08 Siemens Aktiengesellschaft Hierarchically constructed memory having static memory cells
JPH08123717A (ja) * 1994-10-25 1996-05-17 Oki Electric Ind Co Ltd 半導体記憶装置
US5671183A (en) * 1994-12-29 1997-09-23 Texas Instruments Incorporated Method for programming permanent calibration information at final test without increasing pin count
DE19740695C2 (de) * 1997-09-16 2002-11-21 Infineon Technologies Ag Datenspeicher mit Mehrebenenhierarchie
DE19744095A1 (de) 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US6081445A (en) 1998-07-27 2000-06-27 Motorola, Inc. Method to write/read MRAM arrays
US6072717A (en) 1998-09-04 2000-06-06 Hewlett Packard Stabilized magnetic memory cell
US6018489A (en) * 1998-09-17 2000-01-25 Vanguard International Semiconductor Corporation Mock wordline scheme for timing control
US6097626A (en) 1999-07-28 2000-08-01 Hewlett-Packard Company MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells
US6163477A (en) 1999-08-06 2000-12-19 Hewlett Packard Company MRAM device using magnetic field bias to improve reproducibility of memory cell switching
US6324093B1 (en) 2000-09-15 2001-11-27 Hewlett-Packard Company Write-once thin-film memory
US6225933B1 (en) * 2000-09-29 2001-05-01 Motorola, Inc. Digital to analog converter using magnetoresistive memory technology
JP4667594B2 (ja) * 2000-12-25 2011-04-13 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP3920564B2 (ja) 2000-12-25 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
JP2002270790A (ja) 2000-12-27 2002-09-20 Toshiba Corp 半導体記憶装置
DE10107380C1 (de) 2001-02-16 2002-07-25 Infineon Technologies Ag Verfahren zum Beschreiben magnetoresistiver Speicherzellen und mit diesem Verfahren beschreibbarer magnetoresistiver Speicher
JP3892736B2 (ja) 2001-03-29 2007-03-14 株式会社東芝 半導体記憶装置
US6404671B1 (en) 2001-08-21 2002-06-11 International Business Machines Corporation Data-dependent field compensation for writing magnetic random access memories
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6483734B1 (en) * 2001-11-26 2002-11-19 Hewlett Packard Company Memory device having memory cells capable of four states
US6944048B2 (en) 2001-11-29 2005-09-13 Kabushiki Kaisha Toshiba Magnetic random access memory
US6795334B2 (en) 2001-12-21 2004-09-21 Kabushiki Kaisha Toshiba Magnetic random access memory
US6606262B2 (en) * 2002-01-10 2003-08-12 Hewlett-Packard Development Company, L.P. Magnetoresistive random access memory (MRAM) with on-chip automatic determination of optimized write current method and apparatus
EP1339065A3 (en) 2002-02-22 2005-06-15 Kabushiki Kaisha Toshiba Magnetic random access memory
US6798691B1 (en) * 2002-03-07 2004-09-28 Silicon Magnetic Systems Asymmetric dot shape for increasing select-unselect margin in MRAM devices
US6751149B2 (en) * 2002-03-22 2004-06-15 Micron Technology, Inc. Magnetic tunneling junction antifuse device
US6687179B2 (en) * 2002-04-10 2004-02-03 Micron Technology, Inc. Method and system for writing data in an MRAM memory device
JP3908685B2 (ja) 2003-04-04 2007-04-25 株式会社東芝 磁気ランダムアクセスメモリおよびその書き込み方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0400142B1 (en) * 1988-12-16 1995-08-16 Eastman Kodak Company Thin film magnetic element having a rhombic shape
CN1254927A (zh) * 1998-11-23 2000-05-31 国际商业机器公司 改进写入裕度的具有成对不对称存储单元的磁存储阵列
CN1303098A (zh) * 1999-12-08 2001-07-11 摩托罗拉公司 Mtj堆栈式单元存储器检测方法及装置

Also Published As

Publication number Publication date
KR100533300B1 (ko) 2005-12-05
KR20030089477A (ko) 2003-11-21
US20040027854A1 (en) 2004-02-12
CN1482617A (zh) 2004-03-17
TW200404285A (en) 2004-03-16
JP2003331574A (ja) 2003-11-21
JP3808799B2 (ja) 2006-08-16
US20060092692A1 (en) 2006-05-04
US7209382B2 (en) 2007-04-24
US7050325B2 (en) 2006-05-23
TWI223262B (en) 2004-11-01

Similar Documents

Publication Publication Date Title
CN1308960C (zh) 磁随机存取存储器及其写入方法
CN1269134C (zh) 磁随机存取存储器及其制造方法
CN1199186C (zh) 备有具有磁隧道接合部的存储单元的薄膜磁性体存储装置
CN1282197C (zh) 磁随机存取存储器及其读出方法
CN100338682C (zh) 非易失性存储器和半导体集成电路器件
CN1294596C (zh) 磁随机存取存储器及其读出方法、制造方法
CN1231917C (zh) 可进行稳定的数据读出和数据写入的薄膜磁性体存储器
CN1269133C (zh) 通过双向数据写入磁场实施数据写入的薄膜磁体存储装置
CN1191585C (zh) 可与被安装的多个存储电路的容量对应地进行冗余置换的自解析的半导体集成电路装置
CN1210718C (zh) 具备高集成化的存储器阵列的薄膜磁性体存储器
CN1310253C (zh) 磁随机存取存储器及其制造方法
CN1276436C (zh) 在多个存储单元间共有存取元件的薄膜磁性体存储器
CN1255816C (zh) 薄膜磁性体存储器及其信息编程方法
CN1286115C (zh) 磁随机存取存储器及其读出电路、它的制造方法
CN100345294C (zh) 熔丝电路
CN1841768A (zh) 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路
CN1469386A (zh) 磁随机存取存储器
CN1385860A (zh) 具有磁性隧道接合部的薄膜磁体存储装置
CN1490818A (zh) 薄膜磁性体存储器及与之相关的半导体集成电路器件
CN1305140C (zh) 磁性随机防问存储器及其数据读取方法
CN1956207A (zh) 自旋注入磁随机存取存储器
CN1442859A (zh) 磁性随机存取存储器
CN1448943A (zh) 磁存储装置
CN1362709A (zh) 磁随机存取存储器
CN1976229A (zh) 半导体集成电路及泄漏电流降低方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070404

Termination date: 20130515