CN1303098A - Mtj堆栈式单元存储器检测方法及装置 - Google Patents

Mtj堆栈式单元存储器检测方法及装置 Download PDF

Info

Publication number
CN1303098A
CN1303098A CN00135059A CN00135059A CN1303098A CN 1303098 A CN1303098 A CN 1303098A CN 00135059 A CN00135059 A CN 00135059A CN 00135059 A CN00135059 A CN 00135059A CN 1303098 A CN1303098 A CN 1303098A
Authority
CN
China
Prior art keywords
cell stack
unit
addressed
cellar
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00135059A
Other languages
English (en)
Other versions
CN1199184C (zh
Inventor
彼得·K·纳基
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1303098A publication Critical patent/CN1303098A/zh
Application granted granted Critical
Publication of CN1199184C publication Critical patent/CN1199184C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

堆栈式存储器读取每个单元状态的方法和装置,其特征为,可寻址阵列中的单元堆栈,每个堆叠包含堆叠的MTJ存储器单元,电源端口以串联连接,并且包含通过电子开关与电流源相耦合的第一和第二电流端口,每个堆栈包含2n存储器级,检测被寻址堆栈上的电压降,提供等于2n存储器级的参照电压,并且检测到的电压降与参照电压比较以确定被寻址堆栈的存储器级,编码装置用来将电压降转换为数字输出信号。

Description

MTJ堆栈式单元存储器检测方法及装置
本发明涉及具有多个存储级的存储器单元堆栈，和用作读取存储器单元堆栈存储级的装置。
当今世界的电子设备要求有更多更大的存储器，因为大量便携式电子设备在提高其存储器容量的同时，不断要求缩小存储器的尺寸。一般用于电子设备上的存储器是二维单元阵列，阵列中的每一个单元藉助行和列可单个寻址，寻址后，个别单元的存储状态根据使用的存储单元具体类型可以容易地由检测装置确定。困难的是，提高存储器容量其尺寸必然增加，尺寸增加直接关系容量，即两倍的容量需要两倍的尺寸，由于存储器容量总是呈指数扩展，显然这是一个严重的问题。
专利号5,930,164标题为“具有四种状态的磁存储器及操作方法”，1999年7月27日授予的相关美国专利中，使用堆栈式磁隧道结存储器单元达到多态。磁隧道结存储器单元及结构是本发明的技术背景，在此引入作为参考。
因此，非常需要提供一种装置，它克服这个问题，并且便宜，便于安装和使用。
参见附图：
图1为磁隧道结工作原理简要截面图；
图2为磁隧道结堆栈的工作原理简要截面图；
图3为本发明的磁隧道结堆栈示意图；
图4为本发明的比较器示意图；
图5为本发明带检测装置的堆栈式存储器具体实施方案示意图。
现在回到附图1，图上显示磁隧道结(MTJ)10简化截面图，用以说明其一般的工作原理。MTJ10包含磁性材料第一层11，磁性材料第二层12和夹在两层之间的簿绝缘层13，读电流端口14与层11电连接，读电流端口15与层12电连接，层11构造成其磁场一般朝向并与矢量16的方向平行，同样层12构造成其磁场朝向并与矢量17的方向平行，为了便于叙述，假设矢量16总是保持图示的方向(图1中指向页面的右边)，矢量17是可变的，指向左或者指向右。
数字线20位于层12相邻处，所以当电流通过时层12中生成了磁场，它能够改变矢量17的方向，电流方向决定了生成磁场的方向，因而也决定了矢量17的方向。在有的应用中还可方便的提供第二磁场源，比如位于层12旁边有流出和流入符号的位线21，在这样的应用中，数字线20和位线21中的电流都需要以改变层12的矢量17，在编程或“写”模式下对于二维单元阵列的指定单元的寻址，这两条线的实施方案是很方便的。
通常MTJ10有两种存储状态，其一是矢量16和17对齐，端口14和15之间的电阻最小；另一是矢量16和17反向或非对齐，端口14和15之间的电阻最大。有许多办法可以改变其间电阻的大与/或小，但一般标准化的方法则是改变层13的厚度与/或改变层11、12和13的水平面。有关MTJ更多的信息可见美国专利No.5,702,831标题为“多层磁隧道结存储器单元”1998年3月31日授予，在此引入以供参考。
现参见图2，磁隧道结堆栈25的简化截面图，用以说明其工作。第一磁性层26位于电流载体元件27之上，簿的绝缘层28形成在层26的上表面上，第二磁性层29形成在绝缘层28的上表面上，导电层30形成在层29的上表面上，第三磁性层31形成在层30上表面上，簿簿的绝缘层32形成在磁性层31的上表面上，第四磁性层33形成在绝缘层32的上表面上，层26、28和29组成第一个MTJ单元34，层30、31和32组成第二个MTJ单元35。第二个电流载体元件(位线)36位于第四磁性层33之上并与其电接触。
数字线37位于电流载体元件27的下面(如图2所示)，与元件27绝缘，以对堆栈25编程提供部分磁场。应当指出，如图所示，数字线37的位置是为了便于制造和寻址，因为它可方比便地在基座之类上淀积，在端部形成连结(邻近单元阵列的最外界限)，例如在与电流载体元件27和36有关的开关晶体管38的成型中的金属化阶段，数字线37就可构成，然后沉积上一层薄绝缘层，堆栈25就在上述薄绝缘层上方便的形成了。
如上所述，磁性层26有一个磁矢量，为了方便，其方向是如图固定的。磁性层29和31的磁矢量可变，藉助外部磁场(用位线36和数字线37中的电流综合生成)可使之在对齐或非对齐状态之间变换。一般MTJ34中高或低电阻由层29中磁矢量相对于层26中磁矢量的位置确定，同样，MTJ35中电阻的高和低由层31磁矢量相对于层33磁矢量的位置确定。在类似情况下，可增加附加层以便给堆栈提供附加MTJ。
参看附图3，它显示的是按本发明的磁隧道结堆栈40的示意图。堆栈40包括三个MTJ41、42和43，分别以电阻符号表示，读电流端口44位于堆栈40顶部，与MTJ41电连接，读电流端口45在堆栈40的底部，与MTJ43电连接，读电流端口44依次连接到电流源46上，通过端口47联到外部电源，并给出输出端电压信号(Vs)，通过电子开关50读电流端口45与返回或共用电流连接，如接地等。
开关50可以采用各种器件例如薄膜晶体管(TFT)、MOS场效应晶体管、pn结二极管、多晶硅二极管等等。开关50有一个控制端口51，它用来开启堆栈40使来自电流源46的电流允许通过，堆栈40上的电压降在端口Vs测出。参照图2，支板27可以用，例如，带有开关50的半导体基座，在组成堆栈25之前制作。应当指出，堆栈中存储器单元或MTJ的数量取决于存储器可能达到的级的数目，规则是n个单元提供2n存储器级，所以堆栈40包含三个MTJ就有23或8存储器级。
参看附图4，它显示的是本发明模拟到数字转换器(ADC)55，用在具有不同的电阻单元的存储器堆栈中。ADC55包含三个比较器56、57和58。它们的各个负极输入端口连接起来，以接收来自MTJ堆栈的输出信号Vs。比较器56、57和58的正极输入端口分别接入参照电源电压VR1、VR2和VR3，对于2n存储器级本例用了2n-1个，即3个参照电压。简单点说就是两个MTJ堆栈或4级比较器。比较器56、57和58的输出端连接到编码器60，它将三位输出转换为两位，并传给输出端口m0和m1。
例如用图2两个MTJ堆栈作为ADC55操作的例子，当所有在层26、29、31和33中的四个磁矢量处于对齐状态时，MTJ34在此磁状态下的电阻为R1,MTJ35电阻在此磁状态下为R2，当层26和29磁矢量为非对齐时，MTJ34电阻在此磁状态下为R1+ΔR1，当层31和33磁矢量为非对齐时，在此磁状态下MTJ35电阻为R2+ΔR2，显然R1不等于R2,R1+ΔR1也不等于R2+ΔR2。MTJ34和MTJ35的电阻值和编码器60的输出列举如下：m0           m1           Vs0(R1)        0(R2)        R1+R20(R1)        1(R2+ΔR2)   R1+R2+ΔR21(R1+ΔR1)   0(R2)        R1+ΔR1+R21(R1+ΔR1)   1(R2+ΔR2)   R1+R2+ΔR1+ΔR2
为了适应检测和比较，生成和供给输入端的参照电压VR1、VR2和VR3作为例子列举如下：
VR1，等于R1+R2+ΔR1/2；
VR2，等于R1+R2+ΔR1+(ΔR1-ΔR2)/2；
VR3，等于R1+R2+ΔR2+ΔR1/2。
在这里还须了解，上述四组参照电压是示例性的或限制性的，可在各种可能电阻之间有差别的任何参照电压(比如在上例中R1+R2；R1+ΔR1+R2；R1+R2+ΔR2和R1+ΔR1+R2+ΔR2)都可接受。因此在本例中第一参照电压显然应在R1+R2和R1+R2+ΔR2之间；第二参照电压显然应在R1+R2+ΔR2和R1+ΔR1+R2之间；第三参照电压显然应在R1+ΔR1+R2和R1+ΔR1+R2+ΔR2之间。
现回到图5，它所显示的是，按本发明简化的堆栈式存储器100具体实施方案简图。为了叙述过程方便，存储器100以简略的形式只用一个2×2×2存储器单元阵列表示，然而应当了解，事实上，可用任意单元数堆叠，受到的仅仅是比较和编码电路以及单元堆栈编程的限制。在本具体的实施方案中，存储器100包含有两个单元102和103的第一堆栈101，有两个单元105和106的第二堆栈104，有两个单元108和109的第三堆栈107，以及有两个单元111和112的第四堆栈110。
堆栈101、104、107和110的下部电流端口通过开关115、116、117和118分别连接到返回电流，在本实施方案中为接地。开关115和117的门或控制端口连在一起与第一读(行)输入端口119连接，开关116和119的门连在一起与第二读(行)输入端口120连接。堆栈101和104的上部电流端口与位线121连接，堆栈107和110的上部电流端口与位线122连接，通过开关125位线121与数据线126相连，通过开关127位线122与数据线126相连，开关125的门与第三读(列)信号相连，开关127的门与第四读(列)信号相连，数据线126与位线“读”电流源128相连，并作为Vs输入到比较器130，比较器130与图4的模拟到数字转换器(ADC)55基本上相同，它有3个参照电压输入，即对于每个堆栈为2n(即22或4)的存储级，参照电压为2n-1(在本例中为3)个。
因而为了读出堆栈101中储存的信息，例如，通过端口119给开关115的门，同时给开关125的门一个读信号，使堆栈101寻址。在此过程中，堆栈101，而且仅仅是堆栈101，传输了一个“读”电流，它来自位线“读”电流源128。堆栈101的跨电压由比较器130抽取。同理，给开关116和125一个读信号，堆栈104寻址，给开关117和127一个读信号，堆栈107寻址，给开关118和127一个读信号，堆栈110寻址。储存在8个单元中的信息传送到比较器130，在此编码成数字信号。
位线121的一端与位线“程序”电流源/宿140连接。位线122的一端与位线“程序”电流源/宿142连接。应该注意，电流源/宿电路构成为可转换以通过连线，指定的源/宿提供沿每个方向的电流。位线“程序”电流源/宿141与数据线126相连，与位线“程序”电流源/宿140或位线“程序”电流源/宿142共同操作通过位线121或122，在“程序”或“写”模式下提供“程序”或“写”电流。还有，第一数字线145位于堆栈101和107可编程序层之下(见图2)，而第二数字线146位于堆栈104和110可编程序层之下，数字线145和146的一端与数字线“程序”电流源/宿147连接，数字线145的另一端与第二数字线“程序”电流源/宿149通过开关148连接，数字线146的另一端通过开关150与数字线“程序”电流源/宿149连接。
例如，为了将数据写到堆栈101中，关闭开关125，在位线“程序”电流源/宿140和141之间的位线121中即允许电流通过，同样，关闭开关148，在数字线“程序”电流源/宿147和149之间的数字线146中即允许电流通过。结合图1，位线和数字线中电流的方向决定了磁矢量的位置，从而决定了单元中储存的信息，因此“程序”电流源/宿140、141、142、147和149的结构允许电流以各种方向通过位线121和122以及数字线145和146。在“程序”电流源/宿中流过电流的方向依从于输入到“程序”电流源/宿140、141、142、147和149中的“数据”m0和“数据”m1(图5中的160、161、164、165和166)的逻辑值。以同样的方式，将开关125和150关闭堆栈104便可编程，将开关127和148关闭堆栈107可编程，将开关127和150关闭堆栈110便可编程。
堆栈的每一个单元都可编为‘1’或‘0’，如果堆栈的两个单元编为‘0’或两个单元编为‘1’，对比01或10编程需要一个高强的磁场。在一个典型的编程过程中，堆栈101的两个单元编写为储存‘0’，开关148关闭，通过从数字线“程序”电流源/宿147的端口160赋给合适的“数据”m0逻辑值，并且反转的“数据”m0逻辑值输入数字线“程序”电流源/宿149的端口161，表示‘0’的电流就输入数字线146。同时，关闭125开关，通过从位线“程序”电流源/宿140的端口164赋给期望的“数据”m1逻辑值，并且反转的“数据”m1逻辑值输入位线“程序”电流源/宿141的端口165，电流便输入位线121。以次方式，每个单元101和102编程为储存‘0’，同样其余堆栈104、107和110的每个单元均可寻址，且编程为储存‘0’。
在相同的编程过程中，堆栈101的两个单元编程为储存‘1’，各个开关保持在同样的位置，数字线“程序”电流源/宿147的端口160上将“数据”m0逻辑值改为相反状态，并且数字线“程序”电流源/宿149的端口161加上反转的“数据”m0逻辑值，代表‘1’的电流便输入数字线146。
为了给堆栈101编程，比如用‘01’数据，本实施方案要用两步进行，第一步用上述同样的过程给101和102每个单元编程为‘0’，第二步采用同样的开关设置，通过位线“程序”电流源/宿140和141输给位线121较小电流，不过方向要与编制00时的方向相反，反向电流方向的取得是通过改变端口164和165上的“数据”m1逻辑值为相对于00编程期间所使用状态的相反状态。同样，其余堆栈104、107和110每个单元都可寻址和编程以储存‘01’。
为了给堆栈101编程，比如用‘10’数据，本实施方案还是要用两步进行，第一步与上述给101和102每个单元用‘1’编程的过程相同，第二步采用同样的开关设置，通过位线“程序”电流源/宿140和141输给位线121较小电流，不过方向要与编制11时的状态相反，同样其余堆栈104、107和110每个单元都可寻址和编程以储存‘10’。
由此，公开了一种堆栈式存储器。事实上，任意数量单元都可垂直堆叠，其中堆栈可按阵列分布使所连接的装置可寻址单独的堆栈用于编程和读取存储数据。因为单元是垂直堆叠的，不用增加芯片空间，存储器的容量就可两倍、三倍等等的增长。还有堆栈式存储器稍许增加一些装置就能容易的编制程序，只需增加电压检测和比较装置，包括比较器电路和参照电压就可读取。
在我展示和说明本发明具体实施方案的时候，本领域的技术人员将会进一步修改和完善它，我想应当理解，本发明并没有限制于所展示的特别的型式，在权利要求保护范围内所有修改都不违反本发明的精神和范围。

Claims (19)

1．一种读取堆栈式存储器中每个单元状态的方法，其特征在于步骤：
提供单元堆栈，包含堆叠的n个多个磁隧道结存储器单元，电流端口以串联连接，并且包含堆栈中第一单元的第一读电流端口和与电子开关耦合的第二读电流端口，单元堆栈包含2n存储器级；
提供表示2n级存储器的多个参照电压；
检测单元堆栈上的电压降；
比较检测到的电压降和多个参照电压，以确定单元堆栈中n个多个单元的存储器级；以及
对确定的储器级编码，为单元堆栈提供输出信号。
2．按权利要求1的一种读取堆栈式存储器中每个单元状态的方法，其中，编码步骤包含提供数字输出信号。
3．按权利要求2的一种读取堆栈式存储器中每个单元状态的方法，其中，编码步骤包含提供二进制输出信号。
4．一种读取堆栈式存储器中每个单元状态的方法，其特征在于步骤：
提供多个单元堆栈，每个单元堆栈包含堆叠的n个多个磁隧道结存储器单元，电流端口以串联连接，每个单元堆栈包含堆栈中第一单元的第一读电流端口，和耦合于电子开关的第二读电流端口，并且每个单元堆栈包含2n存储器级；
将多个单元堆栈耦合到一个单元堆栈阵列中，每个单元堆栈可单独寻址；
提供多个参照电压等于2n存储器级；
通过访问被寻址的单个单元堆栈的第一读电流端口对阵列中单个单元堆栈寻址；
向被寻址单元堆栈输入电流以检测被寻址单元堆栈上的电压降；
比较检测到的电压降和多个参照电压以确定被寻址单元堆栈中n个多个单元的存储器级；以及
对每个被寻址单元堆栈确定的存储器级编码，以提供每个被寻址单元堆栈的输出信号。
5．按权利要求4的一种读取堆栈式存储器中每个单元状态的方法，其中，编码步骤包含对每个被寻址单元堆栈提供数字输出信号。
6．按权利要求5的一种读取堆栈式存储器中每个单元状态的方法，其中，编码步骤包含对每个被寻址单元堆栈提供二进制输出信号。
7．一种堆栈式存储器，其特征在于：
多个磁隧道结存储器单元，每个单元有可转换的磁性层，第一“读”电流端口和第二“读”电流端口，多个磁隧道结存储器单元的每个单元有第一存储器状态下的第一电阻和与第一电阻不同的在第二存储器状态下的第二电阻；
多个磁隧道结存储器单元是堆叠在一起的，电流端口以串联连接；
电子开关；
多个磁隧道结存储器单元中第一单元的第一“读”电流端口与“读”电流源耦合，多个磁隧道结存储器单元中最后单元的第二“读”电流端口通过电子开关与“读”返回电流耦合，以确定单元堆栈；
参照装置提供多个参照电压级；
电压检测与比较装置与多个磁隧道结存储单元中第一单元的第一“读”电流端口以及参照装置相耦合，用来检测电流流过单元堆栈时单元堆栈上的电压降，并且比较检测到的电压和多个参照电压级，以确定单元堆栈中每个单元的状态；以及
与电压检测与比较装置耦合的编码装置，使单元堆栈上的电压降转换为数字输出信号。
8．按权利要求7的一种堆栈式存储器，其中，多个磁隧道结存储单元大于两个单元。
9．按权利要求7的一种堆栈式存储器，其中，单元堆栈包含具有2n级的n个单元，多级比较器具有的级数至少等于2n-1级。
10．按权利要求7的一种堆栈式存储器，包含多个单元堆栈，多个单元堆栈被耦合到一个阵列中，阵列中每个堆栈可单独寻址。
11．按权利要求7的一种堆栈式存储器，还包含数字线，它安装在多个磁隧道结存储器单元中最后单元的下面。
12．一种堆栈式存储器，其特征在于：
多个单元堆栈，每个单元堆栈包含堆叠的多个磁隧道结存储器单元，电流端口以串联连接，多个单元堆栈的每一个中第一单元的第一读电流端口与读电流源相耦合，多个单元堆栈的每一个中最后单元的第二读电流端口通过电子开关与读返回电流耦合；
将多个单元堆栈耦合于阵列的电路，电路包含与多个单元堆栈中每个单元堆栈相关联的数字线，用于对相关联的单元堆栈编程，与每个单元堆栈相关联的数字线位于相关联的单元堆栈中最后单元的第二读电流端口下面；
与每个单元堆栈相耦合的电路和电子开关，通过访问被寻址单元堆栈的第一读电流端口，可控地对阵列中每个个别单元堆栈寻址；
参照装置提供多个参照电压级；
电压检测与比较装置与被寻址单元堆栈的第一读电流端口以及参照装置耦合，用来检测电流流过被寻址单元堆栈时被寻址单元堆栈上的电压降，并且比较检测到的电压和多个参照电压级，以确定被寻址单元堆栈中每个单元的状态；
与电压检测与比较装置耦合的编码装置，用于将被寻址单元堆栈上的电压降转换为数字输出信号。
13．按权利要求12的一种堆栈式存储器，其中，多个磁隧道结存储器为两个单元。
14．按权利要求12的一种堆栈式存储器，其中，多个磁隧道结存储器大于两个单元。
15．按权利要求12的一种堆栈式存储器，其中，单元堆栈包含具有2n级的n个单元，多级比较器具有的级数至少等于2n-1级。
16．按权利要求12的一种堆栈式存储器，包含多个单元堆栈，多个单元堆栈被耦合到一个阵列中，阵列中每个堆栈可单独寻址。
17．一种堆栈式存储器，其特征在于：
多个单元堆栈，每个单元堆栈包含堆叠的多个磁隧道结存储器单元，电流端口以串联连接，多个单元堆栈的每一个中第一单元的第一读电流端口与读电流源相耦合，多个单元堆栈的每一个中最后单元的第二读电流端口通过电子开关与读返回电流耦合；
将多个单元堆栈耦合于阵列的电路，电路包含与多个单元堆栈中每个单元堆栈相关联的数字线，用于对相关联的单元堆栈编程，与每个单元堆栈相关联的数字线位于相关联的单元堆栈中最后单元的第二读电流端口下面；
与每个单元堆栈相耦合的电路和电子开关，通过访问被寻址单元堆栈的第一读电流端口，可控地对阵列中每个个别单元堆栈寻址；
参照装置提供多个参照电压级；
电压检测与比较装置与被寻址单元堆栈的第一读电流端口以及参照装置耦合，用来检测电流流过被寻址单元堆栈时被寻址单元堆栈上的电压降，并且比较检测到的电压和多个参照电压级，以确定被寻址单元堆栈中每个单元的状态；
与电压检测与比较装置耦合的编码装置，用于将被寻址单元堆栈上的电压降转换为数字输出信号。
18．按权利要求17的一种堆栈式存储器，其中，多个单元堆栈中的每个单元堆栈具有多于两个单元。
19．按权利要求17的一种堆栈式存储器，其中，电压检测与比较装置包含多级比较器，多个单元堆栈中的每个单元堆栈包含具有2n级的n个单元，并且多级比较器具有的级数至少等于2n-1级。
CNB001350595A 1999-12-08 2000-12-07 Mtj堆栈式单元存储器检测方法及装置 Expired - Fee Related CN1199184C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/456,615 US6169689B1 (en) 1999-12-08 1999-12-08 MTJ stacked cell memory sensing method and apparatus
US09/456,615 1999-12-08

Publications (2)

Publication Number Publication Date
CN1303098A true CN1303098A (zh) 2001-07-11
CN1199184C CN1199184C (zh) 2005-04-27

Family

ID=23813473

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001350595A Expired - Fee Related CN1199184C (zh) 1999-12-08 2000-12-07 Mtj堆栈式单元存储器检测方法及装置

Country Status (7)

Country Link
US (1) US6169689B1 (zh)
EP (1) EP1107258A1 (zh)
JP (1) JP2001229665A (zh)
KR (1) KR100798092B1 (zh)
CN (1) CN1199184C (zh)
SG (1) SG91315A1 (zh)
TW (1) TW487905B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1308960C (zh) * 2002-05-15 2007-04-04 株式会社东芝 磁随机存取存储器及其写入方法
CN1783337B (zh) * 2001-11-30 2011-06-15 株式会社东芝 磁随机存取存储器

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1134743A3 (en) * 2000-03-13 2002-04-10 Matsushita Electric Industrial Co., Ltd. Magneto-resistive device and magneto-resistive effect type storage device
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
WO2002103798A1 (fr) * 2001-06-19 2002-12-27 Matsushita Electric Industrial Co., Ltd. Memoire magnetique et procede de commande associe, ainsi qu'appareil de memoire magnetique comprenant celle-ci
JP2003091987A (ja) * 2001-09-18 2003-03-28 Sony Corp 磁気メモリ装置及びその記録制御方法
JP2003101098A (ja) * 2001-09-20 2003-04-04 Ken Takahashi トンネル型磁気抵抗素子とそれを用いた磁気式デバイス及びその製造方法並びに製造装置
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
KR20030034500A (ko) * 2001-10-23 2003-05-09 주식회사 하이닉스반도체 마그네틱 램
US6944048B2 (en) * 2001-11-29 2005-09-13 Kabushiki Kaisha Toshiba Magnetic random access memory
US6795336B2 (en) * 2001-12-07 2004-09-21 Hynix Semiconductor Inc. Magnetic random access memory
US6795334B2 (en) * 2001-12-21 2004-09-21 Kabushiki Kaisha Toshiba Magnetic random access memory
JP2003196973A (ja) * 2001-12-21 2003-07-11 Mitsubishi Electric Corp 薄膜磁性体記憶装置
KR100457159B1 (ko) * 2001-12-26 2004-11-16 주식회사 하이닉스반도체 마그네틱 램
US6650562B2 (en) * 2002-01-23 2003-11-18 Hewlett-Packard Development Company, L.P. System and method for determining the logic state of a memory cell in a magnetic tunnel junction memory device
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
US6667901B1 (en) * 2003-04-29 2003-12-23 Hewlett-Packard Development Company, L.P. Dual-junction magnetic memory device and read method
US6714446B1 (en) * 2003-05-13 2004-03-30 Motorola, Inc. Magnetoelectronics information device having a compound magnetic free layer
US6956763B2 (en) * 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US6967366B2 (en) * 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
US6985383B2 (en) * 2003-10-20 2006-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reference generator for multilevel nonlinear resistivity memory storage elements
US6958502B2 (en) * 2003-10-22 2005-10-25 International Business Machines Corporation Magnetic random access memory cell
US6925000B2 (en) * 2003-12-12 2005-08-02 Maglabs, Inc. Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture
JP2005310840A (ja) * 2004-04-16 2005-11-04 Toshiba Corp 磁気ランダムアクセスメモリ
US7061037B2 (en) * 2004-07-06 2006-06-13 Maglabs, Inc. Magnetic random access memory with multiple memory layers and improved memory cell selectivity
US20060262593A1 (en) * 2004-07-27 2006-11-23 Stephane Aouba Magnetic memory composition and method of manufacture
CA2573406A1 (en) * 2004-07-27 2006-02-02 University Of Toronto Tunable magnetic switch
US7075818B2 (en) * 2004-08-23 2006-07-11 Maglabs, Inc. Magnetic random access memory with stacked memory layers having access lines for writing and reading
KR100669363B1 (ko) 2004-10-26 2007-01-16 삼성전자주식회사 메모리 장치의 읽기 방법
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7285836B2 (en) * 2005-03-09 2007-10-23 Maglabs, Inc. Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
US7701756B2 (en) 2005-12-21 2010-04-20 Governing Council Of The University Of Toronto Magnetic memory composition and method of manufacture
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
EP1863034B1 (en) * 2006-05-04 2011-01-05 Hitachi, Ltd. Magnetic memory device
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
KR101422093B1 (ko) * 2007-10-10 2014-07-28 한국과학기술원 Ｔｍｒ 소자를 이용한 ａｄ 컨버터
JP5065940B2 (ja) * 2008-02-28 2012-11-07 株式会社東芝 磁気記憶装置
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
KR101057725B1 (ko) * 2008-12-31 2011-08-18 주식회사 하이닉스반도체 멀티 레벨 셀 데이터 센싱 장치 및 그 방법
US8750032B2 (en) 2010-04-28 2014-06-10 Hitachi, Ltd. Semiconductor recording device
KR101251417B1 (ko) * 2010-07-16 2013-04-05 경상대학교산학협력단 자기 랜덤 액세스 메모리 장치 및 그것의 쓰기 방법
US10497713B2 (en) * 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
WO2013047213A1 (ja) * 2011-09-27 2013-04-04 日本電気株式会社 不揮発抵抗ネットワーク集合体、および、それを用いた障害耐性を高めた不揮発論理ゲート
JP5754366B2 (ja) * 2011-12-14 2015-07-29 富士通株式会社 磁気メモリ装置及びその読み出し方法
JP2013149309A (ja) * 2012-01-18 2013-08-01 Fujitsu Ltd 磁気メモリ装置、および、磁気メモリ装置のデータ書き込み方法
US9047964B2 (en) * 2012-08-20 2015-06-02 Qualcomm Incorporated Multi-level memory cell using multiple magnetic tunnel junctions with varying MGO thickness
KR102169681B1 (ko) 2013-12-16 2020-10-26 삼성전자주식회사 감지 증폭기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 센싱 방법
US9548096B1 (en) * 2015-08-26 2017-01-17 Qualcomm Incorporated Reverse complement magnetic tunnel junction (MTJ) bit cells employing shared source lines, and related methods
JP2020047703A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 磁気記憶装置
WO2021152338A1 (en) * 2020-01-28 2021-08-05 Micron Technology, Inc. Analog storage using memory device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884235A (en) * 1988-07-19 1989-11-28 Thiele Alfred A Micromagnetic memory package
US5546068A (en) * 1994-12-22 1996-08-13 At&T Corp. Sense amplifier
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5734605A (en) * 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5831920A (en) * 1997-10-14 1998-11-03 Motorola, Inc. GMR device having a sense amplifier protected by a circuit for dissipating electric charges
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
JP4226679B2 (ja) * 1998-03-23 2009-02-18 株式会社東芝 磁気記憶装置
US5986925A (en) * 1998-04-07 1999-11-16 Motorola, Inc. Magnetoresistive random access memory device providing simultaneous reading of two cells and operating method
EP0959475A3 (en) * 1998-05-18 2000-11-08 Canon Kabushiki Kaisha Magnetic thin film memory and recording and reproducing method and apparatus using such a memory
US5946227A (en) * 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
DE19853447A1 (de) * 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783337B (zh) * 2001-11-30 2011-06-15 株式会社东芝 磁随机存取存储器
CN1308960C (zh) * 2002-05-15 2007-04-04 株式会社东芝 磁随机存取存储器及其写入方法

Also Published As

Publication number Publication date
CN1199184C (zh) 2005-04-27
TW487905B (en) 2002-05-21
SG91315A1 (en) 2002-09-17
EP1107258A1 (en) 2001-06-13
JP2001229665A (ja) 2001-08-24
KR20010062167A (ko) 2001-07-07
KR100798092B1 (ko) 2008-01-28
US6169689B1 (en) 2001-01-02

Similar Documents

Publication Publication Date Title
CN1303098A (zh) Mtj堆栈式单元存储器检测方法及装置
CN1213453C (zh) 包含阻塞寄生路径电流的共享设备的交叉点存储器阵列
US8101937B2 (en) Multistate nonvolatile memory elements
CN100401422C (zh) 寻址交叉点存储器阵列的电路、存储器模块和寻址方法
US9466790B2 (en) Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US6781910B2 (en) Small area magnetic memory devices
CN104269186B (zh) 具有多电平的相变存储器设备及其驱动方法
CN100378863C (zh) 寻址和读出交叉点二极管存储器阵列的电路和方法
US6980465B2 (en) Addressing circuit for a cross-point memory array including cross-point resistive elements
CN1714406A (zh) 存储设备和存取设备
CN1423334A (zh) 具有四个状态的存储单元的存储器件
EP1010180A1 (en) A read-only memory and read-only memory device
EP2417600A2 (en) Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
CN101233578A (zh) 半导体存储装置
CN101388236A (zh) 多层存储装置
CN1488145A (zh) Mram位线字符线结构
CN1841754B (zh) Nor型混合多位非易失性存储器件及其操作方法
CN1229807C (zh) 具有短读出时间的存储设备
EP1343169A2 (en) Memory Systems
CN1468437A (zh) 为低vcc读取提升位线电压的方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040820

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040820

Address after: Texas in the United States

Applicant after: FreeScale Semiconductor

Address before: Illinois Instrunment

Applicant before: Motorola, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090306

Address after: Arizona USA

Patentee after: EVERSPIN TECHNOLOGIES, Inc.

Address before: Texas in the United States

Patentee before: FreeScale Semiconductor

ASS Succession or assignment of patent right

Owner name: EVERSPIN TECHNOLOGIES, INC.

Free format text: FORMER OWNER: FREEDOM SEMICONDUCTORS CO.

Effective date: 20090306

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050427

Termination date: 20111207