CN100378863C - 寻址和读出交叉点二极管存储器阵列的电路和方法 - Google Patents

寻址和读出交叉点二极管存储器阵列的电路和方法 Download PDF

Info

Publication number
CN100378863C
CN100378863C CNB021224471A CN02122447A CN100378863C CN 100378863 C CN100378863 C CN 100378863C CN B021224471 A CNB021224471 A CN B021224471A CN 02122447 A CN02122447 A CN 02122447A CN 100378863 C CN100378863 C CN 100378863C
Authority
CN
China
Prior art keywords
memory array
electrode
address lines
diode
addressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021224471A
Other languages
English (en)
Other versions
CN1397952A (zh
Inventor
C·陶斯
R·埃尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1397952A publication Critical patent/CN1397952A/zh
Application granted granted Critical
Publication of CN100378863C publication Critical patent/CN100378863C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/06—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using diode elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

寻址一个交叉点存储器阵列的寻址电路，该存储器阵列具有这样布置的第一和第二组电极，以便使第一组中的每个电极和第二组中的每个电极交叉，并且在第一和第二组电极的每个交叉点处形成一个相应的存储单元，存储器阵列和寻址电路形成在一个衬底上，然后形成在同一个方向上堆积的多个层，寻址电路包含：第一组地址线，和多个连接在第一组地址线和第一组电极之间的第一二极管元件，第一组电极中的每一个都由所述第一二极管元件连接到第一组地址线的一个相应唯一子集；以及第二组地址线，和多个连接在第二组地址线和第二组电极之间的第二二极管元件，第二组电极中的每一个都由第二二极管元件连接到第二组地址线的一个相应唯一子集。本发明还提供了包含交叉点存储器阵列的存储器电路以及从交叉点存储器阵列中读取数据的方法。

Description

寻址和读出交叉点二极管存储器阵列的电路和方法
技术领域
本发明涉及数字存储器电路领域，尤其涉及在一个交叉点二极管存储器阵列中寻址和读出存储单元。
背景技术
现在构造的许多消费者设备产生和/或利用越来越大的数字数据。例如，用于静止和/或运动图片的便携式数字照相机产生大量表示图象的数字数据。每个数字图象可能需要高达几兆字节(MB)的数据存储，而且这样的存储必须在该照相机中可以得到。为了为这类数据存储应用作准备，对于大约10MB到1千兆字节(GB)的足够容量来说，该存储器在成本上应该是相对低的。该存储器在功耗中也应该是低的(例如＜＜1瓦)，并且具有相对稳定的物理特性以应付便携电池供电的操作环境。对于归档存储器来说，数据仅仅需要写入该存储器一次。最好是该存储器应该具有一个快速存取时间(最好是小于1ms)以及中等传输率(例如20Mb/s)。最好是，该存储器也应该能被封装在一个工业标准接口模块、诸如PCMCIA或者小型闪速(CompactFlash)卡中。
当前用于在便携式设备诸如数字照相机中的应用的一种存储器形式为闪速(Flash)存储器。这满足了上述期望的机械强度、功耗、传输、以及存取速率特征。然而，一个主要的缺点是闪速存储器保持相对昂贵(每MB$1.50-$2)。由于该价格，使用闪速存储器当做一个归档设备通常是不切实际的，因此需要把数据从它传输到一个辅助的归档存储器中。
即使在便携式设备中，磁“硬盘”存储器能够被用作归档存储器。微型硬盘驱动器可用于PCMCIA类型III形状系数，它提供了高达1GB的容量。然而，这样的磁盘驱动器仍然是相对昂贵的(每MB $0.5)，这至少部分地是因为该磁盘控制器电子设备相对高的固定成本。与闪速(Flash)存储器相比，微型硬盘驱动器具有其它缺点，诸如较低的机械强度、较高的功耗(～2到4W)、以及相对长的存取时间(～10mS)。
类似地能够使用可移动的光存储器盘，它与硬盘相比提供了一个大的优点。可移动的光学介质不是很昂贵，例如对于微型磁盘介质来说大约为每MB $0.03。然而，在其它大多数方面，光盘存储器与磁硬盘相比较差，包括相对差的功耗、机械强度、容积、以及存取性能。
归档存储器的另一种形式在待决的美国专利申请号#_#_#_#_#_#_(代理人记事代码HP10002367)、题为“Non-Volatile Memory(非易失性存储器)”中进行了描述，在此通过参考被包含在内。在其中公开的存储器系统的目的在于：以低成本提供大容量的一次写入存储器用于归档存储器。这部分地通过避免硅衬底、最小化处理过程复杂性、以及降低表面密度来实现。该存储器系统包含：由在塑料衬底上构造的一个集成电路层的分层堆形成的一个存储器模块。每一层包含交叉点二极管存储器阵列，而且从距离该存储模块很远的一个分离的集成电路中执行对保存在该排列中的数据的读出。为了寻址、读取和写入在各个存储器模块层阵列中的所有存储单元，需要一个多路复用方案来避免在该存储器模块和遥感电路之间有太多的相互连接。
在传统的集成电路中，多路复用是通过从晶体管中人工合成的逻辑门完成的。在一个基于二极管的交叉点存储器阵列中包含晶体管是不合乎需要的，这是因为它们将增加需要的处理由此增加了加工成本。一些附加的处理可能与在该交叉点阵列中使用的其它材料不相容。例如，如果塑料衬底或者有机半导体被用来形成该交叉点存储器阵列，则它们可能被制造晶体管所需要的温度破坏，或者它们能够被在一个湿刻蚀过程中使用的某些溶剂所损坏。近来，在LawrenceLivermore实验室的研究人员已经示范了在一个塑料衬底上制造薄膜晶体管，然而所需要的处理过程比制造二极管所需要的等效处理过程更加复杂，由此更加昂贵。
已经开发了静电型微继电器用于许多应用，包括用于自动应用的电力继电器，以及用于仪表设备和自动测试设备的小信号切换。静电型微继电器系统在，例如，Wong，Jo-Ey等人的“An Electrostatically-actuated MEMS Switch for Power Applications”(Micro Electro-Mechanical Systems，2000.MEMS′00.Thirteenth IEEE.2000)，以及Zavracky，P.M.等人的“Micro-mechanical switchesfabricated using nickel surface micro-machining”(Micro-electromechanical Systems，Journal of，1997.6(1)：p3-9)中进行了描述。这个技术的主要优点是低能耗和构造简单性。然而，尤其是如果需要一个低接触电阻时，用于这些设备的处理过程仍然比一个简单的二极管阵列所需要的过程更加复杂。
第三种可能性，代码-字寻址，包含许多已经被用于最小化到一个象素相关显示器的相互连接的方法。这种系统在、例如国际专利申请公开WO 98/44481以及美国专利5,034,736的说明书中进行了描述。通常代码字寻址平衡地址线到阵列电极的比值和在选定以及没有选定的电极之间的串音。尽管这些解决方案不提供在互连中的以2为底的对数减少，但是它们可以提供超过10：1的电极到地址线的比值，同时保持一个4：1的串音比。虽然这种解决方案实现是相对简单的，但是和先前描述的真正的多路复用方案相比，它们需要一个较高数量的地址线用于一个已知数量的地址线。一个更进一步的缺点是在被寻址和未被寻址地存储单元之间引入的串音，这使得难以读和写一个特定的存储单元。
发明内容
根据本发明的原理，提供了一个用于寻址一个交叉点存储器阵列的寻址电路，其中该存储器阵列具有这样布置的第一和第二组电极，以便使在第一组中的每个电极和在第二组中的每个电极交叉，并且在第一和第二组电极的每个交叉点处形成一个相应的存储单元。寻址电路包含一个第一组地址线，和多个连接在第一组地址线和第一组电极之间的第一二极管元件。所述第一组电极中的每一个都由所述第一二极管元件连接到第一组地址线的一个相应唯一子集。寻址电路还包含一个第二组地址线，和多个连接在第二组地址线和第二组电极之间的第二二极管元件，其中所述第二组电极中的每一个都由所述第二二极管元件连接到第二组地址线的一个相应的唯一子集。
更可取地是，该寻址电路包含：一个寻址应用电路，适于施加预定电压到所选择的第一和第二组地址线的子集上；以及一个连接到第一和第二组地址线的读出电路，用于读出在地址线中由所述外加电压产生的电流，由此基于所读出的电流确定在该存储器阵列中的一个被寻址存储单元的二元状态。
更可取地是，该寻址电路还包含一个连接到第一和第二组地址线以及第一和第二组电极的存储器写电路，该储存器写电路适于施加预定写电压到第一和第二组电极，以及施加一个选择电压到所选择的第一和第二组地址线的子集，该预定写电压足以在由该选定子集确定的阵列中的一个被寻址存储单元的电阻中产生一个持久和显著的变化。
在该寻址电路的一个最佳形式中，第一二极管元件的阳极连接到相应的第一组存储器阵列电极，阴极连接到相应的第一组地址线，而第二二极管元件的阴极连接到相应的第二组存储器阵列电极，阳极连接到相应的第二组地址线。
更可取地是，该交叉点存储器阵列包含一个在第一和第二组电极的交叉点处形成的、基于二极管的存储单元阵列，这些电极的末端通过相应的电阻元件连接到电源连接。该电源连接在电源带组中布置以允许电源被有选择地提供给该交叉点阵列的某些部分。
根据本发明，还提供了一个存储器电路，它包含一个交叉点存储器阵列，该交叉点存储器阵列具有第一和第二组横向电极，而且在第一和第二组电极交叉点处形成相应的存储单元，其中每个存储单元包含在它的至少一个二元状态中的一个二极管元件。该存储器电路包含一个寻址电路，其中该寻址电路具有一个第一组地址线，在第一组地址线和第一组存储器阵列电极之间有第一二极管连接，其中该第一二极管连接把在第一组中的每个存储器阵列电极连接到第一组地址线的一个相应唯一子集。第二组地址线具有在该第二组地址线和第二组存储器阵列电极之间的第二二极管连接，该第二二极管连接把第二组中的每个存储器阵列电极连接到第二组地址线的一个相应唯一子集。该存储器电路还具有一个读/写电路，适于施加预定电压到所选择的第一和第二组地址线的子集，并且包含一个连接到第一和第二组地址线的读出电路，用于读出在地址线中由该外加电压产生的电流，由此基于所读出的电流确定在该阵列中的一个被寻址存储单元的二元状态。
该读/写电路可以进一步包含一个连接到第一和第二组地址线以及第一和第二组电极的存储器写电路，该存储器写电路适合于施加预定写电压到第一和第二组电极，并且施加一个选择电压到所述第一和第二组地址线的选定子集，该预定写电压足以在由该选定子集确定的阵列中的一个被寻址的存储单元的电阻中产生一个持久和显著的变化。
能够构造一个包含该存储器电路的集成电路，其中存储器阵列和寻址电路以相同的制造过程形成。在本发明的一个最佳形式中，该集成电路是在一个电介质衬底表面上形成的。
根据本发明，还提供了一种用于从一个交叉点存储器阵列中读出数据、或者向其中写入数据的方法，其中该存储器阵列具有来自于第一和第二组地址线的第一和第二组电极。该方法包含：在第一组地址线和第一组存储器阵列电极之间形成第一二极管连接，其中该第一二极管连接把第一组中的每个存储器阵列电极连接到第一组地址线的一个相应唯一子集。在第二组地址线和第二组存储器阵列电极之间形成第二二极管连接，该第二二极管连接把第二组中的每个存储器阵列电极连接到第二组地址线的一个相应唯一子集。在从该阵列中读出数据的情况下，施加预定电压到选定的第一和第二组地址线的子集，以允许读出在地址线中由该外加电压产生的电流，由此基于所读出的电流确定在所述阵列中的一个被寻址存储单元的二元状态。在写入数据到该阵列中的情况下，施加预定写电压到该存储器阵列电极，以及施加选择电压到第一和第二组地址线的选定子集，其中该预定写电压足以在所述阵列中的一个被寻址存储单元的电阻中实施一个持久和显著的变化。该被寻址存储单元由被施加了选择电压的第一和第二组地址线的特定子集确定。
附图说明
在下文中，仅仅通过举例，通过对它的最佳实施例的描述并参考附图，对本发明进行了更详细的描述，其中：
图1是根据本发明一个实施例的写入一次存储器系统的方框图；
图2是说明了它的一个存储器模块的总体结构的写入一次存储器系统的示意框图；
图3是根据本发明一个实施例构造的写入一次存储器模块的剖面等角视图；
图4是适于在本发明实施例中实现的一个交叉点存储单元的直观图；
图5是一个交叉点阵列的存储单元的简化平面视图；
图6显示了用于说明寻址它的存储单元的一个写入一次存储器阵列；
图7是一个存储器阵列寻址电路的一部分的电路简图；
图8示意地显示了一个具有置换二极管逻辑寻址电路连接的交叉点存储器阵列；
图9是一个存储单元读出电路的电路简图；
图10是根据本发明一个实施例的一个存储器电路的示意布置图。
具体实施方式
此处公开了写入一次存储器电路、存储器系统、寻址和读出电路以及用于生产、实现和使用这种电路和系统的方法。在下面的描述中，为了说明起见，阐述了特定的术语和特定的实现细节以提供对本发明的一个彻底了解。然而，对于本领域技术人员来说，显然这些细节不是实践本发明所必需的。
在下面的描述中，需要理解，在“数据”所涉及的地方，取决于上下文环境，这样的“数据”可以以多种方式表示。举例来说，在一个存储单元中的“数据”可以由一个电压电平、一个磁性状态、或者诸如电阻这样给出一个诸如电压或电流水平或变化的可测量效应到一个读出电路的物理特性来表示。另一方面，当在一条总线上或是在传输期间，这种“数据”可以是一个电流或者电压信号的形式。此外，在大多数情况下此处的“数据”实质上主要是二进制数，为了方便起见它可以被认为是由状态“0”和“1”表示，但是应明白：该二元状态实际上可以由相对不同的电压、电流、电阻等等表示，而且一个特定的实际体现是否表示一个“0”或者“1”通常是不重要的。
本发明的一个最佳实施例包括一个寻址电路，和一种用于寻址具有在上述待决US专利中描述的存储器系统中所使用类型的交叉点二极管存储器阵列的方法。为了提供对本发明的一个彻底了解，因此以下的详细说明位于这样一个存储器系统的环境中，然而那些本领域技术人员将会认识到：本发明不局限于对所描述结构的应用。
尤其用于在诸如数字照相机和便携式数字音频设备的应用中的数据存储的一种便携、便宜、稳定的存储器系统，其在其它事物当中，由以框图形式在图1中说明的存储卡10体现。该存储器系统可以被包含到一个工业标准便携式接口卡(例如，PCMCIA或者CF)中，以便使它能被用于具有这种接口的现有和未来产品中。存储卡10具有一个I/O接口连接器12，通过它可以在该卡10和一个连接到它的设备2之间进行通信。该接口连接器与一个接口和控制电路14相连，其中该电路14连接到一个可移动的存储器模块20。该存储器模块20提供用于写入一次数据存储的电路，包括一些检测、允许写入和寻址功能。当每个可移动存储器模块20在该卡中被接受时，该接口和控制电路14为每个可移动存储器模块包含用于控制、接口、检测、纠错编码(ECC)等的电路。存储器模块20在该存储卡的一个插槽等中被接收，以便使它可以从那里移走并且被替换为另一个存储器模块20。当在该存储卡中被接收时，该存储器模块20通过一个内部接口16与接口和控制电路14相连。
如本领域技术人员理解的那样，写入一次数据存储意味着，实际上，数据仅仅能够被写入到该存储器中一次，并且此后保持不变，在许多形式的写入一次的存储器中，其中存储的数据在最初被写入之后一点都不能改变不是严格正确的，然而通常它不能被任意地改变。例如，大多数写入一次存储器用处于第一个二元状态(例如，表示一个二进制数据″0″)的每个存储单元制造，而且在一个写入过程期间，所选择的存储单元被转变成为一个第二二元状态(例如，表示二进制数据“1”)。通常，存储器从第一二元状态变化到第二二元状态是不可逆的，从而使得一旦一个数据“ 1”被写入其中后就不能变回到数据“0”。这限制了在所存储数据已经被写入到该存储器中之后对它进行改变，其中任意数据仅仅能够被写入一次，而且此后例如数据“ 0”只能够被转变为数据“1”，而反方向则不能。
图2中显示了一个存储器模块20的一个示意方框图，其中该存储器模块20连接到一个接口和控制电路14。为了对于一个给定底面积增加该存储器模块的存储容量，该模块20是从一个片状层22的堆中构造的。每一层22都具有一个提供了数据存储的存储单元阵列25。该层每个也都包含用于通过该存储器系统内部接口16连接相应的存储器阵列到接口和控制电路14的寻址电路30。在每一层上的寻址电路允许在存储器模块层之间的互连导体更少，这便于容易制造并且因此降低了成本。
图3是一个存储器模块20的剖面等角视图，它说明了电路和层在该存储器模块中的一个可能物理布置。每一层22包含在一个衬底50上形成的一个存储器阵列25和寻址电路30。该存储器阵列25包含存储单元26的一个矩阵。寻址电路30包含位于存储器阵列25相邻的相应直角边缘的列和行多路复用电路部分。在制造过程期间也在该衬底上形成输入/输出(I/O)引线40。在存储器模块20中，行I/O引线从行多路复用电路中延伸到该衬底的第一个相邻边，而列I/0引线从该列多路复用电路中延伸到该衬底的第二个相邻边。每一引线40在相应的接触垫片42处终止，部分该接触垫片暴露在该衬底50的边缘处。
多个层22一起在同一个方向上堆积并且分层。通过导电接触单元55，对该堆积层的接触垫片42的暴露部分进行电触点，其中该导电接触单元55在图3的局部剖面图中进行了说明。该接触单元55沿着存储器模块20的侧面延伸，与单个层22的平面横截。每个接触单元55如同说明的那样，进行到在该堆中多个层的一个相应接触垫片的电接触。该接触单元55可用于通过该存储系统内部接口16连接存储器模块20到接口和控制电路14。
在存储器模决的最佳实现中，用于每个层22的衬底50由一种聚合物塑料材料形成。该集成电路(例如存储器阵列和寻址电路)能够在衬底上形成、以及该层被装配到一个存储器模块中的处理过程在上述待决的US专利申请的说明书中进行了详细描述。
存储单元26的一个阵列25是在该存储器模块20中的每一层上形成的。该存储器阵列包含一个列线和行线的规则矩阵，在每一列/行交点处具有一个存储单元。图4说明了具有列线60和行线62的一个存储器阵列25的一部分的示意图。存储单元26连接在每个列线和行线之间，它还在图4中图表的一个扩展部分中进行了更详细的显示。在该存储器阵列的最佳实现中，每个存储单元26示意地包含一个与一个二极管元件66串联连接的熔丝元件64。该熔丝元件64提供了该存储单元的实际数据存储作用，同时二极管66使用该行和列线便于寻址该存储单元用于写入和读出数据。
该存储器阵列25的最佳操作如下。在制造时，每一个存储单元26具有一个导电的熔丝元件64。该熔丝元件的导电状态表示一个二进制数据状态，即一个数据“0”。为了写数据到该存储器阵列中，使用该列和行线以及熔丝元件寻址希望在其中存储一个数据“1”的每个存储单元，其中熔丝元件是“烧断”的，并把它放置在一个非导电状态中。该熔丝元件的不导电状态表示另一个二进制数据状态，即一个数据“1”。大多数情况下烧断该熔丝元件是一个单向操作，这使得该存储器是一个“写入一次”存储器，如同在上文中论述的那样。通过施加一个预定电流经由一个选定的行线到一个选定的列线，能够执行一个数据写入操作(例如写入一个数据“1”到一个选定的存储单元)，其中该电流足以烧断直接互连那些行/列线的存储单元的熔丝。能够通过使用该列和行线寻址存储单元，并且读出哪些存储单元是导电的(数据“0”)以及哪些是不导电的(数据“ 1”)，从该存储器阵列中读取数据。更一般地说，存储单元的二进制数据状态通过在“导电”电阻和“不导电”电阻之间的某些比值区别出来。
应当理解：虽然上述描述涉及在该存储器阵列中、以一个低电阻状态制造并且被烧断以生成一个高电阻状态的熔丝元件，但是同样有可能生成一个使用以相反方式操作的“反熔丝”单元的存储器阵列。在那种情况下，存储单元以一种高电阻状态制造，并且被烧断以生成一个低电阻。因为如上所述的原因，在每个存储单元中的反熔丝也被形成为与一个二极管串联。在这种情况下二极管和反熔丝是分离的，是因为在该反熔丝已经被烧断之后需要二极管的功能。
用于该熔丝或者反熔丝元件的一个强制特征是：它在一个高状态和一个低状态之间的电阻变化是不可逆的，或者在某些临界电流阈值处是可逆的。在电阻中的变化必须是显著的：几个数量级。该熔丝的临界电流也应该由该设备的面积控制。该设备的面积可以简单地由行和列电极的交点面积确定，或者可以被直接定义。能够从连续地沉积在行和列电极之间的许多薄膜中形成该熔丝和二极管元件。单个存储单元出现在该行和列电极的交点处。虽然该熔丝和二极管层被沉积为覆盖该全部面积的连续薄膜，但是它们可以通过许多方法(激光烧蚀、影印法、软光刻法)加工图案以最小化在各个设备之间的串音。
在该阵列的每个存储单元26中的二极管元件66使用该列和行线参与唯一地寻址这些存储单元用于写入和读出数据。在该行/列交叉点存储单元中没有二极管，在一个给定的列线和行线之间有通过多个存储单元的电流通路。然而，利用该二极管元件形成一个通过每个存储单元的单向导电通路，单个列线和单个行线可用于唯一地寻址单个存储单元。换句话说，形成从一个行线到一个列线的一个电路允许电流仅仅通过单个存储单元。通过施加一个预定的“数据写入”电流通过那个电路，在该存储单元中的熔丝能够被烧断以改变一个数据“0”到一个数据“1”。此外，通过读出在该电路中的电阻，很容易确定该存储单元熔丝是烧断或者完好的，从而读出一个数据“1”或者数据“0”。
因此，二极管66在读和写操作期间消除在该存储器阵列中的存储单元之间的串音。此外，该二极管的非线性电流-电压(I-V)特性提高了数据读出信噪比(SNR)，这有助于远距离读出和寻址。因为读出电路处于接口和控制电路14中，所以在该存储器模块中的数据被远距离读出，其中该接口和控制电路14被包含在一个单独的集成电路中。同样，如同在下文中所述，采用了置换二极管逻辑用于寻址该存储单元，以便减少在该存储器模块20与接口和控制电路14之间所需要的连接数目。
鉴于它的结构，该存储器阵列在此处有时被认为是一个交叉点阵列存储器，并且图5提供了最佳实施例中的存储器阵列一个单元的简化平面视图。该交叉点阵列存储器的基本结构包含二层两组相互垂直的间隔平行布置的导电体，在两层之间有一个半导体层。这二组导电体用这种方式形成叠加的行和列电极，以便使每一个行电极在刚好一个位置处横穿每一个列电极。在这些交点中的每一个处，通过半导体层(图5中的75)生成在该行电极(在图5中的62)和列电极(在图5中的60)之间的连接，其以串联的一个二极管和一个熔丝的方式作用。在该阵列中的全部二极管都是定向的，以便如果一个公共电势被施加在全部行电极和全部列电极之间的话，则全部二极管将会沿同一个方向偏置。该熔丝元件可以被实现为一个单独的单元，当其中通过一个临界电流时该单元将会断路，或者它可以被包括到该二极管的性能中。
虽然通常在这个描述中，半导体层(例如75)被认为是单个，但是实际上可以使用不同材料的多个层。这些层可以包含不是半导体的材料，诸如以各种结构的金属甚至电介质。这些材料和结构适于实现在别处详细描写的期望功能。
图6是一个交叉点写入一次二极管存储器阵列的简图。该图显示了八行八列阵列。如果如同描绘的那样电压被施加到行和列电极上(即，除一个列电极处于-V之外全部的列电极具有电势V，以及除一个行电极处于V之外全部行电极都处于-V)，则只有一个二极管将会被正向偏置。对于在图6中描绘的情形，只有在该阵列左上角的二极管(90)将被正向偏置。在顶行以及最左列中的二极管将在它们上没有偏置，而该阵列中剩余的二极管将被反向偏置。这构成了用于该阵列的一个寻址方案。如果在具有电极处于这些电势的行和列之间流过电流，则左上角的二极管熔丝是完好的(例如，表示一个数据“0”)。相反地，如果没有电流在这个结构中流过，则相应的二极管/熔丝已经被烧断了(例如，表示一个数据“1”)。通过调整施加到该阵列电极上的电压振幅，能够产生更多电流流过所选定的二极管。如果这个电压导致一个超过该熔丝阈值电流的电流，则该熔丝能够被烧断，从而改变该存储单元的状态。这构成了一种用于写入到该存储器中的方法。
熔断存储器阵列中的熔丝所要求的实际电流(或者施加的实现那个电流的电压)在制造的时候应该是可预测和可控制的。因为通过该存储单元的电流密度是可操作因素，在一个单元将会被烧断处的外加电压/电流能够通过改变该单元的结面积进行校准。例如，如果减少了该交叉点电极交点处的横截面积，则这同样会降低所需要的、被用于达到该临界电流密度以烧断熔丝的电流/电压。这个方案可在该存储电路的设计和制造中使用，以确保控制电压仅仅能够应用于仅仅烧断要求的交叉点熔丝。
为了简化到该存储器模块的互连，期望使用用于访问该存储单元的一个多路复用寻址方案。换句话说，期望在一个存储器阵列中的每个存储单元通过地址线从一个外部电路被唯一寻址，其中这些地址线在数目上比阵列行和列线总数要少。为此，寻址电路(30)被包含在和该存储器阵列相同的衬底上。
该最佳实施例的寻址电路有时在这里被认为是执行一个多路复用功能。在这个说明书的环境中，术语“多路复用”被理解为包含在该最佳实施例中使用的置换二极管逻辑寻址形式，即使该选择方案多少有点不同于传统的多路复用方案。
在该最佳实施例中，使用被称为置换二极管逻辑的一个逻辑方案执行该寻址多路复用功能，其在下文进行了描述。图7说明了由串联的一个熔丝和二极管表示的单个写入一次存储单元102。该存储单元102连接在一个行电极104和一个列电极106之间。一个行寻址二极管逻辑电路110连接到行电极104，而一个列寻址二极管逻辑电路120连接到列电极106。如图所示，行寻址电路110包含连接在行电极之间的一个电阻单元112以及一个上拉电压+V。行寻址电路110还包含多个行寻址二极管114，它具有与该行电极相连的阳极、以及由相应的、用X、Y和Z表示的行寻址输入电压控制的阴极。类似地构造一个列寻址二极管逻辑电路120，其具有一个电阻单元122从列电极106连接到一个下拉电压-V。多个列寻址二极管124的阴极连接到该列电极，而阳极由相应的用A、B和C表示的列寻址输入电压控制。
首先考虑其中+V和-(V+ΔV)逻辑电平应用于该行寻址输入电压(X、Y、Z)的行寻址电路110。显然，其中电压+V表示一个逻辑“1”，该行寻址电路110类似于一个AND门作用，利用二极管阴极(X、Y、Z)作为输入以及行电极104作为输出。只有当全部三个行寻址输入(X、Y、Z)是高时，该行电极104才是高(+V)的。类似地，该列寻址电路120类似一个负逻辑AND门(例如一个NAND门)作用。在这种情况下，如果-V和(V+AV)的逻辑电平被施加在该列寻址输入端(A、B、C)时，则当全部三个输入都处于-V时在该列电极106的输出将仅仅是-V。如果该行寻址输入(X、Y、Z)全部施加+V阴极电压到二极管114，而且列寻址输入(A、B、C)全部施加-V阳极电压到二极管124，则选择该存储单元102。虽然在图7中仅仅说明了三个输入电路，但是这个寻址方案能够延伸到包含任意数目的输入。
当从具有n个结点的d个组中的每一个中挑选出来一项时，有nd个可能。因此，nd个电极能够通过二极管连接到在d个组每一个内的n个结点中的一个。如果一个高逻辑电平被施加到在每个组中的恰好一个结点上，则仅仅一个电极将被选择，这是因为全部连接到一个电极的线路必须是高的以选择它，而且没有两个电极共享相同的连接。
图8示意地说明了一个8×8写入一次存储器阵列150，其具有用于如上所述寻址存储单元所连接的行和列电极。为了参考，该存储器阵列150的列电极被标记为G0到G7，而行电极被标记为H0到H7。三个寻址组每一个都提供了行(X、Y、Z)以及列(A、B、C)。每一个寻址组都具有两个互补的寻址结点(例如A1和A2)，而且每个结点与八个相应行/列电极中的四个相连。在结点和行/列电极之间的连接模式对于每个寻址组是不同的。在图8的实例中，该连接模式如下：
    A<sub>1</sub>     A<sub>2</sub>     B<sub>1</sub>     B<sub>2</sub>     C<sub>1</sub>     C<sub>2</sub>
    G<sub>0</sub>G<sub>1</sub>G<sub>2</sub>G<sub>3</sub>     G<sub>4</sub>G5G6G7     G<sub>0</sub>G<sub>2</sub>G<sub>4</sub>G<sub>6</sub>     G<sub>1</sub>G<sub>3</sub>G<sub>5</sub>G<sub>7</sub>     G<sub>0</sub>G<sub>1</sub>G<sub>4</sub>G<sub>5</sub>     G<sub>2</sub>G<sub>3</sub>G<sub>6</sub>G<sub>7</sub>
列电极寻址结点连接
    X<sub>1</sub>     X<sub>2</sub>     Y<sub>1</sub>     Y<sub>2</sub>     Z<sub>1</sub>     Z<sub>2</sub>
    H<sub>0</sub>     H<sub>4</sub>     H<sub>0</sub>     H<sub>1</sub>     H<sub>0</sub>     H<sub>2</sub>
    H<sub>1</sub>     H<sub>5</sub>     H<sub>2</sub>     H<sub>3</sub>     H<sub>1</sub>     H<sub>3</sub>
    H<sub>2</sub>     H<sub>6</sub>     H<sub>4</sub>     H<sub>5</sub>     H<sub>4</sub>     H<sub>6</sub>
    H<sub>3</sub>     H<sub>7</sub>     H<sub>6</sub>     H<sub>7</sub>     H<sub>5</sub>     H<sub>7</sub>
行电极寻址结点连接
在该列电极和列寻址结点之间的连接每个都包含一个如图所示在152处连接的一个二极管，而且从行电极到行寻址结点的连接每个都包含如图所示在154处连接的一个二极管。这些二极管的大部分在图8中没有显示以便避免不必要的复杂化。虽然在这个实例中的拓扑结构显示了全部连接到在该阵列中电极一端的地址线，但是该地址线可以容易地刚好连接该电极的任一端或者两端(阵列侧面)。
通过在该寻址结点(A1、A2、等)处施加电压可以寻址该存储器阵列150。一个启动电压被施加在来自于每个寻址组的仅仅一个结点处。这允许以如上关于图7所描述的方式，从阵列150中选取单个存储单元。
一个N个存储单元的交叉点阵列需要
Figure C0212244700181
个行和列电极。这些电极能够通过
Figure C0212244700182
条地址线寻址，其中d是该网络的阶。例如，108个存储单元将需要总共20000个行和列电极，但是能够由具有一个二阶网络(用于行的2组100个结点，对于该列是一样的)的400条线寻址或者用于一个四阶网络的80条线寻址(用于行的4组10个结点，并且对列是一样的)。一般说来，用于一个高阶网络的线路数目接近2d，虽然这没有确定一个给定阵列所需要的最少地址线数量。能够明白：对应于一个给定尺寸N的阵列，所需要地址线的最小数的阶是ln(N0.5)。因此，对于上面给出的实例，在(大约)一个九阶系统处获得地址线的最小数，并且大约等于50。
图9是能被使用来检测一个选定存储单元的状态的电路的一个示意框图。如上所述用于选择一个存储单元的二极管逻辑，需要电流流过与未选择的地址线相连的二极管，然而这些电流被定位到要么行电极要么列电极处。唯一从行电极流到列电极的电流是通过所选择存储单元的电流、以及任何来自于该阵列的不偏置或者反向偏置的二极管中的漏电流。在没有任何漏电流的情况下，一个存储单元状态的检测简单地涉及：通过一个旁路隔离用于该行和列电极的电源供给，其中该旁路所带的电流等于通过该存储单元的电流。这样一个电路200在图9中进行了说明。
利用这个读出方案可能遇到的一个困难是：在一个大的二极管阵列中即使存在小的泄漏电流，也能够淹没来自单个正向偏置二极管的电流，这使得明确地读出该二极管正向偏置电流是困难的。对这个问题的一个可能解决方案是：取消选定所有的存储单元并且进行第一次电流测定(其仅仅包含漏电流)，然后选择一个存储单元并且做出第二次电流测定。然后在第一次和第二次电流测定之间的差值表示通过所选存储单元的电流(例如零用于数据“1”，或者二极管正向偏置电流用于数据“0”)。
在图10中的存储器电路300具有一个由一个行(312)和列(314)电极形成的交叉点存储器阵列310。该行和列电极通过如上所述的各种寻址(多路复用/多路分离)电路316、318从该存储器阵列中延伸。由于该寻址电路主要是从在地址线和存储器阵列电极之间的二极管互连中构造的，所以该寻址电路能够在和存储器阵列相同的处理过程中形成。实际上，在地址线和电极之间的二极管互连最好是通过提供穿过相应电极线延伸的地址线形成，其中这些地址线由半导体层分隔，如同在该存储器阵列中那样。这形成了在一个地址线和它交叉的每个阵列电极之间的一个二极管连接。例如，实现结合图7和8所描述的寻址方案所必需的、在地址线和电极之间有选择的二极管连接，因此能通过“烧断”所选定的地址线到电极二极管地连接而形成，这类似于一种用来在该阵列中存储数据的方式。
在制造的时候，在每一条列地址线和每一个列电极之间形成二极管结，以及在每一条行地址线和每一个行电极之间形成二极管结。然而，为了实现如上所述的组/结点寻址方案，有必要在地址线和阵列电极之间保持仅仅选定的二极管连接。通过烧断某些寻址二极管而仅仅让所选的二极管连接保持不动，能够在该电路制造之后最后确定该选定连接的“程序设计”。这通过例如用一个调整的线宽度制造该地址线以便有选择地改变到该阵列电极的二极管结横截面积来实现。如上所述，一个给定二极管元件的横截面积能够被调整以改变外加电压/电流，这是达到烧断那个二极管的临界电流密度所必需的。因此，调整该地址线宽度以便在某些和阵列电极的交叉点处是较窄的，从而使得那里的二极管具有减少了的横截面积。然后，当一个程序设计电压被施加到该电路上时，只有那些具有减少了的面积的二极管能够被烧断，而让期望的二极管连接保持不动。
再次参考图10，在读出期间，在该阵列中的漏电流能够通过布置该电源连接到在组或者带中的行和列电极的末端而被最小化。使用这个方案，能够施加电源到该阵列上，以使只有其中驻留了被寻址存储单元的阵列区域被接通，而剩余的电极与一个高阻态相连。如该图中所示，该列电极的末端被连接到具有电源输入PC1、PC2和PC3的电源带里，而行电极与相应的电源带输入PR1、PR2和PR3相连。在这个实例中，如果在322处指示的存储单元要被寻址，则能够通过在电源带输入端PC1和PR1施加电源，这仅仅接通包含该存储单元322的子阵列320。然后，在存储单元322的读取或者写入操作期间，漏电流通过在子阵列320中的单元只能够发生在该存储器阵列的一小部分中。该电源带能被用作该寻址方案的一部分以保持互连效率。
该最佳实施例的存储器电路包含一个存储器阵列和寻址电路，其中例如，能够依据在塑料衬底50上的一个金属一半导体金属(MSM)处理过程形成该寻址电路。该MSM处理过程产生两个导电金属电路的模式层，其具有一个或多个半导体材料层在它们中间。在那儿该金属层和半导体层的相对侧面相交并且接触，以在该金属层之间形成一个二极管结。例如，在国际性专利申请出版物号WO 99/39394、标题为“X-Y Addressable Electric Microswitch Arrays and SensorMatrices Employing Them”的说明书中描述了该MSM二极管集成电路的生产。那些文档的公开通过引用被明确地包含在这里。存储器电路制造的更多细节以及在上文描述的、该类别的一个存储器模块的构造可以在上述一起待决的US专利申请的说明书中找到。
在这里描述的存储系统具有几个特征使得它尤其适用于诸如在数字照相机(静止图像及/或视频)、数字音乐播放器/记录器(例如MP3播放器)、个人数字助理(PDAs)、移动电话等中的便携式数据存储应用。该存储器系统能够提供足够在这样的设备中使用的数据存储容量并且能够在相对低成本处生产。数据能够写入到该存储器中，并且此后它被永久存储。因此，能够提供以低成本(例如小于大约$5)提供一个大容量存储设备(例如100MB到超过1GB)用于在便携式应用中使用的永久归档数据存储。
通过一个存储器模块提供的数据存储器通过使用便宜的材料和加工技术以低成本生产。该存储器模块可以从多个层中形成，这些层每个都具有一个交叉点存储器阵列和寻址电路。能够在一个便宜的柔软衬底、诸如聚合物或者电介质镀金薄膜上形成每个层，其比一种传统的单晶硅衬底便宜很多，并且允许使用相对快速和便宜的制造过程。在每个层上形成的电路，包括交叉点存储器阵列和相关的寻址电路，被设计为在结构中是简单的以允许不复杂的制造过程。尤其是，依据一个置换二极管逻辑方式，设计该存储器阵列和寻址电路，其允许使用相同的简单处理过程制造该存储器阵列和寻址电路。
每个存储器模块层具有两组在相应层中布置的电极导体，这些层之间具有一个半导体层。该电极布置一个正交矩阵中并且在每对交叉电极的交点处形成半导体材料的一个存储单元。该半导体层允许低温加工以便与一个塑料衬底一致，并且可以是一个非晶硅材料或者从一个或多个有机半导体材料中构造。在由该半导体层分隔的该电极层交叉处，在两个电极之间形成一个整流结。每个整流结能够被认为是一个与一个熔丝元件串联的二极管，而且这样的连接形成了该存储器阵列和该二极管逻辑寻址电路的基础。
寻址电路包含在一个存储器模块层上，以便于减少外部的可存取地址线的数目，该地址线为从在一个阵列中的存储单元中读取或者写入其中所要求。这便于，例如，从在该存储器模块中一个层到外部读和写电路等的一个可管理的互连数目。例如，使用描述的置换二极管逻辑寻址方案，100,000,000位的存储器阵列能够由50条外部地址线寻址。还可以使用电源带，其中一次仅仅提供给该存储器阵列的一部分，其减少了在该阵列中的泄漏电流并且还能够形成该存储器阵列寻址方案的一部分。
接口和控制电路从该存储器模块中分离出来，其例如以一种传统集成电路或电路的形式构造。该接口和控制电路包含一个电路，用于生成要被施加到该存储器模块的寻址信号；以及一个读出电路，用于读取存储的数据。该读出方案基于电流水平而不是电荷，其允许该读出电路从离该存储器模块很远的地方更容易地读取数据。此外，该数据存储基于当一个存储单元熔丝被烧断时一个大的电阻变化，该电阻变化提供相对大的读出信号。
本发明一个最佳实施例的上述详细说明仅仅通过举例给出，可能有许多对描述的电路、结构、布置和处理过程的变化而没有背离本发明的范围。例如，该最佳实施例的存储器寻址系统，主要是在具有多个存储器电路层的一个存储器模块的环境中进行描述，然而，可以很容易地认为：许多其它的应用是可能的。
该存储器模块的结构也具有许多可能的变化而同时保持本发明的原理。在描述的实施例中，在每个层上制造单个存储器阵列，而且这些层被定位以及在彼此上面层叠。做为选择每个层能够包含超过一个存储器阵列，而且层还可以以不同的方式层叠，诸如一个扇折痕堆(fan-fold stack)。在某些应用中在单个衬底上制造多个电路层可能也是有利的。
对于本技术领域的普通技术人员来说，显然能够利用在这里描述的电路、结构、布置以及处理过程的许多其它变化应用本发明的原理，而没有背离在附加权利要求中定义的本发明的范围。

Claims (19)

1.一个用于寻址一个交叉点存储器阵列的寻址电路，该存储器阵列具有这样布置的第一和第二组电极，以便使第一组中的每个电极和第二组中的每个电极交叉，并且在第一和第二组电极的每个交叉点处形成一个相应的存储单元，其特征在于，所述存储器阵列和所述寻址电路形成在一个衬底上，然后形成在同一个方向上堆积的层叠在一起的多个层，该寻址电路包含：
一个第一组地址线，和多个连接在第一组地址线和第一组电极之间的第一二极管元件，其中所述第一组电极中的每一个都由所述第一二极管元件连接到第一组地址线的一个相应唯一子集；以及
一个第二组地址线，和多个连接在第二组地址线和第二组电极之间的第二二极管元件，其中所述第二组电极中的每一个都由所述第二二极管元件连接到第二组地址线的一个相应唯一子集。
2.如权利要求1所述的用于寻址一个交叉点存储器阵列的寻址电路，包含一个寻址应用电路，适于施加预定电压到所述第一和第二组地址线的选定子集，所述寻址应用电路连接在所述寻址电路的相应的地址线和所述存储器阵列的相应的电极之间，以及一个连接到所述第一和第二组地址线的读出电路，用于读出在所述地址线中由所述外加电压产生的电流，由此基于所读出的电流确定在所述阵列中的一个被寻址存储单元的二元状态。
3.如权利要求2所述的用于寻址一个交叉点存储器阵列的寻址电路，包含一个连接到所述第一和第二组地址线以及所述第一和第二组电极的存储器写电路，所述存储器写电路适于施加预定写电压到所述第一和第二组电极，以及施加一个选择电压到所述第一和第二组地址线的选定子集，其中该预定写电压足以在由所述选定子集确定的所述阵列中的一个被寻址存储单元的电阻中产生一个持久和显著的变化。
4.如权利要求3所述的用于寻址一个交叉点存储器阵列的寻址电路，其特征在于：就该存储器阵列电极和地址线而论，第一二极管元件和第二二极管元件的定向不同。
5.如权利要求4所述的用于寻址一个交叉点存储器阵列的寻址电路，其特征在于：第一二极管元件的阳极连接到相应的第一组存储器阵列电极，阴极连接到相应的第一组地址线，而第二二极管元件的阴极连接到相应的第二组存储器阵列电极，阳极连接到相应的第二组地址线。
6.如权利要求5所述的用于寻址一个交叉点存储器阵列的寻址电路，其特征在于：该交叉点存储器阵列包含一个在来自于第一和第二组的电极的交叉点处形成的、基于二极管的存储单元阵列，所述电极的末端通过相应的电阻元件连接到电源连接。
7.如权利要求6所述的用于寻址一个交叉点存储器阵列的寻址电路，其特征在于：该电源连接在电源带组中布置以允许电源被有选择地提供给该交叉点阵列的各部分。
8.一个集成电路，包含一个交叉点二极管存储器阵列，以及一个如权利要求1所述的寻址电路。
9.如权利要求8所述的集成电路，其特征在于：该交叉点二极管存储器阵列以及寻址电路是在同一个制造过程中形成的。
10.一个存储器电路，包含：
一个交叉点存储器阵列，具有第一和第二组横向电极以及在第一和第二组电极交叉点处形成的相应存储单元，其中每个存储单元包含在它的至少一个二元状态中的一个二极管元件；
一个寻址电路，包含：
一个第一组地址线，具有在所述第一组地址线和所述第一组存储器阵列电极之间的第一二极管连接，所述第一二极管连接把第一组中的每个存储器阵列电极连接到第一组地址线的一个相应唯一子集；
一个第二组地址线，具有在所述第二组地址线和所述第二组存储器阵列电极之间的第二二极管连接，所述第二二极管连接把第二组中的每个存储器阵列电极连接到第二组地址线的一个相应唯一子集；
以及一个读/写电路，耦接到所述第一组和第二组地址线与所述所述第一组和第二组存储器阵列电极、适于施加预定电压到所述第一和第二组地址线的选定子集，以及包括一个连接到所述第一和第二组地址线的读出电路，用于读出由在所述地址线中所述外加电压产生的电流，由此基于所读出的电流确定在所述阵列中的一个被寻址存储单元的二元状态，
其特征在于，所述存储器阵列和所述寻址电路形成在一个衬底上，然后形成在同一个方向上堆积的层叠在一起的多个层。
11.如权利要求10所述的存储器电路，其特征在于：该读/写电路进一步包含一个连接到所述第一和第二组地址线以及所述第一和第二组电极的存储器写电路，该存储器写电路适于施加预定写电压到所述第一和第二组电极，并且施加一个选择电压到所述第一和第二组地址线的选定子集，其中所述预定写电压足以在由所述选定子集确定的所述阵列中的一个被寻址存储单元的电阻中产生一个持久和显著的变化。
12.如权利要求11所述的存储器电路，其特征在于：就该存储器阵列电极和地址线而论，第一二极管连接中的二极管元件与第二二极管连接中的二极管元件定向不同。
13.如权利要求11所述的存储器电路，其特征在于：存储器阵列电极的末端通过相应的电阻单元和电源连接相连，其中该电源连接被布置在电源带组中以允许电源被有选择地提供给交叉点阵列的各部分。
14.如权利要求11所述的存储器电路，其特征在于：该第一二极管连接是在第一地址线和第一存储器阵列电极的交叉点处形成的，而第二二极管连接是在第二地址线和第二存储器阵列电极的交叉点处形成的。
15.一个集成电路，具有至少一个如权利要求11所述的存储器电路。
16.如权利要求15所述的集成电路，其特征在于：该交叉点存储器阵列和寻址电路在同一个制造过程中形成。
17.如权利要求15所述的集成电路，在一个电介质衬底表面上形成。
18.一种用于从一个交叉点存储器阵列中读取数据的方法，该存储器阵列具有来自于第一和第二组地址线的第一和第二组电极，其特征在于，所述存储器阵列和所述寻址电路形成在一个衬底上，然后形成在同一个方向上堆积的层叠在一起的多个层，该方法包含：
在所述第一组地址线和所述第一组存储器阵列电极之间形成第一二极管连接，所述第一二极管连接把第一组中的每个存储器阵列电极连接到第一组地址线的一个相应唯一子集；
在所述第二组地址线和所述第二组存储器阵列电极之间形成第二二极管连接，所述第二二极管连接把第二组中的每个存储器阵列电极连接到第二组地址线的一个相应唯一子集；以及
施加预定电压到所述第一和第二组地址线的选定子集，并且读出在所述地址线中由所述外加电压产生的电流，由此基于所读出的电流确定在所述阵列中的一个被寻址存储单元的二元状态。
19.一种用于写入数据到一个交叉点存储器阵列中的方法，该存储器阵列具有第一和第二组地址线的第一和第二组电极，其特征在于，所述存储器阵列和所述寻址电路形成在一个衬底上，然后形成在同一个方向上堆积的层叠在一起的多个层，该方法包含：
在所述第一组地址线和所述第一组存储器阵列电极之间形成第一二极管连接，其中所述第一二极管连接把第一组中的每个存储器阵列电极连接到第一组地址线的一个相应唯一子集；
在所述第二组地址线和所述第二组存储器阵列电极之间形成第二二极管连接，所述第二二极管连接把第二组中的每个存储器阵列电极连接到第二组地址线的一个相应唯一子集；以及
施加预定写电压到所述第一和第二组电极，并且施加一个选择电压到所述第一和第二组地址线的选定子集，其中该预定写电压足以在由所述选定子集确定的所述阵列中的一个被寻址存储单元的电阻中产生一个持久和显著的变化。
CNB021224471A 2001-06-05 2002-06-05 寻址和读出交叉点二极管存储器阵列的电路和方法 Expired - Lifetime CN100378863C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/875,496 US6567295B2 (en) 2001-06-05 2001-06-05 Addressing and sensing a cross-point diode memory array
US09/875496 2001-06-05

Publications (2)

Publication Number Publication Date
CN1397952A CN1397952A (zh) 2003-02-19
CN100378863C true CN100378863C (zh) 2008-04-02

Family

ID=25365914

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021224471A Expired - Lifetime CN100378863C (zh) 2001-06-05 2002-06-05 寻址和读出交叉点二极管存储器阵列的电路和方法

Country Status (6)

Country Link
US (1) US6567295B2 (zh)
EP (1) EP1265248A3 (zh)
JP (1) JP3895640B2 (zh)
KR (1) KR20020092831A (zh)
CN (1) CN100378863C (zh)
TW (1) TW571439B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US7064879B1 (en) 2000-04-07 2006-06-20 Microsoft Corporation Magnetically actuated microelectrochemical systems actuator
US6956757B2 (en) 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
CN100435347C (zh) * 2000-09-27 2008-11-19 Nup2公司 半导体器件的制造
US6775048B1 (en) * 2000-10-31 2004-08-10 Microsoft Corporation Microelectrical mechanical structure (MEMS) optical modulator and optical display system
JP2002343562A (ja) * 2001-05-11 2002-11-29 Pioneer Electronic Corp 発光ディスプレイ装置及びその製造方法
US6804959B2 (en) * 2001-12-31 2004-10-19 Microsoft Corporation Unilateral thermal buckle-beam actuator
US6797163B2 (en) * 2002-03-28 2004-09-28 Tetra Holding (Us), Inc. Filtration devices
US7053519B2 (en) * 2002-03-29 2006-05-30 Microsoft Corporation Electrostatic bimorph actuator
US6813182B2 (en) * 2002-05-31 2004-11-02 Hewlett-Packard Development Company, L.P. Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet
US6876594B2 (en) * 2002-12-26 2005-04-05 Texas Instruments Incorporated Integrated circuit with programmable fuse array
US7179534B2 (en) * 2003-01-31 2007-02-20 Princeton University Conductive-polymer electronic switch
US6980465B2 (en) * 2003-12-19 2005-12-27 Hewlett-Packard Development Company, L.P. Addressing circuit for a cross-point memory array including cross-point resistive elements
US7106639B2 (en) * 2004-09-01 2006-09-12 Hewlett-Packard Development Company, L.P. Defect management enabled PIRM and method
US7462513B2 (en) * 2005-08-22 2008-12-09 Lexmark International, Inc. Methods for making printed fuse devices
US7486534B2 (en) * 2005-12-08 2009-02-03 Macronix International Co., Ltd. Diode-less array for one-time programmable memory
JP4167298B2 (ja) 2006-11-20 2008-10-15 松下電器産業株式会社 不揮発性半導体記憶装置およびその製造方法
US7583554B2 (en) * 2007-03-02 2009-09-01 Freescale Semiconductor, Inc. Integrated circuit fuse array
US7813157B2 (en) 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
WO2009149061A2 (en) * 2008-06-02 2009-12-10 Contour Semiconductor, Inc. Diode decoder array with non-sequential layout and methods of forming the same
US8325556B2 (en) 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
US8461566B2 (en) 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
WO2013046217A2 (en) * 2011-06-13 2013-04-04 Indian Institute Of Technology Bombay Selector device for bipolar rram
JP2013069928A (ja) 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置
US10978007B2 (en) * 2018-12-03 2021-04-13 Sharp Life Science (Eu) Limited AM-EWOD circuit configuration with sensing column detection circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385368A (en) * 1980-11-24 1983-05-24 Raytheon Company Programmable read only memory
US4795657A (en) * 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
US5889694A (en) * 1996-03-05 1999-03-30 Shepard; Daniel R. Dual-addressed rectifier storage device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE757114A (fr) * 1969-10-08 1971-03-16 Western Electric Co Memoire a matrice de points de croisement
US4782340A (en) * 1986-08-22 1988-11-01 Energy Conversion Devices, Inc. Electronic arrays having thin film line drivers
JPH04348068A (ja) * 1991-03-18 1992-12-03 Toshiba Corp 半導体記憶装置
US6285582B1 (en) * 2000-03-20 2001-09-04 Epitaxial Technologies, Llc Two-dimensional resonant tunneling diode memory system
US6385075B1 (en) * 2001-06-05 2002-05-07 Hewlett-Packard Company Parallel access of cross-point diode memory arrays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385368A (en) * 1980-11-24 1983-05-24 Raytheon Company Programmable read only memory
US4795657A (en) * 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
US5889694A (en) * 1996-03-05 1999-03-30 Shepard; Daniel R. Dual-addressed rectifier storage device

Also Published As

Publication number Publication date
CN1397952A (zh) 2003-02-19
EP1265248A2 (en) 2002-12-11
TW571439B (en) 2004-01-11
US6567295B2 (en) 2003-05-20
KR20020092831A (ko) 2002-12-12
JP2003059281A (ja) 2003-02-28
US20020191434A1 (en) 2002-12-19
JP3895640B2 (ja) 2007-03-22
EP1265248A3 (en) 2003-09-17

Similar Documents

Publication Publication Date Title
CN100378863C (zh) 寻址和读出交叉点二极管存储器阵列的电路和方法
CN100401422C (zh) 寻址交叉点存储器阵列的电路、存储器模块和寻址方法
US6646912B2 (en) Non-volatile memory
US6552409B2 (en) Techniques for addressing cross-point diode memory arrays
US6980465B2 (en) Addressing circuit for a cross-point memory array including cross-point resistive elements
KR101010321B1 (ko) 데이터 저장 장치 및 데이터 저장 장치 제조 프로세스
TW567507B (en) Hybrid resistive cross point memory cell arrays and methods of making the same
KR101793286B1 (ko) 수직의 비트 라인들 및 단면 워드 라인 아키텍처를 가지는 재프로그래밍 가능한 메모리 요소들의 3차원 어레이
KR101773731B1 (ko) 멀티-비트 강유전체 메모리 디바이스 및 멀티-비트 강유전체 메모리 디바이스를 형성하는 방법
TW200307293A (en) Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet
US6478231B1 (en) Methods for reducing the number of interconnects to the PIRM memory module
US6594171B1 (en) Memory systems and methods of making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: HEWLETT-PACKARD CO. (US) P.O. BOX 10301, PALO ALTO CALIFORNIA U.S.A.

Effective date: 20110222

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: STATE OF CALIFORNIA, THE USA TO: GYEONGGI-DO, SOUTH KOREA

TR01 Transfer of patent right

Effective date of registration: 20110222

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co.,Ltd.

Address before: California, USA

Patentee before: Hewlett-Packard Co.

CX01 Expiry of patent term

Granted publication date: 20080402

CX01 Expiry of patent term