TW571439B - Addressing and sensing a cross-point diode memory array - Google Patents

Description

5 10 15 五、發明説明（1 ) 本發明之領域 本發明是有關於數位記憶體電路之領域，及特別是有 關於在-交點電極記憶體陣列中定址及感測記憶體元件。 本發明之背景 、現在弄多消費性電子裝置正逐漸大量地被架構產生及 或利用數位貝料。例如，靜止及/或移動晝面之攜帶型數 位:機產生代表影像的大量的數位資料。每—數位影像或 #而要至數個百萬位元(MB)的資料儲存，及此等儲存需要 機中可以被使用。為了提供這種型式的資料儲存應 2，該儲存資料對於約難W十億位元（GB)之足夠: 里在成本上應該要相當低。該儲存記憶體在電源消耗上 ，必需是低的（例如，叫瓦）及具有相當結實的物理特性以 符合該攜帶型電池供電操作環境。對於資料庫性的儲存， 資料只需要被寫人至該記憶體_次。該記憶體最好應具有 一較紐的存取時間（最好是少〗ms)及適當的傳輸率（例如， 20Mb/s)。再者，該儲存記憶體最好可以被包裝在一工業標— 準介面模組，像是PCMCIA或c〇mpactFlash卡。 現在被使用在像是數位相機之攜帶型裝置之儲存的一 種型式是快閃記憶體。此符合上述所需要的機構性強度， 電源消耗，傳輸，及存取率特性。然而，一主要的缺點是 該快閃記憶體仍然相當昂貴（每mb是US$1.5- US$2)。因為 價錢的原因，使用快閃記憶體作為一資料庫裝置通常是為 不合理的。 磁性“硬碟，，裝置可以被使用來作為資料庫儲存，即使 20 A7 10 15 20 五、發明說明 在攜帶型裝置。小型化的硬_機 更碟核適用於PCMCIA第m型的 1成要素，其提供至10GB的容|。缺二 > j.a ^ ^ ’、、'、而，此等磁碟機仍铁 相當昂貴（每Μβ為-US$0.5)，至少^门a 夕分是因為該磁碟控制器 $ ^子機構之相當高_定成本。#於快閃記憶體比較時， 。型化磁碟具有其他的缺點，像是較低的機構強度，高電 源消耗(〜2至4W)，及相當長的存取時間㈠〇mS)。 可移式光學儲存碟片可以類似地被使用，其提供相較 於硬碟-較大的優點。該可移式光學媒體是相當便宜的， 7如對小型碟月媒體為每MB^S$0 03之級距。然而在大 部份的方面，光碟儲存則不能和磁性硬碟相提並論，包括 有相當差的電源消耗’機構強度，容量，及存取表現。 另i式的>料庫式儲存被描述在共同申請的美國專 利申請案號（代理人文件編號HP丨0002367)”非依電性記憶 體（Non-Volatile Mem〇ry)”，其揭露在此一併予以參考。: 此揭露的該記憶體系統主要是對於資料庫式儲存以低成本 提供高容量的一次寫入記憶體。此是部分藉由避免使用石夕 基體，簡化複雜程序及降低區域密度來加以實現。該記憶 體系統包括有建構在塑膠基體上的薄片堆疊的積體電路層 所形成的一記憶體模組。每一層包括有交點二極體陣列， 及儲存在該陣列中的資料之感測是有與該記憶體模組分 2 離 的一個別積體電路來被加以執行。為了定址，讀取或寫入 在該不同記憶體模組層之陣列的所有的記憶體元件，一多 工結構必需要是必^需要避免在該記憶體模組及該遠端感測 電路之間有太多的交互連接。 本纸俵又度適用中@國家標準（CNS) A4規格（2】〇χ297公凳） 571439 A7 ___ B7_；_ 五、發明説明（3 ) 在傳統的積體電路中，多工是藉由以電晶體所合成的 / 邏輯閘所完成。在一二極體基礎的交點記憶體陣列是不需 要包括有電晶體的，因為它將增加所需要的程序而因次增 加製造成本。有一些的額外的程序與使用在該交點陣列中 5 的材質是不相匹配的。例如，如果塑膠基體或有機半導體 被使用來形成該交點記憶體陣列，它們可能因為電晶體製 造所需要的溫度而被破壞，或者它們可能因為使用在濕蝕 刻程序中的某些溶劑而被破壞。近來，在羅倫斯利蒙實驗 室（Lawrence Livermore Laboratories)的研究人員已經證明 10 在一塑膠基體上的薄膜電晶體的製造，然而所需要的的程 序與用來製造二極體所需要的等效程序相較是比較複雜 的，及因此較為昂貴。 靜電微繼電器已經被發展使用在許多應用，包括有汽 車使用的電源繼電器，及儀器及自動測試設備所需要的小 15 型信號開關。靜電微繼電器系統被描述如在Wong, Jo-Ey等 人之“使用在電源供應的靜電微繼電器MEMS開關（An Electro statically-actuated MEMS Switch for Power Application)”，（Micro Electro-Mechanical System52000· MEMS ’00· Thirteenth IEEE 2000)，及 Zavracky，P.M.等人 20 之“使用鎳表面微機械製造的微機械開關（Micro mechanical switches fabricated using nickel surface micro-machining)’’，(Micro-electromechanical System, Journal of, 1997.6(l):p3-9)。此技術的主要優點是低功率消耗及結構 上的簡化。此等設備的程序相較於對於一簡單的陣列仍然 本紙張尺度適用中國國家標準（CNS) A4規格（2】0X297公楚） (請先閲讀背面之注意事項再填窝本頁) 、τ 571439 A7 B7 五、發明説明 10 15 疋相田複雜的，然而，特別是當低接觸電阻接觸被需要日 將更為明顯。 j饭而要疋 、，弟二種可能，碼字（code,〇rd)U，包括有許 法被用來最少化一個*卜又 ^匕㈤可怪顯示的交戶連接。此等系統被描 述在如國際專利申請公開案第聊難481號及美 田 =736號專利說明書中。—般而言，碼字定址交換定址: ，車列電極之比率及被選擇與未被選擇電極之間的串音 匕可以提供大於10:1的電極對位址線比，而保持在4:1的串 音比。雖然此等方法是相當容易來實現，但它們與前述的 真多工結構相較，對於一給定數目的定址線需要較多的位 址線°另-個缺點是導人在該定址及非定址記憶體元件之 間的串音，使其很難去讀取及寫入一特別的記憶體元件。 本發明之摘要 根據本發明之目的，其提供一種用來定址一交點記憶 體陣列之疋址電路，具有第—及第：組電極，配置使得在 第一組之每一電極交叉通過在第二組之每一電極，及一個 別記憶體it件被形成在由該第—及第二組之該等電極之每 一交點上。該定址電路包括一第一組位址線及連接於該 一組位址線與該第一組電極之間的多數第一二極體元^ 其中上述第一組電極的每一個被上述第一二極體元件連接 至孩第組位址線之一個別唯一的次群組。該定址電路也 包括有一第二組位址線及連接於該第二組位址線與該第一 組電極之間的多數第-二極體元件，其中上述第二組電極 的每一個被上述第二二極體元件連接至該第二組位址線之 第 ---------------_裝：： (請先閲讀背面之注意事項再塡寫本頁) ，訂— 20 571439 A7 B7 五、發明説明 10 15 20 一個別唯一的次群組。 較佳地’該定址電路包括有用來施加一預定電壓至上 述第一及第二組位址線中被選的次群組之一位址應用電 路，及連接至上述第一及第二組位址線之一感測電路以感 測在上述位址線上由上述施加電壓所產生的一電流，以藉 此基於該被感測的電流決定一被定址記憶體元件之二進位 狀態。 該定址電路最好也包括有連接至上述第一及第二組位 址線及上述第一及第二組電極之一記憶體寫入電路，該記 憶體寫入電路被用來施加預定寫入電壓至上述第一及第二 組電極及一選擇電壓至上述第一及第二組位址線之被選擇 次群組，該預定寫入電壓藉由上述被選擇次群組是足以對 在上述陣列中的一被定址記憶體元件之電阻作一永久及實 質上的改變。 在該定址電路的一較佳型式中，該第一二極體元件具 有連接至該分別的第一組記憶體陣列電極之陽極及連接至 該分別的第一組位址線之陰極，及該第二二極體元件具有 連接至該分別的第二組記憶體陣列電極之陰極及連接至該 分別的第二組位址線之陽極。 該交點記憶體陣列最好包括有基於形成在由上述第一 及第二組之電極之交點上的記憶體元件之一陣列的二極 體，及以該等電極的末端經由個別的電阻元件連接至嗲電 源供應連接。該電源供應連接被安排在一電源供應長條群 組以使該電能可以被選擇供應至該交點陣列之部位。 ......裝— 請先閲讀背面之注意事项再填寫本頁) --α 本纸張尺度適用中國國家標準（CNS) A4規格（2]0X297公菠） 571439 A7 B7

發明説明 10 15 20 根據本發明，其也提供一種記憶體電路包括有一交點 記憶體陣列，具有第一及第二組橫向電極，其在該第一及 第二組電極之交點上形成個別的記憶體元件，每一記憶體 元件在它的二進位狀態之至少一個狀態中包括有一二才^ 元件。該記憶體電路包括有—定址電路，該定址電路具有 第一組位址線及連接於該第一組位址線與該第一組電極 之間的多數第-二極體元件，其中上述第一組電極的每一 個被上述第-二極體元件連接至該第一組位址線之一個別 唯一的次群組。一第二組位址線及連接於該第二組位址線 與該第一組電極之間的多數第一二極體元件，其中上述第 二組電極的每一個被上述第二二極體元件連接至該第二組 位址線之一個別唯一的次群組。該記憶體電路也具有一讀 取/寫入電路，用來施加一預定電壓至上述第一及第二組位 址線中被選擇的次群組，及包括有連接至上述第一及第二 組位址線之一感測電路，用以感測由上述被施加電壓所產 生在上述位址線上的一電流，藉此基於上述該被感測電流 來決定在上述陣列中的一被定址記憶體元件之一二位元狀態。 该頃取/寫入電路更包括有連接至上述第一及第二組 位址線及上述第一及第二組電極之一記憶體寫入電路，該 吕己憶體寫入電路被用來施加預定寫入電壓至上述第一及第 二組電極及施加一選擇電壓至上述第一及第二組位址線之 被選擇次群組，該預定寫入電壓藉由上述被選擇次群組是 足以對在上述陣列中的一被定址記憶體元件之電阻作一永 ----------------钃裝：… ir (請先閲讀背面之注意事項再填寫本頁) •訂- 本紙張尺度適用中國國家標準（CNS) Α4規格（2】0Χ297公釐） 571439 A7 ____ B7 五、發明説明（7 ) 久及實質上的改變。 一積體電路可以被建構成包括有該記憶體電路，其中 該記憶體陣列是以相同的製造程序被形成。在本發明之較 佳實施例中，該積體電路被形成在一介電質基體表面。 5 根據本發明，其也提供一種由具有來自第一及第二組 位址線讀取或寫入資料至具有第一及第二組電極之一交點 記憶體陣列之方法。該方法包括有該第一組位址線及該第 一組記憶體陣列電極之間形成第一二極體連接，該第一二 極體連接耦接在該第一組中的每一記憶體陣列電極至該第 10 一組位址線之一分別唯一次群組。在該第二組位址線及該 第一組圮憶體陣列電極之間形成第二二極體連接，該第一 一極體連接耦接在該第二組中的每一記憶體陣列電極至該 第一組位址線之一分別唯一次群組。如果由該陣列讀取資 料時，預定電壓被施加至上述第一及第二組位址線中被選 15 擇的次群組，及感測由上述施加電壓所導致產生在上述位 址線上的一電流，以藉此基於上述被感測的電流來決定在 上述陣列中的一定址記憶體元件之一二位元狀態。如果寫 入資料至該陣列時，預定電壓被施加至該第一及第二組電 極及施加一選擇電壓至該第一及第二組位址線中被選擇的 20 次群組’該預定寫入電壓足以有效地對由上述被選擇次群 組所決定的上述陣列中的一被定址記憶體元件之電阻作一 用久及實質上的改變。該定址記憶體元件是藉由選擇電壓 被施加的特定次群組的第一及第二組位址線所決定。 圖式之簡要描述 本纸張尺度適用中國國家標準（〇qS) A4規格（21〇><297公楚） (請先閲讀背面之注意事項再填寫本頁) .、1Γ— 571439 A7 ------B7_ 五、發明説明（8 ) "~' ^- 本發明藉由舉例的方式經由它的一較佳實施例之描述 及參考相伴隨的圖式將被詳細的描述。 第1圖是根據本發明之一實施例之一次寫入系統的方 塊圖； 第2圖疋”兒明其中一記憶體模組之一般性結構之該一 次寫入記憶體系統之一簡要方塊圖； 第3圖是根據本發明之一實施例所建構之一次寫入記 憶體模組的戴角立方圖； 第4圖是適於實施在本發明之實施例中的一交點記憶 10 體元件之一插圖； 第5圖疋一父點陣列記憶體單元細胞之一簡化平面圖； 第6圖顯示是說明其定址記憶體元件之一二欠寫入記憶 體陣列； 第7圖疋一記憶體陣列定址電路之一部份的概要電路 15 圖； 第8圖顯示具有簡要繪示之排列二極體邏輯定址電路 連接之一交叉記憶陣列； 第9圖是一記憶體元件感測電路之一概要電路圖； 第10圖是根據本發明之一實施例之一記憶體電路之一 20 概要佈局圖。 較佳實施例之詳細說明 用來製造，實施及使用此等電路及系統之一次寫入記 憶體電路，儲存系統，定址及感測電路及方法在此將被加 以揭露。在以下的敘述中，基於解釋的目的，特殊的學術 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） (請先閱讀背面之注意事項再填寫本頁) C丨 571439 A7 _________B7 五、發明說明(9「 ^ 一 --〜 用語及特定實施細節將提供來於本發明之完整的瞭解。然 而，报明顯地對於熟悉此等詳細細節之人士在實現本發; 時是不需要。 在以下的描述中，其中將要注意的是“資料，，被指示 者此專為料依據本不同的内容可以許多不同的方示= 加以表示。舉例來說，在一記憶體細胞中的“資料，，可以一 電壓位準，一電磁狀態，或是像是表示測量結果之電阻之 物理特性來加以表示，例如，對於一感測電路之電壓或電 流位準或改變。另一方面，然而在一匯流排上或傳輸期間， 10此‘‘資料”也可以是-電流或電壓信號之型式。再者，在最 通常的狀況下，此“資料，，基本上是二進位的，其可以便利 的以狀態“〇，，及“1，，來表示，但要注意的是在實際上該二進 位狀態可以相對不同的電壓，電流，電阻或類似者來表示 及其大體上對於一特別實際表示是否代表一“〇，，或是一“Γ， 15 是不重要的。 本^月之較佳貫施例中包括有使用前述共同申請的 美國專利案之該記憶體系統的型式之定址一交點二極體記 憶體陣列之-定址電路及方法。雖然熟習相關技術之人士 將瞭解本發明並不受限本發明於該被揭露的結構中，然而 2〇 S 了提供對本發明之完整瞭解，接下來的詳細說明因此是 與此一 έ己憶體糸統作一起的描述。 一次寫入系統 在眾多電子產生中，-種對於像是數位相機及攜帶型 數位音頻裝置等產品之資料儲存特別有用的攜帶型，不昂 本紙張尺度翻巾@ a家辟（CNS )纟4祕(210X297^^ ) ~ ^

571439 A7 B7 五、發明説明（1〇 10 15 20 貝’粗糙的g己憶體系統被整合於由在第1圖中的方塊圖所表 示該記憶卡10中。該記憶體系統可以被結合成為一工業標 準介面卡（例如，PCMCIA或CF)，使得其可以此等介面而 被使用在既存及未來的產品中。該記憶卡1 〇具有一輪入/ 輪出介面連接器12，其中通訊是在該記憶卡10及及被其連 接之一裝置2。該介面連接器12被耦接至一被連接至一可移 除記憶體模組20之介面及控制電路14。該記憶體模組提供 一次寫入資料儲存之電路，包括有一些偵測，寫入致能及 定址功能。該介面及控制電路14包括有在接收一記憶卡時 對於每一可移除記憶體模阻2〇用來控制，介面，偵測，錯 誤更正碼(ECC)及類似者之電路。該記憶體模組2〇被收納 在該記憶卡之-插槽或類似者巾，使其可以㈣裏被移除 及以另-記憶體模組20來取代。當被接收在該記憶卡中 時，該記憶體模組20經由-内部介面16被連接至該介面及 控制電路14。 一次寫入資料儲存裝置意義為資料只可以有效地被 入一次至該記憶體及此後它將保持不變。在許多型式的 次寫入記憶體中，被儲存在其中的f料在被—剛開始被 入之後即完全不能被改變並不是完全是事實，然而大體 它不能被任意的改變。例如’大部份的一次寫入記憶體攸 製造成在每一記憶體細胞為一笛 勹弟一二進位狀態（例如，代表 一個二進位資料“0”），及在_耷 舄入程序期間，被選擇的記 憶體細胞被改變成為一第--、仓 一進位狀態（例如，代表該 位資料“1”）。在該記憶體中由 邊弟一二進位狀態改變成 寫 寫 上 :被 二進 第 ................ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格 571439 五、發明説明（Η 二二進位狀態之改變通常是不可以反向改變的，使得一但 一資料“1”被寫入之後，它就不能被改變回一資料“〇”。此 限制了已經被寫入至該記憶體之後的該被儲存資料可以作 的改變’其中任意資料只可以被寫入-次及此後如資料“〇，, 至可以被改變至資料“〗”，而另一方向是不可行的。 一次寫入記憶體模組 10 15 20 一圯憶體模組20之方塊圖表示被顯示在第2圖，其被連 接至-介面及控制電路14。^ 了對於—給定的基礎區域中 增加該記憶體模組的儲存容量，該模組2〇是以一疊的的薄 層22所架構而成。每一薄層22具有一陣列25的記憶體元 件，該等記憶體元件提供該資料儲存。每一薄層也包括有 經由該記憶體系統内部介面16至該介面及控制電路14而搞 接至個別的記憶體陣列之定址電路3〇。在每一薄層上的定 址定路致能在該記憶體模組之薄層之間的一些交互連接導 體，其促進製造上之容易及因此降低成本。 第3圖疋一圮憶體模組2〇之截角立方圖，說明在該記憶 體模組中的電路及薄層的可能的實體配置。每一薄層“包 括有形成在-基體5G上的-記憶體陣列25及定址電路3〇。 該記憶體陣列25包括有-矩陣的記憶體元件26。該定址電 路包括有列及灯多工電路部份，其被鄰置於該記憶體陣列 25之個別矩形邊緣。輸入/輸出（1/⑺導線在製造期間也被 形成在該基體上。在該記憶體模組中，行1/〇導線由該行多 功電路延伸至該基體的一第二相鄰邊緣。每一導線4〇終止 於個別的接觸板42 ’而它的一部份曝露在該基體5〇的邊緣

15 571439 五、發明説明（l2 上 10 而成夕層是簡方向及薄片堆疊—起的方式被堆疊 7。電性接觸是藉由傳導接以件55被用於該等堆疊薄 ::妾觸板42之曝露部份，其是由第3圖中的部份截面圖來 被加以說明。該接觸元件55沿著該記憶體模组2G之侧邊延 伸’棱向通過該等個別薄層22的平面。每-接觸元件55如 圖說所示f性連接至在該堆疊層中的多數㈣層的個別的 接觸板。β亥接觸几件55可以經由該記憶體系統内部介面Μ 至。亥"面及控制電路14被用來連接該記憶體模組。 在該記憶體模組的較佳實施中，用於每—薄㈣的該 基體5〇是以塑膠聚合物材質製成。該積體電路（例如，記憶 體陣列及定址電路）可以被形成在該基體上及該等薄層被 組合成-記憶體模組的程序在前述共同巾請的美國專财 請案之說明書中被詳細的描述。 一次寫入記憶體陣列 陣列25之纪憶體兀素26是形成在該記憶體模組加中 的每一薄層上。該記憶體俥列包括有一正常矩陣之行線及 列線，及在每一行/列交叉上具有一記憶體元件。第4圖說 明一記憶體陣列25之一部份的概示圖，其具有多數條行線 60及列線62。耦接在每一行線與列線之間的是一記憶體元 件26,其也在第4圖中的一放大圖中被詳細地顯示。在該記 憶體陣列之較佳實施中，每一記憶體元件26概要地包括有 與一二極體元件66串聯之一熔絲元件64。該熔絲元件料提 供該記憶體元件之真正的資料儲存效應，而該電極體66使 20 571439 五、發明説明（l3 10 15 20 用該列及行線來寫人及讀取資料以促進定址該記 件。 “ 該記憶體陣列25之較佳操作說明如后。在製造時，每 -記憶體元件26具有—炫絲元件64，該熔絲元件料是可傳 導的:該熔絲元件之傳導狀態代表一二進位資料狀態，例 =-二料“〇”。為了寫人資料至該記憶體陣列，需要儲存— 資料“1”之每-記憶體元件使用該行及列線來加以定址以 :該熔絲元件被“切斷，，，其將該熔絲元件置於非傳導狀 態。該炫絲元件之非傳導狀態代表另—個二進位資料狀 悲’例如為-資料“厂。在大部份的情況下，“切斷，，該炫絲 兀件是-單向操作，其使該記憶體作一個“一次寫入”儲存 如别述。一資料寫入操作（例如，寫入一資料“ 1，，至一被 擇的記憶體元件）可以藉由使用一預定電流例如經由一饭 選擇列線至一被選擇行線來足以切斷直接與那些列/行線 交接之該記憶體元件之熔絲來被加以執行。資料可以藉 使用該行及列線及感測那一個記憶體元件是傳導的（資^ “〇”s)及那一個是非傳導的（資料“丨”）來定址該記憶體元件 由該記憶體陣列中讀出。更一般地來說，該記憶體元件 二進位資料狀態是藉由在“傳導，，阻抗及“非傳導，，阻抗之 率來被加以區分。 要注意的是，雖然上述說明所指示的在該記憶體陣列 中的熔絲元件是在低電阻狀態下被製造而成及被切斷而 生一鬲電阻狀態，其同樣也可以使用以相反方式操作之“ 熔絲，，元件來產生一記憶體陣列。在那樣的例子中，該記憶 .選 被 由 料 之 比 產 6反 本紙張尺度適用中國 國家標準（CNS) A4規格（2WX297公釐）

f (請先閲讀背面之注意事項再填寫本頁) 訂----- 571439 A7 B7 五、發明説明（Η 體元件被製造成在一高阻抗狀態，及被切斷來產生一低阻 抗。在每一記憶體元件中的該反熔絲基於上述理由也是與 一個二極體串聯連接來形成。該二極體與反熔絲在此例子 中疋被分開的’因為該二極體功能是在該反熔絲被切斷之 後才需要的。 10 15 20 (請先閱讀背面之注意事項再填寫本頁) 該炫絲或該反熔絲的必要特性是它的電阻在一高狀態 及一低狀態不可以反向改變的或在某些電流臨界值下可以 反向改變。在電阻之改變必需是相當大的··數個級數的量。 該裝置的範圍可以藉由該列及行電極之交又區域來被簡易 地加以決定或可以是以印刷電路板的方式來加以定義。該 熔絲及二極體元件可以多數個串聯置放在該列及行電極之 間的薄膜來被加以形成。該個別的記憶體元件產生在該行 及列電極之父又處上。雖然該炼絲及該二極體層被置放作 為覆蓋該整個區域的相鄰膜層，他們可以很多種方式（雷射 切除，光學蝕刻，及軟式印刷電路板法）來加以佈圖以最小 化在個別裝置之間的串音。 在該陣列之每一記憶體元件26中的該二極體元件66幫 助僅以使用該行及列線來寫入及讀取資料來加以定址該記 憶體元件。沒有在該列/行交又點記憶體元件中的一個二極 體，將會有電流通道經過在一給定行線及列線之間的許多 e己憶體元件。然而，以該二極體元件形成一個單向傳導通 道經過每-記憶體元件，—單_行線及單_列線可以被使 用來唯一地定址一單一記憶體元件。換言之，形成由一列 線至一列線之一電路允許電流只通過一單一記憶體元件。

571439 ίο 15 20 五、發明説明（IS =二:預定“資料寫入，，電流經過該電路，在該記憶體 邊熔絲可以被切斷而改變—資料“0， 次 “ 1，，。ϋ I I 貝柯 冉者，稭由感測在該電路中的電阻，其也可以έ己憶體70件料是否被切斷或不活動，藉此讀取-資料4 5 或資料“0，，。 因此，該二極體66消除了在讀取及寫入操作 記憶體陣列中的兮莖# ^U J ^的该4圮憶體兀件之間的串音（Cr〇ss-talk)。 2進一步’言亥等二極體之非線性電流-電壓（ΙΛ〇特性改善該資料感測信號對雜訊比(SNR)，其幫助遙感及定址。：該 己隱體模、、且中的資料是被遙感的，因為該感測電路是該介 面及^制電路14 ’其包含在一分離的積體電路。再者，被 排列的二極體邏輯被使用於該等記憶體元件之定址如述， 、降低在„亥σ己憶體模組2〇與該介面及控制電路14之間所需 要的連接數目。 、該記憶體陣列有時後在此是指在它的結構上的觀點 為父”’占陣列5己憶體，及第5圖提供該較佳實施例之該記憶 體陣列之單位細胞之一簡易平面圖。該交點記憶體陣列 之基本結構包括有二層垂直組的相隔平形導體，而在其間 被安置有一半導體層。該二組導體是以每一列電極交叉每 订電極正好在一個位置的方式重疊來形成列及行電極。 在每一父又上，一連接是在該列電極（第5圖中的62)及行電 極（第5圖中的60)經由該半導體層（第5圖中的75)來達成，該 半導體層是作用為串聯之一個二極體及一個溶絲的方式來 工作。在該陣列中的該等二極體全是以使如果一共用電 上 能 本紙張尺度適财_家_ (⑽〉機格⑽謂公楚）

訂- (請先閲讀背面之注意事項再填寫本頁) 571439 A7 B7 五、發明説明（16 ) 15 被施加在所有列電極及所有行電極之間為目的，而後所有 二極體將被以同向偏壓。該熔絲元件可以一個分離的元件 來加以實現’其在當-臨界電流通過其間時將被斷路或其 可以是以該二極體的工作方式來被一起使用。 雖然一般而言在該半導體層（例如，75)的此描述指的 單一層的，貫際上多數層的不同材質可以被使用。該等半 導體層可以包括有非半導體材質，像是不同結構的：屬或 甚至介電質。適於實施所需要功能的該等材質及結構將在 其他地方被加以詳細描述。 第6圖是一交點一次寫入二極體記憶體陣列之一概要 表示。此結構顯示-人列乘以人行之陣列。如果電壓被施 加至該列及行電極如所繪示（亦即，除了一個行電極是在電 位能-V之外，其他所有的行電極是在電位能v，及除了一 個列電極是在電位能V之外，其他所有的列電極是在電位 能-V)，而後只有一個二極體將被正偏壓。對於在第6圖所 繪示的例子中，只有在該陣列之上半角落中的二極體（9〇) 將被正偏壓。在該上半列及最左邊的行中的二極體將不會 有偏壓在其等之上及剩下的二極體將被逆偏壓。此構成對 於該陣列之定址原理。 (請先閲讀背面之注意事項再填寫本頁) 、? 20 需要用來切斷在該記憶體陣列所需要之該實際的電流 (或要被施加來達成該電流之電壓）在製造時應該是要可以 預測的及可以被控制的。因為它是通過該記憶體元件之電 流密度，而該記憶體元件是操作因子，因此用來讓一元件 被切斷的該被施加電壓/電流可以藉由改變該元件之連接

571439 A7 ________B7 五、發明説明（Π ) 區域來被加以調整。例如，如果過該交點二極體之交叉處 的橫向切面區域被減少，此也降低要被施加來達到切斷該 熔絲的臨界電流密度所需要的該電流/電壓。此原理可以被 使用在该圮憶體電路之設計及製造，以喊保該控制電壓可 5 以被施加來只切斷該所需要的交點熔絲。 記憶體陣列定址電路 為了簡化該記憶體模組的相互連接，其需要使用一多 工定址原理來存取該記憶體元件。換言之，其需要在該記 憶體陣列中的每一記憶體元件經由定址線而由一外部電路 10 唯一地來被定址，而該等定址線是少於該陣列的列及行線 知數。其結果，定址電路（30)被包括在與該記憶體陣列一 樣之該相同基體上。 該較佳實施例之定址電路在此有時後是指執行一多工 功能。在此說明書的内文中，該用語“多工，，可以被解讀為 15 包含有使用在本較佳實施例中之排列的二極體邏輯定址之 形式，即使該選擇結構與傳統的多工配置有一些不同。 在該較佳實施例中，該定址多工功能是使用被稱為排 列二極體邏輯之一邏輯結構，其將被描述如後。第7圖說明 一單一 一次寫入記憶體元件102,其以串聯之一熔絲及一二 20 極極體來表示。該記憶體元件102被耦接在一列電極1〇4與 一行電極106之間。一列位址二極體邏輯電路11〇被耦接至 該列電極104，及一行位址二極體邏輯電路12〇被耦接至該 行電極106。該列位址電路11〇如圖所示包括有一電阻元件 112，該電阻元件112被耦接在該列電極與一上升電壓+乂。 本紙張尺度適用中國國家標準（CHS) A4規格（210X297公愛） 21 (請先閲讀背面之注意事項再填寫本頁) .、可| 571439 A7 B7

571439

、發明説明 / (請先閲讀背面之注意事項再填寫本頁) 、_中的正好—個節點’則只有—個電極將會被選出，因 為所有的連接至一電極之所有的線必需是高位準來選擇它 及不會有一個電極共用相同的連接。 ίο 第8圖概要的說明一8x8的一次寫入記憶體陣列^^， $具有耦接來定址記憶體元件之列及行電極如上述。基於 參考起見，該記憶體陣列15〇之行電極被標以仏至^?，及 該等列電極被標以Η〇^。此等定址群組被提供至每一列 =，γ，ζ)及每一行（A，B，C)。每一定址群組具有二互補的定址 氣點（例如，八1及八2)，及每一節點被耦接至八個相應列/行 電極中的四個電極。在該節點與行/列電極之間的連接型式

行電極位址節點連接 對於每一定址群組而言是不同的。在第8圖的範例中，該連 接型式如后 Χι Χ2 Υι γ2 Ζ, ζ2 H〇 η4 Η〇 Η! Η〇 η2 Η! η5 η2 η3 Η! η3 η2 η6 η4 η5 η4 η6 η3 η7 η6 η7 η5 η7 行電極位址節點連接 15 23 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 571439 、發明説明 10 15 20 在該等行電極及行位址定址節點中的每一個包括有被 連接之一極體15 2 ’及由列電極至列定址節點中的每一個 I括有被連接之一二極體1 54。大部份的這些二極體沒有被 顯不在第8圖中的圖示中，以避免不需要的複雜。雖然在此 範例中的拓樸顯示該等位址線都被連接至在該陣列中的一 個端點，該等位址線也可以只簡易地被連接至（在該陣列側 邊）該電極的一端或是兩端。 N記憶體元件的一交點陣列需要2/N列及行電極。此 等電極可以被2d2d/N個定址線而被加以定址，其中d是該 網路的級數。例如108記憶體位元將需要總數2〇〇〇〇列及行 電極，但可以一第二級網路（對於該等列有2群組個節 點，及對於該等行有2群組1〇〇個節點）的4〇〇條線來被定址 或以一第四級網路（該等列有4群組1〇個節點，及該等行有4 群組10個節點）的80條線來被定址。一般而言，對於一高階 網路而言，料線的數目是接近2d，雖然此並不是決定對 於一給定陣列所需要的位址線的最小數目。其可以顯示對 於相應於一給定大小N的陣列所需要的該等位址線之最小 數目之階數是ln(NG.5)。據此，如上述例子中，該等定址線 的最少數目可以（接近）一九階層系統來達成，及其等於約 50 〇 第9圖是使用來m卜被選擇記憶體元件之狀態的一 電路方塊®。使用來選擇如上述之—記憶體元件之二極 邏輯需要電流流經I馬接至該等未被選擇的二㈣之該等 極體’然而此等電流被局限在該等列電極或這該等行電 體 二 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公嫠）

訂----- (請先閲讀背面之注意事項再填寫本頁) 571439 A7 B7 五、發明説明（21 ) 極。由5亥列電極流至該行電極的唯一電流是流經該被選擇 記憶體之電流及由該陣列之未被偏壓或者逆偏壓二極體之 任何戌電流。在沒有任何汽電流時，一記憶體元件之狀態 的偵測只簡單地牵涉到經由一分流器隔離該電源供應至該 5等列及行電極，該分流器具有等於通過該記憶體元件相同 的一電流。像這樣的一電路2〇〇繪示於第9圖。 對此感測結構可能會遇到的一個難題是即使是在一大 陣列的二極體中的一很小的洩電流的出現即可以由一單一 正偏壓二極體中陷入（Swamp)電流，使其很難感測該二極 W 體的正偏壓電流。對於此一問題的一可能解決方式是解除 遥擇所有的記憶體元件及進行一第一電流測量（其只包括 有該洩電流），而後選擇一記憶體元件及進行一第二電流測 量。該第一及第二電流測量之差值而後可以代表流經該被 選擇記憶體之電流（例如，對於一資料，，是為沒有東西， 15 對於一資料“〇”是該二極體正偏壓）。 在第10圖中的該記憶體電路3〇〇具有由一矩陣的列 (3 12)及行（3 14)所形成一交點記憶體陣列3〇〇。該列及行電 極由該記憶體陣列延伸經上述不同的定址（多工/解多工） 電路316，318。因為該定址電路主要由在該定址線及記憶 20 體陣列電極之間的二極體交互連接所架構而成，該定址電 路可以如該記憶體陣列的相同程序來被加以形成。事實 上，在該等定址線與該等電極之間的二極體交互連接最好 是藉由提供延伸通過該個別電極線來被加以形成，其是如 在該記憶體陣列一樣被該半導體層所分離。此形成在一定 25 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 571439

五、發明説明（22 ίο 15 20 址，及其通過的每一陣列電極之間的一個二極體連接。如 在第7及8圖中而要用來實現該定址結構之在該等定址線與 4等電極之間的選擇二極體連接例如而後可以藉由與使用 在儲存資料於陣列中類似的方式來刀斷，，被選擇位址線至 該電極二極體來被形成。 …在衣k 4，一極體連接被形成在每一行位址線與每一 行電極之間及在每一列位址線與每一列電極之間。然而， 為實現如上述之該群組/節點定址結構，其必需要只有被 擇的二極體連接被維持在定址線及陣列電極之間。該被 擇連接之程式化，，可以藉由㈣有些位址二極體而只讓 被4擇一極體凡整無缺而在電路製造之後被完成。此可… 猎由製造如以具有一模組化線寬度之位址線來達成，使得 對為陣列電極做選擇性的改變該二極體接面之截面面積。 如上述，一給定二極體元件之該截面區域可以被調整來改 交而要來達到切斷該二極體之該臨界電流密度之被施加的 電壓/電流。因此’該定址線寬度可以被模組化使得可以 具有該陣列電極之某些交點可以是很窄的，使得在那裏 該等二極體具有被縮小的截面區域。而後，當一程式化 壓被施加至該電路時，只有具有被縮小面積的那些二極 可以被切斷，而留下該等所需要的二極體連接完整無缺 凊再一次參考第10圖，在感測期間在該陣列中的洩电 ^可以稭由安排該電源連接至在該等群組或長條區中的該 等列及行電極之末端而被最小化。使用此結構，電源可以 被施加在該陣列上而使得只有該等被定址元件存在的該陣 電 本紙張尺度朝__辟⑽）機格（2wx297公爱） 選 選 該 以 在 的 電 體

·、^τ· (請先閲讀背面之注意事項再填寫本頁) 571439 A7 五、發明說明（， 列的區域可以被供以能量，而剩餘的電極被輕接至一高阻 抗狀態。如圖所示，該等行電極末端被連接進入具有 供應輸入PC卜PC2，及PC3之該等電源供應長條區，及兮 等列電極末端被連接至個別的電源供應長條區PR1，咖， 5 W R 3。在此範例中，如果被指示在3 2 2之記憶體元件要被 定址’則電源可以經由該電源供應紐輸人pci及m來被 施加’其只供應電能至包括有該記憶體元件322之該次陣列 320。而後，在該記憶體元件322之讀取或寫入操作期間， 洩電流只可以經由在該次陣列32〇中的該元件而發生在該 記憶體陣列之-小部份。該電源供應長條區可以被使用作 為該定址結構之部份以維持交互連接效率。 積體電路結構 包括有一記憶體陣列及定址電路之該較佳實施例之記 憶體電路可以由如根據一金屬_半導體_金屬（Msm)程序型 成在一塑膠基體50上。該MSM程序產生二圖樣層的半導體 金屬電路，及在其間包括有一或多層的半導體材料。在該 等金屬層通過及與該半導體層的相對側邊接觸之處，一 一極體連接被形成在該等金屬層之間。該MSM二極體積 電路的製造被描述如在國際專利申請案公開案號 W099/39394號之說明書中，名稱為“χ-γ定址電子微開^ 陣列及使用X-Y定址電子微開關陣列之感測矩陣，，。該文件 之揭露内容在此一併予以參考。上述之一記憶體模組之記 憶體電路製造及、纟冓之進一步詳細内容可以在上述一併 請的美國專利申請案中獲得。 10 15 20 個 體 第 關 中

本纸張尺度適用中國國家標準（CNS) A4規格（210X297公楚） 27 571439 A7 ___B7 發明説明（24 ) ^ ~" — 一般性的考量 在此描述的記憶體系統具有許多特徵，使其特別適人 攜帶式資料儲存應用，像是數位相機（靜態影像及/或錄 影），數位音樂播放機/錄音機（例如，Mp3播放器），個人數 5位助理H(PDAs)，行動電話等。該記憶體系統可以提供足 夠這些應用所使用的空間來提供資料儲存。資料可以被寫 入至該記憶體及此後它被永久性的儲存。因此，一高容量 存裝置（例如，100MB至超過1GB)可以被以低成本來被二 供給使用在攜帶型應用裝置作為永久性資料庫。 1〇 該資料儲存藉由使用以便宜的材質及楚理技術在低成 本下被製造之一記憶體模組所提供。該記憶體模組可以由 具有一交點記憶體陣列及定址電路之多數層來被加以形 成。每一層可以形成在便宜的彈性基體上，像是聚合物或 介電質包覆金屬薄膜，其是便宜於傳統的單晶矽基體及允 15 許相當快速及便宜的製造程序來被加以使用。形成在每一 層上的該電路包括有記憶體陣列及相關定址電路，該電路 被設計成在結構上是簡單.而可以使用不複雜的製造程序。 特別地，該記憶體陣列及定址電路是根據一經排列的二極 體邏輯結構來被加以設定，其允許該記憶體陣列及定址電 20 路使用該相同的簡易程序來被加以製造。 每一記憶體模組層具有兩組電極導體，該等電極導體 安排成一垂直矩陣中及在每一對交叉電極之交又區域上一 記憶體元件被形成該半導體材質上。該半導層允許低溫處 理使其可以匹配一塑膠基體，及可以是一非結晶矽材質或 28 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） 571439 五、發明説明（25 由—個或多個有機半導體材質所構成。在被該半導體層所 2開之該等電極層通過之處，—整流接面被形成在該二極 體導體之間。每一整流接面可以被視為一與一炫絲串聯之 —-極體’及此等接面形成該記憶體陣列及該二極體邏輯 定址電路之基礎。 10 15 20 包括在一記憶體模組上的該定址電路促使外部存取定 址線之數目的減少，該等外部存取定址線被用來讀取或寫 入資料至在一陣列中的該等記憶體元件。此促進例如由在 忒兄憶體模組中的一層至外部電路讀取及寫入的交互連接 ，可官理數目。例如’使用經描述之一經排列的二極體邏 輯定址結構，位元之—記憶體陣列可以被5〇條 外部定址線來被定址。電源供應長條也可被使用，其中電 源在一時間只被提供至一部份，其降低在該陣列中的洩電 流及也可以形成該記憶體定址結構之部份。 介面及控制電路與該記憶體模組分離，其建構成如一 傳統的積體電路或電路的型式。該介面及控制電路包括有 產生要施加至該記憶體模組之定址信號之一電路，及一用 來讀取被儲存資料之一感測電路。該感測結構是基於電流 位準而不是電荷，其允許該感測電路更容易地由該記憶體 模組作遠端的讀取資料。再者，該資料儲存是基於當一記 憶體元件熔絲被切斷時的一大電阻改變，其提供相當大的 感測信號。 本發明之一較佳實施例之前面所作的詳細描述僅是以 舉例的方式來加以表示，及對於所述的該等電路，結構， 29 本紙張尺度適用中國國家標準（CNS) A4規格（2〗〇><297公釐） 571439 五、發明説明（26 ) η、卜及転序之#夕的_化在不偏離本發明之範圍的前提下 曰為可月b# Μ如’ 4較佳實施例之記憶體定址系統主要 是被描述具有多數層記憶體電路之—記憶體模組，然而其 被使用在其他的應用是可能的。 5 4 6己憶體模組之結構也具有許多可能的變化而保留本 ίο 發明之原理。在該被描述的實施例中，一單一記憶體陣列 被製造在每—層上，及該等層被對齊及堆疊在另一個之 上。每-層可以變化包括有多於一個的記憶體陣列，及咳 等層也可以不同的方式被堆疊，像是折扇式堆疊。其在梦 造一單一基體上建立製造多電路層i也具有優冑。衣 ▲對於熟習相關技術人士而言可以瞭解，在不偏離後附 申睛專利範圍所定義的本發明之範圍之下，本發明之原理 可以許多其他變化來被應用於在所述的該等電路、結 配置及程序。 15 元件標號對照表 2…裝置 26…記憶體元件 10···記憶卡 30…定址電路 12···輪入/輸出介面連接器 40…輸入/輸出導線 H···介面及控制電路 42…接觸板 16…内部介面 50…基體 2〇…記憶體模組 55…接觸元件 22…薄層 60···行線(行電極） 25···記憶體陣列 62…列線(列電極） 本紙張尺度適财關家標準（⑽）A4祕⑵0X297公楚） 571439 A7 B7 五、發明説明（27 ) 64…熔絲元件 66…二極體元件 75…半導體層 90…二極體 102…一次寫入記憶體元件 104…列電極 106…行電極 110…列定址二極體邏極電路 112…電阻元件 114…列位址二極體 120…行定址二極體邏極電路 124…行位址二極體 150···—次寫入記憶體陣列 152···行定址節點 154···列定址節點 200…電路 310···交點記憶體陣列 312···列電極 314…行電極 316、318···定址電路 320···次陣列 322···記憶體元件 PC1〜PC3…電源供應輸入 PR1〜PR3…電源供應長條輸入 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 31

Claims (1)

1. 571439 、申請專利範圍 10 15 經濟部智慧財產局員工消費合作社印製 20 1 · 一種定址一交點記彳音轉击 二¥〜足車列之疋址電路，具有第一及氺 己使传在第—組之每—電極交叉通過在第 :組：每-電極’及—個別記憶體元件被形成在由該第 及二、、且之6玄等電極之每—交點上，該定址電路包括： -弟-組位址線及連接於該第一組位址線與該第 一組電極之間的多數第-二極體元件，其中上述第一组 電極的每一個被上述第—二極體元件連接至該第一組 位址線之一個別唯一的次群組；及 第-、、且位:y：線及連接於該第二組位址線與該第 一組電極之間的多數第—二極體元件，其中上述第二組 電極的每一個被上述第二二極體元件連接至該第二組 位址線之一個別唯一的次群組。 2·如申請專利範圍第！項所述之定址電路，包括有用來施 加一預定電壓至上述第_及第二組位址線中被選的次 群組之一位址應用電路，及連接至上述第一及第二組位 址線之一感測電路以感測在上述位址線上由上述施加 電壓所產生的一電流，以藉此基於該被感測的電流決定 一被定址記憶體元件之二進位狀態。 3·如申請專利範圍第2項所述之定址電路，包括有連接 上述第一及第二組位址線及上述第一及第二組電極 一記憶體寫入電路，該記憶體寫入電路被用來施加預定 寫入電壓至上述第一及第二組電極及一選擇電壓至上 述第一及第二組位址線之被選擇次群組，該預定寫入電 壓猎由上述被選擇次群組是足以對在上述陣列中的一 第 至 之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 571439 六、申請專利範圍 被定址記憶體元件之電阻作一永久及實質上的改變。 4·如申請專利範圍第3項所述之定址電路，其中該第__ 極體元件在該記憶體陣列電極與位址線上與該第二二 極體元件是不同方向。 5 5·如申請專利範圍第4項所述之定址電路，其中該第__ 極體元件具有連接至該分別的第一組記憶體陣列電極 之陽極及連接至該分別的第一組位址線之陰極，及該第 二二極體元件具有連接至該分別的第二組記憶體陣列 電極之陰極及連接至該分別的第二組位址線之陽極。 10 6·如中請專利範圍第5項所述之定址電路，其中該交點記憶 體陣列包括有基於形成在由上述[及第二組之電極之 父點上的記憶體元件之一陣列的二極體，及以該等電極 的末端經由個別的電阻元件連接至該電源供應連接。 7.如申請專利範圍第6項所述之定址電路，#中策電源供 15 應連接被安排在一電源供應長條群組以使該電能可以 被選擇供應至該交點陣列之部位。 8· —種積體電路，其包括有： 組父點一極體記憶體陣列；以及 經濟部智慧財產局員工消費合作社印製 一組疋址電路，其中該定址電路係如申請專利範圍 20 第1項所述者。 9·如申請專利範圍第8項所述之積體電路，其中該交點二 極體陣列及定址電路以相同的製造程序被加以形成。 10· —種記憶體電路，其包括有： 一交點記憶體陣列，具有第一及第二組橫向電極， 571439

   申請專利範圍 ίο 15 經濟部智慧財產局員工消費合作社印製 20 其在該第一及第二組電極 书肛疋又點上形成個別的記 ^牛，每-記憶體元件在它的二進位狀態之至少_^ 態中包括有一二極體元件； 一定址電路包括： 一第-組㈣線及連接於該第—組位^第 -組電極之間的多數第一二極體元件，其中上述第…且 電極的每-個被上述第-二極體元件連接至該第—組 位址線之一個別唯一的次群組；及 一第二組位址線及連接於該第二組位址線與該第 一組電極之間的多數第一二極體元件，其中上述第二組 電極的每一個被上述第二二極體元件連接至該第二組 位址線之一個別唯一的次群組；及 一讀取/寫入電路，用來施加一預定電壓至上述第 一及弟二組位址線中被選擇的次群組，及包括有連接至 上述第一及第二組位址線之一感測電路，用以感測由上 述被施加電壓所產生在上述位址線上的一電流，藉此基 於上述該被感測電流來決定在上述陣列中的一被定址 記憶體元件之一二位元狀態。 11 ·如申請專利範圍第1 〇項所述之記憶體電路，其中該讀取 /寫入電路更包括有連接至上述第一及第二組位址線及 上述第一及第二組電極之一記憶體寫入電路，該記憶體 寫入電路被用來施加預定寫入電壓至上述第一及第二 組電極及施加一選擇電壓至上述第一及第二組位址線 之被選擇次群組，該預定寫入電壓藉由上述被選擇次群 「·裝--------訂--------- C靖先閱讀背面之注音事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） ^/1439

   經濟部智慧財產局員工消費合作社印製 、、且是足以對在上述陣列中的一被定址記憶體元件之電 阻作一永久及實質上的改變。 12_如申請專利範圍第n項所述之記憶體電路，其中該第一 5 二極體連接之二極體元件在該記憶體陣列電極與位址 線上與該第二二極體元件是不同方向。 u·如申請專利範圍第u項所述之記憶體電路，其中該等記憶 體陣列電極之末端經由個別的電阻元件被連接至電源供 應連接，及該電源供應連接被安排在一電源供應長條群 組以使該電能可以被選擇供應至該交點陣列之部位。 10 I4·如申請專利範圍第11項所述之記憶體電路，其中該第一 一極體連接被形成在該等第一位址線及該等第一記憶 體陣列電極之交點上，及該第二二極體連接被形成在該 專弟一位址線及该卓第二記憶體陣列電極之交點上。 15.種積體電路，具有至少一個如申請專利範圍第1丨項所 15 述之記憶體電路。 16·如申請專利範圍第15項所述之積體電路，其中該記憶體 陣列及定址電路被以相同的製造程序被加以形成。 17·如申請專利範圍第15項所述之記憶體電路，其被形成在 一介電質積體介面上。 20 18· 一種由具有來自第一及第二組位址線之第一及第二組 電極之一交點記憶體陣列讀取資料之方法，包括有·· 在上述第一組位址線及上述第一組記憶體陣列電 極之間形成第一二極體連接，上述第一二極體連接耦接 在該第一組中的每一記憶體陣列電極至該第一組位址 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ^·1--------1T--------- (請先閲讀背面之注意事項再填寫本頁) 571439 88895 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 線之一分別唯一次群組； 在上述第二組位址線及上述第二組記憶體陣列電 極之間形成第二二極體連接，上述第一二極體連接耦接 在該第二組中的每一記憶體陣列電極至該第二組位址 5 線之一分別唯一次群組丨及 施加預定電壓至上述第一及第二組位址線中被選 擇的次群組，及感測由上述施加電壓所導致產生在上述 位址線上的一電流，以藉此基於上述被感測的電流來決 之在上述陣列中的一定址記憶體元件之一二位元狀態。 19· 一種由具有來自第一及第二組位址線之第一及第二組 電極之一交點記憶體陣列讀取資料之方法，包括有： 在上述第一組位址線及上述第一組記憶體陣列電 極之間形成第一二極體連接，上述第一二極體連接耦接 在該第一組中的每一記憶體陣列電極至該第一組位址 線之一分別唯一次群組； 在上述第二組位址線及上述第二組記憶體陣列電 極之間开> 成苐一二極體連接，上述第一二極體連接搞接 在該第二組中的每一記憶體陣列電極至該第二組位址 線之一分別唯一次群組；及 施加預定寫入電壓至上述第一及第二組電極及施 加一選擇電壓至上述第一及第二組位址線中被選擇的 次群組，該預定寫入電壓足以有效地對由上述被選擇次 群組所決定的上述陣列中的一被定址記憶體元件之電 阻作一永久及實質上的改變。 ίο 15 20 k紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂----- n n n I