CN1692552A - 表面安装声表面波器件制造方法 - Google Patents

表面安装声表面波器件制造方法 Download PDF

Info

Publication number
CN1692552A
CN1692552A CNA2003801006522A CN200380100652A CN1692552A CN 1692552 A CN1692552 A CN 1692552A CN A2003801006522 A CNA2003801006522 A CN A2003801006522A CN 200380100652 A CN200380100652 A CN 200380100652A CN 1692552 A CN1692552 A CN 1692552A
Authority
CN
China
Prior art keywords
saw
resin
resin sheet
saw chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801006522A
Other languages
English (en)
Other versions
CN100472962C (zh
Inventor
小野泽康秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Publication of CN1692552A publication Critical patent/CN1692552A/zh
Application granted granted Critical
Publication of CN100472962C publication Critical patent/CN100472962C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

利用这样一种表面安装SAW器件，构造为使得SAW芯片的外表面用加热和软化的树脂片覆盖，树脂填充到SAW芯片的边缘中，使得气密空间因而在SAW芯片的下表面上的IDT电极之下形成，可能省却从在安装衬底中形成的通孔进行负压抽吸，以便确保树脂填充进间隙的量，和省却对加热温度和抽吸配置文件的严格管理。一种倒装芯片安装步骤，用于通过倒装片接合将SAW芯片安装在安装衬底上，一种层压步骤，用于将树脂片加压，同时从安装衬底一端向安装衬底另一端软化或融化树脂片，从而用树脂覆盖SAW芯片的外表面，同时确保气密空间，一种压模步骤，用于将SAW芯片加压和加热，从而硬化所述树脂，同时抑制气密空间内的气体的膨胀，以及一种硬化后步骤，用于在树脂完全硬化的温度和时间加热已经经受压模步骤的SAW器件，且在所述层压步骤之前的树脂片的厚度tr具有L/[(X+Gx)(Y+Gy)]≤tr的关系。

Description

表面安装声表面波器件制造方法
技术领域
本发明涉及表面安装声表面波(以下称之为“SAW”)器件制造方法，所述方法能解决在制造SAW期间的步骤中出现的各种缺陷，所述SAW器件被构造为使得通过正面朝下的安装方法使用凸起(bump)将SAW芯片安装在衬底上，且所述SAW芯片用树脂密封层密封。
背景技术
一种SAW器件被构造为使得叉指式换能器(以下称之为“IDT”)电极、反射器、连接垫和类似物的图案设置在由石英晶体、钽酸锂等构成的压电衬底上。举例来说通过提供高频电场给IDT电极启动SAW，且通过以压电效应将SAW转换成高频电场获得滤波器特征。
同时，由于称为“芯片尺寸封装(CSP)”的小尺寸封装技术已经广泛应用于半导体元件，所以为了便于使SAW器件小型化和根据批次制造方法提高生产率，引入了使用CSP技术的制造方法。
用于SAW器件的CSP相关技术在日本专利公开No.2001-176995和2002-184884以及国际专利申请公开No.WO/02596中作了披露。
图10是示出在日本公开No.2001-176995中披露的SAW器件的截面图。SAW芯片110通过倒装片接合设置在片状衬底100的每一片区域上。受热变形的薄膜120设置在SAW芯片110之上，并加热到薄膜的软化温度，由此将变形的薄膜120设置在SAW芯片之间的区域中。
片状衬底100包括：表面安装外部电极102，设置在构成各片区域的各个绝缘衬底101的下表面上；焊盘103，对外部电极102导电，且设置在各个绝缘衬底的上表面上；以及通孔104，设置在各个绝缘衬底101之间的边界上，用于放出空气。每个SAW芯片110都包括位于压电衬底111下表面上的连接垫112和IDT电极113。通过利用导体凸起115将连接垫112连接到各个焊盘103，将SAW芯片110安装在每个绝缘衬底101上。并且，通过利用上述程序步骤使薄膜120紧密连接到所有SAW芯片110的外表面和安装衬底的上表面上，然后沿各个绝缘衬底的边界线切割和分开安装衬底，可得到SAW器件片。
根据此传统技术，通孔104设置在相应于各个SAW芯片110之间的凹处(valley)的安装衬底部分中。通过在软化薄膜120的同时从通孔104执行负压抽吸，可使薄膜120紧密连接到SAW芯片的外表面和安装衬底101的上表面上。结果，可在IDT电极113和绝缘衬底101的上表面之间形成用于SAW传播的气密空间S。
然而，根据此传统技术，吸气不是在气密空间附近执行的，而是在相应于SAW芯片之间的凹处的位置处执行的。由此，因为薄膜120不能充分设置在图中用符号A表示的SAW芯片的端部处，所以薄膜120不能紧密连接到绝缘衬底101的上表面上。如果在区域A处薄膜120的进入量(entry amount of the film)不充分，则薄膜120不能粘附到绝缘衬底101上。接着，在沿绝缘衬底101的边界线切割安装衬底以将其分成各片区域时，从绝缘衬底101的上表面漂浮(float)的薄膜120的部分被切掉。结果，与气密空间S连通的孔可能形成，且不可能保持空间S的气密性。因此，不利地并极大地降低了SAW器件的防尘性和防潮性。
为了克服这样的缺点，利用特殊模具(special die)将SAW器件圆周上的薄膜推到绝缘衬底101上。然而，由于所述模具具有特殊形状，从而不利地造成成本增加。这种成本增加是显著的，特别是在改变讲安装衬底100切成各片区域的切割间距时，或在由于需要不同形状的管芯而改变SAW芯片的尺寸时。
日本专利公开No.2002-184884披露了一种这样一种技术，通过在位于SAW芯片下面的衬底101上设置用于从空间S放出空气的通孔104，使得树脂受热软化以充分扩散到间隙A中。然而，为此，在从通孔104抽吸空气后不久，通孔104需要由塞子组件封闭，这不利地提高了步骤数。如果将低粘度树脂用作制成塞子组件的材料，则树脂进入气密空间S，并粘附到IDT电极113上。因此，可能不利地妨碍SAW传播。相反，如果将低高粘度树脂用作制成塞子组件的材料，则由于到通孔内壁的树脂的低粘附性，潮气从塞子组件和通孔104的内壁之间的接触面进入气密空间S。因此，可能出现缺陷。
并且，与日本专利公开No.2001-176995类似，日本专利公开No.2002-184884披露了这样一种技术，在相应于SAW芯片之间的凹处的安装衬底部分中设置抽气通孔，在加热树脂薄膜时抽吸空气，并将用于使树脂薄膜变形的温度设定为低于树脂薄膜硬化的温度。这种传统的技术具有与日本专利公开No.2001-176995相同的缺陷，因为树脂不能充分进入SAW芯片之间的间隙。此外，这种传统技术具有以下缺陷。在树脂薄膜的我那度从树脂的软化温度升高到树脂的硬化温度时，气密空间S中的空气热膨胀。结果，设置在间隙之间的树脂从衬底100的顶面离开，往往产生气孔(void)。当产生太多气孔时，在将安装衬底切割成各片区域后，在树脂部分中形成孔，造成SAW器件的防尘性和防潮性极大地降低。为了克服这些缺陷，有必要减小内部空间的压力，以使得即使在气密空间内的空气热膨胀时，树脂不会从衬底100的顶面离开。这反过来使得有必要严格管理温度和抽吸剖面(suction profile)，导致制造步骤复杂和制造器件复杂。
根据在国际公开No.WO97/02596中披露的制造方法，当将薄片树脂通过正面朝下的安装方法和倒装片接合设置在SAW芯片的上表面上时，将树脂加热到软化(融化)温度，从而将片状树脂紧密地连接到SAW芯片的顶面和侧面以及绝缘衬底的上表面上，同时保持了高粘度。将该温度进一步升高到硬化温度，从而固定树脂形状。根据国际公开No.WO97/02596的制造方法，当将树脂加热到软化温度时，提高已经软化的树脂的粘度，以防止树脂流入SAW芯片的下表面和绝缘衬底的上表面之间的间隙。由此，降低了软化树脂到绝缘衬底的可湿性，降低了树脂到绝缘衬底的粘附性，且不利地是容易使树脂与绝缘衬底分离。如果稍有分离，则潮气往往从树脂和绝缘衬底之间的接触面进入气密空间。为了克服此缺陷，如果在软化树脂期间减小树脂粘度，则树脂进入气密空间，且往往粘附到IDT电极上。这不利地造成对SAW传播的干扰，且大幅降低SAW器件的电气特征。
考虑到传统缺陷，得到本发明。本发明的一个目的是提供一种制造表面安装SAW器件的方法，该SAW器件被构造为使得SAW芯片通过正面朝下方法和倒装片接合利用导电凸起安装在安装衬底的图案上，将设置在SAW芯片上表面上的片状树脂加热和软化，用片状树脂覆盖SAW芯片的外表面，使得树脂填充到SAW芯片和安装衬底的上表面之间的间隙中，从而在SAW芯片的下表面上的IDT电极和安装衬底的上表面之间形成气密空间，其中该方法可省却从在安装衬底中形成的通孔进行负压抽吸，以便确保树脂填充进间隙的量，且可省却对加热温度和抽吸配置文件的严格管理，以便确保树脂和安装衬底之间的粘附度。
发明内容
为了获得上述目的，根据权利要求1的本发明提供了一种制造表面安装SAW器件的方法，所述表面安装SAW器件包括：安装衬底，包括绝缘衬底、设置在绝缘衬底上的外部电极和设置在绝缘衬底之上并连接到所述外部电极的布线图案；SAW芯片，包括压电衬底、在压电衬底的一个表面上形成的IDT电极和通过导体凸起连接到所述布线图案的连接垫；以及密封树脂，形成为通过倒装片接合以正面朝下的方法将所述SAW芯片安装在安装衬底上时覆盖该SAW芯片，从而在所述IDT电极和所述安装衬底之间形成气密空间，所述方法包括：倒装芯片安装步骤，用于通过所述导体凸起将所述布线图案连接到所述连接垫，从而通过倒装片接合将SAW芯片安装在所述安装衬底上；层压步骤，用于将面积大于所述SAW芯片的上表面的树脂片安装在SAW芯片的上表面上，使树脂片加压，同时从安装衬底一端到安装衬底另一端软化或融化树脂片，从而用树脂覆盖SAW芯片的外表面，同时确保所述气密空间；压模步骤，用于使外表面用所述树脂层压的SAW芯片加压和加热，从而硬化所述树脂，同时抑制所述气密空间内的气体的膨胀；以及硬化后步骤，用于在树脂完全硬化的温度和时间加热已经经受压模步骤的SAW器件，其中在所述层压步骤之前的树脂片的厚度tr满足：
L/[(X+Gx)(Y+Gy)]≤tr，此处
L＝(X+Gx)(Y+Gy)(H+T+A)-XYT-XYA-[XVyA+YVxA+(4VxVyA)/3]，(L：密封一个SAW芯片的外表面所需要的树脂片体积，X：SAW芯片的一侧的长度，Y：SAW芯片的另一侧的长度，Gx：在x方向上相邻的SAW芯片之间的距离，Vx：从在Y方向上延伸的切割边缘到最近的SAW芯片的侧面的距离，Gy：在Y方向上邻近的SAW芯片之间的距离，Vy：从在X方向上延伸的切割边缘到最近的SAW芯片的侧面的距离，H：在完成一个SAW芯片的外表面用树脂片覆盖后位于一个SAW芯片的上表面上的树脂的厚度，T：压电衬底的厚度，以及A：从安装衬底基底材料到压电衬底底部的距离)。
根据上述，通过在执行由层压步骤、压模步骤和硬化后步骤构成的树脂密封步骤时将待使用的树脂片的厚度设定为适当值，可能确保被填充的融化树脂扩散到SAW芯片之间的凹处中和形成气密空间，且可能防止密封树脂由于气密空间的热膨胀而变形。具体而言，当通过切割将衬底分成SAW器件片时，不可能会形成使气密空间与树脂部分中的外部空气连通的孔。
根据本发明的另一实施例，一种根据权利要求1的制造表面安装SAW器件的方法特征在于，所述层压步骤使用压紧辊和导向器，将所述压紧辊加热到预定温度，且在转动时按压树脂的上表面，所述导向器支承所述安装衬底的下表面，其特征还在于，所述层压步骤满足以下条件：(a)将压紧辊的加热温度设定为等于或高于树脂片的软化或融化温度且低于树脂片的硬化温度；(b)通过使用所述压紧辊使所述树脂片的上表面加热和加压，软化或融化树脂片；以及(c)使用压紧辊使这样软化或融化的树脂片加热和加压，从而用树脂覆盖SAW芯片，同时确保所述气密空间。
根据上述，可能确保将软化的树脂填充到SAW芯片之间的凹处中，且可能形成具有理想形状和理想体积的气密空间。
根据本发明的另一实施例，一种根据权利要求1的制造表面安装SAW器件的方法特征在于，所述层压步骤使用刀片和导向器，所述刀片被加热到预定温度，所述刀片在一个方向上移动，同时其尖端与所述树脂片的上表面按压接触，其特征还在于，所述层压步骤满足以下条件：(a)将所述刀片的加热温度设定为等于或高于树脂片的软化或融化温度且低于树脂片的硬化温度；(b)通过使用刀片使所述树脂片的上表面加热和加压，软化或融化所述树脂片；以及(c)使用刀片使这样软化或融化的树脂片加热和加压，从而用树脂覆盖SAW芯片，同时确保所述气密空间。
上述第三方法的特征在于，通过使用加热的刀片而不是使用压紧辊使树脂片的上表面加压，软化或融化树脂片，且用树脂覆盖SAW芯片。
通过使用加热的刀片而不是使用热辊按压树脂片可执行所述层压步骤，且此层压步骤可呈现与使用热辊的层压不后相同的优点。
根据本发明的另一实施例，一种根据权利要求1、2或3的制造表面安装SAW器件的方法特征在于，所述树脂被构造为使得分离的保护膜结合到具有粘度的树脂片主体的上表面上，其特征还在于，在将树脂片主体的下表面设置在SAW芯片的上表面的同时顺序执行所述层压步骤和所述压模步骤后，分离所述保护膜。
所述树脂片主体具有能够在设置在SAW芯片上时临时结合到所述SAW芯片上的粘度。因此，通过将具有良好的分离特性的保护膜结合到加压件等与之接触的树脂片的上表面上，可防止树脂片在层压步骤和压模步骤粘附到压紧辊的缺陷。
根据本发明的另一实施例，一种根据权利要求1至4的制造表面安装SAW器件的方法特征在于，所述保护膜由聚乙烯对苯二甲酸酯(PET)构成。
根据本发明的另一实施例，一种根据权利要求1至5的制造表面安装SAW器件的方法特征在于，所述层压步骤在减压大气中执行。
因此，能可靠地在所述层压步骤期间进行抽气。
根据本发明的另一实施例，一种根据权利要求1至5的制造表面安装SAW器件的方法特征在于，所述层压步骤在惰性气体中执行。
因此，完成树脂密封后的气密空间用惰性气体密封，且可提高SAW器件的耐老化性能。
根据本发明的另一实施例，一种根据权利要求1至7的制造表面安装SAW器件的方法特征在于，所述安装衬底具有上面可安装多个SAW芯片的预定区域，其特征还在于，在所述层压步骤，在提供大面积的树脂片以在多个SAW芯片的上表面上扩散后，将具有大面积的树脂片层压在安装衬底基底材料上安装的多个SAW芯片上。
根据上述制造方法，通过使用安装衬底基底材料执行批量处理，可提高大规模生产率(mass-productivity)。
根据本发明的另一实施例，一种根据权利要求8所述的制造表面安装SAW器件的方法特征在于，在使用所述压紧辊或所述刀片将热量和压力施加在所述树脂和/或所述安装衬底上进行的所述压模步骤，使用隔离片控制SAW芯片上的压力，以便防止过多的压力施加给用树脂层压的SAW芯片(SAW chip piece)。
通过用隔离片防止过多压制(pressing)，而无需依赖于构成层压装置的压紧辊和道路的压力的精细调整，可能将树脂片填充到SAW芯片之间的凹处中，并使树脂片膨胀(expand)。
根据本发明的另一实施例，一种根据权利要求8或9中任一所述的制造表面安装SAW器件的方法特征在于，在所述压模步骤，框架设置在树脂片上，所述树脂片设置在多个安装在所述安装衬底基底材料上的SAW芯片上，整个安装衬底基底材料与框架一起被压模，且在按压位于框架之下的树脂的同时将安装衬底基底材料压模。
通过在多个密集地设置在安装衬底基底材料上的SAW芯片上设置大面积的树脂片，并通过框架将树脂片的上表面的外周缘压模，压制位于框架之下的树脂，且可加速树脂进入位于SAW芯片的外周缘上的SAW芯片的边缘(skirt)。
根据本发明的另一实施例，一种根据权利要求10中任一所述的制造表面安装SAW器件的方法特征在于，所述框架与将框架压模的加压件集成。
所述框架可与加压件(压力机的金属板或上面的模具)分开设置。然而，集成的框架便于处理，并可提高可加工性。
根据本发明的另一实施例，一种根据权利要求8和9中任一所述的制造表面安装SAW器件的方法特征在于，在所述压模步骤，所述框架设置在所述安装衬底基底材料上，以便在远离外直径侧的位置处环绕多个SAW芯片，设置在SAW芯片的上表面上的树脂片被压模，且利用框架的内周缘表面抑制安装衬底基底材料向树脂片的侧表面膨胀。
由于所述框架是用于防止树脂片在树脂片受压时横向膨胀的装置，所以所述框架可设置在安装衬底基底材料的上表面上。
附图说明
图1(a)和1(b)分别是外部透视图和纵向截面图，示出待用根据本发明的一个实施例的制造方法制造的表面安装SAW器件。
图2示出树脂片的一个实例的放大的截面图。
图3(a)和3(b)分别是平面图和正面纵向截面图，示出利用倒装片接合在安装衬底基底材料上的每片区域上安装SAW芯片的步骤。
图4示出其中基底薄膜与之分离的树脂片的下表面被安装以便在安装在安装衬底基底材料上的多个SAW芯片的上表面上分布(spread)的状态。
图5(a)和5(b)是截面图，用于说明利用层压装置层压临时结合到SAW芯片上的每个SAW芯片上的树脂片的热辊层压步骤。
图6是使用刀片的层压步骤的说明图。
图7(a)和7(b)是层压步骤后的压模步骤的说明图。
图8(a)和8(b)是硬化后步骤的说明图。
图9是完成的SAW芯片的说明图，其中图9(a)示出有缺陷的SAW芯片，且图9(b)示出好的SAW芯片。
图10是传统的SAW芯片的说明图。
具体实施方式
将通过在附图中示出的实施例详细说明本发明。
图1(a)和1(b)分别是外部透视图和纵向截面图，示出待用根据本发明的一个实施例的制造方法制造的表面安装SAW器件(以下称之为“SAW器件”)。
SAW器件1包括安装衬底2、导体凸起10、SAW芯片15、密封树脂31A等。安装衬底2包括：绝缘衬底3，绝缘衬底3由玻璃、树脂、陶瓷、玻璃纤维环氧树脂或氧化铝组成；设置在绝缘衬底3底部上的外部电极4；布线图案5；以及内部导体6。SAW芯片15具有通过导体凸起10电连接到各个布线图案5的连接垫16和电连接到连接垫16的IDT电极17。连接垫16和IDT电极17设置在压电衬底18的下表面上。SAW芯片15除了其下表面外的外表面(以及上表面和侧表面)用密封树脂31A覆盖，从而在IDT电极17和安装衬底的上表面之间形成气密空间S。压电衬底18举例来说由石英晶体或钽酸锂组成。在本实施例中也可将Au用作导体凸起10的材料。可选地，可将导电粘合剂、焊料等用于导体凸起10。
通过从电源接线端施加高频电场给IDT电极，IDT电极17产生表面声波，并利用压电效应将产生的SAW转变成高频电场，从而获得具有理想特征的滤波器。
通过加热树脂片以将树脂片的温度升高到软化温度、使树脂片加压和变形、将树脂片紧密结合到SAW芯片的外表面以及安装衬底的上表面、加热树脂以间温度升高到硬化温度和固定树脂片的形状，形成密封树脂31A。气密性由密封树脂31A维持，且密封树脂31A增强SAW芯片固定到安装衬底的固定力。密封树脂31A也充当密封装置，用于将IDT电极17和绝缘衬底3的上表面之间的空间形成为气密内部空间(“气密空间S”)，以便确保SAW传播。
图2示出片状密封树脂30的一个实例的放大的截面图。此树脂片30被构造为使得将分离的保护薄膜32可分离地结合到树脂片主体31的一个表面上，使得基底薄膜33分离地结合到树脂片主体31的另一表面上。树脂片主体31通过将液体环氧树脂形成为片(sheet)而获得，且由于液体环氧树脂被不结晶地冻结(frozen)，所以使树脂片主体31保留液体结构而失去流动性。树脂片主体31具有热塑性，以便在稍后描述的层压步骤融化树脂片30。本发明的一个特性是将树脂片主体31的厚度tr限制到稍后描述的预定值或更大。
由于树脂片主体31具有粘着性，所以分离的保护薄膜32结合到树脂片主体31的上表面上，以便于在稍后描述的层压步骤和压模步骤分离树脂片。在本实施例中，将厚度约为80μm的聚乙烯对苯二甲酸酯(PET)用作保护薄膜32。
将厚度为50μm的聚酯用作基底薄膜33。
下面将基于图3至图9描述根据本发明制造SAW芯片的步骤。
根据本发明的制造方法的要点如下所述。即，该制造方法包括倒装芯片安装步骤、层压步骤、压模步骤和硬化后步骤。在倒装芯片安装步骤，安装衬底2上的布线图案5通过导体凸起10连接SAW芯片的下表面上的连接垫16，从而利用倒装片接合将SAW芯片15安装到安装衬底2上。在层压步骤，将面积大于SAW芯片15的上表面上的SAW芯片的树脂片30安装到其上，且在软化(或融化)树脂片30的同时从一端压到另一端，从而在确保气密空间S的同时覆盖SAW芯片的外表面。在压模步骤，挤压和加热外表面用树脂31A层压的SAW芯片15，从而在抑制气密空间S内的气体膨胀的同时硬化树脂31A。在硬化后步骤，在树脂31A完全硬化的温度和时间加热经过压模步骤的SAW器件1。
此制造方法的特征构造是，层压步骤之前的树脂片30的厚度tr是
L/[(X+Gx)(Y+Gy)]≤tr，此处
L＝(X+Gx)(Y+Gy)(H+T+A)-XYT-XYA-[XVyA+YVxA+(4VxVyA)/3](L：密封一个SAW芯片的外表面所需要的树脂片体积，X：SAW芯片的一侧的长度，Y：SAW芯片的另一侧的长度，Gx：在X方向上相邻的SAW芯片之间的距离，Vx：从在Y方向上延伸的切割边缘到最近的SAW芯片的侧面的距离，Gy：在Y方向上邻近的SAW芯片之间的距离，Vy：从在X方向上延伸的切割边缘到最近的SAW芯片的侧面的距离，H：在完成一个SAW芯片的外表面用树脂片覆盖后位于一个SAW芯片的上表面上的树脂的厚度，T：压电衬底的厚度，以及A：从安装衬底基底材料到压电衬底底部的距离)。
以下，将描述使用具有预定面积的片状安装衬底利用成批处理的SAW器件制造方法和可在其上安装的多个SAW芯片。然而，根据本发明的制造方法也可应用于包括在各个安装衬底片上安装SAW芯片然后用树脂覆盖SAW芯片的制造方法。
图3(a)和3(b)分别是平面图和正面纵向截面图，示出利用倒装片接合在安装衬底基底材料40上的每片区域2上安装SAW芯片15的步骤。如参看图1描述的，包括每片SAW器件的区域具有设置在绝缘衬底3底部上的外部电极4、设置在绝缘衬底3的上表面上的布线图案5和内部导体6。通过使用导体凸起10将SAW芯片连接垫16连接到各个布线图案5上，利用倒装片接合将SAW芯片15安装在片区域2(piece region)上。
图4示出其中基底薄膜33(未示出)的下表面从其剥离的树脂片30设置在安装在安装衬底基底材料40上的多个SAW芯片15(压电衬底18)的上表面上的状态。如所说明的，树脂片主体31具有粘着性。因此，如果基底薄膜33从其剥离的树脂片30设置在SAW芯片的上表面上，则将树脂片30临时结合到SAW芯片15的上表面上，从而防止树脂片在处理(handle)中出现位置偏移等。
图5是用于说明使用热辊的层压步骤的截面图。临时结合到每个SAW芯片15上的树脂片30被层压装置50加热和挤压。
层压装置50包括移动装置(未示出)、压紧辊51、支承辊52。移动装置承载安装衬底基底材料40，其中在用箭头表示的方向上将SAW芯片15以预定层压速度安装到衬底基底材料40上。驱动以预定速度加热的压紧辊51，在其表面与SAW芯片15上的树脂片30的上表面接触时使其在箭头方向上转动。支承辊52充当导向器，用于支承安装衬底基底材料40的下表面，和在支承辊52和压紧辊51之间产生压力。压紧辊51受加热器(未示出)控制以加热到所要求的温度，且被驱动源(未示出)驱动以转动，以便在层压方向上引导安装衬底基底材料40。支承辊52在无任何驱动装置的情况下在与压紧辊51或安装衬底基底材料40互锁的箭头方向上转动或受驱动而转动。平面(flat stage)导向器可用于代替支承辊52作为在导向器和压紧辊51之间产生压力的导向器，以引导安装衬底基底材料的下表面。
要求此热辊层压步骤满足以下条件。
(a)将压紧辊51的加热温度设定为等于或大于树脂片30的软化(或融化)温度且低于硬化温度。
(b)通过使用压紧辊51将树脂片30的上表面加热和加压，使树脂片30软化(或融化)。
(c)使用压紧辊51将这样软化(或融化)的树脂片30加热和加压，从而在SAW芯片之间的凹处中填充和渗进树脂片主体31，且在确保气密空间S的同时将SAW芯片15用树脂覆盖。
通过使用图5(a)中所示的压紧辊51的层压步骤，将SAW芯片15用树脂片主体31层压，且将树脂片主体设置到SAW芯片的外表面和安装衬底基底材料的上表面。
使受加热器控制的压紧辊51的表面温度保持为等于或高于树脂片主体31的软化温度且低于其硬化温度。在这些实施例中，使树脂片30被软化以具有弹性模数的树脂片主体31的温度等于或高于60℃，且可硬化树脂片30的树脂片主体31的温度高于150℃。因此，通过使压紧辊51的表面温度保持为例如80到100℃，可以最佳的软化状态层压树脂片。根据本实施例，不加热支承辊52(平面导向器)的下部。然而，如果有必要，可加热支承辊52或平面导向器。将辊51和52之间的间隙设定为等于由安装衬底基底材料40的近似厚度和SAW器件15的高度的组合获得的尺寸。间隙需要根据分开的保护薄膜32的厚度、树脂片主体31的弹性模数等被适当调整。
以手动或电机驱动驱动压紧辊51，以使其在箭头方向上转动。如图5(a)中所示，通过插入具有临时结合到各个SAW芯片15上的树脂片30的安装衬底基底材料40，以便放置在辊51和52之间，树脂片主体31进入SAW芯片15之间的凹处，到达安装衬底表面，并环绕SAW芯片15，同时确保图5(b)中所示的每个SAW芯片15和安装衬底基底材料之间的气密空间。
在此实施例中，以设定为0.1到0.3m/min的层压速度执行热辊层压。
在此实施例中采用热辊层压的原因是层压树脂片，同时将树脂片30从一端向另一端顺序加压和抽气，以便不会不必要地扩展SAW芯片15和安装衬底基底材料40之间的气密空间S。因此，利用任何能顺序层压树脂片同时顺序抽气的任何方法，可将不同于压紧辊的装置用于使树脂片加热和加压。具体而言，例如，如图6中所示，可将具有加热刀片55的层压装置用于代替压紧辊51。驱动加热的刀片55进入箭头方向，同时接触加热到预定温度的刀片55的边沿。结果，SAW芯片15用树脂片30层压。在此情形下，将平面导向器53用作导向器。
如果在例如真空炉等减压大气中执行层压步骤，则可更有效地进行抽气，可提高树脂的粘附性，且可形成适当的气密空间S。
此外，如果在例如氮大气等惰性气体空气中执行层压步骤，则可提高SAW器件的耐老化特征。
请注意，仅通过层压步骤不能使树脂片主体31完全硬化，从而另外的完全硬化树脂片主体31的步骤是必要的。经过层压步骤的树脂是柔软的。由于这个原因，如果树脂片30被简单地以硬化温度加热，则气密空间S中的空气膨胀，将树脂挤出去，气密空间被不必要的扩大。需要完全硬化树脂，同时摒弃这一缺陷。为此执行压模工艺。
即，图7(a)和7(b)是用于层压步骤后的压模步骤的说明图。通过执行此压模，可能防止气密空间S由于空气受热膨胀而不必要地放大。
压模步骤由压力装置60执行。此压力装置60包括金属模具61、隔离片62、框架63、金属板(加压件)64和压力机70和71。金属模具61支承安装衬底基底材料40的底部。隔离片62设置在金属模具61上，以便位于安装衬底基底材料40的外部。框架63设置在树脂片上，以便用层压在安装衬底基底材料40上的树脂片30的上表面的外边沿接触框架下侧。金属板64使框架63的上表面加压。
如图7(a)中所示，将完成层压步骤并用树脂(参看图5(b)，以下称之为“层压单元U”)层压的安装衬底基底材料安装在金属模具61的上表面上，且将隔离片62(由特氟隆制成)设置在层压单元U的外部，以防止过多地将压力施加给层压单元U。隔离片62固定到金属模具61的上表面上。框架63(由特氟隆制成)具有环形，且直径大于其中安装SAW芯片15的区域，安装在层压单元U的树脂片3上，且金属板64安装在框架63上。
在如图7(a)中所示设定层压单元U后，使用压力机70执行图7(b)中所示的压模。压力机70包括上部模具(加压件)71和下部模具72，且将上部模具71和下部模具72的温度设定为150℃，此温度是硬化树脂的硬化温度。执行压制，同时将金属模具61安装在下部模具72上，并使上部模具71与金属板64的上表面接触。
由于使树脂硬化同时通过压制用力抑制气密空间S内的空气膨胀，所以不会发生气密空间由于空气膨胀而不必要地增大。此外，通过执行压模同时压制位于框架63之下的树脂，可抑制往往特别发生在位于SAW芯片外边缘上的图7(b)中所示的部分的空气膨胀(气孔)，其中所述SAW芯片男装在安装衬底基底材料40上。
在此实施例中，将框架63用作对树脂片的上表面的外周缘加压的框架。仅为了说明目的给出由特氟隆制成的框架63，并且也可采用由不同于特氟隆的材料制成的框架。进而，框架63可与金属板(加压件)64集成。如果直接通过压力机的上部模具(加压件)71而不是使用金属板64对树脂片的上表面的外周缘加压，则框架63可与压力机的上部模具71的下表面集成。
并且，由于框架63是抑制在树脂片30的水平方向上膨胀的装置，所以框架63并不总是需要设置在树脂片30的上表面上，只要能实现目的，也可预先将环形框架63集成地设置在相应于SAW芯片的外部的安装衬底基底材料40上。在此情形下，如果将框架作为分离的组件固定到平面安装衬底基底材料40上，则框架可能发生位置偏移。然而，如果例如由陶瓷(氧化铝)制成的安装衬底基底材料和由与基底材料相同的材料制成的框架预先与基底材料集成制造，则可避免框架等出现位置偏移的缺陷。
根据本实施例，在图7(b)中所示的状态保持十分钟后完成平面压模。如果充分执行图7(b)中所示的平面按压，则在此实施例中采用的树脂片30可防止树脂由于空气膨胀被挤出。
在压模步骤之后执行硬化后步骤。在硬化后步骤，在图8(a)中所示状态下，将层压单元U设置在大气温度设定为150℃的恒温槽(硬化后装置)中，并将其加热三小时。所述温度和所述时间足以完全硬化在本实施例中采用的树脂片30的树脂片主体31，且硬化条件需要根据例如待使用的树脂片的材料等条件的差别适当选择。只要薄膜32在压模步骤后是分离的，保护薄膜32可以在硬化后步骤之前或之后被分离。根据此实施例，为保护薄膜32的PET是在硬化后步骤后被分离的。
使用宽度为D的切割刀片沿图8(a)中所示的切割边缘切割经过硬化后步骤的单元U，从而获得图8(b)中所示的SAW器件片。
一般而言，在泼溅水、化工品等到切割刀片和待切割的对象的同时执行切割。由此，充当密封材料的树脂有时吸收水。如果树脂吸收水可能降低SAW器件的防潮性及其耐老化特征，或如果蒸汽爆炸现象(爆米花现象)对密封树脂造成损坏，则可在切割后提供烘焙步骤，以便从树脂提取湿气。
根据本发明的树脂密封方法包括四个步骤：倒装芯片安装步骤、层压步骤、压模步骤和上面已经描述的硬化后步骤。在根据本发明的树脂密封方法中，树脂片30的厚度(特别是树脂片主体31的厚度)是十分重要的因素。也就是说，如果树脂片主体31的厚度不够，则填充到SAW芯片之间的凹处中的树脂形成如图9(a)中所示向SAW芯片15外部极大地膨胀的气密空间S。结果，气密空间S到达切割边缘。在此状态下，如果将衬底切割成SAW器件片，则孔在树脂的侧表面中形成，从而极大地降低了SAW器件的防尘性和防潮性。为了防止这种降低，有必要计算树脂片主体的厚度，以便如图9(b)中所示填充到SAW芯片之间的凹处中的树脂至少更接近SAW芯片，和利用厚度等于或大于所计算的厚度的树脂片主体。
为此，计算提供图9(b)中所示状态所必须的树脂的体积，并此体积以每个SAW芯片的安装衬底面积进行划分，由此可计算树脂片主体31的最小厚度。
也就是说，如果树脂片主体31的厚度为tr，则tr需要满足以下条件。
L/[(X+Gx)(Y+Gy)]≤tr，这里
L＝(X+Gx)(Y+Gy)(H+T+A)-XYT-XYA-[XVyA+YVxA+(4VxVyA)/3]
(L：密封一个SAW芯片的外表面所需要的树脂片体积，X：SAW芯片的一侧的长度，Y：SAW芯片的另一侧的长度，Gx：在X方向上相邻的SAW芯片之间的距离，Vx：从在Y方向上延伸的切割边缘到最近的SAW芯片的侧面的距离，Gy：在Y方向上邻近的SAW芯片之间的距离，Vy：从在x方向上延伸的切割边缘到最近的SAW芯片的侧面的距离，H：在完成一个SAW芯片的外表面用树脂片覆盖后位于一个SAW芯片的上表面上的树脂的厚度，T：压电衬底的厚度，以及A：从安装衬底基底材料到压电衬底底部的距离)。
根据由本发明的发明人进行的实例，X＝1.62mm，Y＝1.22mm，Gx＝0.58mm，Gy＝0.58mm，Vx＝0.19mm，Vy＝0.19mm，H＝0.1mm，T＝0.35mm，A＝0.03mm，因此，厚度tr需要设定为等于或大于0.286mm，相应地采用tr＝0.33mm的树脂片。
可将树脂不会过多地进入气密空间且不会粘附到SAW传播区域的体积选择作为树脂片主体的厚度tr的上限。由于本发明的发明人采用的树脂主体31具有热塑性，所以其被软化，但未融化。因此，可能不会使树脂渗入气密空间。然而，相反地，可能会发生树脂不进入必要部分的缺陷。因此，需要使用上述公式适当选择树脂片主体的厚度tr。注意，只要融化后的树脂高于预定粘度，甚至可以将被加热时融化的树脂应用于本发明。
此外，根据本发明的树脂密封方法在层压步骤和压模步骤执行加压。因此，可克服安装衬底和高粘度树脂之间的低粘附性问题，这是国际公开No.WO97/02596中披露的方法的缺陷。
本文中所称的“特氟隆”是注册商标。
如迄今为止所述的，根据本发明，对于如此构成的表面安装SAW器件：使得通过正面朝下结合安装在安装衬底上的SAW芯片的外表面用加热并软化的树脂覆盖，使得树脂填充到SAW芯片的边缘和安装衬底的上表面之间的间隙中，从而在SAW芯片的下表面上的IDT电极和安装衬底的上表面之间形成气密空间，可能省却从在安装衬底中形成的通孔进行负压抽吸，以便确保树脂填充进间隙的量，和省却对加热温度和抽吸配置文件的严格管理，以便确保树脂和安装衬底之间的粘附性。
根据权利要求1的本发明，通过在执行树脂密封步骤时将待使用的树脂片的厚度设定为适当值，可能确保软化的树脂在SAW芯片的边缘上扩展，并形成气密空间，且可能防止密封树脂由于气密空间的热膨胀而变形。具体而言，当通过切割将衬底分成SAW器件片时，可能不会形成使气密空间与树脂部分中的外部空气连通的孔。
根据权利要求2的本发明，可能确保将软化的树脂填充到SAW芯片之间的凹处中，且可能形成具有理想形状和理想体积的气密空间。
根据权利要求3的本发明，通过使用加热的刀片代替使用热辊将树脂片加压和压制，可能执行层压步骤，且这种层压步骤可呈现与使用热辊的层压步骤相同的优点。
根据权利要求4的本发明，树脂片主体具有能在设置在SAW芯片上时临时结合到SAW芯片上的粘度。因此，通过将具有良好的分离特性的保护薄膜结合到加压件等与之接触的树脂片的上表面上，可防止树脂片在层压步骤和压模步骤粘附到压紧辊、刀片和加压件。
根据权利要求5的本发明，由于保护薄膜由聚乙烯对苯二甲酸酯(PET)构成，所以可确保分离特征。
根据权利要求6的本发明，由于层压步骤是在减压大气中执行的，所以可以可靠地执行在层压步骤期间进行的抽气。
根据权利要求7的本发明，由于层压步骤是在惰性气体大气中执行的，所以完成树脂密封后的气密空间用惰性气体填充，从而将获得具有良好的耐老化特征的SAW器件。
根据权利要求8的本发明，通过使用安装衬底基底材料执行成批处理，可提高大规模生产率。
根据权利要求9的本发明，通过使用隔离片防止过度压制，而不是取决于利用构成层压装置的压紧辊和刀片对压力进行精细调整，可能将树脂片适当填充到SAW芯片之间的凹处中，并使树脂片膨胀。
根据权利要求10的本发明，通过在密集地设置在安装衬底基底材料上的多个SAW芯片上设置大面积的树脂片，并将穿过框架的树脂片的上表面的外周缘压模，压制位于框架之下的树脂，且可加速树脂进入位于SAW芯片的外周缘上的SAW芯片的边缘(skirt)。
根据权利要求11的本发明，框架与将框架压模的加压件集成。框架可与加压件(压力机的金属板或上面的模具)分开设置。然而，集成的框架便于处理，并可提高可加工性。
根据权利要求12的本发明，框架集成到安装衬底基底材料上。由于所述框架是用于防止树脂片在树脂片受压时横向膨胀的装置，所以所述框架可设置在安装衬底基底材料的上表面上。

Claims (12)

1.一种制造表面安装SAW器件的方法，所述表面安装SAW器件包括：安装衬底，所述安装衬底包括绝缘衬底、设置在绝缘衬底底部上用于表面安装的外部电极和设置在绝缘衬底和所述外部电极之上的布线图案；SAW芯片，所述SAW芯片包括压电衬底、在压电衬底的一个表面上形成的IDT电极和通过导体凸起连接到所述布线图案的连接垫；以及密封树脂，所述密封树脂形成为从所述SAW芯片的外表面到所述安装衬底的上表面覆盖所述SAW芯片，同时通过倒装片接合以正面朝下的状态将所述SAW芯片安装在安装衬底上，从而在所述IDT电极和所述安装衬底之间形成气密空间，所述方法包括：
倒装芯片安装步骤，用于通过所述导体凸起将所述布线图案连接到所述连接垫，从而通过倒装片接合将SAW芯片安装在所述安装衬底上；
层压步骤，用于将面积大于所述SAW芯片的上表面的树脂片安装在SAW芯片的上表面上，使树脂片加压，同时从安装衬底一端到安装衬底另一端软化或融化树脂片，从而用树脂覆盖SAW芯片的外表面，同时确保所述气密空间；
压模步骤，用于使外表面用所述树脂层压的SAW芯片加压和加热，从而硬化所述树脂，同时抑制所述气密空间内的气体膨胀；以及
硬化后步骤，用于在树脂完全硬化的温度和时间加热已经经受压模步骤的SAW器件，其中
在所述层压步骤之前的树脂片的厚度tr满足：
L/[(X+Gx)(Y+Gy)]≤tr，此处
L＝(X+Gx)(Y+Gy)(H+T+A)-XYT-XYA-[XVyA+YVxA+(4VxVyA)/3]，
L：密封一个SAW芯片的外表面所需要的树脂片体积，X：SAW芯片的一侧的长度，Y：SAW芯片的另一侧的长度，Gx：在X方向上相邻的SAW芯片之间的距离，Vx：从在Y方向上延伸的切割边缘到最近的SAW芯片的侧面的距离，Gy：在Y方向上邻近的SAW芯片之间的距离，Vy：从在X方向上延伸的切割边缘到最近的SAW芯片的侧面的距离，H：在完成一个SAW芯片的外表面用树脂片覆盖后位于一个SAW芯片的上表面上的树脂的厚度，T：压电衬底的厚度，以及A：从安装衬底基底材料到压电衬底底部的距离。
2.根据权利要求1所述的表面安装SAW器件制造方法，其中
所述层压步骤包括热辊层压步骤，在与所述树脂片的上表面按压接触的同时转动并加热到预定温度的压紧辊和设置在所述安装衬底的下表面之间的导向器之间对安装衬底和SAW芯片加压，以及
所述加热辊层压步骤满足以下条件：
(a)将压紧辊的加热温度设定为等于或高于树脂片的软化或融化温度且低于树脂片的硬化温度；
(b)通过使用所述压紧辊使所述树脂片的上表面加热和加压，软化或融化树脂片；以及
(c)使用压紧辊使这样软化或融化的树脂片加热和加压，从而用树脂覆盖SAW芯片，同时确保所述气密空间。
3.根据权利要求1所述的表面安装SAW器件制造方法，其中
所述层压步骤包括刀片层压步骤，用于在尖端与所述树脂片的上表面按压接触的同时在一个方向上移动且加热到预定温度的刀片和设置在所述安装衬底的下表面上的导向器之间对所述安装衬底和所述SAW芯片加压，以及
所述刀片层压步骤满足以下条件：
(a)将所述刀片的加热温度设定为等于或高于树脂片的软化或融化温度且低于树脂片的硬化温度；
(b)通过使用刀片将所述树脂片的上表面加热和加压，软化或融化所述树脂片；以及
(c)使用所述刀片将这样软化或融化的树脂片加热和加压，从而用树脂覆盖SAW芯片，同时确保所述气密空间。
4.根据权利要求1、2或3所述的表面安装SAW器件制造方法，其中
所述树脂被构造为使得分离的保护膜结合到具有粘度的树脂片主体的上表面上，以及
在将树脂片主体的下表面设置在所述SAW芯片的上表面的同时顺序执行所述层压步骤和所述压模步骤后，分离所述保护膜。
5.一种根据权利要求1至4中任一所述的表面安装SAW器件制造方法，其中
所述保护膜包括聚乙烯对苯二甲酸酯(PET)。
6.一种根据权利要求1至5中任一所述的表面安装SAW器件制造方法，其中
所述层压步骤在减压大气中执行。
7.一种根据权利要求1至5中任一所述的表面安装SAW器件制造方法，其中
所述层压步骤在惰性气体中执行。
8.一种根据权利要求1至7中任一所述的表面安装SAW器件制造方法，其中
所述安装衬底是具有彼此连接以形成片的多个安装衬底片的安装衬底基底材料，以及
在所述层压步骤，在提供大面积的树脂片以在多个SAW芯片的上表面上扩散后，将具有大面积的树脂片层压在安装衬底基底材料上安装的多个SAW芯片上。
9.一种根据权利要求8所述的表面安装SAW器件制造方法，其中
在使用设置在上侧表面侧和下侧表面侧上的加压板执行的压模步骤，相应地在大面积树脂片层压在安装在所述安装衬底基底材料上的多个SAW芯片上后，将隔离片用于限制所述加压板的压力，以便防止过多的压力施加给用树脂层压的SAW芯片。
10.一种根据权利要求8或9所述的表面安装SAW器件制造方法，其中
在所述压模步骤，框架设置在树脂片上，所述树脂片设置在多个安装在所述安装衬底基底材料上的SAW芯片上，整个安装衬底基底材料与框架一起被压模，且在压制位于框架之下的树脂的同时将安装衬底基底材料压模。
11.一种根据权利要求10所述的表面安装SAW器件制造方法，其中
所述框架与将所述框架压模的加压件集成。
12.一种根据权利要求8或9所述的表面安装SAW器件制造方法，其中
在所述压模步骤，所述框架设置在所述安装衬底基底材料上，以便在远离外直径侧的位置处环绕多个SAW芯片，设置在SAW芯片的上表面上的树脂片被压模，且利用所述框架的内周缘表面抑制所述安装衬底基底材料向树脂片的侧表面膨胀。
CNB2003801006522A 2002-10-04 2003-10-02 表面安装声表面波器件制造方法 Expired - Fee Related CN100472962C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002293110A JP3702961B2 (ja) 2002-10-04 2002-10-04 表面実装型ｓａｗデバイスの製造方法
JP293110/2002 2002-10-04

Publications (2)

Publication Number Publication Date
CN1692552A true CN1692552A (zh) 2005-11-02
CN100472962C CN100472962C (zh) 2009-03-25

Family

ID=32063999

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801006522A Expired - Fee Related CN100472962C (zh) 2002-10-04 2003-10-02 表面安装声表面波器件制造方法

Country Status (6)

Country Link
US (1) US7183124B2 (zh)
EP (1) EP1548937A4 (zh)
JP (1) JP3702961B2 (zh)
KR (1) KR20050072421A (zh)
CN (1) CN100472962C (zh)
WO (1) WO2004032321A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102300627A (zh) * 2009-01-29 2011-12-28 富士胶片株式会社 结晶聚合物微孔膜、其制备方法、和过滤用过滤器
CN102334282A (zh) * 2009-02-25 2012-01-25 精工电子有限公司 压电振动器的制造方法、振荡器、电子设备及电波钟
CN101933129B (zh) * 2008-02-07 2012-03-28 株式会社村田制作所 电子元件装置的制造方法
CN108183164A (zh) * 2016-12-08 2018-06-19 乐金显示有限公司 触敏元件、包含该元件的显示装置及制造该元件的方法
CN109411597A (zh) * 2018-11-09 2019-03-01 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US7042073B2 (en) * 2001-06-07 2006-05-09 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP2004201285A (ja) * 2002-12-06 2004-07-15 Murata Mfg Co Ltd 圧電部品の製造方法および圧電部品
JP3689414B2 (ja) * 2003-06-03 2005-08-31 東洋通信機株式会社 弾性表面波デバイスの製造方法
JP3912348B2 (ja) * 2003-09-16 2007-05-09 エプソントヨコム株式会社 弾性表面波デバイスの製造方法
JP4730652B2 (ja) * 2004-06-02 2011-07-20 ナガセケムテックス株式会社 電子部品の製造方法
US7248133B2 (en) * 2004-06-28 2007-07-24 Kyocera Corporation Method for manufacturing surface acoustic wave device
JP2006229632A (ja) * 2005-02-17 2006-08-31 Epson Toyocom Corp 弾性表面波デバイス
EP1867980A4 (en) * 2005-04-06 2014-03-05 Murata Manufacturing Co SURFACE WAVE SENSOR DEVICE
JP5024584B2 (ja) * 2005-10-26 2012-09-12 日立化成工業株式会社 スムーサー装置
US7652214B2 (en) * 2005-11-02 2010-01-26 Panasonic Corporation Electronic component package
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US7633144B1 (en) * 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
JP2009010942A (ja) * 2007-05-29 2009-01-15 Nippon Dempa Kogyo Co Ltd 圧電部品及びその製造方法
JP5084829B2 (ja) * 2007-06-28 2012-11-28 パナソニック株式会社 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール
JP4966791B2 (ja) * 2007-09-04 2012-07-04 新日本無線株式会社 光半導体装置の製造方法
JP5264281B2 (ja) * 2008-05-09 2013-08-14 日本電波工業株式会社 圧電部品の製造方法
DE102008022977A1 (de) * 2008-05-09 2009-04-09 Siemens Medical Instruments Pte. Ltd. Schaltung mit selbsthaftender Kapselung, Herstellungsverfahren und Hörhilfe
FR2943849B1 (fr) 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
JP5425975B2 (ja) * 2012-06-28 2014-02-26 日東電工株式会社 接着フィルム、半導体装置の製造方法及び半導体装置
KR101418264B1 (ko) * 2013-01-14 2014-07-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법
JP6422296B2 (ja) * 2014-10-09 2018-11-14 新日本無線株式会社 電子部品およびその製造方法
CN109742189B (zh) * 2018-12-28 2024-04-02 广东沃德精密科技股份有限公司 翻转压合装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207222B2 (ja) 1991-08-29 2001-09-10 株式会社東芝 電子部品装置
JP3189324B2 (ja) 1991-09-28 2001-07-16 株式会社村田製作所 弾性表面波装置の実装方法
JPH07176565A (ja) 1993-12-16 1995-07-14 Casio Comput Co Ltd 配線基板およびその製造方法
EP0840369A4 (en) 1995-06-30 2001-12-19 Toshiba Kk ELECTRONIC COMPONENT AND ITS MANUFACTURING METHOD
DE19806818C1 (de) 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
JP2000091381A (ja) 1998-09-10 2000-03-31 Oki Electric Ind Co Ltd 半導体装置の実装方法、これに用いる半導体装置および実装用基板、半導体装置の実装構造
JP3339450B2 (ja) * 1999-03-02 2002-10-28 株式会社村田製作所 表面波装置の製造方法
FR2799883B1 (fr) 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
JP4729795B2 (ja) 2000-02-10 2011-07-20 株式会社村田製作所 電子デバイス素子の実装方法
JP3537400B2 (ja) 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP2002184884A (ja) 2000-12-18 2002-06-28 Tdk Corp 電子装置およびその製造方法
JP2002198403A (ja) 2000-12-26 2002-07-12 Tomoegawa Paper Co Ltd Ｔａｂ用テープ
DE60226677D1 (de) * 2001-01-30 2008-07-03 Matsushita Electric Ind Co Ltd Saw-einrichtung und verfahren zu ihrer herstellung
JP4496652B2 (ja) 2001-02-06 2010-07-07 パナソニック株式会社 弾性表面波装置とその製造方法
JP5035580B2 (ja) 2001-06-28 2012-09-26 ナガセケムテックス株式会社 弾性表面波デバイスおよびその製法
JP2003032061A (ja) 2001-07-16 2003-01-31 Toshiba Corp 弾性表面波装置の製造方法
JP2003028295A (ja) 2001-07-18 2003-01-29 Hino Motors Ltd 変速機の変速操作機構
WO2003032484A1 (de) * 2001-09-28 2003-04-17 Epcos Ag Verfahren zur verkapselung eines elektrischen bauelementes und damit verkapseltes oberflächenwellenbauelement
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
JP2003264442A (ja) 2002-03-08 2003-09-19 Toshiba Corp 弾性表面波装置の製造方法及び多面取りベース基板
JP2003283295A (ja) * 2002-03-25 2003-10-03 Toshiba Corp 弾性表面波装置及びその製造方法
JP4166997B2 (ja) 2002-03-29 2008-10-15 富士通メディアデバイス株式会社 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置
JP2004007051A (ja) 2002-05-30 2004-01-08 Mitsubishi Electric Corp 封止用部材およびこれを用いた表面弾性波装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101933129B (zh) * 2008-02-07 2012-03-28 株式会社村田制作所 电子元件装置的制造方法
CN102300627A (zh) * 2009-01-29 2011-12-28 富士胶片株式会社 结晶聚合物微孔膜、其制备方法、和过滤用过滤器
CN102334282A (zh) * 2009-02-25 2012-01-25 精工电子有限公司 压电振动器的制造方法、振荡器、电子设备及电波钟
CN108183164A (zh) * 2016-12-08 2018-06-19 乐金显示有限公司 触敏元件、包含该元件的显示装置及制造该元件的方法
CN108183164B (zh) * 2016-12-08 2022-02-22 乐金显示有限公司 触敏元件、包含该元件的显示装置及制造该元件的方法
CN109411597A (zh) * 2018-11-09 2019-03-01 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法
CN109411597B (zh) * 2018-11-09 2024-03-15 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构及其封装方法

Also Published As

Publication number Publication date
CN100472962C (zh) 2009-03-25
EP1548937A4 (en) 2006-06-07
WO2004032321A1 (ja) 2004-04-15
EP1548937A1 (en) 2005-06-29
US20060053607A1 (en) 2006-03-16
JP2004129092A (ja) 2004-04-22
JP3702961B2 (ja) 2005-10-05
US7183124B2 (en) 2007-02-27
KR20050072421A (ko) 2005-07-11

Similar Documents

Publication Publication Date Title
CN1692552A (zh) 表面安装声表面波器件制造方法
CN1235383C (zh) 压电型电声转换器
CN1303646C (zh) 增强板粘着装置
CN1211853C (zh) 母电子装置及其制造方法和制造装置以及电子装置及其制造方法
CN1132046C (zh) 衬底粘接方法和装置以及液晶显示器件的制造方法
CN1449583A (zh) 塑料封装基底、气腔型封装及其制造方法
TWI594391B (zh) Method of manufacturing semiconductor device
CN1300180A (zh) 芯片安装、电路板、数据载体及制造方法和电子元件组件
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1508968A (zh) 电子元件及其制造方法
CN101040376A (zh) 半导体芯片制造方法
CN1655353A (zh) 叠层mcp及其制造方法
JP2003007652A (ja) 半導体チップの製造方法
CN1536646A (zh) 半导体器件的制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1974165A (zh) 从衬底分离部件的方法
CN1826688A (zh) 半导体器件的制造方法
CN1799194A (zh) 制造表面声波器件的方法
CN1439915A (zh) 液晶显示器的制造方法
CN1296640A (zh) 各向异性导电膜、半导体芯片的安装方法和半导体装置
CN1734935A (zh) 陶瓷封装件、集合基板及其制造方法
CN1484072A (zh) 液晶显示板的生产方法
CN1700467A (zh) 半导体器件
CN1531089A (zh) 半导体装置、电子设备及它们制造方法，以及电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEIKO EPSON CORP.

Free format text: FORMER OWNER: EPSON TOYOCOM CORP.

Effective date: 20110907

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110907

Address after: Tokyo, Japan

Patentee after: Seiko Epson Corp.

Address before: Tokyo, Japan

Patentee before: Epson Toyocom Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20191002

CF01 Termination of patent right due to non-payment of annual fee