CN1679124A - 薄膜电容器及其制造方法 - Google Patents
薄膜电容器及其制造方法 Download PDFInfo
- Publication number
- CN1679124A CN1679124A CNA038207060A CN03820706A CN1679124A CN 1679124 A CN1679124 A CN 1679124A CN A038207060 A CNA038207060 A CN A038207060A CN 03820706 A CN03820706 A CN 03820706A CN 1679124 A CN1679124 A CN 1679124A
- Authority
- CN
- China
- Prior art keywords
- layer
- mentioned
- monocrystalline
- film capacitor
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010409 thin film Substances 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 230000012010 growth Effects 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 229910002367 SrTiO Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 6
- 229910010037 TiAlN Inorganic materials 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910020068 MgAl Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 175
- 239000010408 film Substances 0.000 description 64
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000000203 mixture Substances 0.000 description 9
- 229910015801 BaSrTiO Inorganic materials 0.000 description 7
- 239000003985 ceramic capacitor Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000003801 milling Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 101000621511 Potato virus M (strain German) RNA silencing suppressor Proteins 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004549 pulsed laser deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 241000877463 Lanio Species 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical group [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 229920002994 synthetic fiber Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明提供一种包含单晶高介电常数电介质层的薄膜电容器。该薄膜电容器具有：单晶硅基板；在单晶硅基板上外延生长的单晶中间层；在单晶中间层上外延生长的单晶下部电极；在下部电极层上外延生长的单晶高介电常数电介质层；在单晶高介电常数电介质层上方形成的上部电极层；分别与下部电极层、上部电极层的多个位置连接的多个导电体凸起。
Description
技术领域
本发明涉及一种电容器，特别涉及一种适用作为用于吸收由在高频下工作的大规模集成电路(LSI)所产生的噪音的去耦电容器而使用的低电感、大容量的电容器。
在本说明书中，将10或10以上的介电常数称作高介电常数。
背景技术
在高频下工作的大规模集成电路(LSI)中，电容器是重要的组成元素。例如，为了防止因开关噪音等引起的误操作，而使用将吸收噪音的去耦电容器与电源并联连接，来降低电源阻抗的方法。
电源阻抗Z表示为：
Z(P)∝V /(nif) (1)
其中，V是电源电压，n是每个LSI的元件数，i是元件的开关电流，f是驱动频率。
为了LSI的低电压化、元件的高度集成化、高频化，所要求的阻抗急剧下降。去耦电容器的阻抗Z(C)表示为：
Z(C)＝[R2+{2пfL-(1/2пfC)}2]1/2 (2)
其中，R是电阻，L是电感，C是容量。为了去耦电容器的低阻抗化，优选地增大容量C且减小电感L。
通常作为去耦电容器，可使用在LSI的周边配置的叠层陶瓷电容器。叠层陶瓷电容器具有将电极层和陶瓷电介质层交替地层叠，在侧面形成一对表面电极，与交替设置电极层连接的结构。虽然能够提供大容量，但由于电极层在侧面连接于表面电极，所以难于减小电感。
随着LSI的工作频率的高频化，要求去耦电容器的低电感化，但对应于叠层陶瓷电容器就会变得更加严格。
作为低电感的电容器，正在开发薄膜电容器。薄膜电容器，例如，在硅基板上层叠电极层和电介质层，在电极层选择性地设置开口，形成多个贯通电介质层的从厚度方向连接于电极层的引出电极。在引出电极上例如形成焊料凸起，以能够进行表面安装。能够缩短电极的各点和端子之间的距离，有利于低电感化。由于能够利用半导体工艺，能够提高尺寸精度，能够缩短凸起间隔。
薄膜电容器，容易使电介质薄膜变薄，就有利于增大电极每单位面积的容量。当薄的电介质层存在缺陷时，漏电流就容易变大。与叠层陶瓷电容器比较时，使薄膜电容器多层化也并不容易。此外，薄膜电介质具有介电常数变低的倾向。根据这样的情况，与叠层陶瓷电容器比较时，用薄膜电容器获得大容量也不容易。
为了增加薄膜电容器的容量，并使薄膜电容器的漏电流减少，在日本专利特开平11-97289号公报中提出了一种分两次利用溶胶凝胶法来形成电介质层的方法。第二次的成膜使用原料浓度低的溶胶凝胶原料。报道了可通过提高多晶电介质层的品质，来将漏电流减少到约1/3。
优选地薄膜电容器的电介质层具有高介电常数。介电常数越高，由同一厚度、同一面积形成的容量就越高。作为高介电常数的电介质层，优选地使用BaSrTiO3(BST)。BST具有介电常数高(高介电常数)、低损失、高耐压、并稳定性、高频特性中优良的特性。
图7表示根据现有技术的薄膜电容器的结构例。在硅基板51的表面上形成有氧化硅等绝缘层52。在绝缘层52之上，形成由Pt等形成的下部电极53，在下部电极53上形成由BST等形成的高介电常数的电介质层54。在电介质层54之上形成由Pt等形成的上部电极59。
在绝缘层52上形成的下部电极53通常为多晶体。在多晶下部电极53上形成的高介电常数的电介质层54也为多晶体。多晶电介质层54含有多个晶粒，在晶粒和晶粒的交界处设置晶界。晶界容易流过漏电流，容易使电介质层的漏电特性，以至耐压劣化。
此外，多晶的各晶粒如图所示，当形成根据结晶性的表面时，电介质层54的表面的平滑性也将消失。当电介质层表面的凹凸变大时，就会损坏电场分布的均匀性，产生电场集中，同样也成为漏电特性、耐压劣化的原因。
如果能以具有平坦表面的单晶层来形成电介质层，就能够提供漏电特性、耐压优良的薄膜电容器。
能够在单晶MgO基板或单晶SrTiO3(ST)基板上，形成如单晶BST这样的钙钛矿结构的高介电常数电介质层。但是，难于以廉价获得大面积的这样的单晶基板。
图8A、8B是表示使用单晶电介质层的薄膜电容器的所预测的特性的曲线图。
图8A表示将使用单晶电介质层的薄膜电容器的漏电特性与使用多晶电介质层的薄膜电容器的特性进行比较而表示的曲线图。横轴是以线性标度、单位V来表示向电容器的施加电压，纵轴是以对数标度、单位A/cm2来表示漏电流J。曲线p1表示使用多晶电介质层的情况下的漏电流特性，曲线s1表示使用单晶电介质层的情况下的漏电流特性。在使用单晶电介质层时，如图所示，预测到漏电流随晶粒边界的消失而大幅度降低。
图8B是同时表示单晶电介质层的介电常数的膜厚依赖性、多晶电介质层的介电常数的膜厚依赖性的曲线图。横轴是以线性标度、单位纳米(nm)来表示膜厚，纵轴是以线性标度来表示介电常数。曲线p2表示多晶电介质层的介电常数的膜厚依赖性。多晶电介质层，当其膜厚为100nm和100nm以下时，随膜厚的减少介电常数急剧下降。
曲线s2表示单晶电介质层的介电常数的膜厚依赖性。单晶电介质层的介电常数整体上比多晶电介质层的介电常数高。可预测出虽然随其膜厚的减少介电常数下降，但没有表现出如多晶电介质层情况那样的急剧降低。
如以上所说明，一直以来薄膜电容器使用现有的多晶电介质层来制作。如果能将多晶电介质层替换为单晶电介质层，就能够大幅度地改善薄膜电容器的特性。
发明内容
本发明的目的在于提供一种含有单晶高介电常数电介质层的薄膜电容器。
本发明的另一个目的在于提供一种适用于降低高频下工作的大规模集成电路的电源噪音的降低等的低电感、大容量的薄膜电容器。
本发明的再另一个目的在于提供一种这样的薄膜电容器的制造方法。
根据本发明的一个观点，提供一种薄膜电容器，该薄膜电容器包括：单晶硅基板；在单晶硅基板上外延生长的单晶中间层；在单晶中间层上外延生长的单晶下部电极；在下部电极层上外延生长的单晶高介电常数电介质层；在单晶高介电常数电介质层上方形成的上部电极层；分别与下部电极层、上部电极层的多个位置连接的多个导电体凸起。
根据本发明的另一个观点，提供一种薄膜电容器的制造方法，该薄膜电容器的制造方法包含：在单晶硅基板的表面上外延生长中间层的工序；在中间层上外延生长下部电极层的工序；在下部电极层上外延生长单晶高介电常数电介质层的工序；在单晶高介电常数电介质层上方形成上部电极层的工序。
附图说明
图1A-1D是用于说明本发明者等进行的实验结果的剖视图、图表以及曲线图。
图2A-2D是用于说明本发明等进行的实验结果的剖视图、图表以及曲线图。
图3A-3E是表示根据本发明实施例的薄膜电容器的制造工序的硅基板的剖视图。
图4A-4E是表示根据本发明另一实施例的薄膜电容器的制造工序的硅基板的剖视图。
图5A、5B是表示图3A-3E、4A-4E中所示的薄膜电容器的安装例的平面图、剖视图。
图6A、6B、6C是表示本发明的实施例的变形例的剖视图。
图7是表示根据现有技术的薄膜电容器的结构的剖视图。
图8A、8B是表示将使用单晶电介质层和多晶电介质层情况下的电容器性能进行比较而表示的曲线图。
具体实施方式
本发明者等发现能够在单晶硅基板上生长单晶下部电极、单晶电介质层的情况。
图1A表示样品的结构。准备具有(100)面的硅基板1x。使用SrTiO3溅射靶、含有Ar和O2的Ar/O2气氛，在基板温度800℃下，利用RF溅射，在硅基板的(100)面上形成厚约100nm的SrTiO3膜2x作为绝缘材料的中间层。
将基板温度设为600℃，在中间层2x上通过Ar气氛的DC溅射形成厚约500nm的Pt层3x作为下部电极层，并且，在其之上通过Ar/O2气氛的RF溅射形成高介电常数的钙钛矿氧化物的厚约50nm的BaSrTiO3层4x作为电介质层。如这样制作出样品10x，进行X射线解析并验证了电介质层4x是否为单晶体。如果该结构下电介质层4x是单晶体，就只需在其上形成上部电极9x，就能够形成具有单晶电介质层的薄膜电容器。
图1B是表示与样品10x的结构各层相对的极点图形的半球图。示出了样品10x的基板法线方向<001>、面内方向<100>及其等效方向。用黑点表示由(110)面的衍射方向的分布。
图1C是从上方观看图1B的半球的图。等效的(110)面衍射峰值的位置按90度间隔分布有四个位置。进行Φ扫描时，就能够检测出这些方位。
图1D是表示针对样品的Φ扫描图形的曲线图。横轴以单位“度”表示角度Φ，纵轴表示X射线衍射强度。基板硅1x的(220)面衍射峰值按90度间隔来进行测量。在基板上形成的中间层2x、下部电极层3x、电介质层4x分别在同一位置上明确地表示出(220)面衍射图形。硅基板的(220)面衍射图形和在其上形成的薄膜各层的(220)面衍射图形错开了45度。这是因为Si和SrTiO3(ST)的晶格常数不同，在ST旋转45°状态下，就能达到晶格匹配性。
根据图1D所示的结果，可知在(100)面Si基板的表面上能够依次分别外延生长钛酸锶(ST)层、箔层、BST层。
图2A-2D表示作为硅基板而使用(111)面硅基板时的实验结果。
图2A表示样品的结构。在(111)面硅基板1y的表面上，在基板温度800℃下利用Ar/O2气氛、RF溅射来堆积厚约100nm的CeO2层2y，在基板温度为600℃下，在其上利用Ar气氛、DC溅射来堆积厚约500nm的Pt层3y，并利用Ar/O2气氛、RF溅射来堆积厚约50nm的BST层4y。利用X射线对这样形成的样品10y进行解析。
图2B是表示X射线的极点图形。在半球上示出硅基板的法线方向<111>及面内方向<10-1>及其等效方向。用黑点表示由(110)面的衍射方向。
图2C是从上方看图2B的半球的图。在<10-1>方向的中间位置上出现了(110)面衍射峰值。
图2D是表示样品的Φ扫描图形的曲线图。横轴以单位度表示角度Φ，纵轴以任意单位表示X射线衍射光的强度。硅基板1y、CeO2层2y、Pt层3y、BST层4y分别在同一位置示出由(220)面的衍射图形。即，可知在(111)硅基板上形成的CeO2层2y、Pt层3y、BST层4y分别是，在基板上外延生长，具有与基板相同的结晶轴方向的单晶层。
根据这些实验结果，可知在单晶硅基板上能够外延生长SrTiO3、CeO2的绝缘中间层，在其上能够外延生长Pt的贵金属下部电极层、BaSrTiO3的高介电常数钙钛矿电介质层。
换言之，能够在单晶硅基板上外延生长中间层，在其上能够依次外延生长下部电极、电介质层。
作为在硅基板上能够外延生长的中间层材料，除了能够使用上面说明的萤石结构的CeO2、钙钛矿结构的SrTiO3以外，还能够使用ZrO2、MgAl2O4等氧化物、TiAlN等氮化物。
作为单晶下部电极的材料，除了上述的Pt以外，还能够使用Ir、Ru、Rh等贵金属。Ir、Ru、Rh等贵金属比Pt电阻率更低，适合作电极。但，具有氧化的性质。在防止氧化的情况下优选使用Pt。此外，也能够利用SrRuO3、LaNiO3、LaSrCo3等导电性氧化物、AlTiN等导电性氮化物。
作为外延生长的介电常数10或10以上的高介电常数电介质层的材料，除上述的(Ba、Sr)TiO3(BST)以外，还能够使用SrTiO3(ST)、BaTiO3、Ba(Zr、Ti)O3、Ba(Ti、Sn)O3、Pb(Zr、Ti)O3(PZT)、(Pb、La)(Zr、Ti)O3(PLZT)、Pb(Mn、Nb)O3-PbTiO3(PMN-PT)、Pb(Ni、Nb)O3-PbTiO3等钙钛矿型氧化物。
代替形成夹持一层电介质层的一对电极，也可构成为电用极层夹持多层电介质层的结构。能够采取在中间插入电极的结构。在中间配置的电极用能够外延生长的与下部电极相同的材料来形成。
上部电极不必一定是单晶，也可使用与下部电极相同的材料以及Au、Cu、Al等的导电材料或它们的合金、与其它材料的合成材料等。
下面，说明本发明的实施例。
图3A-3E是表示根据本发明的实施例的薄膜电容器的制造工序的Si基板的剖视图。
如图3A所示，将(111)硅基板放置到多靶、DC-RF磁控溅射装置中，将基板温度设为800℃。使用Ar/O2气氛、RF电源，从CeO2靶向基板上溅射CeO2，形成膜厚约100nm的中间层2。按基板1的晶格取向外延生长中间层2，而形成(111)面。
将基板温度设为600℃，使用Ar气氛、DC电源，从Pt靶形成膜厚约500nm的Pt层3。按CeO2中间层2的取向外延生长Pt下部电极层3。将基板温度保持在600℃，使用Ar/O2气氛、RF电源，利用BaSrTiO3靶，通过溅射形成膜厚约50nm的BaSrTiO3层4。也可外延生长BaSrTiO3层4。
接下来，将基板温度设为300℃，使用DC电源、Ar气氛、Pt靶，在基板上形成膜厚约500nm的Pt层9。作为上述电极的Pt层9由于不需要进行取向，在低温下形成膜。
将基板翻过来，放置在溅射装置中，在基板温度300℃下，在基板内表面形成膜厚约500nm的Cr层10。该Cr层是用于防止基板翘曲的层。
如图3B所示，在上部电极层9之上形成抗蚀剂图形PR1，在上部电极去除区域形成开口。将抗蚀剂图形PR1作为掩模，利用铣削(milling)构图上部电极9。此后，去除抗蚀剂图形PR1，在O2气氛中500℃下进行焊后退火(postanneal)。
如图3C所示，在构图后的上部电极9之上形成感光性聚酰亚胺层11，经曝光、显影，在下部电极引出区域及上部电极引出区域形成开口。
如图3D所示，将聚酰亚胺层11作为掩模而蚀刻电介质层4。蚀刻并去除下部电极引出区域的电介质层4，露出下部电极3。
如图3E所示，堆积Au/Ni/Cr叠层，通过构图形成电极衬垫12。在电极衬垫12上形成焊料凸起13。
此外，虽然图示出相对于下部电极的一个凸起及相对于上部电极的一个凸起，但在整个薄膜电容器中形成多个凸起，上部电极、下部电极也各自在多个位置与凸起连接。
在上述实施例中，使用(111)面硅基板作为硅基板，使用CeO2层作为中间层，使用Pt层作为下部电极。这些并没有限定，能够进行各种变化。下面再一次参照图3A-3E，说明本发明的另一实施例。
如图3A所示，将(100)面Si基板放置到多靶DC-RF磁控溅射装置中，将基板温度设为800℃。使用Ar/O2气氛、RF电源，形成厚约50nm的SrTiO3膜2。将SrTiO3膜作为中间层进行外延生长。
接下来，将基板温度设定为600℃。使用DC电源、Ar气氛，形成膜厚约200nm的Ir层，继续形成膜厚约500nm的Pt层。形成利用Ir/Pt叠层的下部电极3。将基板温度保持在600℃，使用RF电源、Ar/O2气氛，形成膜厚约50nm的BST层4。将基板温度降为300℃，使用DC电源、Ar气氛，形成膜厚约500nm的Pt层。
在本实施例中，硅基板1为(100)基板，由SrTiO3层形成中间层2，由Ir/Pt叠层形成下部电极3。其他点与上述实施例相同。
在(100)硅基板上生长外延层的情况下，即使成膜温度比(111)基板的情况要低，也能够进行外延生长。以下，再一次参照图3A-3E，说明另一实施例。
如图3A所示，将(100)硅基板放置到多靶DC-RF磁控溅射装置中。将基板温度设定为750℃。使用RF电源、Ar气氛，形成膜厚约50nm的TiAlN层2作为中间层2。TiAlN层2虽具有导电性，但电阻高，仅将其作为下部电极来使用是不充分的。
将基板温度设定为500℃。使用DC电源、Ar气氛，形成膜厚约200nm的Ir层3。该Ir层3具有作为主要的下部电极的功能。将基板温度保持在500℃，使用RF电源、Ar/O2气氛，形成膜厚约50nm的BaSrTiO3层4作为电介质层。接下来，将基板温度降低为300℃，使用DC电源、Ar气氛，形成膜厚约500nm的Pt层9。将基板翻过来，在基板温度300℃下，使用DC电源、Ar气氛，在基板内表面堆积厚约200nm的Cr膜10。
在本实施例中，中间层的外延生长的基板温度是750℃，下部电极、电介质层的外延生长在500℃下进行。中间层由TiAlN形成，下部电极由Ir单层形成。此外，与下部电极变薄的情况相一致地，使在基板内表面形成的Cr层厚约为200nm。此外，在450℃下，进行在开口电极引出区域后进行的O2气氛的焊后退火。其他点与上述实施例相同。
在上述实施例中，采用由下部电极、上部电极来夹持单层电介质层的结构。也可以将电介质层为多层，使用三层或其以上电极来形成叠层电容器。
图4A-4E是表示根据本发明另一实施例制作薄膜电容器的制造工序的剖视图。
如图4A所示，将(100)硅基板放置到多靶DC-RF磁控溅射装置中。在基板温度800℃下，使用RF电源、Ar/O2气氛，形成膜厚约100nm的SrTiO3层2作为中间层2。生长的SrTiO3层是相对于基板外延生长的。
接下来，将基板温度设为600℃，使用DC电源、Ar气氛，形成膜厚约200nm的Pt层作为下部电极层3。该Pt层相对于中间层2外延生长。接下来，将基板温度保持在600℃，使用RF电源、Ar/O2气氛，形成膜厚约50nm的BST层作为电介质层4。外延的电介质层生长。
接下来，继续将基板温度保持在600℃，使用DC电源、Ar气氛，形成膜厚约200nm的Pt层作为中间电极层5。继续将基板温度保持在600℃，使用RF电源、Ar/O2气氛，形成膜厚约50nm的BST层作为电介质层6。
接下来，将基板温度设为300℃，使用DC电源、Ar气氛，形成膜厚约200nm的Pt层作为上部电极9。在基板内表面上，在基板温度300℃下，形成膜厚约500nm的Cr层10。
如图4B所示，在上部电极9之上形成抗蚀剂图形PR11，在下部电极连接区域形成开口。将抗蚀剂图形PR11作为掩模进行铣削，构图上部电极9、中间电介质层6、中间电极层5、电介质层4。此后，去除抗蚀剂图形PR11，在O2气氛中进行焊后退火。
如图4C所示，在基板上形成新的抗蚀剂图形PR12，在中间电极引出区域形成开口。将抗蚀剂图形PR12作为掩模，进行上部电极9、电介质层6的铣削，露出中间电极5。此后，去除抗蚀剂图形PR12，在O2气氛中进行焊后退火。
如图4D所示，成膜感光性聚酰亚胺层11，进行曝光显影，并露出分别相对于下部电极3、中间电极5、上部电极9的接触区域。
如图4E所示，在各开口内形成电极衬垫12，在电极衬垫12上形成焊料凸起13。这样地，形成薄膜电容器20。该结构也可作为串联连接的两个电容器来使用，也可将上部电极和下部电极共通连接，并作为并联连接的两个电容器来使用。并且还可以进一步进行多层化。
图5A表示按上述实施例形成的薄膜电容器的焊料凸起13的分布例。在薄膜电容器20的表面上，矩阵状地形成有焊料凸起13。焊料凸起13，例如有规则地连接到下部电极、上部电极或下部电极、中间电极、上部电极。对于各电极层，通过在多个位置处连接焊料凸起，可形成电感低的薄膜电容器。
图5B是表示在电路基板上安装了电路元件的状态的剖视图。在电路基板25的上表面，使用焊料凸起27倒焊接(facedown bonding)有LSI26。在LSI26的周围，安装叠层陶瓷电容器28，并连接于LSI的电源布线。
在电路基板25的下表面，与LSI26相对应，用焊料凸起13连接有薄膜电容器20。薄膜电容器20通过焊料凸起13、电路基板25中的贯通导体、LSI用的焊料凸起27而与LSI的电源布线连接。
在电路基板25的周边部，配置有多个针脚29。将针脚29连接到LSI26的端子。
在上述例子中，作为单体元件来形成薄膜电容器。也可将薄膜电容器和其它元件集成化。
如图6A所示，在硅基板1的一部分表面上形成薄膜电容器20，并形成引出用的焊料凸起13。另一方面，在硅基板1的另一区域中，形成多个由浅沟槽隔离(shallow trench isolation)等的分离区域41划分的有源区域AR的区域，在各有源区域AR上形成栅电极43、46，在栅电极43、46的两侧形成源/漏区44、45、47、48。将一对有源区形成为相反导电类型，在相反导电类型的栅电极43、46的两侧形成导电类型一致的源/漏区44、45、47、48，就能够形成互补型电路。
图6B表示另一个变形例。在硅基板30形成多个贯通孔，在贯通孔内形成氧化硅等绝缘层31，形成嵌入贯通孔的贯通导体32。在硅基板30的下表面上形成连接于贯通导体32的凸起34。如果是这样的结构，也能在上表面上形成薄膜电容器，在下表面中安装于电路基板等上。
图6C表示使用图6B的结构的安装例。在硅基板30形成有多个贯通导体32。在硅基板30的上表面上形成薄膜电容器20x。薄膜电容器20x的电极与贯通导体32连接的同时，也引出到其上表面。在薄膜电容器20x之上，形成包含电阻、电感等的多层布线结构36。在多层布线结构36的上表面，形成焊料凸起27，连接LSI26。
根据该结构，多层布线结构36具有适合于LSI的狭窄间距的凸起，在硅基板30的下表面配置有适合于电路基板的间距的更宽间距的凸起34。通过将这样的复合结构安装在电路基板上，就能够容易地形成高密度电子电路。
虽然按上述实施例说明了本发明，但本发明并不限定于此。
在硅基板下表面形成的金属层是用于抵消基板翘曲的层。除Cr以外，还能够使用与硅粘接性优良的Ti、Ni等金属。
薄膜电容器的构图优选地在电容器的结构各层及内表面层的成膜后进行。在由于构图改变应力平衡，翘曲变大的情况下，如图4D所示，能够在此后的工序中蚀刻并研磨内表面层。在依据由表面层成膜引起的翘曲大小和工艺允许翘曲量的关系而不需要形成内表面层情况下，也可不进行内表面层的形成。
虽然说明了在薄膜电容器各层的成膜中使用溅射的情况，但也可使用化学气相淀积(CVD)、脉冲激光淀积(PLD)、溶胶凝胶法等。也可根据各层从CVD、溅射、PLD、溶胶凝胶法等中选择适当的成膜方法。虽然说明了在形成薄膜电容器的结构各层后进行构图的情况，但也可将各层的形成和构图交替地进行。也可在成膜过程中途进行多次构图。
在图6C所示的多层布线结构中，虽然形成了布线、电阻、电感等，但也可同时形成贯通导体、滤波器等，或者形成使用薄膜硅层的半导体元件。也可按照图6A在硅基板上形成半导体元件。
本领域技术人员应当清楚，可以进行其它的各种变更、改良、组合。
本发明可用于需要低电感、大容量的薄膜电容器的高频电路中。例如可以用于作为高速工作LSI等的去耦电容器。
Claims (10)
1.一种薄膜电容器，其特征在于具有：
单晶硅基板；
在上述单晶硅基板上外延生长的单晶中间层；
在上述单晶中间层上外延生长的单晶下部电极；
在上述下部电极层上外延生长的单晶高介电常数电介质层；
在上述单晶高介电常数电介质层上方形成的上部电极层；
分别与上述下部电极层、上部电极层的多个位置连接的多个导电体端子。
2.根据权利要求1所述的薄膜电容器，其特征在于，上述单晶中间层由选自由SrTiO3、CeO2、ZrO2、MgAl2O4、TiAlN组成的群的至少一种来形成。
3.根据权利要求1所述的薄膜电容器，其特征在于，上述下部电极包含由选自由Ir、Rh、Ru组成的群的至少一种而形成的下层和在其上形成的与Pt层的叠层。
4.根据权利要求1所述的薄膜电容器，其特征在于，上述高介电常数电介质层由具有钙钛矿型结晶结构的氧化物来形成。
5.根据权利要求1所述的薄膜电容器，其特征在于，单晶硅基板具有(100)面或(111)面的主表面。
6.根据权利要求1所述的薄膜电容器，其特征在于，还具有在上述单晶高介电常数电介质层和上述上部电极层之间配置的、至少一组单晶中间电极层和在其上配置的单晶中间高介电常数电介质层的叠层。
7.根据权利要求1所述的薄膜电容器，其特征在于，还具有在上述硅单晶基板的内表面上形成的、比硅热膨胀系数大的材料的层。
8.根据权利要求1所述的薄膜电容器，其特征在于，上述单晶硅基板具有贯通孔，还包括在上述贯通孔内形成的贯通导体、和连接于上述贯通导体的导电性端子。
9.根据权利要求1所述的薄膜电容器，其特征在于，还具有在上述上部电极层上形成的、包含绝缘层和嵌入到该绝缘层内的布线以及多个贯通导体的多层薄膜布线结构。
10.一种薄膜电容器的制造方法，其特征在于，包含：
在单晶硅基板的表面上，外延生长中间层的工序；
在上述中间层上外延生长下部电极层的工序；
在上述下部电极层上外延生长单晶高介电常数电介质层的工序；
在上述单晶高介电常数电介质层上方形成上部电极层的工序。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP251267/2002 | 2002-08-29 | ||
| JP2002251267A JP2004095638A (ja) | 2002-08-29 | 2002-08-29 | 薄膜デカップリングキャパシタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1679124A true CN1679124A (zh) | 2005-10-05 |
| CN100437849C CN100437849C (zh) | 2008-11-26 |
Family
ID=32057897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038207060A Expired - Fee Related CN100437849C (zh) | 2002-08-29 | 2003-08-15 | 薄膜电容器及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7326989B2 (zh) |
| JP (1) | JP2004095638A (zh) |
| KR (1) | KR100698574B1 (zh) |
| CN (1) | CN100437849C (zh) |
| WO (1) | WO2004036607A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101047175B (zh) * | 2006-03-31 | 2010-12-22 | Tdk株式会社 | 薄膜器件 |
| CN113078159A (zh) * | 2021-03-18 | 2021-07-06 | 长江先进存储产业创新中心有限责任公司 | 具有去耦电容的集成电路芯片及其制造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7808073B2 (en) | 2004-03-31 | 2010-10-05 | Casio Computer Co., Ltd. | Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both |
| JP2006253631A (ja) | 2005-02-14 | 2006-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法 |
| US20070121274A1 (en) * | 2005-07-12 | 2007-05-31 | Talvacchio John J | Small volume thin film and high energy density crystal capacitors |
| JP5138260B2 (ja) * | 2006-05-19 | 2013-02-06 | 株式会社テラミクロス | チップ型電子部品 |
| JP4952148B2 (ja) | 2006-08-29 | 2012-06-13 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR100881182B1 (ko) | 2006-11-21 | 2009-02-05 | 삼성전자주식회사 | 웨이퍼 사이에 형성된 디커플링 커패시터, 그 디커플링커패시터를 포함하는 웨이퍼 스택 패키지, 및 그 패키지제조 방법 |
| JP2008252011A (ja) * | 2007-03-30 | 2008-10-16 | Taiyo Yuden Co Ltd | 誘電体キャパシタ |
| JP5347381B2 (ja) | 2008-08-28 | 2013-11-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| KR102114340B1 (ko) * | 2013-07-25 | 2020-05-22 | 삼성전자주식회사 | Ｔｓｖ 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법 |
| JP2016162904A (ja) * | 2015-03-03 | 2016-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US11276531B2 (en) * | 2017-05-31 | 2022-03-15 | Tdk Corporation | Thin-film capacitor and method for manufacturing thin-film capacitor |
| US10446325B2 (en) * | 2017-09-29 | 2019-10-15 | Advanced Semiconductor Engineering, Inc. | Capacitor structures |
| DE112022002407T5 (de) * | 2021-05-03 | 2024-02-15 | KYOCERA AVX Components Corporation | Metalloxidhalbleiter-kondensator und leiterplatte, in der ein solcher eingebettet ist |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343639A (ja) | 1992-06-10 | 1993-12-24 | Toshiba Corp | 電子部品 |
| US5387459A (en) * | 1992-12-17 | 1995-02-07 | Eastman Kodak Company | Multilayer structure having an epitaxial metal electrode |
| JPH06196648A (ja) * | 1992-12-25 | 1994-07-15 | Fuji Xerox Co Ltd | 配向性強誘電体薄膜素子 |
| JP3137880B2 (ja) * | 1995-08-25 | 2001-02-26 | ティーディーケイ株式会社 | 強誘電体薄膜、電子デバイスおよび強誘電体薄膜の製造方法 |
| JPH09129524A (ja) * | 1995-11-02 | 1997-05-16 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH09186235A (ja) * | 1995-12-27 | 1997-07-15 | Sony Corp | 半導体装置の製造方法およびその製造装置 |
| US5745335A (en) * | 1996-06-27 | 1998-04-28 | Gennum Corporation | Multi-layer film capacitor structures and method |
| US6060735A (en) * | 1996-09-06 | 2000-05-09 | Kabushiki Kaisha Toshiba | Thin film dielectric device |
| JP3994468B2 (ja) | 1997-03-27 | 2007-10-17 | ソニー株式会社 | 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ |
| JPH1197289A (ja) | 1997-09-18 | 1999-04-09 | Fujitsu Ltd | 薄膜チップコンデンサー及びその製造方法 |
| FR2769110B1 (fr) | 1997-09-26 | 1999-12-03 | Gemplus Card Int | Procede de fabrication d'un module ou etiquette electronique, module ou etiquette obtenue et support comportant un tel module ou etiquette |
| JP2000008942A (ja) | 1998-06-24 | 2000-01-11 | Toyota Motor Corp | 金属基複合材料製シリンダブロック |
| JP2000049306A (ja) * | 1998-07-29 | 2000-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
| KR20000026967A (ko) * | 1998-10-24 | 2000-05-15 | 김영환 | 반도체 장치의 커패시터 및 그 형성 방법 |
| US6194229B1 (en) * | 1999-01-08 | 2001-02-27 | Micron Technology, Inc. | Method for improving the sidewall stoichiometry of thin film capacitors |
| US6316797B1 (en) * | 1999-02-19 | 2001-11-13 | Advanced Technology Materials, Inc. | Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material |
| US6258655B1 (en) | 1999-03-01 | 2001-07-10 | Micron Technology, Inc. | Method for improving the resistance degradation of thin film capacitors |
| JP2000306730A (ja) * | 1999-04-21 | 2000-11-02 | Fuji Electric Co Ltd | 平面型磁気素子 |
| JP3435633B2 (ja) * | 1999-09-13 | 2003-08-11 | 株式会社村田製作所 | 薄膜積層体、薄膜キャパシタ、およびその製造方法 |
| JP3608459B2 (ja) * | 1999-12-28 | 2005-01-12 | 株式会社村田製作所 | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 |
| JP4427925B2 (ja) * | 2000-04-27 | 2010-03-10 | Ｔｄｋ株式会社 | 積層薄膜その製造方法および電子デバイス |
| JP2002008942A (ja) * | 2000-06-16 | 2002-01-11 | Fujitsu Ltd | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール |
| JP2002075783A (ja) * | 2000-08-25 | 2002-03-15 | Alps Electric Co Ltd | 温度補償用薄膜コンデンサ |
| JP3957461B2 (ja) * | 2001-01-22 | 2007-08-15 | シャープ株式会社 | 太陽電池セルおよびその製造方法 |
-
2002
- 2002-08-29 JP JP2002251267A patent/JP2004095638A/ja active Pending
-
2003
- 2003-08-15 KR KR1020057003132A patent/KR100698574B1/ko not_active IP Right Cessation
- 2003-08-15 WO PCT/JP2003/010392 patent/WO2004036607A1/ja active Application Filing
- 2003-08-15 CN CNB038207060A patent/CN100437849C/zh not_active Expired - Fee Related
-
2005
- 2005-02-28 US US11/066,540 patent/US7326989B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101047175B (zh) * | 2006-03-31 | 2010-12-22 | Tdk株式会社 | 薄膜器件 |
| CN113078159A (zh) * | 2021-03-18 | 2021-07-06 | 长江先进存储产业创新中心有限责任公司 | 具有去耦电容的集成电路芯片及其制造方法 |
| CN113078159B (zh) * | 2021-03-18 | 2023-08-29 | 长江先进存储产业创新中心有限责任公司 | 具有去耦电容的集成电路芯片及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7326989B2 (en) | 2008-02-05 |
| JP2004095638A (ja) | 2004-03-25 |
| KR100698574B1 (ko) | 2007-03-21 |
| WO2004036607A1 (ja) | 2004-04-29 |
| US20050142733A1 (en) | 2005-06-30 |
| KR20050035891A (ko) | 2005-04-19 |
| CN100437849C (zh) | 2008-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1679124A (zh) | 薄膜电容器及其制造方法 | |
| CN1295710C (zh) | 薄膜电容元件用组合物、绝缘膜、薄膜电容元件和电容器 | |
| US20200066922A1 (en) | Film scheme for a high density trench capacitor | |
| CN1148806C (zh) | 电容器及其制造方法 | |
| JP2003174146A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| CN1393931A (zh) | 电容元件、半导体存储器及其制备方法 | |
| CN1231973C (zh) | 薄膜电容器及其制造方法 | |
| KR20050108368A (ko) | 고유전율 절연막, 박막 용량 소자, 박막 적층 콘덴서 및박막 용량 소자의 제조 방법 | |
| CN1173403C (zh) | 半导体装置及其制造方法 | |
| CN1768403A (zh) | 薄膜电容元件用组合物、高介电常数的绝缘膜、薄膜电容元件、薄膜积层电容器、电路和电子仪器 | |
| US7382013B2 (en) | Dielectric thin film, dielectric thin film device, and method of production thereof | |
| CN1225793C (zh) | 半导体装置及其制造方法 | |
| CN1578994A (zh) | 薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器 | |
| JP4953877B2 (ja) | コンデンサ及び高周波部品 | |
| CN1165084C (zh) | 半导体和钛酸锶p-n结 | |
| US6930875B2 (en) | Multi-layered unit | |
| JP2007179794A (ja) | 薄膜誘電体及び薄膜コンデンサ素子 | |
| JP4604939B2 (ja) | 誘電体薄膜、薄膜誘電体素子およびその製造方法 | |
| CN1601674A (zh) | 薄膜电容器、薄膜电容器阵列及电子部件 | |
| US6958900B2 (en) | Multi-layered unit including electrode and dielectric layer | |
| JP4493235B2 (ja) | 薄膜素子 | |
| US10446324B2 (en) | Thin film capacitor | |
| CN1610117A (zh) | 半导体装置及其制造方法 | |
| CN104067376A (zh) | 薄膜电容和齐纳二极管的复合电子部件及其制造方法 | |
| US7067458B2 (en) | Multi-layered unit including electrode and dielectric layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 Termination date: 20100815 |