JP2000306730A - 平面型磁気素子 - Google Patents
平面型磁気素子Info
- Publication number
- JP2000306730A JP2000306730A JP11113475A JP11347599A JP2000306730A JP 2000306730 A JP2000306730 A JP 2000306730A JP 11113475 A JP11113475 A JP 11113475A JP 11347599 A JP11347599 A JP 11347599A JP 2000306730 A JP2000306730 A JP 2000306730A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- stress
- insulating film
- magnetic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 平面型磁気素子における基板の反りを簡単に
抑制できるようにする。 【解決手段】 基板５に平面コイル３、絶縁膜２および
平面コイル３を挟み込む磁性体薄膜１，４を積層して構
成される平面型磁気素子において、基板５に対する応力
の方向が異なる薄膜６を基板裏面に設けることで、基板
の持つ引っ張り応力をキャンセルし得るようにする。こ
れにより、サイズの大きな基板でも生産性を上げること
ができる。
抑制できるようにする。 【解決手段】 基板５に平面コイル３、絶縁膜２および
平面コイル３を挟み込む磁性体薄膜１，４を積層して構
成される平面型磁気素子において、基板５に対する応力
の方向が異なる薄膜６を基板裏面に設けることで、基板
の持つ引っ張り応力をキャンセルし得るようにする。こ
れにより、サイズの大きな基板でも生産性を上げること
ができる。
Description
【０００１】
【発明の属する技術分野】この発明は、サーフェイスマ
イクロマシーニング技術、ＩＣ製造技術を活用すること
により平面型に製作されるインダクタやトランスのよう
な平面型磁気素子に関する。
イクロマシーニング技術、ＩＣ製造技術を活用すること
により平面型に製作されるインダクタやトランスのよう
な平面型磁気素子に関する。
【０００２】
【従来の技術】近年、ノート型パソコンや携帯電話に代
表されるマルチメディア機器を始め、各種電子機器の小
型化が盛んに進められている。これに伴い、その電源部
の小型化の研究も活発に行なわれており、その主要部品
であるインダクタやトランスなどの磁気素子の小型化実
現のために、それらの磁気素子をサーフェイスマイクロ
マシーニング技術、ＩＣ製造技術を利用して平面型，薄
膜型に製造する試みが多くなされている。
表されるマルチメディア機器を始め、各種電子機器の小
型化が盛んに進められている。これに伴い、その電源部
の小型化の研究も活発に行なわれており、その主要部品
であるインダクタやトランスなどの磁気素子の小型化実
現のために、それらの磁気素子をサーフェイスマイクロ
マシーニング技術、ＩＣ製造技術を利用して平面型，薄
膜型に製造する試みが多くなされている。
【０００３】平面型インダクタの最も一般的な例とし
て、例えば図１２に示すものがある。なお、同図（ａ）
は組立分解図、（ｂ）は断面図を示す。すなわち、シリ
コン（Ｓｉ）等の基板５上に絶縁膜８を形成し、下部磁
性膜４，絶縁膜２，平面コイル（導体部）３，絶縁膜
２，上部磁性膜１の順に形成する、いわゆる平面コイル
を磁性膜でサンドイッチ状に挟み込んだ構造のものであ
り、積層平面型インダクタといわれる。また、磁性体が
コイルよりも外側にあり、コイルが磁性膜の中にあるこ
とから、外鉄型または内部コイル型インダクタとも呼ば
れている。
て、例えば図１２に示すものがある。なお、同図（ａ）
は組立分解図、（ｂ）は断面図を示す。すなわち、シリ
コン（Ｓｉ）等の基板５上に絶縁膜８を形成し、下部磁
性膜４，絶縁膜２，平面コイル（導体部）３，絶縁膜
２，上部磁性膜１の順に形成する、いわゆる平面コイル
を磁性膜でサンドイッチ状に挟み込んだ構造のものであ
り、積層平面型インダクタといわれる。また、磁性体が
コイルよりも外側にあり、コイルが磁性膜の中にあるこ
とから、外鉄型または内部コイル型インダクタとも呼ば
れている。
【０００４】平面コイルの形状としては、つづら折り
型，ミアンダー（ｍｅａｎｄｅｒ）型，スパイラル型な
ど様々なパターンが用いられる。これらのコイルパター
ンのうち、単位面積当たりのインダクタンス値を最も大
きくできるのはスパイラル型であることから、同じイン
ダクタンス値を得るためには、より小型化が可能なスパ
イラル型が最も適しているといえる。ここで、平面型イ
ンダクタの製造方法について説明する。この種のインダ
クタの製造工程においては、熱処理等の工程を通すた
め、耐熱性のよいポリイミドを用いることが多い。図１
３は、ポリイミドを利用し薄膜インダクタを製造した場
合の製造プロセスを示し、フォトリソグラフィとめっき
技術を用いて簡単な工程で製造できることを示してい
る。
型，ミアンダー（ｍｅａｎｄｅｒ）型，スパイラル型な
ど様々なパターンが用いられる。これらのコイルパター
ンのうち、単位面積当たりのインダクタンス値を最も大
きくできるのはスパイラル型であることから、同じイン
ダクタンス値を得るためには、より小型化が可能なスパ
イラル型が最も適しているといえる。ここで、平面型イ
ンダクタの製造方法について説明する。この種のインダ
クタの製造工程においては、熱処理等の工程を通すた
め、耐熱性のよいポリイミドを用いることが多い。図１
３は、ポリイミドを利用し薄膜インダクタを製造した場
合の製造プロセスを示し、フォトリソグラフィとめっき
技術を用いて簡単な工程で製造できることを示してい
る。
【０００５】図１４は、図のプロセスで成膜した場合の
工程毎の反りの量の推移を示す。この例では図１５に示
すように、上部磁性膜１，下部磁性膜４の膜厚は５μ
ｍ，ポリイミドめっき型１１の膜厚は３０μｍ，上部ポ
リイミド絶縁膜９，下部ポリイミド絶縁膜１０の厚さは
１０μｍとしている。なお、図１４ではφ６”の基板上
に絶縁膜を成膜した状態で、圧縮側（−側）に１００μ
ｍ反っており、メッキ条件を制御することにより、コイ
ル導体形成時の応力は容易に制御できるので、工程とし
ては記載していない。この図より、ポリイミドの成膜工
程では引っ張り力が発生し、磁性膜の成膜工程において
も成膜後は圧縮応力であるが、熱処理工程ではやはり引
っ張り応力が発生することがわかる。最終的なトータル
の応力は、＋５．８×１０6（ｄｙｎ／ｃｍ）[＝＋５．
８×１０3（Ｎ／ｍ）]となり、φ６”の基板では図１６
に示すように１２８０μｍの反りが生じる。なお、図１
４の（＋）は引っ張り側の応力、（−）は圧縮側の応力
を示している。
工程毎の反りの量の推移を示す。この例では図１５に示
すように、上部磁性膜１，下部磁性膜４の膜厚は５μ
ｍ，ポリイミドめっき型１１の膜厚は３０μｍ，上部ポ
リイミド絶縁膜９，下部ポリイミド絶縁膜１０の厚さは
１０μｍとしている。なお、図１４ではφ６”の基板上
に絶縁膜を成膜した状態で、圧縮側（−側）に１００μ
ｍ反っており、メッキ条件を制御することにより、コイ
ル導体形成時の応力は容易に制御できるので、工程とし
ては記載していない。この図より、ポリイミドの成膜工
程では引っ張り力が発生し、磁性膜の成膜工程において
も成膜後は圧縮応力であるが、熱処理工程ではやはり引
っ張り応力が発生することがわかる。最終的なトータル
の応力は、＋５．８×１０6（ｄｙｎ／ｃｍ）[＝＋５．
８×１０3（Ｎ／ｍ）]となり、φ６”の基板では図１６
に示すように１２８０μｍの反りが生じる。なお、図１
４の（＋）は引っ張り側の応力、（−）は圧縮側の応力
を示している。
【０００６】
【発明が解決しようとする課題】反りの発生により、薄
膜インダクタのプロセスを通しづらく、高い生産性をも
って製造することができないという問題が生じる。特
に、半導体やＩＣとの集積化工程を考えた場合には、反
りの発生によりサイズの大きい基板では工程に入れない
可能性もある。また、コイル等の形が歪み、理論通りの
特性が得られない可能性もある。したがって、この発明
の課題は基板にそりが発生しないようにし、サイズの大
きい基板でも高い生産性をもって製造し得るようにする
ことにある。
膜インダクタのプロセスを通しづらく、高い生産性をも
って製造することができないという問題が生じる。特
に、半導体やＩＣとの集積化工程を考えた場合には、反
りの発生によりサイズの大きい基板では工程に入れない
可能性もある。また、コイル等の形が歪み、理論通りの
特性が得られない可能性もある。したがって、この発明
の課題は基板にそりが発生しないようにし、サイズの大
きい基板でも高い生産性をもって製造し得るようにする
ことにある。
【０００７】
【課題を解決するための手段】このような課題を解決す
るため、この発明では基板に対する応力の方向が異なる
薄膜を、基板裏面に設ける。これにより、基板に成膜し
た場合と逆方向の応力を基板に与える。つまり、基板表
面側に積層して行くのみでは、材料がＳｉＯ2，Ｓｉ3Ｎ
4，Ａｌ2Ｏ3，ＡｌＮ等の絶縁膜に限定され、１０μｍ
程度の膜厚の成膜もパターニングも難しくなり、応力を
キャンセルし切れないためである。例えば、基板上に成
膜して引っ張り側に応力が発生する場合には、基板裏面
に同様の条件で成膜した場合、基板から見れば圧縮側の
応力が発生することになる。その結果、薄膜インダクタ
の製造プロセスをスム−スに進めることができる。最終
的な反り量が小さくなるので、サイズの大きい基板でも
高い生産性をもって製造することができる。上記に加
え、基板応力の発生を打ち消すような絶縁体薄膜を挿入
すれば、工程中に一方方向にのみ生じる応力を緩和する
ことができる。また、基板の上面，下面の少なくとも一
方を予め鏡面にしておくことで、基板に形成される膜と
の密着性を上げることができる。
るため、この発明では基板に対する応力の方向が異なる
薄膜を、基板裏面に設ける。これにより、基板に成膜し
た場合と逆方向の応力を基板に与える。つまり、基板表
面側に積層して行くのみでは、材料がＳｉＯ2，Ｓｉ3Ｎ
4，Ａｌ2Ｏ3，ＡｌＮ等の絶縁膜に限定され、１０μｍ
程度の膜厚の成膜もパターニングも難しくなり、応力を
キャンセルし切れないためである。例えば、基板上に成
膜して引っ張り側に応力が発生する場合には、基板裏面
に同様の条件で成膜した場合、基板から見れば圧縮側の
応力が発生することになる。その結果、薄膜インダクタ
の製造プロセスをスム−スに進めることができる。最終
的な反り量が小さくなるので、サイズの大きい基板でも
高い生産性をもって製造することができる。上記に加
え、基板応力の発生を打ち消すような絶縁体薄膜を挿入
すれば、工程中に一方方向にのみ生じる応力を緩和する
ことができる。また、基板の上面，下面の少なくとも一
方を予め鏡面にしておくことで、基板に形成される膜と
の密着性を上げることができる。
【０００８】
【発明の実施の形態】図１はこの発明の第1の実施の形
態を示す構成図で、同図（ａ）は組立分解図、（ｂ）は
断面図を示す。同図（ａ），（ｂ）からも明らかなよう
に、この例は基板に対する応力の方向が異なる薄膜を基
板裏面に設けた点が特徴である。ここでは、裏面に磁性
膜６（裏面磁性膜６）をトータルで１６μｍ（二回に分
けて、各々８μｍ成膜）成膜した。その他のパラメータ
は図１５と同様である。図２は製造プロセスを示す。こ
れは、図１３に示す従来の製造プロセスに、下部磁性膜
成膜後に最初の裏面磁性膜６を成膜する工程、そして上
部磁性膜成膜後に二回目の裏面磁性膜を成膜する工程を
追加して裏面磁性膜６を成膜した例である。なお、裏面
磁性膜６はスパッタ法により成膜している。
態を示す構成図で、同図（ａ）は組立分解図、（ｂ）は
断面図を示す。同図（ａ），（ｂ）からも明らかなよう
に、この例は基板に対する応力の方向が異なる薄膜を基
板裏面に設けた点が特徴である。ここでは、裏面に磁性
膜６（裏面磁性膜６）をトータルで１６μｍ（二回に分
けて、各々８μｍ成膜）成膜した。その他のパラメータ
は図１５と同様である。図２は製造プロセスを示す。こ
れは、図１３に示す従来の製造プロセスに、下部磁性膜
成膜後に最初の裏面磁性膜６を成膜する工程、そして上
部磁性膜成膜後に二回目の裏面磁性膜を成膜する工程を
追加して裏面磁性膜６を成膜した例である。なお、裏面
磁性膜６はスパッタ法により成膜している。
【０００９】図３に、図１（実施形態例１）の場合の基
板反り量の推移を示す。裏面磁性膜を基板上に成膜した
場合、成膜後は圧縮応力を持つが、熱処理後は引っ張り
応力に変わるという性質を裏面に利用することにより、
従来のものと比較して下部磁性膜熱処理後に圧縮側に応
力を持つようになる（反り量：−345μｍ）。これによ
り、一方方向（従来は、引っ張り側）にのみ生じる応力
を緩和することができ、薄膜インダクタの製造プロセス
をスムースに進めることができる。そして、上部磁性膜
成膜後に二回目の裏面磁性膜を成膜し、熱処理を行なう
工程を施す。これにより、最終的なトータルの応力は−
２．６×（１０5ｄｙｎ／ｃｍ＝１０2Ｎ／ｍ）であり、
φ６”基板では、−５８μｍの反りに抑えることができ
る。
板反り量の推移を示す。裏面磁性膜を基板上に成膜した
場合、成膜後は圧縮応力を持つが、熱処理後は引っ張り
応力に変わるという性質を裏面に利用することにより、
従来のものと比較して下部磁性膜熱処理後に圧縮側に応
力を持つようになる（反り量：−345μｍ）。これによ
り、一方方向（従来は、引っ張り側）にのみ生じる応力
を緩和することができ、薄膜インダクタの製造プロセス
をスムースに進めることができる。そして、上部磁性膜
成膜後に二回目の裏面磁性膜を成膜し、熱処理を行なう
工程を施す。これにより、最終的なトータルの応力は−
２．６×（１０5ｄｙｎ／ｃｍ＝１０2Ｎ／ｍ）であり、
φ６”基板では、−５８μｍの反りに抑えることができ
る。
【００１０】図４はこの発明の第２の実施の形態を示す
構成図で、同図（ａ）は組立分解図、（ｂ）は断面図を
示す。同図（ａ），（ｂ）からも明らかなように、この
例は基板に対する応力の方向が異なる薄膜６を基板裏面
に設け、かつ、基板応力の発生を打ち消す絶縁膜７を挿
入した点が特徴である。ここでは、磁性体裏面に厚さ５
μｍの磁性膜（裏面磁性膜６）を成膜し、さらに厚さ６
μｍの圧縮応力を持つ厚膜のＳｉＯ2膜を上部の層間絶
縁膜（圧縮用絶縁膜７）に使用した（従来例の上部ポリ
イミド絶縁膜の厚さを４μｍとし、その上に圧縮応力を
持つＳｉＯ2膜を６μｍ成膜した）場合の例について以
下に説明する。
構成図で、同図（ａ）は組立分解図、（ｂ）は断面図を
示す。同図（ａ），（ｂ）からも明らかなように、この
例は基板に対する応力の方向が異なる薄膜６を基板裏面
に設け、かつ、基板応力の発生を打ち消す絶縁膜７を挿
入した点が特徴である。ここでは、磁性体裏面に厚さ５
μｍの磁性膜（裏面磁性膜６）を成膜し、さらに厚さ６
μｍの圧縮応力を持つ厚膜のＳｉＯ2膜を上部の層間絶
縁膜（圧縮用絶縁膜７）に使用した（従来例の上部ポリ
イミド絶縁膜の厚さを４μｍとし、その上に圧縮応力を
持つＳｉＯ2膜を６μｍ成膜した）場合の例について以
下に説明する。
【００１１】図５に製造プロセス図、図６に図４（実施
形態例２）における工程毎の基板反り量の推移を示す。
この製造工程では、下部磁性膜成膜後に裏面磁性膜を５
μｍ成膜し（実施形態例１のように上部磁性膜成膜後に
は裏面磁性膜は成膜しない）、下部磁性膜を熱処理後
に、圧縮側に応力を持たせている（反り量：−１００μ
ｍ）。これにより、一方方向（従来は、引っ張り側）に
のみ生じる応力を緩和することができ、薄膜インダクタ
の製造プロセスをスムースに進めることができる。そし
て、工程を進め、上部層間絶縁膜として感光性ポリイミ
ドを４μｍ程度塗布し、その後熱処理を施した後に、圧
縮用絶縁膜７としてＳｉＯ2膜を使用し、圧縮側に応力
を持たせている（反り量：−７６１μｍ）。裏面磁性膜
およびＳｉＯ2膜は、スパッタ法により成膜している。
その後は、従来例と同様に上部磁性膜１を成膜し、熱処
理を施す。これにより、最終的なトータルの応力は＋
１．７×（１０5ｄｙｎ／ｃｍ＝１０2Ｎ／ｍ）であり、
φ６”基板では、＋３７μｍの反りに抑えることができ
る。また、図７のように、厚さ６μｍの圧縮応力を持つ
ＳｉＯ2膜を上部の層間絶縁膜（圧縮用絶縁膜７）に使
用（図15に示す従来例の下部ポリイミド絶縁膜１０の厚
さを４μｍとし、その上に圧縮応力を持つＳｉＯ 2膜を
６μｍ成膜）しても同様の効果が得られる。
形態例２）における工程毎の基板反り量の推移を示す。
この製造工程では、下部磁性膜成膜後に裏面磁性膜を５
μｍ成膜し（実施形態例１のように上部磁性膜成膜後に
は裏面磁性膜は成膜しない）、下部磁性膜を熱処理後
に、圧縮側に応力を持たせている（反り量：−１００μ
ｍ）。これにより、一方方向（従来は、引っ張り側）に
のみ生じる応力を緩和することができ、薄膜インダクタ
の製造プロセスをスムースに進めることができる。そし
て、工程を進め、上部層間絶縁膜として感光性ポリイミ
ドを４μｍ程度塗布し、その後熱処理を施した後に、圧
縮用絶縁膜７としてＳｉＯ2膜を使用し、圧縮側に応力
を持たせている（反り量：−７６１μｍ）。裏面磁性膜
およびＳｉＯ2膜は、スパッタ法により成膜している。
その後は、従来例と同様に上部磁性膜１を成膜し、熱処
理を施す。これにより、最終的なトータルの応力は＋
１．７×（１０5ｄｙｎ／ｃｍ＝１０2Ｎ／ｍ）であり、
φ６”基板では、＋３７μｍの反りに抑えることができ
る。また、図７のように、厚さ６μｍの圧縮応力を持つ
ＳｉＯ2膜を上部の層間絶縁膜（圧縮用絶縁膜７）に使
用（図15に示す従来例の下部ポリイミド絶縁膜１０の厚
さを４μｍとし、その上に圧縮応力を持つＳｉＯ 2膜を
６μｍ成膜）しても同様の効果が得られる。
【００１２】図８は比較例を示す構成図で、同図（ａ）
は組立分解図、（ｂ）は断面図を示す。同図（ａ），
（ｂ）からも明らかなように、これは基板応力の発生を
打ち消す絶縁膜７のみを挿入した例である。ここでは、
厚さ１０μｍの圧縮応力を持つ厚膜のＳｉＯ2膜を上部
の層間絶縁膜（圧縮用絶縁膜７）に使用した（図15に示
す従来例の上部ポリイミド絶縁膜９を、厚さ１０μｍの
圧縮応力を持つＳｉＯ2膜に置き換えた）場合の例につ
いて以下に説明する。その他のパラメータは図１５と同
様である。
は組立分解図、（ｂ）は断面図を示す。同図（ａ），
（ｂ）からも明らかなように、これは基板応力の発生を
打ち消す絶縁膜７のみを挿入した例である。ここでは、
厚さ１０μｍの圧縮応力を持つ厚膜のＳｉＯ2膜を上部
の層間絶縁膜（圧縮用絶縁膜７）に使用した（図15に示
す従来例の上部ポリイミド絶縁膜９を、厚さ１０μｍの
圧縮応力を持つＳｉＯ2膜に置き換えた）場合の例につ
いて以下に説明する。その他のパラメータは図１５と同
様である。
【００１３】図９にその製造プロセス図、図１０に図８
における工程毎の基板反り量の推移を示す。図13の製造
プロセスでは、ポリイミド成膜（めっき型形成）後、上
部層間絶縁膜として感光性ポリイミドを使用し、その後
熱処理を施して、引っ張り応力のまま工程が推移してい
るが、比較例では上部層間絶縁膜（圧縮用絶縁膜７）に
ＳｉＯ2膜を使用し、圧縮側に応力を持たせている（反
り量：−８９４μｍ）。ＳｉＯ2膜はスパッタ法により
成膜している。その後は、従来例と同様に上部磁性膜１
を成膜し、熱処理を施す。これにより、最終的なトータ
ルの応力は−２．８×（１０5ｄｙｎ／ｃｍ＝１０2Ｎ／
ｍ）であり、φ６”基板では、−６３μｍの反りに抑え
ることができる。また、図１１のように、厚さ１０μｍ
の圧縮応力を持つＳｉＯ2膜を下部の層間絶縁膜（圧縮
用絶縁膜７）に使用（図15に示す従来例の上部ポリイミ
ド絶縁膜１０を、厚さ１０μｍの圧縮応力を持つＳｉＯ
2膜に置き換え使用）しても同様である。なお、基板は
その上面，裏面に形成される膜との密着性を上げるた
め、上記いずれの場合も製造開始前には上面，下面の少
なくとも一方を予め鏡面にしておくと好都合である。
における工程毎の基板反り量の推移を示す。図13の製造
プロセスでは、ポリイミド成膜（めっき型形成）後、上
部層間絶縁膜として感光性ポリイミドを使用し、その後
熱処理を施して、引っ張り応力のまま工程が推移してい
るが、比較例では上部層間絶縁膜（圧縮用絶縁膜７）に
ＳｉＯ2膜を使用し、圧縮側に応力を持たせている（反
り量：−８９４μｍ）。ＳｉＯ2膜はスパッタ法により
成膜している。その後は、従来例と同様に上部磁性膜１
を成膜し、熱処理を施す。これにより、最終的なトータ
ルの応力は−２．８×（１０5ｄｙｎ／ｃｍ＝１０2Ｎ／
ｍ）であり、φ６”基板では、−６３μｍの反りに抑え
ることができる。また、図１１のように、厚さ１０μｍ
の圧縮応力を持つＳｉＯ2膜を下部の層間絶縁膜（圧縮
用絶縁膜７）に使用（図15に示す従来例の上部ポリイミ
ド絶縁膜１０を、厚さ１０μｍの圧縮応力を持つＳｉＯ
2膜に置き換え使用）しても同様である。なお、基板は
その上面，裏面に形成される膜との密着性を上げるた
め、上記いずれの場合も製造開始前には上面，下面の少
なくとも一方を予め鏡面にしておくと好都合である。
【００１４】以上、φ６”のＳｉ基板を使用した場合に
ついて述べたが、どの場合も最終的な基板の反り量を±
１００μｍ以下にすることができた。また、この発明は
Ｓｉ基板を使用するものに限らず、すでに半導体やＩＣ
が製造された基板を使用し、その上に薄膜インダクタを
製造する場合にも適用することができる。さらに、磁性
膜の代りに、基板方向に成膜した場合に引っ張り応力を
持つ他の金属膜、ＳｉＯ2の代りに圧縮応力を持つ絶縁
膜を使用するようにしても良い。金属材料は引っ張り応
力を持つものが多い。そこで、基板が引っ張り応力を持
っているときに、裏面に金属材料を成膜することにより
容易にキャンセルすることができる。
ついて述べたが、どの場合も最終的な基板の反り量を±
１００μｍ以下にすることができた。また、この発明は
Ｓｉ基板を使用するものに限らず、すでに半導体やＩＣ
が製造された基板を使用し、その上に薄膜インダクタを
製造する場合にも適用することができる。さらに、磁性
膜の代りに、基板方向に成膜した場合に引っ張り応力を
持つ他の金属膜、ＳｉＯ2の代りに圧縮応力を持つ絶縁
膜を使用するようにしても良い。金属材料は引っ張り応
力を持つものが多い。そこで、基板が引っ張り応力を持
っているときに、裏面に金属材料を成膜することにより
容易にキャンセルすることができる。
【００１５】
【発明の効果】この発明によれば、基板に対する応力の
方向が逆の薄膜を基板裏面に設けるだけの簡単な構成に
より、基板の反り量を抑制することができるので、サイ
ズの大きい基板を使用した場合でも、生産性を低下させ
ることなく平面型磁気素子を得ることができる。
方向が逆の薄膜を基板裏面に設けるだけの簡単な構成に
より、基板の反り量を抑制することができるので、サイ
ズの大きい基板を使用した場合でも、生産性を低下させ
ることなく平面型磁気素子を得ることができる。
【図１】この発明の第１の実施の形態を示す構成図であ
る。
る。
【図２】図１の製造工程説明図である。
【図３】図２に示す工程毎の基板反り量の説明図であ
る。
る。
【図４】この発明の第２の実施の形態を示す構成図であ
る。
る。
【図５】図４の製造工程説明図である。
【図６】図５に示す工程毎の基板反り量の説明図であ
る。
る。
【図７】図4の変形例を示す断面構成図である。
【図８】比較例を示す構成図である。
【図９】図８の製造工程図である。
【図１０】図９に示す工程毎の基板反り量の説明図であ
る。
る。
【図１１】図８の変形例を示す断面構成図である。
【図１２】薄膜インダクタの従来例を示す構成図であ
る。
る。
【図１３】図12の製造工程図である。
【図１４】図1３に示す工程毎の基板反り量の説明図で
ある。
ある。
【図１５】図12の変形例を示す断面図である。
【図１６】φ６”のＳｉ基板における反り量の説明図で
ある。
ある。
１…上部磁性膜、２…絶縁膜、３…平面コイル導体部、
４…下部磁性膜、５…基板、６…裏面磁性膜、７…圧縮
用絶縁膜、８…基板上絶縁膜、９…上部ポリイミド絶縁
膜、１０…下部ポリイミド絶縁膜、１１…ポリイミドめ
っき型、２１…薄膜インダクタ、２２…φ６”Ｓｉ基
板。
４…下部磁性膜、５…基板、６…裏面磁性膜、７…圧縮
用絶縁膜、８…基板上絶縁膜、９…上部ポリイミド絶縁
膜、１０…下部ポリイミド絶縁膜、１１…ポリイミドめ
っき型、２１…薄膜インダクタ、２２…φ６”Ｓｉ基
板。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4E351 AA04 AA06 BB11 BB15 BB33 CC03 DD04 DD20 GG03 5E070 AA01 AB10 BA20 CB12 CB20 5F038 AZ04 CA02 EZ14 EZ20
Claims (3)
- 【請求項１】 基板上に、スパイラル平面コイル、絶縁
体および前記スパイラル平面コイルを挟み込む軟磁性体
薄膜を積層して構成される平面型磁気素子において、 前記基板に対する応力の方向が逆方向の薄膜を基板裏面
に設けることを特徴とする平面型磁気素子。 - 【請求項２】 基板上に、スパイラル平面コイル、絶縁
体および前記スパイラル平面コイルを挟み込む軟磁性体
薄膜を積層して構成される平面型磁気素子において、 前記基板に対する応力の方向が逆方向の薄膜を基板裏面
に設け、かつ、基板応力の発生を打ち消すような絶縁体
薄膜を挿入することを特徴とする平面型磁気素子。 - 【請求項３】 前記基板の上面，下面の少なくとも一方
を予め鏡面にしておくことを特徴とする請求項１または
２のいずれかに記載の平面型磁気素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11113475A JP2000306730A (ja) | 1999-04-21 | 1999-04-21 | 平面型磁気素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11113475A JP2000306730A (ja) | 1999-04-21 | 1999-04-21 | 平面型磁気素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000306730A true JP2000306730A (ja) | 2000-11-02 |
Family
ID=14613218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11113475A Pending JP2000306730A (ja) | 1999-04-21 | 1999-04-21 | 平面型磁気素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000306730A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003034494A1 (en) * | 2001-10-15 | 2003-04-24 | Matsushita Electric Industrial Co., Ltd. | Module component |
| WO2004036607A1 (ja) * | 2002-08-29 | 2004-04-29 | Fujitsu Limited | 薄膜キャパシタとその製造方法 |
| WO2006085436A1 (ja) * | 2005-02-09 | 2006-08-17 | Matsushita Electric Industrial Co., Ltd. | 部品内蔵基板および基板内蔵コンデンサ |
| JP2015056628A (ja) * | 2013-09-13 | 2015-03-23 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2015207700A (ja) * | 2014-04-22 | 2015-11-19 | 新光電気工業株式会社 | 受動素子基板 |
-
1999
- 1999-04-21 JP JP11113475A patent/JP2000306730A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003034494A1 (en) * | 2001-10-15 | 2003-04-24 | Matsushita Electric Industrial Co., Ltd. | Module component |
| US6828670B2 (en) | 2001-10-15 | 2004-12-07 | Matsushita Electric Industrial Co., Ltd. | Module component |
| WO2004036607A1 (ja) * | 2002-08-29 | 2004-04-29 | Fujitsu Limited | 薄膜キャパシタとその製造方法 |
| US7326989B2 (en) | 2002-08-29 | 2008-02-05 | Fujitsu Limited | Thin film capacitor and its manufacture method |
| CN100437849C (zh) * | 2002-08-29 | 2008-11-26 | 富士通株式会社 | 薄膜电容器及其制造方法 |
| WO2006085436A1 (ja) * | 2005-02-09 | 2006-08-17 | Matsushita Electric Industrial Co., Ltd. | 部品内蔵基板および基板内蔵コンデンサ |
| JP2015056628A (ja) * | 2013-09-13 | 2015-03-23 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2015207700A (ja) * | 2014-04-22 | 2015-11-19 | 新光電気工業株式会社 | 受動素子基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7394646B2 (en) | Laminated ceramic electronic component | |
| US7973630B2 (en) | Thin film magnetic device and method of manufacturing the same | |
| TW200515432A (en) | Coil component and method of manufacturing the same | |
| KR101952872B1 (ko) | 코일 부품 및 그의 제조방법 | |
| US11798725B2 (en) | Magnetic laminate, magnetic structure including same, electronic component including magnetic laminate or magnetic structure, and method for producing magnetic laminate | |
| DE112004001102B4 (de) | Verfahren zur Steuerung der Planheit und der Elektronenbeweglichkeit von mit Diamant beschichtetem Silizium und dadurch gebildeten Strukturen | |
| JP2000306730A (ja) | 平面型磁気素子 | |
| KR20150014287A (ko) | 압전 시트, 이를 포함하는 압전 소자 및 압전 소자의 제조 방법 | |
| US11037717B2 (en) | Integrated magnetic device with variable inductance and method for making such a device | |
| US20130027168A1 (en) | Multilayer inductor and method of manufacturing the same | |
| JP2002134321A (ja) | 高周波コイル及びその製造方法 | |
| JPH04221812A (ja) | 高周波用薄膜トランス | |
| JP3765366B2 (ja) | 平面型磁気素子一体型半導体デバイス | |
| WO2021193132A1 (ja) | 電子部品及びその製造方法 | |
| JP2000318334A (ja) | 印刷用メタルマスクおよびその製造方法 | |
| JPH0955316A (ja) | 平面型磁気素子およびその製造方法 | |
| JP6521549B1 (ja) | コイル部品 | |
| JP2003338409A (ja) | 積層磁性薄膜及びその製造方法 | |
| JP2001044034A (ja) | 平面型磁気素子 | |
| JP2004296860A (ja) | 積層コイル及びその製造方法 | |
| KR20150007766A (ko) | 인덕터 및 그 제조 방법 | |
| JP2003309185A (ja) | 複合モジュール及びその製造方法 | |
| JPH1095111A (ja) | 圧電体薄膜素子及びこれを用いたインクジェット式記録ヘッド | |
| JPH11168011A (ja) | マイクロインダクタ | |
| JPH11312608A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060302 |