CN1586013B - 用于结晶多晶硅的掩模及利用该掩模形成薄膜晶体管的方法 - Google Patents

用于结晶多晶硅的掩模及利用该掩模形成薄膜晶体管的方法 Download PDF

Info

Publication number
CN1586013B
CN1586013B CN028226062A CN02822606A CN1586013B CN 1586013 B CN1586013 B CN 1586013B CN 028226062 A CN028226062 A CN 028226062A CN 02822606 A CN02822606 A CN 02822606A CN 1586013 B CN1586013 B CN 1586013B
Authority
CN
China
Prior art keywords
slit pattern
slit
width
mask
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN028226062A
Other languages
English (en)
Other versions
CN1586013A (zh
Inventor
姜明求
金裁
姜淑映
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1586013A publication Critical patent/CN1586013A/zh
Application granted granted Critical
Publication of CN1586013B publication Critical patent/CN1586013B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S260/00—Chemistry of carbon compounds
    • Y10S260/35—Crystallization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

用于形成多晶硅的掩模包括：第一狭缝区域，在此多个水平狭缝图案沿垂直方向排列，同时具有相同的宽度；第二狭缝区域，在此多个水平狭缝图案沿垂直方向排列，同时具有相同的宽度；第三狭缝区域，在此多个水平狭缝图案沿垂直方向排列，同时具有相同的宽度；以及第四狭缝区域，在此多个水平狭缝图案沿垂直方向排列，同时具有相同的宽度。排列在第一至第四狭缝区域的狭缝图案的宽度沿着水平方向顺次以第一狭缝区域的狭缝图案宽度d的倍数比例增加。沿着水平方向排列在第一至第四狭缝区域的狭缝图案的中心位于同一线上。在各自狭缝区域沿垂直方向排列的狭缝图案以8*d间距彼此隔开。可选地，第一至第四狭缝区域可以相反的顺序排列，或者沿垂直方向排列。

Description

用于结晶多晶硅的掩模及利用该掩模形成薄膜晶体管的方法
技术领域
本发明涉及形成多晶硅的掩模及利用该掩模制造薄膜晶体管的方法，更具体地，涉及用于将非晶硅结晶成多晶硅的掩模。
背景技术
通常，液晶显示器包括具有电极的两个面板，以及介于两个面板间的液晶层。这两个面板通过密封材料彼此进行密封，同时通过隔板彼此分隔开。将电压施于电极以便将液晶层中的液晶分子进行重新取向，从而控制光透射。在两个面板之一上设置薄膜晶体管，以控制传送给电极的信号。
在最普通的薄膜晶体管中，使用非晶硅形成半导体层。以非晶硅为基本成分的薄膜晶体管具有约0.5-1cm2/Vsec的电流迁移率。这种薄膜晶体管可以作为用于液晶显示器的开关电路使用。然而，因为薄膜晶体管具有低的电流迁移率，不适于在液晶面板上直接形成驱动电路。
为了克服这类问题，开发了电流迁移率为约20-150cm2/Vsec的多晶硅作为半导体层使用的多晶硅薄膜晶体管液晶显示器。多晶硅薄膜晶体管具有较高的电流迁移率，所以可以制造在液晶面板内安装驱动电路的芯片内置玻璃。
为了形成多晶硅薄膜晶体管，建议采用高温下在基片上直接沉积多晶硅的技术、在基片上沉积非晶硅层且在约600℃下结晶沉积的多晶硅层的技术、或沉积非晶硅层且用激光热处理该沉积的非晶硅层的技术。然而，这些技术需要高温处理，因此很难在液晶面板的玻璃基片上适用。此外，由于不均匀地生成结晶颗粒系统，降低了薄膜晶体管之间相关电特性的均匀性。
为了解决这些问题，开发了可以人为调节结晶颗粒系统分布的连续横向凝固(或结晶)工序。这是利用了多晶硅颗粒在照射激光的液相区域和未照射激光的固相区域边界上对于其边界面垂直方向生长的事实。这时，激光束通过掩模的狭缝图案透射区域，且完全熔化非晶硅，从而在非晶硅层上形成狭缝形状的液相区域。接着，将该液相非晶硅进行结晶同时被冷却，结晶从未照射激光的固相区域的边界对于其边界面垂直方向生长，颗粒的生长在液相区域中央相遇时就停止了。沿着颗粒生长方向移动掩模狭缝，反复进行这种工序，连续横向结晶可以通过整个目标区域进行。
然而，当狭缝宽度很宽时，从狭缝边界面生长的结晶颗粒不能生长到狭缝的中央，狭缝的中央部分根据均匀的核化作用可以形成小粒子。为了解决这种问题，可以将狭缝图案分成两个不同区域，以便排列在两个不同区域的狭缝图案彼此偏离，从而制成所需要的结晶。
然而，虽然使用了这种技术，但结晶颗粒的大小不能超过狭缝图案的大小，因此，调节结晶颗粒的大小有一定局限性。
发明内容
本发明的目的，是提供一种用于制造薄膜晶体管的多晶硅型掩模，可以适当方式控制多晶硅层的晶粒大小。
这种以及其它目的可以通过多晶硅型掩模实现，该掩模具有多个用于限定要照射激光束的透射区域的狭缝图案。这些狭缝图案的宽度沿预定方向顺次减小或增大。
狭缝图案至少分成两个以上不同区域进行排列，在每个区域中狭缝图案以相同宽度形成。在不同区域中按预定方向排列的狭缝图案位于同一中心线上。在每个区域中按预定方向排列的狭缝图案的宽度对于最小的狭缝图案的宽度具有倍数关系。
在利用这种掩模制造薄膜晶体管的方法中，对于多晶硅层进行连续横向结晶工序，同时沿预定方向将掩模移动各自狭缝图案区域宽度。
附图说明
本发明的更全面的评价，及其许多附带的优点，通过参照下列详细描述变得更易于理解，从而变得显而易见，且结合附图进行详细描述，在附图中相同的附图标记表示相同或相似的元件，其中：
图1示出了通过照射激光将非晶硅结晶成多晶硅的连续结晶工序；
图2示出了通过连续横向结晶工序将非晶硅结晶成多晶硅的过程中的多晶硅微观结构；
图3示出了将根据本发明优选实施例的用于将非晶硅结晶成多晶硅的多晶硅型掩模结构平面图；
图4A至图4D示出了当利用根据如图3所示的多晶硅掩模进行连续横向结晶工序时，非晶硅结晶成多晶硅的过程中的多晶硅微观结构；
图5是根据本发明优选实施例的多晶硅薄膜晶体管的截面图；以及
图6A至图6E顺次示出了制造如图4所示的多晶硅薄膜晶体管的步骤。
具体实施方式
将参照附图说明本发明的优选实施例。
图1示出了通过照射激光将非晶硅结晶成多晶硅的连续横向结晶工序，而图2示出了通过连续横向结晶工序将非晶硅结晶成多晶硅的过程中的多晶硅微观结构。
如图1所示，在绝缘基片上形成非晶硅层200，并在非晶硅层200上通过具有狭缝图案的光透射区域310的掩模300进行激光束照射。以局部方式将非晶硅层200完全熔化，而液相区域210在对应于掩模300的光透射区域310的非晶硅层200上形成。这时，多晶硅颗粒在照射激光的液相区域210和未照射激光的固相区域220的边界中，对于其边界面垂直方向生长颗粒的生长在液相区域中央相遇时就停止。若沿着颗粒生长方向移动掩模的狭缝图案，同时照射激光束，连续进行横向颗粒的生长，以便能够确定所需要的晶粒大小。
图2示出了当沿水平方向利用具有狭缝图案的掩模进行连续横向结晶工序时的多晶硅颗粒结构。图中可看出颗粒垂直于狭缝图案生长。
本发明的优选实施例中，为了使颗粒大小在水平或垂直方向充分生长，在水平或垂直方向逐渐增加或减少狭缝图案的宽度。
图3示出了用于将非晶硅结晶成多晶硅的多晶硅型掩模平面图。
如图3所示，掩模100包括：第一狭缝区域101，在此多个水平狭缝图案11沿垂直方向排列，同时具有相同的宽度；第二狭缝区域102，在此多个水平狭缝图案12沿垂直方向排列，同时具有相同的宽度；第三狭缝区域103，在此多个水平狭缝图案13沿垂直方向排列，同时具有相同的宽度；以及第四狭缝区域104，在此多个水平狭缝图案14沿垂直方向排列，同时具有相同的宽度。排列在第一至第四狭缝区域101至104的狭缝图案11至14的宽度沿着垂直方向顺次以第一狭缝区域101的狭缝图案11宽度d的倍数比例增加。沿着水平方向排列在第一至第四狭缝区域101至104的狭缝图案11至14的中心位于同一线上。沿着垂直方向在各自狭缝区域101至104排列的狭缝图案11至14以8*d间距彼此隔开。
可选地，第一至第四狭缝区域101至104可以相反的顺序排列，或者沿垂直方向排列。当然，也可以将狭缝区域的数目增加以具有4d以上宽度的狭缝图案，或者将狭缝区域的数目减少以具有4d以下宽度的狭缝图案。在这种情况下，在每个狭缝区域中狭缝图案之间的距离相应地变化。
利用这种根据本发明实施例的掩模，在目标区的非晶硅层200上照射激光，进行连续横向结晶工序时，移动相当于掩模长度1/4的相应狭缝区域101至104的宽度A。这时，非晶硅层200通过第一至第四狭缝区域101至104分别进行激光照射。利用激光照射，多晶硅层200的结晶颗粒垂直于狭缝图案的边界生长。现将该工序参照图4A至图4B进行具体说明。
图4A和图4B是在利用图3的多晶硅型掩模的连续横向结晶工序中生长的颗粒结构按其工序图示的。
当通过第四狭缝区域104照射激光时，如图4A所示，对应第四狭缝区域104的非晶硅层200形成液相区域，而结晶颗粒自液相区域和固相区域之间的界面与其垂直生长到1/2*d。
接着，移动掩模100狭缝区域宽度A，通过第三狭缝区域103照射激光时，如图4B所示，在以前工序中生长的粒子成为晶种，而结晶颗粒再生长相当于1/2*d，以便粒子长度成为d。
接着，将掩模100移动狭缝区域宽度A，并且通过第二狭缝区域102照射激光。以相同的方式，将掩模100移动狭缝区域宽度A，并且通过第一狭缝区域101照射激光。因此，如图4C及4D所示，在以前工序中生长的粒子成晶种，结晶颗粒分别生长1/2*d，以便粒子的长度成为3/2*d，并且最终成为2*d。
如上所述，若将掩模从左至右进行移动，同时进行第一次连续横向结晶，结果得到结晶颗粒长度为2d的多层结晶区，以及对应于狭缝图案之间且具有4d宽度的非结晶区。接着，将掩模100沿垂直方向移动4d，使第一至第四狭缝区域101至104对应未结晶区。在这种情况下，进行第二次连续横向结晶，同时从左至右移动该掩模。因此，在第一次连续横向结晶中形成的粒子成为晶种，在第二次连续横向结晶中颗粒长度再生长2d，从而使最终粒子的长度成4d。
当在掩模中存在第n个狭缝区域且通过掩模重复进行连续横向结晶工序时，所得到的多晶硅粒子具有n*d的长度。
现将详细说明利用该掩模的薄膜晶体管制造方法。
图5是根据本发明优选实施例的多晶硅薄膜晶体管的截面图，而图6A至图6E是多晶硅薄膜晶体管制造方法按其工序图示的截面图。这些工序步骤可以很好地用于在液晶面板上设计驱动集成电路的半导体装置的制造方法中。
如图5所示，在具有多晶硅的绝缘基片10上形成半导体层20，同时具有通道区域21，而在通道区域21的两侧形成源极和漏极区域22和23。源极和漏极区域22和23掺杂n型或p型杂质。源极和漏极区域22和23可含有硅化物层。在基片10上形成覆盖半导体层20的氧化硅SiO2或氮化硅SiNx的组成的栅极绝缘层30。在通道区域21上的栅极绝缘层30上部形成栅极40。在栅极绝缘层30上形成覆盖栅极40的层间绝缘层50。栅极绝缘层30和层间绝缘层50具有露出半导体层20的源极和漏极区域22、23的接触孔52、53。在层间绝缘层50上形成通过接触孔52与源极区域22连接的源极62和以栅极40为中心与源极62面对并通过接触孔53与漏极区域23连接的漏极63。保护绝缘层70覆盖层间绝缘层50，同时具有露出漏极63的接触孔73。在保护绝缘层70上形成由氧化铟锡(ITO)、氧化铟锌(IZO)、或反射性导电材料组成的像素电极80，通过接触孔73与漏极63连接。
在制造薄膜晶体管阵列基片的方法中，如图6A所示，在基片10上通过低压化学汽相沉积、等离子化学汽相沉积、或溅射方法沉积非晶硅层。
接着，如图6B所示，通过图3所示的掩模在非晶硅层上照射激光束，从而在非晶硅层上形成液相区域。针对具有液相区域的非晶硅层进行连续横向结晶工序，同时生长结晶颗粒以形成多晶硅半导体层20。该多晶硅半导体层20的结晶颗粒具有足够大的尺寸，以便所制得的薄膜晶体管的电流迁移率可以最大化。
如图6C所示，将利用栅极40作为掩模向半导体层20进行离子注入掺杂n型或p型杂质，并进行活化，从而形成源极和漏极区域22、23。将源极和漏极区域22、23之间区域限定为通道区域21。
如图6D所示，在栅极绝缘层30上形成覆盖栅极40的层间绝缘层50。层间绝缘层50与栅极绝缘层30一起制作布线图案，以形成露出半导体层20的源极和漏极区域22、23的接触孔52、53。
如图6E所示，在绝缘基片10上沉积金属层，并制作布线图案以形成源极和漏极62、63，以便通过接触孔52、53将源极和漏极62、63与源极和漏极区域22、23连接。
接着，如图5所示，在被源极和漏极62、63覆盖的层间绝缘层50上沉积保护绝缘层70，并制作布线图案，从而形成露出漏极63的接触孔73。然后，在保护绝缘层70上沉积诸如ITO或IZO这样的透明导电材料或反射性导电材料，并制作布线图案，从而形成像素电极80。将像素电极80通过接触孔73与漏极63连接。
如上所述，利用顺次增加的宽度的狭缝图案的多晶硅掩模，将非晶硅结晶为多结晶，以便以适当方式调节所需粒子大小的多晶硅。这样，可以使多晶硅薄膜晶体管的电流迁移率变得最大。
尽管已经参照优选实施例对本发明进行了详细描述，但是对于本领域的技术人员来说，本发明可以有各种更改和变化，凡在本发明的精神和原则之内，所作的各种修改和等同替换均应包含在本发明的保护范围之内。

Claims (12)

1.一种多晶硅掩模，包括多个狭缝图案，用于限定将要照射的激光束的透射区域，所述狭缝图案沿第一方向顺次减少或增加宽度。
2.根据权利要求1所述的掩模，其特征在于，所述狭缝图案排列在两个以上不同区域，而排列在相同区域的所述狭缝图案具有相同宽度。
3.根据权利要求2所述的掩模，其特征在于，在所述不同区域中沿所述第一方向排列的所述狭缝图案的中心位于同一中心线上。
4.根据权利要求3所述的掩模，其特征在于，沿所述第一方向排列的所述狭缝图案的宽度与最小狭缝图案宽度成倍数比例。
5.一种薄膜晶体管制造方法，所述方法包括以下步骤：
在绝缘基片上沉积非晶硅层；
通过利用多晶硅型掩模的连续横向结晶工序经结晶所述非晶硅层形成半导体层，在此将用于限定光透射区域的狭缝图案进行排列，同时沿第一方向顺次减少或增加宽度；
在所述基片上形成栅极绝缘层，以便所述栅极绝缘层覆盖所述半导体层；
在所述半导体层之上的所述栅极绝缘层上形成栅极；
通过向所述半导体层注入杂质，在所述半导体层形成源极和漏极区域；
形成层间绝缘层，以便所述层间绝缘层覆盖所述栅极；
蚀刻所述层间绝缘层和所述栅极绝缘层，从而形成露出所述源极和所述漏极区域的接触孔；以及
形成源极和漏极，以便通过所述接触孔将所述源极和所述漏极连接于所述源极和所述漏极区域。
6.根据权利要求5所述的方法，其特征在于，还包括形成像素电极的步骤，以便将所述像素电极与所述漏极连接。
7.根据权利要求6所述的方法，其特征在于，所述像素电极由透明导电材料或反射性导电材料制成。
8.根据权利要求5所述的方法，其特征在于，所述狭缝图案排列在两个以上的不同区域，以便在所述相同区域的所述狭缝图案具有相同的宽度，并且进行形成所述半导体层的步骤，同时沿所述第一方向将所述掩模移动各自区域的宽度。
9.根据权利要求1所述的掩模，其特征在于：
所述狭缝图案包括宽度在所述第一方向顺次变大的第一狭缝图案、第二狭缝图案、以及第三狭缝图案，
所述第一狭缝图案、所述第二狭缝图案、以及所述第三狭缝图案分别具有用于限定所述第一狭缝图案的宽度的第一边缘、用于限定所述第二狭缝图案的宽度的第二边缘、以及用于限定所述第三狭缝图案的宽度的第三边缘，
所述第一边缘的延长线位于所述第二狭缝图案中，以及
所述第二边缘的延长线位于所述第三狭缝图案中。
10.根据权利要求2所述的掩模，其特征在于，位于所述相同区域处的狭缝图案沿不同于所述第一方向的第二方向设置。
11.根据权利要求5所述的方法，其特征在于，
所述狭缝图案包括宽度在所述第一方向顺次变大的第一狭缝图案、第二狭缝图案、以及第三狭缝图案，
所述第一狭缝图案、所述第二狭缝图案、以及所述第三狭缝图案分别具有用于限定所述第一狭缝图案的宽度的第一边缘、用于限定所述第二狭缝图案的宽度的第二边缘、以及用于限定所述第三狭缝图案的宽度的第三边缘，
所述第一边缘的延长线位于所述第二狭缝图案中，
所述第二边缘的延长线位于所述第三狭缝图案中，以及
当沿所述第一方向移动所述掩模时，进行形成所述半导体层的步骤。
12.根据权利要求8所述的方法，其特征在于，位于所述相同区域处的狭缝图案沿不同于所述第一方向的第二方向设置。
CN028226062A 2001-11-14 2002-01-24 用于结晶多晶硅的掩模及利用该掩模形成薄膜晶体管的方法 Expired - Lifetime CN1586013B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020010070661A KR100796758B1 (ko) 2001-11-14 2001-11-14 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR2001/70661 2001-11-14
PCT/KR2002/000111 WO2003043093A1 (en) 2001-11-14 2002-01-24 A mask for crystallizing polysilicon and a method for forming thin film transistor using the mask

Publications (2)

Publication Number Publication Date
CN1586013A CN1586013A (zh) 2005-02-23
CN1586013B true CN1586013B (zh) 2010-05-12

Family

ID=19715964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN028226062A Expired - Lifetime CN1586013B (zh) 2001-11-14 2002-01-24 用于结晶多晶硅的掩模及利用该掩模形成薄膜晶体管的方法

Country Status (5)

Country Link
US (2) US7217642B2 (zh)
JP (1) JP4263609B2 (zh)
KR (1) KR100796758B1 (zh)
CN (1) CN1586013B (zh)
WO (1) WO2003043093A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100956947B1 (ko) * 2003-06-12 2010-05-12 엘지디스플레이 주식회사 실리콘 결정화 방법
KR100492352B1 (ko) 2003-06-12 2005-05-30 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법
KR100997971B1 (ko) 2003-11-19 2010-12-02 삼성전자주식회사 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
KR101054339B1 (ko) * 2003-12-04 2011-08-04 삼성전자주식회사 다결정용 마스크 및 이를 이용한 규소 결정화 방법
KR100606450B1 (ko) 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR101052982B1 (ko) * 2004-04-30 2011-07-29 엘지디스플레이 주식회사 평탄도를 향상시키는 실리콘 결정화 방법
JP2006013050A (ja) 2004-06-24 2006-01-12 Sharp Corp レーザビーム投影マスク及びそれを用いたレーザ加工方法、レーザ加工装置
KR100689315B1 (ko) * 2004-08-10 2007-03-08 엘지.필립스 엘시디 주식회사 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법
JP2006190897A (ja) * 2005-01-07 2006-07-20 Sharp Corp 半導体デバイス、その製造方法および製造装置
US20080237593A1 (en) * 2005-01-07 2008-10-02 Junichiro Nakayama Semiconductor Device, Method of Fabricating the Same, and Apparatus for Fabricating the Same
TWI274956B (en) 2005-01-07 2007-03-01 Au Optronics Corp Mask and method of manufacturing a polysilicon layer using the same
CN1300634C (zh) * 2005-01-12 2007-02-14 友达光电股份有限公司 光罩与应用其形成多晶硅层的方法
TWI313769B (en) * 2005-07-15 2009-08-21 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method for crystallizing amorphous silicon by using the same
CN100405546C (zh) * 2005-08-03 2008-07-23 友达光电股份有限公司 用于连续侧向结晶的掩膜及用此掩膜结晶非晶硅层的方法
JP2007207896A (ja) * 2006-01-31 2007-08-16 Sharp Corp レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置
KR20070109127A (ko) * 2006-05-09 2007-11-15 삼성전자주식회사 순차적 측면 고상화용 마스크 및 이를 이용한 순차적 측면고상화 방법
TWI339410B (en) * 2008-07-09 2011-03-21 Au Optronics Corp Mask and fabricating method of a polysilicon layer using the same
EP2364809A1 (en) * 2010-02-26 2011-09-14 Excico France Method and apparatus for irradiating a semiconductor material surface by laser energy
EP2387081B1 (en) * 2010-05-11 2015-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same
JP5725518B2 (ja) * 2013-04-17 2015-05-27 株式会社日本製鋼所 レーザ光遮蔽部材、レーザ処理装置およびレーザ光照射方法
JP6655301B2 (ja) 2015-05-19 2020-02-26 株式会社ブイ・テクノロジー レーザアニール装置及び薄膜トランジスタの製造方法
CN109075043A (zh) * 2016-03-04 2018-12-21 堺显示器制品株式会社 激光退火装置、掩膜、薄膜晶体管和激光退火方法
CN106876391B (zh) 2017-03-07 2018-11-13 长江存储科技有限责任公司 一种沟槽版图结构、半导体器件及其制作方法
CN111575648B (zh) 2020-06-23 2022-07-15 京东方科技集团股份有限公司 掩膜板组件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316074A (en) * 1978-12-20 1982-02-16 Quantronix Corporation Method and apparatus for laser irradiating semiconductor material
CN1195879A (zh) * 1997-02-26 1998-10-14 株式会社半导体能源研究所 半导体器件的制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60143624A (ja) * 1983-12-29 1985-07-29 Fujitsu Ltd 半導体装置の製造方法
KR100188085B1 (ko) * 1995-06-15 1999-06-01 김광호 초고속 쌍극성 트랜지스터의 제조방법
CA2256699C (en) 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JPH09321310A (ja) * 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
US6228539B1 (en) * 1996-09-18 2001-05-08 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US5781607A (en) * 1996-10-16 1998-07-14 Ibm Corporation Membrane mask structure, fabrication and use
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
KR100495812B1 (ko) * 1998-01-21 2005-09-30 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법
US6326286B1 (en) * 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
KR20000009308A (ko) * 1998-07-23 2000-02-15 윤종용 박막트랜지스터 액정 표시 장치의 제조 방법
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
US6638698B2 (en) * 1999-04-09 2003-10-28 Industrial Technology Research Institute Method for forming a diffusive-type light reflector
KR100671212B1 (ko) * 1999-12-31 2007-01-18 엘지.필립스 엘시디 주식회사 폴리실리콘 형성방법
KR100710621B1 (ko) * 2000-03-08 2007-04-24 엘지.필립스 엘시디 주식회사 박막트랜지스터형 어레이기판의 액티브층 제조방법
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
US20020102821A1 (en) * 2001-01-29 2002-08-01 Apostolos Voutsas Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
JP3945805B2 (ja) 2001-02-08 2007-07-18 株式会社東芝 レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法
TW521310B (en) * 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
US6664147B2 (en) * 2001-02-28 2003-12-16 Sharp Laboratories Of America, Inc. Method of forming thin film transistors on predominantly <100> polycrystalline silicon films
KR100424593B1 (ko) 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
US6645454B2 (en) * 2001-06-28 2003-11-11 Sharp Laboratories Of America, Inc. System and method for regulating lateral growth in laser irradiated silicon films
TW527732B (en) * 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100831227B1 (ko) * 2001-12-17 2008-05-21 삼성전자주식회사 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
US7192479B2 (en) * 2002-04-17 2007-03-20 Sharp Laboratories Of America, Inc. Laser annealing mask and method for smoothing an annealed surface
US6777276B2 (en) * 2002-08-29 2004-08-17 Sharp Laboratories Of America, Inc. System and method for optimized laser annealing smoothing mask
KR100919635B1 (ko) * 2002-12-31 2009-09-30 엘지디스플레이 주식회사 능동행렬 표시장치
KR100997971B1 (ko) * 2003-11-19 2010-12-02 삼성전자주식회사 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
KR100737535B1 (ko) * 2003-12-29 2007-07-10 비오이 하이디스 테크놀로지 주식회사 다결정실리콘막 형성방법
US7858450B2 (en) * 2004-01-06 2010-12-28 Samsung Electronics Co., Ltd. Optic mask and manufacturing method of thin film transistor array panel using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316074A (en) * 1978-12-20 1982-02-16 Quantronix Corporation Method and apparatus for laser irradiating semiconductor material
CN1195879A (zh) * 1997-02-26 1998-10-14 株式会社半导体能源研究所 半导体器件的制造方法

Also Published As

Publication number Publication date
WO2003043093A1 (en) 2003-05-22
JP2005510063A (ja) 2005-04-14
KR100796758B1 (ko) 2008-01-22
KR20030039653A (ko) 2003-05-22
US7217642B2 (en) 2007-05-15
US7781765B2 (en) 2010-08-24
JP4263609B2 (ja) 2009-05-13
US20070187846A1 (en) 2007-08-16
US20050079693A1 (en) 2005-04-14
CN1586013A (zh) 2005-02-23

Similar Documents

Publication Publication Date Title
CN1586013B (zh) 用于结晶多晶硅的掩模及利用该掩模形成薄膜晶体管的方法
KR100816344B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
US6504215B1 (en) Electro-optical apparatus having a display section and a peripheral driving circuit section
CN100356506C (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
CN101071816A (zh) 多晶硅薄膜晶体管阵列基板及其制造方法
CN100361271C (zh) 用于多晶化的掩模和用其制造薄膜晶体管的方法
US5612565A (en) Semiconductor device having channel boundary with uneven shape
CN100397660C (zh) 利用多晶硅的薄膜晶体管制造方法
US7858450B2 (en) Optic mask and manufacturing method of thin film transistor array panel using the same
CN100566907C (zh) 用于将激光束辐照到非晶硅薄膜上的装置
KR20040038234A (ko) 폴리 실리콘 박막 트랜지스터 제조방법
KR100803867B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
KR100767380B1 (ko) 박막 트랜지스터
KR100878243B1 (ko) 다결정 규소 박막 트랜지스터의 제조 방법
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
KR100709282B1 (ko) 박막 트랜지스터 및 제조 방법
KR20050045983A (ko) 비정질 실리콘 결정화용 광학 마스크
KR20060089833A (ko) 결정화용 마스크, 그를 이용하여 형성한 박막 트랜지스터표시판 및 그의 형성 방법
CN1327478C (zh) 一种利用激光结晶工艺制作薄膜晶体管的方法
KR100266216B1 (ko) 박막트랜지스터구조및그제조방법
KR100980465B1 (ko) 다결정 박막트랜지스터의 제조방법
KR20060084490A (ko) 결정화용 마스크 및 그를 이용한 박막 트랜지스터 표시판
KR20050055148A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20130106

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130106

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100512