CN1561547A - Umosfet器件及其制造方法 - Google Patents

Umosfet器件及其制造方法 Download PDF

Info

Publication number
CN1561547A
CN1561547A CNA028193415A CN02819341A CN1561547A CN 1561547 A CN1561547 A CN 1561547A CN A028193415 A CNA028193415 A CN A028193415A CN 02819341 A CN02819341 A CN 02819341A CN 1561547 A CN1561547 A CN 1561547A
Authority
CN
China
Prior art keywords
channel
layer
groove
doped region
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028193415A
Other languages
English (en)
Other versions
CN100338779C (zh
Inventor
T·J·莱塔维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1561547A publication Critical patent/CN1561547A/zh
Application granted granted Critical
Publication of CN100338779C publication Critical patent/CN100338779C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

一种UMOSFET器件和一种利用多能量大角度倾斜注入(LATid)技术来制造该器件的方法，该器件包括一个在沟槽中的使沟道体掺杂区及其相应的体漂移区结、用于沉积门绝缘层的区和相对于沟槽侧壁的场层台阶的凸缘深度得到自准直的门。该LATid技术的能级之一是最优化的，以破坏LOCOS掩模的顶部氮化硅层。该LATid技术的其它能级用于在邻近沟槽的衬底台面中形成沟道体区。利用用于注入处于多能级的沟道掺杂物的同一倾斜角来产生注入。

Description

UMOSFET器件及其制造方法
本发明涉及形成半导体器件的方法，特别涉及一种形成一自准直的Self-aligned双氧化物UMOSFET器件的方法，该器件利用沟道掺杂物以多能级的注入来使沟道体掺杂区及其相关的结、用于沉积门氧化物层的区和相应于沟槽侧壁的场层台阶的深度得到自准直。
美国专利No.5,637,898描述一种垂直低压MOSFET构造，该构造具有沿一沟槽侧壁的双氧化物厚度和在漂移区内的不均匀的掺杂轮廓。在一个器件的漏极区中的不均匀的掺杂轮廓的概念在专利5,300,448和5,246,870中第一次得到描述，而双氧化物UMOSFET的概念和实践第一次由Y.Babe等人(《IEEE ISPSD论文集》，P.300，1992年)报告。
沟槽UMOS器件构造的用途已通过模拟而演示，但制造这些构造来获得性能优点的试验极复杂，而且不是自准直的。
本发明考虑一种形成自准直的双氧化物UMOSFET的方法，该方法包括通过利用注入处于多能级的沟槽掺杂物来使沟道体掺杂区及其相应的体漂移区结、用于沉积门绝缘层的区和相对于沟槽侧壁的场层台阶的深度得到自准直而产生该门。
本发明还考虑一种自准直的双氧化物UMOSFET，该器件包括一个在沟槽中的门，该门有一其上沉积了门绝缘层的区域和一相对于沟槽侧壁的场层台阶的深度，该两者是通过注入一种处于多能级的沟道掺杂物而随着沟道体掺杂区和体漂移区结的准直和形成而得到自准直的。
图1～4是在按照本发明方法制造一种自准直的沟槽门UMOS器件期间各阶段中的构造的示意图。
图5例示一种利用图4的自准直的沟槽门UMOS器件的自准直的双氧化物UMOSFET的示意图。
现在参照图1、2、3、4来详细描述本发明的方法，这些图涉及在制造UMOS型器件10的沟槽侧壁期间各阶段的构造示意图。门氧化物层50和厚氧化物层30为用二氧化硅制成的绝缘层，也称为“氧化物”。但是，也可以使用具有低介电常数的任何绝缘电介质。
通常，本发明的方法采用一种UMOS器件的一部分沟槽侧壁22、24的选择氧化，而且也包括形成沟道注入物的P沟道体掺杂区55a、55b和55c对门35a或35b的选择氧化几何尺寸的自准直。在优选实施例中，一种多能量大角度倾斜注入(LATid)技术用于在沟槽侧壁22、24上注入和破坏一部分介电掩模(氮化硅层40和厚氧化物层30)，也通过破坏的掩模注入一种P沟道的掺杂物来形成用于沟道形成的P沟道体掺杂区55a、55b或55c。形成的构造为自准直的沟槽门UMOS器件10，其中P沟道体掺杂区55a、55b、55c自准直于沟槽20a的门氧化物/场氧化物场层台阶52a、52a′和沟槽20b的门氧化物/场氧化物场层台阶52b、52b′。薄的门氧化物层50分别由沟槽20a和20b中的多晶硅区60a和60b进行场镀，从而在体漂移区结Ja、Jb、Jc处形成一个小电场。一种较厚的场氧化物(厚氧化物层30)用于沟槽的其余部分来改进“对”电阻品质因数特有的电压处理。一种硼的多能大角度倾斜注入(LATid)工艺和硅的选择局部氧化(LOCOS)用于形成该自准直的沟道体掺杂区及其相应的体漂移区结、门氧化物层50、沟槽20a的场层台阶52a、52a′和沟槽20b的场层台阶52b、52b′。
如图1中所示，提供一个衬底12如(没有限制的)半导体或硅衬底。对衬底12进行蚀刻而形成每个约深4微米的沟槽20a、20b和衬底台面14a、14b、14c。然后，在包括每个沟槽20a、20b的侧壁22、24和底面26与衬底台面14a、14b、14c的已蚀刻的衬底12上生长和/或沉积一个厚热氧化物(绝缘)层30。其后，在厚氧化物层30上符合一致地沉积一个后继的氮化硅层40，从而形成一个如图1中所示的蚀刻成分层沟槽的构造10。氮化硅层40和厚氧化物层30是在硅的局部氧化(LOCOS)工艺中使用的掩模层。
在示范的实施例中，厚氧化物层30约为1200埃(1200)。
同时参照图2，蚀刻成分层沟槽的构造10的顶部氮化硅层40利用多能大角度倾斜注入(LATid)技术注入硼(B)，形成的组织今后有时称为“自准直的构造10。用平行的箭头11B和平行的箭头11B′表示的硼(B)的注入是以倾斜角α注入的，该α角用箭头1或箭头2相对于衬底12表面的用箭头N表示的法线表示的。
如将从以下描述看到的，硼(B)在多能级的LATid注入使P沟道体掺杂区55a、55b或55c及其相应的体漂移区结Ja、Jb或Jc与用于沉积门氧化物层的区域45a、45b或45c和相对于沟槽20a或20b的侧壁22或24的场层台阶52a、52a′或52b、52b′的深度同时或顺序地得到自准直。
硼(B)的LATid注入破坏氮化硅层40的那些用硅注入并由此使得用于沉积门氧化物层50的区域45a、45b、45c分别与P沟道体掺杂区55a、55b、55c自准直。换言之，硼的LATid注入削弱了氮化硅层40并使受破坏区的蚀刻速率在一湿的化学蚀刻剂中提高。湿化学蚀刻剂的使用在下面相对于图3详细描述。硼的LATid注入产生于衬底台面14a、14b、14c的顶面上。其次，倾斜角α允许硼沿侧壁22和24在沟槽20a和20b中注入一预定的深度D。如图所示，箭头11B中的箭头5基本上与由沟槽20a的沟槽侧壁22和台面14a的结合部所限定的角部18a(图1)相切，并沿沟槽20a的侧壁24近似地在沟槽20a的深度D处与氮化硅层40相交且穿过该层40。同样，箭头11B′中的箭头5′基本上与由沟槽20b的沟槽侧壁24和台面14c的结合部所取定的角度18c(图1)相切，并沿沟槽20b的侧壁22近似地在沟槽20b的深度D处与氮化硅层40相交且穿过该层40。
由平行的箭头11B和平行的箭头11B′表示的硼(B)的LATid注入是通过沟槽20A的侧壁24、沟槽20b的侧壁22、衬底台面14b的角部18b和18b′以及衬底台面14b的顶部而注入的。但是，硼(B)的LATid注入也分别沿沟槽20a的侧壁22、沟槽20b的侧壁24、衬底台面14a的角部18a、衬底台面14c的角部18c以及衬底台面14a和14c的表面而注入。
在优选实施例中，通过使晶片相对于表面法线连续地自旋或转动而获得完全360度的三维的注入覆盖可以在沟槽20a和20b的侧壁22和24上同时进行注入。当晶片转动180度时，注入从台面14b的右侧转换到台面14b的左侧。或者是，如果晶片不能相对于表面法线连续地转动，那么能够利用四分之一圆的或八分之一圆的注入停止来实现360度中的注入。这样一种替换可以使注入转动从连续的转动分立为选择的沿角度步进转动。
硼的LATid注入是在多能级上进行的。一个能级被最优化而破坏氮化硅层40。在示范的实施例中，对于硼的注入，使用一个10～50ekv范围内的能级来破坏氮化硅层40。其它能级用于形成一个垂直晶体管(MOSFET)的沟道体掺杂区。硼的高能LATid注入是通过氮化硅层40和热氧化物层30而完成的，将一种P沟道掺杂物(能量在150～200ekv范围内)沉积到用于形成沟道的衬底台面14a、14b和14c中。通过硼的LATid注入的掺杂分别在衬底台面14a、14b和14c的顶部给出一个连续的P沟道体掺杂(P基)区55a、55b和55c。而且，此种P基区55a、55b和55c的掺杂在其相应的衬底台面14a、14b和14c的中心是最高的。硼的处于多能级的LATid注入可同时开始，使得当氮化硅层40受到破坏时同时注入P沟道掺杂物。另一方面，用于注入P沟道掺杂物的能级注入和用于破坏氮化硅层40的能级注入也可以顺序进行。但是，采用后一种方法，在顺序的注入之间不必从LATid注入系统中取走晶片。由此，保持了同样的倾斜角，而自准直的完整性也不会受损。
因为用于沉积P沟道掺杂物的硼的高能LATid注入和用于破坏掩模的氮化硅层40的硼的LATid注入对于沟槽20a和20b与衬底台面14a、14b和14c两者是以同一倾斜角α进行的，所以P沟道体渗杂区55a、55b、55c及其相应的体漂移区结Ja、Jb、Jc，如图3中最清楚地看到的用于沉积门氧化物层50的区45a、45b、45c，以及沟槽20a和20b的场层台阶52a、52a′或52b、52b′的深度D，都是自准直的。
虽然，这里的描述是用硼来注入一种P沟道掺杂物，但也可以用其它物质来替代，例如(没有限制地)用氩而并不损失结构性优点。更重要的是，该沟道掺杂物不限于P型掺杂物。相反，也可以使用N型掺杂物。
如图3中所示，在硼的多能量LATid注入后，可以利用湿蚀刻来从自准直的构造10′中除去氮化硅层40的受破坏区和在其下面并置的氧化物层30的那部分，以暴露该自准直区45a、45b、45c。换言之，在硼的LATid注入期间，氮化物层30没有受到破坏的那些区域很少或没有发生蚀刻。形成的湿蚀刻构造10″示于图3中，构造10″例示在除去受破坏的氮化硅层30和厚氧化物层40(掩模层)之后而在选择氧化生长以形成门氧化物层55之前所形成的构造。
所形成的湿蚀刻构造10″是两个湿蚀刻工艺的结果。第一，在硼(B)的多能量LATid注入后(图2)，自准直的构造10′在磷酸H3PO4中湿蚀刻，使氮化硅层40的受破坏区被除去，而未受破坏区稍许变薄。第二，在除去受破坏的氮化硅层(40)后，在稀氢氟酸(HF)溶液中湿蚀刻并除去暴露的厚氧化物层30。结果，用于沉积门氧化物层50的自准直区被暴露。如图所示，衬底台面14a、14b、14c上的和沿沟槽20a、20b的侧壁22、24到深度D的氮化硅层40和厚氧化物层30被除去，产生形成的湿蚀刻的构造10″。
如图4中所示，沿沟槽20a和20b的侧壁22和24的氮化物/氧化物层图形用作后继的LOCOS氧化掩模来形成门氧化物层。如能够容易地看到的，每个衬底台面14a、14b、14c中的顶部画点区分别是P沟道体掺杂区55a、55b、55c，它们是穿过受破坏的掩模(氮化物/氧化物层40和30)进入衬底台面14a、14b、14c和沟槽20a、20b的侧壁22、24的硼的多能量LATid的结果。氮化硅层40的受破坏区基本上对应于沟槽侧壁22、24和并置于P沟道体掺杂区55a、55b、55c的衬底台面14a、14b、14c的表面部分，这两个表面部分都由于硼的多能量LATid而形成。因此，氧化物/氮化物掩模(氮化物/氧化物层40和30)相对于与P沟道体掺杂区55a、55b、55c并置的侧壁22、24的暴露部分的台阶成为场层台阶52a、52a′和52b、52b′的凸缘的基础(如下面图4中所述)，并自动地自准直于注入的P沟道体掺杂区55a、55b、55c及其相应的体漂移区结Ja、Jb、Jc和区45a、45b、45c。
如图4中所示，在上面关于图3所述的湿蚀刻工艺期间，在已除去氮化硅层40和厚氧化物层30的衬底台面14a、14b、14c上和沿沟槽20a、20b的侧壁22、24到深度D(区45a、45b、45c)形成二氧化硅门电介质的热生长，从而产生门氧化物层50。换言之，在与P沟道体掺杂区55a、55b、55c并置的表面上生成门氧化物层50，这些表面包括衬底台面14a、14b、14c的顶部和沟槽20a、20b的侧壁22、24从上部到深度D的部分。
其后，用湿蚀刻工艺从沟槽20a和20b除去氮化硅层40的剩余区，这完成了门层和场层的氧化物处理。该形成的氧化物包括厚度为T1的厚氧化物层30，该层为场氧化物层并为深度D以下的沟槽的底部加衬里。其次，该形成的氧化物包括厚度为T2而与P沟道体掺杂区55a、55b、55c的表面并置的门氧化物层50。厚度T1大于厚度T2。由此，产生了沟槽20a的门氧化物/场氧化物场层台阶52a、52a′和沟槽20b的门氧化物/场氧化物层台阶52b、52b′，这些台阶基本上与体漂移区结Ja、Jb、Jc准直。
然后，分别在沟槽20a、20b中符合一致地沉积多晶硅门电介质并做成平面，从而产生多晶硅区60a和60b，这完成了门35a、35b和自准准直的沟槽门UMOS器件10的形成。
通常，该二氧化硅门电介质的生长将由于氧化期间实现的硼(B)的消耗而缩回掺杂中进一步朝向表面的尖头11B和11B′。最高的P沟道掺杂是在每个衬底台面14a、14b、14c的中心内，造成每个衬底台面14a、14b、14c的中心内的雪崩击穿，而不是沟槽20a、20b的沟槽角部，这是一种理想的效果。而且，因为最高的P沟道掺杂是在每个衬底台面14a、14b、14c的中心内，所以在这样的中心内将产生最高的垂直电场。因此，高压雪崩击穿将在衬底台面14a、14b、14c的中心内开始而不是在沟槽角部处，这提高了坚固性。
其次，该自准直的沟槽门UMOS器件10的最终构造能用在一个其中门氧化物生长和多晶硅沉积形成该门的MOSFET中。沿沟槽20a和20b的侧壁22、24，选择氧化给出两个氧化物厚度T1和T2。门氧化物厚度T2对于沟道性能是最优化的，而另一氧化物厚度T1对电压处理是最优化的。在示范的实施例中，厚度T2取决于最大电压，但一个用于选择厚度T1的良好范围等于600～2000(厚的场氧化物)，而T2等于100～600(薄的门氧化物)。P沟道掺杂对场层台阶是自准直的，以改善沟道跨电导。该沟道MOSFET对于沟道20a的门氧化物/场氧化物场层台阶52a、52a′或沟道20b的门氧化物/场氧化物场层台阶52b、52b′是自准直的。薄的门氧化物层50是分别通过沟槽20a和20b中的多晶硅区60a和60b来场镀的，从而在体漂移区结Ja、Jb、Jc处形成一个小电场。较厚的场氧化物(厚氧化物层30)产生一个给沟槽的底部作衬里的场层，以改善“对”电阻品质因素特有的电压处理。
总起来说，已在其上沉积了门绝缘层50的区45a、45b、45c与场层台阶52a、52a′和52b、52b′的深度D是由于P沟道掺杂物在多能级的注入而随着沟道体掺杂区55a、55b、55c和体漂移区结Ja、Jb、Jc的准直和形成而一起自准直的，不管是同时还是顺序地准直。
应当注意，预期采用矩形沟道的几何形状，但本发明的方法不限于特定的沟道几何形状。沿第三维坐标，当从衬底12的表面观察时，沟道20a和20b可以是正方形、圆形、六边形、条形等。
此外，自准直的沟槽门UMOS器件10是一种自准直的双氧化物器件，该器件能够与均匀的或不均匀的(沿垂直方向)台面掺杂方案一起使用。
现在参照图5，一种利用图4的自准直的沟槽门UMOS器件10的自准直的双氧化物UMOSFET100的示意图。UMOSFET100还包括一个通过涂敷金属而连接在(变薄的)衬底12上的漏极102。源104为N型源(75As)，该源包括多个掺杂在P沟道体掺杂区55a、55b、55c的表面中的N+掺杂的岛状物104a、104a′、104b、104b′、104c、104c′。用于该源的掩模在衬底台面14a、14b、14c的中心处在掩模中有一孔，因此P沟道体掺杂区55a、55b、55c能对源104短路。介电岛状物106a和106b用一接触掩模沉积和制造图形，以便分别在门多晶硅区60a和60b与源扩散/金属化层108之间造成隔离.介电岛状物106a和106b通常为SiO2，每个厚2000～5000。最后，源扩散/金属化层108的厚度＞1微米并沉积在接触介电岛状物106a、106b和硅台面的表面上，对多个N+掺杂的岛状物104a、104a′、104b、104b′、104c、104c′提供源接触和对P沟道体接触区55a、55b、55c提供接触。
本发明不限于形成N沟道晶体管或MOSFET，通过适当地选择注入物种也可以制造P沟道晶体管或MOSFET及其它器件。
该技术的专业人员从以上描述将会清楚本发明的其它实施例和各种各样修改方案。因此，只能将这种描述看作为例示和用于向该技术的专业人员说明实施本发明的最佳方案。可以变化该构造的细节而基本上不偏离本发明的精神，并保留落在所附的权利要求书范围内的各种修改的专有使用权。

Claims (20)

1.一种形成自准直的双氧化物UMOSFET的方法，包括以下步骤：
在衬底(12)中刻蚀一个具有侧壁(22，24)和底面(26)的沟槽(20a，20b)；
在沟槽(20a，20b)中产生一个门(35a，35b)，办法是通过注入多能级的沟道掺杂物而使一个具有相应的体漂移区结(Ja、Jb、Jc)的沟道体掺杂区(55a、55b、55c)、一个用于沉积门绝缘层(50)的区(45a、45b、45c)和一个在沟槽侧壁上的场绝缘层台阶(52a，52a′、52b，52b′)的深度得到自准直；以及
形成一个源(104)和一个漏极(102)。
2.按照权利要求1所述的方法，其特征在于还包括在沟槽(20a，20b)中和衬底(12)上沉积一个掩模(30，40)的步骤，该掩模包括一个有一第一厚度的绝缘层(30)，其中该自准直步骤包括下列步骤：
通过在邻近沟槽(20a，20b)的侧壁(22，24)的衬底台面(14a，14b，14c)中的掩模而注入处于第一能级的沟道掺杂，以产生其中带有体漂移区结(Ja，Jb，Jc)的沟道体掺杂区(55a，55b，55c)；以及
注入处于第二能级的沟道掺杂，以便沿体漂移区结破坏掩模(30，40)的一部分，其中该掩模的受破坏部分界定用于沉积门绝缘层(50)和场绝缘层台阶(52a，52a′，52b，52b′)的深度的区(45a，45b，45c)。
3.按照权利要求2所述的方法，其特征在于，以第一能级的注入步骤和以第二能级的注入步骤在同一角度处同时产生。
4.按照权利要求2所述的方法，其特征在于，处于第一能级的注入步骤和处于第二能级的注入步骤在同一角度处顺序产生。
5.按照权利要求2所述的方法，其特征在于，沟道掺杂在衬底台面(14a，14b，14c)的中心内是最高的。
6.按照权利要求5所述的方法，其特征在于，沟道体区(55a，55b，55c)是用P沟道掺杂物掺杂的。
7.按照权利要求2所述的方法，其特征在于，这些注入步骤是用一种多能大角度倾斜注入技术完成的。
8.按照权利要求2所述的方法，其特征在于还包括下列步骤：
除去掩模的受破坏部分，从而暴露界定用于沉积门绝缘层(50)的区(45a，45b，45c)的沟道体掺杂区(55a，55b，55c)的周边表面而同时以侧壁(22，24)上的深度处产生场层台阶(52a，52a′，52b，52b′)，该周边表面基本上与体漂移区结(Ja，Jb，Jc)自准直；
在沟道体掺杂区(55a，55b，55c)的暴露的周边表面上从侧壁(22，24)上的场层台阶(52a，52a′，52b，52b′)起形成具有第二厚度的门绝缘层(50)，其中第二厚度是相对沟道性能最优化的，而第一厚度是相对电压处理最优化的；以及
在沟槽内形成一个多晶硅区(60a，60b)，该区面接门绝缘层(50)和绝缘层(30)。
9.按照权利要求8所述的方法，其特征在于，形成门绝缘层(50)的步骤包括一个硅的局部氧化工艺过程。
10.按照权利要求8所述的方法，其特征在于，该除去步骤包括在磷酸中湿蚀刻掩模(30，40)的受破坏部分以除去氮化硅层，由此暴露厚绝缘层(30)。
11.按照权利要求10所述的方法，其特征在于，该除去步骤还包括在稀释的氢氟酸溶液中湿蚀刻该暴露的厚绝缘层(30)以除去该暴露的厚绝缘层的步骤。
12.按照权利要求11所述的步骤，其特征在于：
该掩模还包括一个沉积在厚绝缘层(30)上的氮化硅层(40)；以及
在形成门绝缘层(50)后，该除去步骤包括除去氮化硅层(40)的其余部分。
13.一种自准直的双氧化物UMOSFET器件，包括：
一个在衬底(12)中形成的具有侧壁(22，24)和底面(26)的沟槽(20a，20b)；
一个在衬底台面(14a，14b，14c)中形成的具有体漂移区结(Ja，Jb，Jc)的沟道体掺杂区(55a，55b，55c)；
一个在沟槽(20a，20b)中的门(35a，35b)，该门有一其上沉积了门绝缘层的区域和一相应于沟槽侧壁的场层台阶(52a，52a′，52b，52b′)的深度，该两者是通过注入一种处于多能级的沟道掺杂物而随着沟道体掺杂区(55a，55b，55c)和体漂移区结(Ja，Jb，Jc)的准直和形成而得到自准直的；
一个联接在沟道体掺杂区(55a，55b，55c)上的源(104)；以及
一个联接在衬底上的漏极(102)。
14.按照权利要求13所述的器件，其特征在于，沟道掺杂物以多能级的注入以同一角度同时产生。
15.按照权利要求13所述的器件，其特征在于，沟道掺杂物以多能级的注入在同一角度处顺序产生。
16.按照权利要求13所述的器件，其特征在于还包括：
一个作为侧壁(22，24)和底面(26)的基底衬里的有一凸缘的场氧化物层(30)，该凸缘形成基本上与体漂移区结(Ja，Jb，Jc)准直的场层台阶(52a，52a′，52b，52b′)；以及
一个沉积在沟槽(20a，20b)中并面接场氧化物层(30)和门氧化物层(50)的多晶硅区(60a，60b)。
17.按照权利要求16的器件，其特征在于：
该门氧化物层沿侧壁(22，24)的上部向下到凸缘和沿衬底台面(14a，14b，14c)而与沟道体掺杂区(55a，55b，55c)并置；以及
场氧化物层(30)具有第一厚度而门氧化物层(50)具有比第一厚度薄的第二厚度。
18.按照权利要求17所述的器件，其特征在于，该第二厚度相对于沟道性能最优化，而该第一厚度相对于电压处理最优化。
19.按照权利要求13所述的器件，其特征在于，沟道体掺杂区(55a，55b，55c)是用P沟道掺杂物形成的。
20.按照权利要求19所述的器件，其特征在于，P沟道掺杂物在衬底台面(14a，14b，14c)的中心内是最高的。
CNB028193415A 2001-10-01 2002-09-11 Umosfet器件及其制造方法 Expired - Fee Related CN100338779C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/968,142 2001-10-01
US09/968,142 US6551881B1 (en) 2001-10-01 2001-10-01 Self-aligned dual-oxide umosfet device and a method of fabricating same

Publications (2)

Publication Number Publication Date
CN1561547A true CN1561547A (zh) 2005-01-05
CN100338779C CN100338779C (zh) 2007-09-19

Family

ID=25513803

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028193415A Expired - Fee Related CN100338779C (zh) 2001-10-01 2002-09-11 Umosfet器件及其制造方法

Country Status (6)

Country Link
US (1) US6551881B1 (zh)
EP (1) EP1438751A2 (zh)
JP (1) JP2005505138A (zh)
KR (1) KR20040037223A (zh)
CN (1) CN100338779C (zh)
WO (1) WO2003030267A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101697356B (zh) * 2009-10-29 2011-01-26 哈尔滨工程大学 一种调制导通电阻umos晶体管
CN102005478A (zh) * 2010-09-16 2011-04-06 哈尔滨工程大学 集成肖特基整流器的栅增强功率mosfet器件

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743273B2 (en) * 2000-09-05 2004-06-01 Donaldson Company, Inc. Polymer, polymer microfiber, polymer nanofiber and applications including filter structures
DE10219123B4 (de) * 2002-04-29 2004-06-03 Infineon Technologies Ag Verfahren zur Strukturierung keramischer Schichten auf Halbleitersubstanzen mit unebener Topographie
DE10324754B4 (de) * 2003-05-30 2018-11-08 Infineon Technologies Ag Halbleiterbauelement
CN100395876C (zh) * 2003-09-16 2008-06-18 茂德科技股份有限公司 功率金属氧化物半导体场效应晶体管的制造方法
KR100879588B1 (ko) * 2003-12-19 2009-01-21 써드 디멘존 세미컨덕터, 인코포레이티드 슈퍼접합 장치를 제조하기 위한 평탄화 방법
US7105410B2 (en) * 2004-04-09 2006-09-12 Analog And Power Electronics Corp. Contact process and structure for a semiconductor device
JP4867171B2 (ja) * 2005-01-21 2012-02-01 富士電機株式会社 半導体装置の製造方法
US20080038890A1 (en) * 2006-08-10 2008-02-14 General Electric Company Method for improved trench protection in vertical umosfet devices
US7589377B2 (en) * 2006-10-06 2009-09-15 The Boeing Company Gate structure with low resistance for high power semiconductor devices
US7601596B2 (en) * 2006-11-16 2009-10-13 Infineon Technologies Austria Ag Semiconductor device with trench transistors and method for manufacturing such a device
US20090272982A1 (en) * 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same
KR101025736B1 (ko) * 2008-09-02 2011-04-04 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 형성 방법
JP2010147219A (ja) * 2008-12-18 2010-07-01 Renesas Electronics Corp 半導体装置及びその製造方法
US8008146B2 (en) * 2009-12-04 2011-08-30 International Business Machines Corporation Different thickness oxide silicon nanowire field effect transistors
US8519479B2 (en) 2010-05-12 2013-08-27 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8445337B2 (en) 2010-05-12 2013-05-21 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
US8420455B2 (en) 2010-05-12 2013-04-16 International Business Machines Corporation Generation of multiple diameter nanowire field effect transistors
JP5246302B2 (ja) * 2010-09-08 2013-07-24 株式会社デンソー 半導体装置
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
JP6776205B2 (ja) * 2017-09-20 2020-10-28 株式会社東芝 半導体装置の製造方法
EP3675179A1 (en) 2018-12-28 2020-07-01 Infineon Technologies AG Method of manufacturing a trench oxide in a trench for a gate structure in a semiconductor substrate
CN113053752A (zh) * 2020-03-17 2021-06-29 台湾积体电路制造股份有限公司 半导体器件及其制造方法
DE102020112522A1 (de) 2020-03-17 2021-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren dafür
US20220208995A1 (en) * 2020-12-30 2022-06-30 Stmicroelectronics S.R.L. Split-gate trench mos transistor with self-alignment of gate and body regions
CN113594043A (zh) * 2021-09-28 2021-11-02 杭州芯迈半导体技术有限公司 沟槽型mosfet器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY107475A (en) * 1990-05-31 1995-12-30 Canon Kk Semiconductor device and method for producing the same.
DE69209678T2 (de) 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
US5246870A (en) 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
JPH07254640A (ja) * 1993-12-30 1995-10-03 Texas Instr Inc <Ti> スタック・トレンチ・コンデンサ形成工程におけるトレンチ分離構造形成方法
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US5889293A (en) * 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
US6163052A (en) * 1997-04-04 2000-12-19 Advanced Micro Devices, Inc. Trench-gated vertical combination JFET and MOSFET devices
JP4330670B2 (ja) * 1997-06-06 2009-09-16 株式会社東芝 不揮発性半導体記憶装置
US6222769B1 (en) * 1997-06-06 2001-04-24 Kabushiki Kaisha Toshiba Nonvolatile semiconductor storage device having buried electrode within shallow trench
TW379453B (en) * 1998-05-26 2000-01-11 United Microelectronics Corp Method of manufacturing buried gate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101697356B (zh) * 2009-10-29 2011-01-26 哈尔滨工程大学 一种调制导通电阻umos晶体管
CN102005478A (zh) * 2010-09-16 2011-04-06 哈尔滨工程大学 集成肖特基整流器的栅增强功率mosfet器件

Also Published As

Publication number Publication date
EP1438751A2 (en) 2004-07-21
CN100338779C (zh) 2007-09-19
US6551881B1 (en) 2003-04-22
JP2005505138A (ja) 2005-02-17
US20030062569A1 (en) 2003-04-03
WO2003030267A3 (en) 2003-10-02
WO2003030267A2 (en) 2003-04-10
KR20040037223A (ko) 2004-05-04

Similar Documents

Publication Publication Date Title
CN100338779C (zh) Umosfet器件及其制造方法
CN1305122C (zh) 具有浮岛电压维持层的功率半导体器件的制造方法
EP0712535B1 (en) Trenched dmos transistor with channel block at cell trench corners
US6551909B1 (en) Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP4833517B2 (ja) 迅速な拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔを製造する方法
JP4786872B2 (ja) 単一のイオン注入工程によって形成されたドープされたコラムを含む電圧維持領域を有するパワー半導体デバイス及びそれらの製造方法
US6762455B2 (en) Semiconductor component for high reverse voltages in conjunction with a low on resistance and method for fabricating a semiconductor component
JP4834228B2 (ja) 複数の厚さを有するゲート酸化物層を備えたトレンチ半導体素子を製造する方法
US6936892B2 (en) Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US5930630A (en) Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure
JP4615217B2 (ja) フローティングアイランドを形成するための雛壇状のトレンチを有する電圧維持層を備える半導体パワーデバイスの製造方法
US7102182B2 (en) Semiconductor device
CN1921146A (zh) 用于沟槽igbt的深n扩散
CN106057895A (zh) 用于沟槽功率mosfet的自对准接头
JP2011505709A (ja) フローティングアイランドを形成するための雛壇状のトレンチを備えた電圧維持層を有するパワー半導体デバイスの製造方法
CN1610975A (zh) 一种用于形成如图 5所示具有衬底(2 )、带有至少一个沟槽 ( 5 2 )的电压维持外延层 ( 1 )、以及邻接并环绕该沟槽的掺杂区（5a）的功率半导体器件的方法
CN1956153A (zh) 制作沟槽半导体器件的方法及其结构
CN104143571A (zh) 用于高压mosfet的处理方法和结构
US5904525A (en) Fabrication of high-density trench DMOS using sidewall spacers
CN1148274A (zh) 沟槽型dmos晶体管及其制造方法
CN115394853A (zh) 一种沟槽型碳化硅mosfet器件结构及其制备方法
CN104576730B (zh) 超级结器件及其制造方法
CN1415116A (zh) 消除隔离沟槽拐角晶体管器件的间隔层工艺
CN105845614A (zh) 半导体器件及其制作方法
JP2005223228A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070824

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070824

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklijke Philips Electronics N.V.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070919

Termination date: 20110911