DE102020112522A1 - Halbleitervorrichtung und herstellungsverfahren dafür - Google Patents

Halbleitervorrichtung und herstellungsverfahren dafür Download PDF

Info

Publication number
DE102020112522A1
DE102020112522A1 DE102020112522.4A DE102020112522A DE102020112522A1 DE 102020112522 A1 DE102020112522 A1 DE 102020112522A1 DE 102020112522 A DE102020112522 A DE 102020112522A DE 102020112522 A1 DE102020112522 A1 DE 102020112522A1
Authority
DE
Germany
Prior art keywords
epitaxial layer
layer
trench
oxide layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020112522.4A
Other languages
English (en)
Inventor
Zheng-Long Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TSMC China Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
TSMC China Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202010186664.7A external-priority patent/CN113053752A/zh
Application filed by TSMC China Co Ltd, Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical TSMC China Co Ltd
Publication of DE102020112522A1 publication Critical patent/DE102020112522A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type

Abstract

Ein Verfahren umfasst das Bilden einer Hartmaske über einer epitaktischen Schicht eines Substrats; das Bilden einer strukturierten Maske über der Hartmaske; das Ätzen der Hartmaske und der epitaktischen Schicht zum Bilden eines Trenchs in der epitaktischen Schicht, wobei ein verbleibender Abschnitt der Hartmaske eine oberste Fläche der epitaktischen Schicht abdeckt, und der Trench eine Seitenwand der epitaktischen Schicht offenlegt; das Bilden einer P-Well-Region durch Lenken von p-Ionenstrahlen entlang einer schrägen Richtung, die nicht parallel zu einer normalen Linie der obersten Fläche der epitaktischen Schicht ist, in den Trench, wobei die oberste Fläche der epitaktischen Schicht vor den p-Ionenstrahlen während des Lenkens der p-Ionenstrahlen in den Trench durch den verbleibenden Abschnitt der Hartmaske geschützt ist; und nach dem Lenken der p-Ionenstrahlen in den Trench das Bilden einer Gatestruktur in dem Trench.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der chinesischen Patentanmeldung Nr. 202010186664.7 , eingereicht am 17. März 2020 beim State Intellectual Property Office der Volksrepublik China (SIPO), die hierin durch Verweis vollständig eingeschlossen ist.
  • HINTERGRUND
  • Die Industrie der halbleiterintegrierten Schaltungen (IC) wächst rapide. Technische Fortschritte in IC-Materialien und Design haben Generationen von ICs hervorgebracht, bei denen jede Generation kleinere und komplexere Schaltungen aufweist als die vorherige Generation. Diese Fortschritte haben die Komplexität der Verarbeitung und Herstellung von ICs erhöht.
  • Vertikal leitende Trench-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransmitter) können als Leistungselektronik eingesetzt werden. Wenn ein Trench-MOSFET im An-Zustand vorbeaufschlagt ist, fließt Strom vertikal zwischen Source-Regionen und dem Substrat. Ein verringerter Zellabstand von MOSFETs ist entscheidend für die Verringerung der Vorrichtungsgrößen und beim Erhöhen der Anzahl aktiver Vorrichtungen auf einem Halbleiterchip. Weiterhin wirkt sich der Zellabstand auch auf die Vorrichtungsleistung aus, wie etwa auf den Widerstand zwischen Source und Drain, wenn die Vorrichtung an ist (Rdson). Das Verringern des Zellabstands ist durch die Herstellungsprozesstechnologie begrenzt, wie etwa die Fähigkeit des lithographischen Werkzeugs zum Auflösen der minimalen kritischen Abmessung und Ausrichten verschiedener Strukturierungsschichten. In diesem Zusammenhang erfolgt die folgende Offenbarung.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 bis 14 sind Querschnittsansichten einer Halbleitervorrichtung in verschiedenen Stufen der Herstellung nach Ausführungsformen dieser Offenbarung.
    • 15A und 15B sind ein Verfahren zum Bilden einer Halbleitervorrichtung nach einigen Ausführungsformen dieser Offenbarung.
    • 16 ist eine Querschnittsansicht einer Halbleitervorrichtung nach einigen Ausführungsformen dieser Offenbarung.
    • 17 bis 23 sind Querschnittsansichten einer Halbleitervorrichtung in verschiedenen Stufen der Herstellung nach Ausführungsformen dieser Offenbarung.
    • 24 ist ein Verfahren zum Herstellen einer Halbleitervorrichtung nach einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Umsetzung verschiedener Funktionen des dargelegten Inhalts bereit. Spezifische Beispiele von Bauteilen und Anordnungen sind nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele, die nicht als einschränkend zu verstehen sind. Beispielsweise kann das Bilden eines ersten Merkmals oder eines zweiten Merkmals in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und es kann außerdem Ausführungsformen umfassen, in denen weitere Merkmale zwischen dem ersten und zweiten Merkmal gebildet werden können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt stehen müssen. Weiterhin kann die vorliegende Offenbarung Referenzziffern und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und diktiert nicht für sich eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Ferner können räumlich relative Begriffe wie „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen hierin für eine einfachere Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) wie in den Figuren illustriert zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren dargestellt ist, verschiedene Ausrichtungen der Vorrichtung in der Verwendung oder im Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die räumlich relativen Bezeichner, die hierin verwendet werden, können ebenfalls entsprechend ausgelegt werden.
  • 1 bis 14 sind Querschnittsansichten einer Halbleitervorrichtung in verschiedenen Stufen der Herstellung nach Ausführungsformen dieser Offenbarung.
  • Es wird auf 1 verwiesen. Gezeigt ist eine Halbleiterregion 102, die ein Abschnitt eines Halbleitersubstrat 100 ist bereitgestellt. Die Halbleiterregion 102 kann eine kristalline Siliziumstruktur aufweisen. Alternativ dazu kann die Halbleiterregion 102 aus anderen Halbleitermaterialien wie Siliziumgermanium gebildet sein. In einigen Ausführungsformen ist die Halbleiterregion 102 eine schwer dotierte Schicht, die mit einer n-Unreinheit wie etwa Phosphor oder Arsen mit einer Unreinheitenkonzentration von zwischen ca. 1019/cm3 und ca. 1021/cm3 dotiert ist. In den beschriebenen Ausführungsformen bedeutet der Begriff „schwer dotiert“ eine Unreinheitenkonzentration von ca. 1019/cm3. Ein Fachmann erkennt jedoch, dass „schwer dotiert“ ein Begriff aus dem Fachgebiet ist, der von dem spezifischen Vorrichtungstyp, der Technologiegeneration, der Mindestmerkmalsgröße und dergleichen abhängt. Es wird daher vorgesehen, dass der Begriff mit Blick auf die Bewegung der Technologie auszulegen und nicht auf die beschriebenen Ausführungsformen begrenzt ist.
  • Über der schwer dotierten Halbleiterregion 102 umfasst das Halbleitersubstrat 100 ferner eine epitaktische Schicht 104. Die epitaktische Schicht 104 ist durch Epitaxie gebildet und leicht mit einer n-Unreinheit dotiert. Die Unreinheitenkonzentration der epitaktischen Schicht 104 kann zwischen ca. 1015/cm3 und ca. 1018/cm3 liegen. Als Ergebnis davon ist die Unreinheitenkonzentration der epitaktischen Schicht 104 geringer als die Unreinheitenkonzentration der Halbleiterregion 102. In einigen Ausführungsformen kann die epitaktische Schicht 104 eine kristalline Siliziumschicht sein, wobei jedoch auch ein anderes Halbleitermaterial verwendet werden kann.
  • Eine Padoxidschicht 110 und eine Hartmaske 112 werden dann über der epitaktischen Schicht 104 gebildet. In einigen Ausführungsformen ist die Padoxidschicht 110 durch thermisches Oxidieren einer oberen Region der epitaktischen Schicht 104 gebildet, und die Padoxidschicht 110 kann daher Siliziumoxid (SiO2) umfassen. Die Hartmaske 112 kann aus Siliziumnitrid gebildet sein, wie etwa Si3N4, und kann durch einen geeigneten Prozess wie CVD, PVD, ALD oder andere geeignete Prozesse gebildet sein.
  • Eine strukturierte Maske M1 wird dann auf der Hartmaske 112 gebildet. In einigen Ausführungsformen weist die strukturierte Maske M1 mehrere Öffnungen 01 auf, die die Positionen der Gatestrukturen definieren, die in späteren Schritten gebildet werden (z. B. die Gatestrukturen 170 in 10 bis 14). In einigen Ausführungsformen ist die strukturierte Maske M1 ein Photoresist und kann durch einen Photolithographieprozess gebildet sein.
  • Es wird auf 2 verwiesen. Die Padoxidschicht 110, die Hartmaske 112 und die epitaktische Schicht 104 sind über die Öffnungen O1 der strukturierten Maske M1 geätzt, um mehrere Trenches T1 in der epitaktischen Schicht 104 zu bilden. Genauer gesagt ist die Hartmaske 112 unter Verwendung der strukturierten Maske M1 als Ätzmaske strukturiert. Dann werden die Padoxidschicht 110 und die epitaktische Schicht 104 unter Verwendung der Hartmaske 112 als eine Ätzmaske strukturiert. In einigen Ausführungsformen kann die Padoxidschicht 110, die Hartmaske 112 und die epitaktische Schicht 104 unter Verwendung von Trockenätzen, Nassätzen oder Kombinationen davon geätzt werden. In einigen Ausführungsformen weist jeder der Trenches T1 eine abgerundete untere Fläche auf. Alternativ dazu weist jeder der Trenches T1 ein U-förmiges Querschnittsprofil auf. In einigen Ausführungsformen sind die untersten Enden der Trenches T1 von der Halbleiterregion 102 getrennt.
  • Es wird auf 3 verwiesen. Die strukturierte Maske M1 wird durch einen geeigneten Prozess entfernt, wie etwa durch Stripping. Dann wird eine Oxidschicht 120 über der Hartmaske 112 abgeschieden und füllt die Trenches T1. In einigen Ausführungsformen füllt die Oxidschicht 120 die Trenches T1 vollständig. Das heißt, kein Abschnitt der Trenches T1 bleibt durch die Oxidschicht 120 ungefüllt. In einigen Ausführungsformen ist die Oxidschicht 120 aus SiO2 hergestellt. In einigen Ausführungsformen kann die Oxidschicht 120 durch CVD, PVD, ALD, fließfähiges CVD oder andere geeignete Abscheidungsprozesse gebildet sein.
  • Es wird auf 4 verwiesen. Die Oxidschicht 120 wird zurückgeätzt, sodass sie die obere Fläche der Oxidschicht 120 absenkt. Die verbleibende Oxidschicht 120 bleibt in den unteren Abschnitten der Trenches T1 zurück. Beispielsweise ist die Oxidschicht 120 so abgesenkt, dass die oberste Fläche der verbleibenden Oxidschicht 120 tiefer als die oberste Fläche der epitaktischen Schicht 104 ist. Anders ausgedrückt, die verbleibenden Abschnitte der Oxidschicht 120 ist in einem unteren Abschnitt der Trenches T1 angeordnet. Die Oxidschicht 120 kann unter Verwendung von Trockenätzen, Nassätzen oder Kombinationen daraus geätzt werden. In einigen anderen Ausführungsformen ein chemischer Mechanismuspoliturprozess (CMP-Prozess) auf die Oxidschicht 120 angewendet, um die obere Fläche der Oxidschicht 120 und die oberen Flächen der Hartmaske 112 vor dem Zurückätzen der Oxidschicht 120 einzuebnen. In einigen Ausführungsformen weist die Oxidschicht 120 nach dem Rückätzprozess eine größte Höhe H1 in einem Bereich von ca. 0,5 µm bis ca. 3,5 µm auf.
  • Es wird auf 5A verwiesen. Eine Oxidschicht 130 ist über der Hartmaske 112 und an den Seitenwänden der Trenches T1 abgeschieden. In einigen Ausführungsformen ist die Oxidschicht 130 konform mit der Hartmaske 112, der Padoxidschicht 110 und der epitaktischen Schicht 104. Aufgrunddessen wird die Oxidschicht 130 durch einen konformen Abscheidungsprozess wie CVD oder ALD mit einer Zeitdauer gebildet, die kurz genug ist, um eine konforme Schicht ohne Füllen der Trenches T1 zu bilden. In einigen Ausführungsformen, in denen die Oxidschicht 120 und die Oxidschicht 130 beide durch CVD gebildet sind, kann die Abscheidungszeit der Oxidschicht 120 länger als die Abscheidungszeit der Oxidschicht 130 sein, weil die Oxidschicht 120 abgeschieden wird, um die Trenches T1 vollkommen zu füllen (siehe 3), während die Oxidschicht 130 eine dünne Schicht ist, die konform zu den darunterliegenden Strukturen ist. Aufgrunddessen ist die Dicke der Oxidschicht 120 in 3 dicker als die Oxidschicht 130 in 5A. In einigen Ausführungsformen ist die Oxidschicht 130 aus SiO2 hergestellt. In einigen Ausführungsformen aus 5A sind die Oxidschichten 120 und 130 aus demselben Material hergestellt, und daher gibt es keine erkennbare Grenzfläche zwischen den Oxidschichten 120 und 130. Während in einigen, wo die Oxidschichten 120 und 130 aus verschiedenen Materialien hergestellt sind, können die Oxidschichten 120 und 130 eine nicht unterscheidbare Grenzfläche zwischen sich umfassen.
  • Es wird auf 5B verwiesen. 5B illustriert andere Ausführungsformen, die sich von den Ausführungsformen von 5A unterscheiden, indem eine Oxidschicht 131 selektiv auf den Flächen der epitaktischen Schicht 104 gebildet ist, die durch die Trenches T1 offengelegt wurden. In einigen Ausführungsformen kann die Oxidschicht 131 über einen thermischen Oxidationsprozess gebildet werden. Auf diese Weise kann die Oxidschicht 131 eine schnellere Wachstumsrate an den offenliegenden Flächen der epitaktischen Schicht 104 als an der Hartmaske 112. In einigen Ausführungsformen sind die Flächen der Hartmaske 112 frei von Deckung durch die Oxidschicht 131. Das heißt, die Flächen der Hartmaske 112 werden nach dem Bilden der Oxidschicht 131 offengelegt.
  • Es wird auf 6A und 6B verwiesen, wobei 6A den Ausführungsformen aus 5A folgt, und 6B den Ausführungsformen aus 5B folgt. Ein gerichteter Implantierungsprozess wird ausgeführt, um mehrere P-Well-Regionen 140 in der epitaktischen Schicht 104 zu bilden, in der Richtungsionen in schrägen Winkeln bezüglich einer rechtwinkligen Richtung zur obersten Fläche der epitaktischen Schicht 104 auf die epitaktische Schicht 104 gerichtet sind. Die Pfeile mit gestrichelten Linien 6A und 6B zeigen die Ionenstrahlen an, die auf die epitaktische Schicht 104 fallen. Ausführlicher sind die Ionenstrahlen sind von den Seitenwänden der epitaktischen Schicht 104 über die Trenches T1 auf die epitaktische Schicht 104 gerichtet, während die Hartmaske 112 die einfallenden Ionenstrahlen so blockiert, dass die Ionenstrahlen die oberen Flächen der epitaktischen Schicht 104 nicht erreichen können.
  • In einigen Ausführungsformen kann der gerichtete Implantierungsprozess beispielsweise zuerst durch Lenken gerichteter Ionen I1 auf die epitaktische Schicht 104 über eine erste Seite der Trenches T1 (z. B. linke Seite der Trenches T1 in 6A und 6B) mit einem ersten Winkel A1 in einem Bereich von ca. 30° bis ca. 60° ausgeführt werden, um Abschnitte der P-Well-Regionen 140 in der epitaktischen Schicht 104 über die erste Seite der Trenches T1 zu bilden. Hier gibt der Winkel A1 den Winkel zwischen der Einfallsrichtung der ersten gerichteten Ionen I1 und der normalen Linie der obersten Fläche der epitaktischen Schicht 104 an. Nach lenken der ersten gerichteten Ionen I1 werden zweite gerichtete Ionen 12 über eine zweite Seite der Trenches T1 (z. B. rechte Seite der Trenches T1 in 6A und 6B), die der ersten Seite der Trenches T1 gegenüberliegt, in einem zweiten Winkel A2 in einem Bereich von ca. 30° bis ca. 60° auf die epitaktische Schicht 104 gelenkt, um andere Abschnitte der P-Well-Regionen 140 über die zweite Seite der Trenches T1 in die epitaktische Schicht 104 zu bilden. Hier gibt der Winkel A2 den Winkel zwischen der Einfallsrichtung der zweiten gerichteten Ionen 12 und der normalen Linie der obersten Fläche der epitaktischen Schicht 104 an. In einigen Ausführungsformen weist der erste Abscheidungswinkel A1 und der zweite Abscheidungswinkel A2 im Wesentlichen denselben Wert auf, aber mit entgegengesetzten Richtungen. In einigen Ausführungsformen können, wenn der erste und zweite Winkel A1, A2 zu klein ist (z. B. viel weniger als 30°), die Flugbahnen der Ionen zu steil sein und sind damit möglicherweise nicht in der Lage, eine gewünschte laterale Tiefe in der epitaktischen Schicht 104 zu erreichen. Andererseits können, wenn der erste und zweite Winkel A1, A2 zu groß ist (z. B. viel größer als 60°) die Flugbahnen der Ionen zu horizontal sein und daher durch die Hartmaske 112 blockiert werden.
  • In einigen Ausführungsformen weist die epitaktische Schicht 104 nach dem gerichteten Implantierungsprozess eine undotierte Region 1042 auf, die lateral an die P-Well-Regionen 140 angrenzt. Das liegt daran, dass die gerichteten Ionen I1 und 12 nicht in der Lage sind, die undotierte Region 1042 von den Seitenwänden der epitaktischen Schicht 104 zu erreichen. Beispielsweise wie in einer Region S1 in 6A und 6B (mit gestrichelter Linie eingezeichnet) gezeigt, wobei Region S1 die Region der epitaktischen Schicht 104 zwischen zwei aneinander angrenzenden Trenches T1 ist (und/oder die Region zwischen zwei angrenzenden Gatestrukturen in 10 bis 14). Wie illustriert, befindet sich eine undotierte Region 1042 lateral zwischen zwei P-Well-Regionen 140. In einigen Ausführungsformen ist das oberste Ende der undotierten Region 1042 im Wesentlichen eben mit der obersten Fläche der epitaktischen Schicht 104. Anders ausgedrückt ist die oberste Fläche der Region S1 der epitaktischen Schicht 104 mindestens teilweise nach dem gerichteten Implantierungsprozess undotiert. In einigen Ausführungsformen weist die Region S1 höhere Dotiermittelkonzentrationen an ihren gegenüberliegenden Seiten auf als in der Mitte. Beispielsweise ist die Mitte der Region S1 (z. B. die undotierte Region 1042) frei von Dotiermitteln der P-Well-Regionen 140.
  • In einigen Ausführungsformen wirken die Oxidschichten 130 und 131 aus 6A und 6B als Schutzschichten (z. B. Screeningschichten) der epitaktischen Schicht 104 während des Richtungsimplantierungsprozesses für das Implantierungsscreening und die Reduktion des Channellingeffekts während des gerichteten Implantierungsprozesses. In einigen Ausführungsformen, in denen die Oxidschichten 130 und 131 aus 6A und 6B fehlen, können die Seitenwände der epitaktischen Schicht 104 durch die Trenches T1 offengelegt sein und die Ionen I1 und 12 können die offenliegenden Seitenwänden der epitaktischen Schicht 104 direkt angreifen und Schäden in der epitaktischen Schicht 104 verursachen. Dementsprechend können die Oxidschichten 130 und 131 aus 6A und 6B die epitaktische Schicht 104 durch Unterdrücken der Mängel in der epitaktischen Schicht 104 schützen, die durch den hierin beschriebenen gerichteten Implantierungsprozess ausgelöst wird.
  • In einer Ausführungsform kann die Oxidschicht 120 auch als eine Maske wirken, um die Ionen I1 und 12 zu blockieren, um zu verhindern, dass die Ionen I1 und 12 in unerwünschte Regionen der epitaktischen Schicht 104 dringen, und so wirkt sich die Höhe H1 der Oxidschicht 120 auf die vertikale Tiefe der P-Well-Regionen 140 aus. Wie oben angemerkt, weist die Oxidschicht 120 eine Höhe H1 in einem Bereich von ca. 0,5 µm bis ca. 3,5 µm auf. In einigen Ausführungsformen können, wenn die Höhe H1 der Oxidschicht 120 zu gering ist, die P-Well-Regionen 140 in der vertikalen Richtung zu lang sein; wenn die Höhe H1 der Oxidschicht 120 zu hoch ist, können die P-Well-Regionen 140 in der vertikalen Richtung zu kurz sein.
  • In einigen Ausführungsformen dieser Offenbarung wird die Hartmaske 112 verwendet, um die epitaktische Schicht 104 zu strukturieren, um Trenches T1 in der epitaktischen Schicht 104 zu bilden. Dann können die P-Well-Regionen 140 unter Verwendung derselben Hartmaske 112 in der epitaktischen Schicht 104 durch Ausführen eines gerichteten Implantierungsprozesses gebildet werden. In einigen Ausführungsformen sind alle P-Well-Regionen 140 in den Regionen gebildet, die unter der Hartmaske 112 liegen, und die P-Well-Regionen 140 können so als im Wesentlichen an der Hartmaske 112 selbstausgerichtet betrachtet werden. In einigen Ausführungsformen, in denen P-Well-Regionen in späteren Schritten gebildet werden (z. B. nach Entfernen der Hartmaske 112), kann eine weitere Maske angewendet werden, um Positionen von P-Well-Regionen in der epitaktischen Schicht 104 zu bilden. Dementsprechend stellen Ausführungsformen dieser Offenbarung ein Verfahren bereit, um selbstausgerichtete P-Well-Regionen zu bilden, und können auch Kosten sparen.
  • Es wird auf 7 verwiesen. Die Hartmaske 112, das Padoxid 110, die Oxidschicht 120 und die Oxidschicht 130 in 6A (und auch die Oxidschicht 131 in 6B) werden entfernt. In einigen Ausführungsformen können die Hartmaske 112, das Padoxid 110, die Oxidschicht 120 und die Oxidschicht 130 (oder die Oxidschicht 131) über einen geeigneten Ätzprozess entfernt werden, wie etwa durch Trockenätzen, Nassätzen oder Kombinationen daraus. Nach dem Ätzprozess werden die obersten Flächen der epitaktischen Schicht 104 offengelegt. In einigen Ausführungsformen sind die undotierten Regionen 1042 nach dem Ätzprozess offengelegt.
  • Es wird auf 8A verwiesen. Ein Temperprozess wird ausgeführt, um die P-Well-Regionen 140 aus 7 an von P-Well-Regionen 142 umzuverteilen. Ausführlicher erfolgt der Temperprozess zum lateralen diffundieren der Dotiermittel der P-Well-Regionen 140 aus 7. Beispielsweise werden, wie in Region S1 zwischen zwei angrenzenden Trenches T1 gezeigt ist, die Dotiermittel aus P-Well-Regionen 140 aus 7 in die undotierte Region 1042 aus 7 über Thermodynamik diffundiert, sodass die undotierte Region 1042 eine dotierte Region 1044 wird, wie in 8A gezeigt. Anders ausgedrückt, die oberste Fläche der epitaktischen Schicht 104 in Region S1 ist nach dem Temperprozess eine vollständig dotierte Region. In einigen Ausführungsformen kann der Temperprozess für etwa 30 Minuten bis ca. 240 Minuten unter einer Temperatur zwischen ca. 800 °C und ca. 1200 °C ausgeführt werden.
  • Es wird auf 8B verwiesen, wobei 8B eine Kurve ist, die eine Dotiermittelkonzentrationsverteilung in Region S1 aus 8A illustriert. Die vertikale Achse aus 8B ist die Dotiermittelkonzentration und die horizontal Achse aus 8B ist die laterale Position der Region S1 in 8A (z. B. von dem linken Trench T1 zu dem rechten Trench T1). Wie in 8B gezeigt, variiert die Dotiermittelkonzentration lateral in der Region Si. Ausführlicher weist die Region S1 höhere Dotiermittelkonzentrationen auf als ihre gegenüberliegenden Seiten, die nahe an den Trenches T1 in 8A liegen. Dies liegt daran, dass die Dotiermittel anfänglich von den gegenüberliegenden Seiten der Region S1 in die Region S1 getrieben werden, wie in 6A und 6B beschrieben. Andererseits ist, da der Temperprozess die Dotiermittel von den gegenüberliegenden Seiten der Region S1 in die Mitte der Region S1 diffundiert, die Dotiermittelkonzentration an der Mitte der Region S1 geringer als die Dotiermittelkonzentrationen an den gegenüberliegenden Seiten der Region Si. Die Eigenschaft kann an der obersten Fläche der Region S1 gefunden werden. Das heißt, die Dotiermittelkonzentration variiert entlang der obersten Fläche der Region S1 der epitaktischen Schicht 104.
  • Es wird auf 9 verwiesen. Eine Gatedielektrikumschicht 150 ist konform mit der epitaktischen Schicht 104 abgeschieden. Die Gatedielektrikumschicht 150 kleidet die Trenches T1 aus. Die Gatedielektrikumschicht 150 kann Oxidschicht sein, wie etwa Siliziumoxid, Siliziumdioxid (SiO2). In einigen Ausführungsformen kann die Gatedielektrikumschicht 150 durch einen geeigneten Prozess gebildet sein, wie etwa CVD, ALD oder einen thermischen Oxidationsprozess. In einigen Ausführungsformen, in denen die Gatedielektrikumschicht 150 durch den thermischen Oxidationsprozess gebildet ist, kann die Temperatur während des thermischen Oxidationsprozesses hoch genug sein, um Diffusion der P-Well-Regionen 140 wie in 6A und 6B gezeigt zu verursachen, und kann eine Umverteilung der Dotiermittel in den P-Well-Regionen 140 zum Bilden der P-Well-Regionen 142 verursachen, wie in 8A und 8B beschrieben. So kann in einigen Ausführungsformen der Temperprozess, der in 8A und 8B beschrieben ist, übersprungen werden, sofern die Temperatur des thermischen Oxidationsprozesses aus 9 ausreichend hoch ist, um die Dotiermittelumverteilung auszulösen. In dieser Situation (z. B. der Temperprozess, der in 8A und 8B beschrieben ist, wird übersprungen), kann die Region S1 in 9 noch immer eine ähnliche Dotiermittelkonzentrationsverteilung aufweisen wie in 8B besprochen, da die Temperatur des thermischen Oxidationsprozesses aus 9 ausreichend hoch ist, um eine Dotiermittelumverteilung auszulösen.
  • Es wird auf 10 verwiesen. Eine Gateelektrodenschicht 160 ist über der Gatedielektrikumschicht 150 angeordnet und füllt die Trenches T1. In einigen Ausführungsformen kann die Gateelektrodenschicht 160 Polysilizium sein. In einigen Ausführungsformen kann die Gateelektrodenschicht 160 dotiertes Polysilizium sein. In einigen Ausführungsformen ist die Gateelektrodenschicht 160 durch thermisch zersetzendes Silan (SiH4) in einer Niederdruckkammer gebildet. Die Gateelektrodenschicht 160 ist mit einer Dicke gebildet, die die Trenches T1 füllt.
  • Es wird auf 11 verwiesen. Ein chemischer Mechanismuspoliturprozess (CMP-Prozess) wird ausgeführt, um die überschüssige 160 (siehe 10) und die Gatedielektrikumschicht 150 zu entfernen, bis die epitaktische Schicht 104 offengelegt ist. Nach dem CMP-Prozess können die verbleibenden Abschnitte der Gateelektrodenschicht 160 in den Trenches T1 als Gateelektroden 162 bezeichnet werden und die verbleibenden Abschnitte der Gatedielektrikumschicht 150 in den Trenches T1 kann als Gatedielektrika 152 bezeichnet werden. In einigen Ausführungsformen können die Gateelektrode 162 und das Gatedielektrikum 152 in jedem Trench T1 kollektiv als eine Gatestruktur 170 bezeichnet werden.
  • Es wird auf 12 verwiesen. Eine strukturierte Maske M2 wird über der epitaktischen Schicht 104 gebildet. In einigen Ausführungsformen weist die strukturierte Maske M2 Öffnungen O2 auf, legen die oberen Flächen der Gatestrukturen 170 und Abschnitte der epitaktischen Schicht 104, die an die Gatestrukturen 170 angrenzen, offen. Andererseits sind Abschnitte der epitaktischen Schicht 104 durch die strukturierte Maske M2 bedeckt. Dann wird ein Implantierungsprozess ausgeführt, um mehrere N+ Source-Regionen 180 in den offenliegenden Abschnitten der epitaktischen Schicht 104 über die Öffnungen O2 zu bilden. Die N+ Source-Regionen 180 können als schwer dotierte N+-Regionen 180 bezeichnet werden.
  • In einigen Ausführungsformen umfasst der Implantierungsprozess aus 12 das Lenken von Ionen I3 auf die epitaktische Schicht 104. In einigen Ausführungsformen ist die Einfallsrichtung der Ionen I3 im Wesentlichen vertikal zur oberen Fläche der epitaktischen Schicht 104. Das heißt, die Einfallsrichtung der Ionen I3 ist im Wesentlichen an der normalen Linie der oberen Fläche der epitaktischen Schicht 104 ausgerichtet. In einigen anderen Ausführungsformen liegt der Winkel zwischen der Einfallsrichtung der Ionen I3 und der normalen Linie der oberen Fläche der epitaktischen Schicht 104 zwischen ca. 0° und ca. 7°. In den dargestellten Ausführungsformen können mindestens oberste Abschnitte der Gatestrukturen 170 unabsichtlich mit den Ionen I3 dotiert werden, da die Gatestrukturen 170 nicht durch die strukturierte Maske M2 bedeckt sind. In einigen anderen Ausführungsformen sind die Gatestrukturen 170 durch die strukturierte Maske M2 bedeckt, sodass die Gatestrukturen 170 nicht durch die Ionen I3 dotiert werden.
  • Wie oben bezüglich 6A und 6B erklärt, fallen die gerichteten Ionen I1 und 12 auf die epitaktische Schicht 104 in schrägen Winkeln ein. In einigen Ausführungsformen sind Ionen I3 aus 12 vertikaler zu der oberen Fläche der epitaktischen Schicht 104 als die Ionen I1 und I2, wie in 6A und 6B beschrieben. Anders ausgedrückt, der Winkel zwischen der Einfallsrichtung der Ionen I3 aus 12 und der normalen Linie der oberen Fläche der epitaktischen Schicht 104 ist kleiner als die Winkel zwischen der Einfallsrichtung der gerichteten Ionen I1 und 12 aus 6A und 6B und der normalen Linie der oberen Fläche der epitaktischen Schicht 104.
  • Es wird auf 13 verwiesen. Die strukturierte Maske M2 wird entfernt und eine strukturierte Maske M3 wird über der epitaktischen Schicht 104 gebildet. In einigen Ausführungsformen weist die strukturierte Maske M3 Öffnungen O3 auf legen Abschnitte der epitaktischen Schicht 104 offen. Andererseits sind die N+ Source-Regionen 180 und die Gatestrukturen 170 durch die strukturierte Maske M3 abgedeckt. Dann wird ein Implantierungsprozess ausgeführt, um mehrere P+-Körperregionen in den offenliegenden Abschnitten der epitaktischen Schicht 104 über die Öffnungen O3 zu bilden. In einigen Ausführungsformen ist die Dotiermittelkonzentration in den P+-Körperregionen 190 höher als die Dotiermittelkonzentration in der P-Well-Region 142.
  • In einigen Ausführungsformen umfasst der Implantierungsprozess aus 13 das Lenken von Ionen I4 auf die epitaktische Schicht 104. In einigen Ausführungsformen ist die Einfallsrichtung der Ionen I4 im Wesentlichen vertikal zur oberen Fläche der epitaktischen Schicht 104. Das heißt, die Einfallsrichtung der Ionen I4 ist im Wesentlichen an der normalen Linie der oberen Fläche der epitaktischen Schicht 104 ausgerichtet. In einigen anderen Ausführungsformen liegt der Winkel zwischen der Einfallsrichtung der Ionen I4 und der normalen Linie der oberen Fläche der epitaktischen Schicht 104 zwischen ca. 0° und ca. 7°.
  • Wie oben bezüglich 6A und 6B erklärt, fallen die gerichteten Ionen I1 und 12 auf die epitaktische Schicht 104 in schrägen Winkeln ein. In einigen Ausführungsformen sind Ionen I4 aus 13 vertikaler zu der oberen Fläche der epitaktischen Schicht 104 als die Ionen I1 und I2, wie in 6A und 6B beschrieben. Anders ausgedrückt, der Winkel zwischen der Einfallsrichtung der Ionen I4 aus 13 und der normalen Linie der oberen Fläche der epitaktischen Schicht 104 ist kleiner als die Winkel zwischen der Einfallsrichtung der Ionen I1 und 12 aus 6A und 6B und der normalen Linie der oberen Fläche der epitaktischen Schicht 104.
  • Es wird auf 14 verwiesen. Die strukturierte Maske M3 wird bewegt. Eine Halbleitervorrichtung 10 wird daher gebildet. In einigen Ausführungsformen ist die Halbleitervorrichtung 10 eine Metalloxidsiliziumfeldeffekttransistorvorrichtung (MOSFET-Vorrichtung). Weil die Gatestrukturen 170 in den Trenches T1 der epitaktischen Schicht 104 gebildet sind, kann die Halbleitervorrichtung 10 auch als ein Trench-MOSFET bezeichnet werden. In einigen anderen Ausführungsformen kann die Halbleitervorrichtung 10 auch als ein UMOS (U-förmiger Trench-MOSFET) bezeichnet werden.
  • Es wird angemerkt, dass die P-Well-Regionen 142 einen Abschnitt 142T aufweist, in dem der Abschnitt 142T der P-Well-Regionen 142 während der Prozesse aus 12 und 13 durch die strukturierte Masken M2 und M3 geschützt werden. In einigen Ausführungsformen liegt der Abschnitt 142T der P-Well-Regionen 142 innerhalb einer Terminalregion 10T der Halbleitervorrichtung 10. Die Terminalregion 10T kann als eine Region an einer Grenze der Halbleitervorrichtung 10 betrachtet werden. Typischerweise weist diese Region der Halbleitervorrichtung 10 keine Schaltungsfunktion auf, und so durchläuft der Abschnitt 142T der P-Well-Regionen 142 innerhalb dieser Region nicht dem Implantierungsprozess aus 12 und 13. Andererseits können die anderen Abschnitte innerhalb einer Zellenregion 10C der Halbleitervorrichtung 10 dem Implantierungsprozess aus 12 und 13 unterzogen werden. Die Zellenregion 10C kann als eine Region der Halbleitervorrichtung 10 betrachtet werden, die bestimmte funktionale Operationen ausführt.
  • 15A und 15B illustrieren ein Verfahren 1000 der Herstellung nach einigen Ausführungsformen dieser Offenbarung. Wenn auch das Verfahren 1000 als eine Reihe von Handlungen oder Ereignissen illustriert und/oder beschrieben ist, ist zu verstehen, dass das Verfahren nicht auf die illustrierte Reihenfolge oder Handlungen beschränkt ist. So können die Handlungen in einigen Ausführungsformen in anderen Reihenfolgen als illustriert ausgeführt werden und/oder sie können gleichzeitig ausgeführt werden. Ferner können die illustrierten Handlungen oder Ereignisse in einigen Ausführungsformen in mehrere Handlungen oder Ereignisse unterteilt werden, die zu unterschiedlichen Zeiten oder gleichzeitig mit anderen Handlungen oder Unterhandlungen ausgeführt werden können. In einigen Ausführungsformen können einige illustrierte Handlungen oder Ereignisse ausgelassen werden und andere nicht illustrierte Handlungen oder Ereignisse können erhalten sein.
  • In Block S101 werden eine Padoxidschicht, ein Hartmaskenschicht und eine erste strukturierte Maske über einer epitaktischen Schicht eines Substrats gebildet. 1 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S101.
  • In Block S102 werden die Padoxidschicht, die Hartmaske und die epitaktische Schicht geätzt, um Trenches in der epitaktischen Schicht zu bilden. 2 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S102.
  • In Block S103 wird die erste strukturierte Maske entfernt und eine erste Oxidschicht wird über der Hartmaskenschicht angeordnet und füllt die Trenches der epitaktischen Schicht. 3 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S103.
  • In Block S104 wird die erste Oxidschicht zurückgeätzt. 4 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S104.
  • In Block S105 wird eine zweite Oxidschicht auf den Seitenwänden der Trenches der epitaktischen Schicht abgeschieden. 5A und 5B illustrieren schematische Ansichten einiger Ausführungsformen nach der Handlung in Block S105.
  • In Block S106 ist ein gerichteter Implantierungsprozess ausgeführt, um mehrere P-Well-Regionen in der epitaktischen Schicht zu bilden. 6A und 6B illustrieren schematische Ansichten einiger Ausführungsformen nach der Handlung in Block S106.
  • In Block S107 werden die Hartmaskenschicht, das Padoxid, die erste Oxidschicht und die zweite Oxidschicht entfernt. 7 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S107.
  • In Block S108 wird ein Temperprozess durchgeführt, um die P-Well-Regionen umzuverteilen. 8A illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S108.
  • In Block S109 wird eine Gatedielektrikumschicht in den Trenches der epitaktischen Schicht abgeschieden. 9 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S109.
  • In Block S110 wird eine Gateelektrodenschicht über der Gatedielektrikumschicht abgeschieden und füllt die Trenches der epitaktischen Schicht. 10 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S110.
  • In Block S111 wird ein chemischer Mechanismuspoliturprozess (CMP-Prozess) ausgeführt, um überschüssige Gateelektrodenschicht und die Gatedielektrikumschicht zu entfernen, um Gatestrukturen zu bilden. 11 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S111.
  • In Block S112 wird eine zweite strukturierte Maske über der epitaktischen Schicht gebildet und ein erster Implantierungsprozess wird ausgeführt, um N+ Source-Regionen in der epitaktischen Schicht zu bilden. 12 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S112.
  • In Block S113 wird die zweite strukturierte Maske entfernt, eine dritte strukturierte Maske wird über der epitaktischen Schicht gebildet und ein zweiter Implantierungsprozess wird ausgeführt, um P+-Körperregionen in der epitaktischen Schicht zu bilden. 13 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S113.
  • In Block S114 wird die dritte strukturierte Maske entfernt. 14 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S114.
  • Es wird auf 16 verwiesen. 16 ist eine Halbleitervorrichtung nach einigen Ausführungsformen. Die Halbleitervorrichtung in 16 unterscheidet sich von der Halbleitervorrichtung in 14, indem die Halbleiterregion 202 in 16 eine P-Region ist. In einigen Ausführungsformen ist die Halbleiterregion 202 eine schwer dotierte Schicht, die mit einer p-Unreinheit wie Bor (B), Gallium (Ga), Indium (In), Aluminium (Al), beispielsweise mit einer Unreinheitenkonzentration zwischen ca. 1019/cm3 und ca. 1021/cm3 dotiert ist. In den beschriebenen Ausführungsformen bedeutet der Begriff „schwer dotiert“ eine Unreinheitenkonzentration von ca. 1019/cm3. Die Halbleitervorrichtung in 16 kann als ein isolierter Gatebipolartransistor (IGBT) betrachtet werden. In einigen Ausführungsformen sind einige Elemente aus 16 ähnlich oder gleich wie in 1 bis 14 beschrieben und solche Elemente werden daher gleich beschriftet und werden um der Kürze Willen nicht wiederholt.
  • 17 bis 23 sind Querschnittsansichten einer Halbleitervorrichtung in verschiedenen Stufen der Herstellung nach Ausführungsformen dieser Offenbarung.
  • Es wird auf 17 verwiesen. Die Struktur aus 17 ist ähnlich wie die Struktur, die in 8A und 8B beschrieben ist. Einige Elemente aus 17 sind gleich oder ähnlich wie die Elemente aus 8A und solche Elemente sind daher gleich beschriftet und die strukturellen Details werden um der Kürze Willen nicht wiederholt. 17 unterscheidet sich von 8A, indem Trenches T2 der epitaktischen Schicht 104 tiefer sind als die Trenches T1 in 8A. In einigen Ausführungsformen sind die P-Well-Regionen 142 aus 17 durch dasselbe oder ein ähnliches Verfahren wie bezüglich 3 bis 8B beschrieben gebildet, und daher werden relevante Details nicht wiederholt.
  • Es wird auf 18 verwiesen. Eine Gatedielektrikumschicht 300 ist über der epitaktischen Schicht 104 und in den Trenches T2 gebildet. Die Gatedielektrikumschicht 300 kleidet die Trenches T2 aus. Die Gatedielektrikumschicht 300 kann Oxidschicht sein, wie etwa Siliziumoxid, Siliziumdioxid (SiO2). In einigen Ausführungsformen kann die Gatedielektrikumschicht 300 durch einen geeigneten Prozess gebildet sein, wie etwa CVD, ALD oder einen thermischen Oxidationsprozess. In einigen Ausführungsformen wird die Gatedielektrikumschicht 300 auf eine gewünschte Dicke basierend auf der Vorrichtungsoptimierung für niedrige Rds und hohe Durchschlagspannung aufgebaut. Die dicke Gatedielektrikumschicht 300 hier verringert das elektrische Siliziumoberflächenfeld und erlaubt die Verwendung von höherer Dotierung und führt zu geringeren Rds für dieselbe Durchschlagseinstufung.
  • Es wird auf 19 verwiesen. Mehrere Gateelektroden 310 werden in den Trenches T2 und über der Gatedielektrikumschicht 300 gebildet. In einigen Ausführungsformen können die Gateelektroden 310 Polysilizium sein. In einigen Ausführungsformen können die Gateelektroden 310 beispielsweise durch Abscheiden einer Deckgateelektrodenschicht über der epitaktischen Schicht 104 gebildet werden, und füllt die Trenches T2, gefolgt von einem Rückätzprozess zum Absenken der oberen Fläche der Gateelektrodenschicht unter Verwendung eines Ätzmittels, das Gateelektrodenmaterial (z. B. Polysilizium) mit einer schnelleren Ätzrate ätzt als Ätzgatedielektrikum (z. B. Siliziumoxid). In einigen Ausführungsformen wird ein Rückätzprozess auf die Gateelektrodenschicht ausgeführt, sodass die obere Fläche der Gateelektroden 310 tiefer als die oberste Fläche der epitaktischen Schicht 104 ist. In einigen anderen Ausführungsformen wird ein Rückätzprozess auf die Gateelektrodenschicht ausgeführt, sodass die obere Fläche der Gateelektroden 310 tiefer als das unterste Ende der P-Well-Regionen 142 ist.
  • Es wird auf 20 verwiesen. Abschnitte der Gatedielektrikumschicht 300 werden unter Verwendung von beispielsweise einem Nassätzen entfernt, bis die obere Fläche und Seitenwände der epitaktischen Schicht 104 in dem Bereich, der nicht durch die Gateelektroden 310 verkapselt ist, frei sind. In einigen Ausführungsformen wird der Ätzprozess ausgeführt, sodass die Abschnitte der Gatedielektrikumschicht 300 innerhalb des unteren Abschnitts der Trenches T2 nicht geätzt sind. Das heißt, mindestens Abschnitte der Gatedielektrikumschicht 300 bleiben zwischen den Gateelektroden 310 und der epitaktischen Schicht 104 nach dem Ätzprozess zurück. Der Ätzprozess kann beispielsweise ein selektiver Ätzprozess unter Verwendung eines Ätzmittels (z. B. verdünntes HF) sein, das das Gatedielektrikum (z. B. Siliziumoxid) ätzt, statt epitaktische Materialien in der Schicht 104 (z. B. einzelkristallines Silizium) und Gateelektrodenmaterialien (z. B. Polysilizium).
  • Es wird auf 21 verwiesen. Eine Gatedielektrikumschicht 320 ist über den Gateelektroden 310 und entlang der offengelegten Flächen der epitaktischen Schicht 104 gebildet. In einigen Ausführungsformen ist die Gatedielektrikumschicht 320 gebildet, um die Gateelektroden 310 abzudecken und zu versiegeln. In einigen Ausführungsformen können die Gateelektroden 310 austauschbar als Bodenschirmelektroden 310 bezeichnet werden. In einigen Ausführungsformen ist die Gatedielektrikumschicht 320 dünner als die Gatedielektrikumschicht 300, die in 18 gebildet ist. Die dünne Gatedielektrikumschicht 320 auf der Gatetrenchseitenwand stellt den Vorteil bereit, die Gategrenzspannung zu verringern.
  • Es wird auf 22 verwiesen. Mehrere Gateelektroden 330 sind in den Trenches T2 der epitaktischen Schicht 104 gebildet. In einigen Ausführungsformen können die Gateelektroden 330 Polysilizium sein. In einigen Ausführungsformen können die Gateelektroden 330 beispielsweise durch Abscheiden einer Deckgateelektrodenschicht über der epitaktischen Schicht 104 gebildet werden und füllt die Trenches T2, gefolgt von einem CMP-Prozess zum Entfernen überschüssiger Gateelektrodenschicht bis die obere Fläche der epitaktischen Schicht 104 offenliegt. In einigen Ausführungsformen können in jedem Trench T2 die verbleibende Gatedielektrikumschicht 300, die Gateelektrode 310, die verbleibende Gatedielektrikumschicht 320 und die Gateelektrode 330 gemeinsam als eine Gatestruktur 340 bezeichnet werden.
  • Es wird auf 23 verwiesen. N+ Source-Regionen 180 und P+-Körperregionen 190 sind in der epitaktischen Schicht 104 gebildet und eine Halbleitervorrichtung 20 ist gebildet. In einigen Ausführungsformen kann die Halbleitervorrichtung 20 aus 23 als ein Shielded-Gate-Trench-FETs (SGT-FETs) bezeichnet werden. Üblicherweise umfassen SGT-FETs eine Schirmelektrode (z. B. die Gateelektrode 320) unter einer Gateelektrode (z. B. der Gateelektrode 330). Das Schirmgate (z. B. die Gateelektrode 320) und die Gateelektrode (z. B. die Gateelektrode 330) sind voneinander durch eine Dielektrikumschicht (z. B. die Gatedielektrikumschicht 320) isoliert, die als ein Zwischenelektrodendielektrikum dient.
  • In einigen Ausführungsformen umfasst die Halbleitervorrichtung 20 eine Zellenregion 20C und eine Terminalregion 20T, die ähnlich wie die Zellenregion 10C und die Terminalregion 10T der Halbleitervorrichtung 10 sind, die in 14 beschrieben sind. Die N+ Source-Regionen 180 und die P+-Körperregionen 190 sind einem ähnlichen oder demselben Verfahren gebildet, wie in 12 bis 14 beschrieben, und daher werden relevante Details um der Kürze Willen nicht wiederholt.
  • 24 ist ein Verfahren zum Herstellen einer Halbleitervorrichtung nach einigen Ausführungsformen. Wenn auch das Verfahren 2000 als eine Reihe von Handlungen oder Ereignissen illustriert und/oder beschrieben ist, ist zu verstehen, dass das Verfahren nicht auf die illustrierte Reihenfolge oder Handlungen beschränkt ist. So können die Handlungen in einigen Ausführungsformen in anderen Reihenfolgen als illustriert ausgeführt werden und/oder sie können gleichzeitig ausgeführt werden. Ferner können die illustrierten Handlungen oder Ereignisse in einigen Ausführungsformen in mehrere Handlungen oder Ereignisse unterteilt werden, die zu unterschiedlichen Zeiten oder gleichzeitig mit anderen Handlungen oder Unterhandlungen ausgeführt werden können. In einigen Ausführungsformen können einige illustrierte Handlungen oder Ereignisse ausgelassen werden und andere nicht illustrierte Handlungen oder Ereignisse können erhalten sein.
  • In einigen Ausführungsformen können einige Operationen vor Blocks 201 aus Verfahren 2000 ausgeführt werden, wie etwa Operationen, die in Blocks S101 bis 108 bezüglich 1 bis 8B beschrieben sind. Dementsprechend illustriert 17 eine Ausgangsstruktur von Block 201 und Verfahren 2000.
  • In Block S201 ist eine erste Gatedielektrikumschicht über einer epitaktischen Schicht und in Trenches der epitaktischen Schicht gebildet. 18 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S201.
  • In Block S202 sind mehrere erste Gateelektroden in den Trenches und über der ersten Gatedielektrikumschicht gebildet. 19 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S202.
  • In Block S203 sind Abschnitte der ersten Gatedielektrikumschicht 300 entfernt, um Flächen der epitaktischen Schicht offenzulegen. 20 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S203.
  • In Block S204 ist eine zweite Gatedielektrikumschicht über den ersten Gateelektroden und entlang offenliegender Flächen der epitaktischen Schicht gebildet. 21 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S204.
  • In Block S205 sind mehrere zweite Gateelektroden in den Trenches der epitaktischen Schicht gebildet. 22 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S205.
  • In Block S206 sind N+ Source-Regionen und P+-Körperregionen in der epitaktischen Schicht gebildet. 23 illustriert eine schematische Ansicht einiger Ausführungsformen nach der Handlung in Block S206.
  • Basierend auf der obigen Erklärung ist zu sehen, dass diese Offenbarung Vorteile bietet. Es versteht sich jedoch, dass andere Ausführungsformen weitere Vorteile bieten können, und dass nicht alle Vorteile notwendigerweise hierin offenbart sind, und dass keine bestimmten Vorteile für alle Ausführungsformen verlangt wird. Ein Vorteil ist, dass eine Hartmaskenschicht für die Strukturierung einer epitaktischen Schicht zum Bilden von Trenches in der epitaktischen Schicht verwendet wird. Dann können die P-Well-Regionen unter Verwendung derselben Hartmaske in der epitaktischen Schicht durch einen gerichteten Implantierungsprozesses gebildet werden. Die P-Well-Regionen werden in den Regionen der epitaktischen Schicht, die unter der Hartmaskenschicht liegt, gebildet, und die P-Well-Regionen können so als im Wesentlichen an der Hartmaskenschicht selbstausgerichtet betrachtet werden, und so kann eine weitere Maske, die verwendet wird, die Positionen der P-Well-Regionen zu definieren, weggelassen werden, was Prozesskosten und Prozesszeit verringert.
  • In einigen Ausführungsformen dieser Offenbarung umfasst ein Verfahren das Bilden einer Hartmaske über einer epitaktischen Schicht eines Substrats, wobei die epitaktische Schicht eine N-Unreinheit aufweist; Bilden einer strukturierten Maske über der Hartmaske; Ätzen der Hartmaske und der epitaktischen Schicht unter Verwendung der strukturierten Maske als Ätzmaske zum Bilden eines Trenchs in der epitaktischen Schicht, wobei ein verbleibender Abschnitt der Hartmaske eine oberste Fläche der epitaktischen Schicht abdeckt, und der Trench eine Seitenwand der epitaktischen Schicht offenlegt; Bilden einer P-Well-Region durch Lenken von p-Ionenstrahlen entlang einer schrägen Richtung, die nicht parallel zu einer normalen Linie der obersten Fläche der epitaktischen Schicht ist, in den Trench, wobei die oberste Fläche der epitaktischen Schicht vor den p-Ionenstrahlen während des Lenkens der p-Ionenstrahlen in den Trench durch den verbleibenden Abschnitt der Hartmaske geschützt ist; und nach dem Lenken der p-Ionenstrahlen in den Trench, Bilden einer Gatestruktur in dem Trench.
  • In einigen Ausführungsformen dieser Offenbarung umfasst ein Verfahren das Bilden einer Hartmaske über einer epitaktischen Schicht eines Substrats, wobei die epitaktische Schicht eine N-Unreinheit aufweist; Ätzen der Hartmaske und der epitaktischen Schicht über die Öffnung zum Bilden eines Trenchs in der epitaktischen Schicht, wobei ein verbleibender Abschnitt der Hartmaske eine oberste Fläche der epitaktischen Schicht abdeckt, und der Trench eine Seitenwand der epitaktischen Schicht offenlegt; Abscheiden einer ersten Oxidschicht über der epitaktischen Schicht und Überfüllen des Trenchs; Rückätzen der ersten Oxidschicht bis die Seitenwand der epitaktischen Schicht durch den Trench offengelegt ist; Bilden einer zweiten Oxidschicht, die die Seitenwand der epitaktischen Schicht abdeckt, die durch den Trench offengelegt ist; nach dem Bilden der zweiten Oxidschicht, Bilden einer P-Well-Region in der epitaktischen Schicht; Entfernen des verbleibenden Abschnitts der Hartmaske, der ersten Oxidschicht und der zweiten Oxidschicht; und Bilden einer Gatestruktur in dem Trench.
  • In einigen Ausführungsformen dieser Offenbarung umfasst eine Halbleitervorrichtung Substrat, eine erste Gatestruktur und eine zweite Gatestruktur. Das Substrat weist eine Halbleiterregion und eine epitaktische Schicht über der Halbleiterregion auf. Die erste Gatestruktur und die zweite Gatestruktur sind in der epitaktischen Schicht angeordnet, die erste Gatestruktur und die zweite Gatestruktur weisen abgerundete untere Flächen auf, wobei die epitaktische Schicht eine P-Well-Region lateral zwischen der ersten Gatestruktur und der zweiten Gatestruktur aufweist, und eine Dotiermittelkonzentrationen in der P-Well-Region entlang einer Richtung von der ersten Gatestruktur zu der zweiten Gatestruktur variiert.
  • Obiges umschreibt Merkmale mehrerer Ausführungsformen, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen. Fachleuten sollte bekannt sein, dass sie die vorliegende Offenbarung leicht als Grundlage für den Entwurf oder die Modifizierung anderer Verfahren und Strukturen verwenden können, um dieselben Zwecke zu erfüllen und/oder dieselben Vorteile der hierin vorgestellten Ausführungsformen zu erreichen. Fachleute sollten außerdem verstehen, dass solche entsprechenden Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hieran vornehmen können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • CN 202010186664 [0001]

Claims (20)

  1. Verfahren, umfassend: Bilden einer Hartmaske über einer epitaktischen Schicht eines Substrats, wobei die epitaktische Schicht eine N-Unreinheit aufweist; Bilden einer strukturierten Maske über der Hartmaske; Ätzen der Hartmaske und der epitaktischen Schicht unter Verwendung der strukturierten Maske als eine Ätzmaske zum Bilden eines Trenchs in der epitaktischen Schicht, wobei ein verbleibender Abschnitt der Hartmaske eine oberste Fläche der epitaktischen Schicht abdeckt und der Trench eine Seitenwand der epitaktischen Schicht abdeckt; Bilden einer P-Well-Region durch Lenken von p-Ionenstrahlen in den Trench entlang einer schrägen Richtung, die nicht parallel zu einer normalen Linie der obersten Fläche der epitaktischen Schicht ist, wobei die oberste Fläche der epitaktischen Schicht vor den p-Ionenstrahlen durch den verbleibenden Abschnitt der Hartmaske geschützt wird, während die p-Ionenstrahlen in den Trench gelenkt werden; und nach dem Lenken der p-Ionenstrahlen in den Trench, Bilden einer Gatestruktur in dem Trench.
  2. Verfahren nach Anspruch 1, ferner umfassend das Entfernen des verbleibenden Abschnitts der Hartmaske zum Offenlegen der obersten Fläche der epitaktischen Schicht vor dem Bilden der Gatestruktur in dem Trench.
  3. Verfahren nach Anspruch 1 oder 2, wobei sich die P-Well-Region direkt unter dem verbleibenden Abschnitt der Hartmaske befindet.
  4. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend das Bilden einer ersten Oxidschicht in einem Boden des Trenchs vor dem Lenken der p-Ionenstrahlen, wobei ein oberer Abschnitt der Seitenwand der epitaktischen Schicht nach dem Bilden der ersten Oxidschicht offengelegt bleibt.
  5. Verfahren nach Anspruch 4, ferner umfassend das Bilden einer zweiten Oxidschicht, die den oberen Abschnitt der Seitenwand der epitaktischen Schicht nach dem Bilden der ersten Oxidschicht und vor dem Lenken der p-Ionenstrahlen abdeckt.
  6. Verfahren nach Anspruch 5, ferner umfassend das Entfernen der ersten Oxidschicht und der zweiten Oxidschicht nach dem Lenken der p-Ionenstrahlen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend das Lenken von n-Ionenstrahlen auf die epitaktische Schicht von der obersten Fläche der epitaktischen Schicht zum Bilden einer n-Source-Region in der epitaktischen Schicht nach dem Bilden der Gatestruktur.
  8. Verfahren nach Anspruch 7, wobei ein erster Winkel zwischen der schrägen Richtung der p-Ionenstrahlen und der normalen Linie der obersten Fläche der epitaktischen Schicht größer als ein zweiter Winkel zwischen einer Einfallsrichtung der n-Ionenstrahlen und der normalen Linie der obersten Fläche der epitaktischen Schicht ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend das Ausführen eines Temperprozesses auf die P-Well-Region vor dem Bilden der Gatestruktur.
  10. Verfahren, umfassend: Bilden einer Hartmaske über einer epitaktischen Schicht eines Substrats, wobei die epitaktische Schicht eine N-Unreinheit aufweist; Ätzen der Hartmaske und der epitaktischen Schicht über die Öffnung zum Bilden eines Trenchs in der epitaktischen Schicht, wobei ein verbleibender Abschnitt der Hartmaske eine oberste Fläche der epitaktischen Schicht abdeckt und der Trench eine Seitenwand der epitaktischen Schicht abdeckt; Abscheiden einer ersten Oxidschicht über der epitaktischen Schicht und Überfüllen des Trenchs; Rückätzen der ersten Oxidschicht, bis die Seitenwand der epitaktischen Schicht durch den Trench offengelegt ist; Bilden einer zweiten Oxidschicht, die die Seitenwand der epitaktischen Schicht abdeckt, die durch den Trench offengelegt ist; nach dem Bilden der zweiten Oxidschicht, Bilden einer P-Well-Region in der epitaktischen Schicht; Entfernen des verbleibenden Abschnitts der Hartmaske, der ersten Oxidschicht und der zweiten Oxidschicht; und Bilden einer Gatestruktur in dem Trench.
  11. Verfahren nach Anspruch 10, wobei das Abscheiden der ersten Oxidschicht so ausgeführt wird, dass die erste Oxidschicht eine erste Dicke aufweist, Bilden der zweiten Oxidschicht ausgeführt wird, sodass die zweite Oxidschicht eine zweite Dicke aufweist, und die erste Dicke größer als die zweite Dicke ist.
  12. Verfahren nach Anspruch 10 oder 11, wobei das Bilden der zweiten Oxidschicht so ausgeführt wird, dass sich die zweite Oxidschicht von einer oberen Fläche des verbleibenden Abschnitts der Hartmaske zu der Seitenwand der epitaktischen Schicht erstreckt.
  13. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 12, wobei die zweite Oxidschicht durch Oxidieren der Seitenwand der epitaktischen Schicht gebildet ist.
  14. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 13, wobei das Bilden der P-Well-Region in der epitaktischen Schicht das Lenken von p-Ionenstrahlen auf die epitaktische Schicht in einem schrägen Winkel bezüglich einer normalen Linie der obersten Fläche der epitaktischen Schicht umfasst, wobei die P-Well-Region unter dem verbleibenden Abschnitt der Hartmaske gebildet ist.
  15. Verfahren nach Anspruch 14, wobei der verbleibende Abschnitt der Hartmaske verhindert, dass die Ionenstrahlen die oberste Fläche der epitaktischen Schicht erreichen.
  16. Verfahren nach Anspruch 14 oder 15, wobei der schräge Winkel in einem Bereich von ca. 30° bis ca. 60° liegt.
  17. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 16, wobei das Bilden der Gatestruktur umfasst: Bilden eines Gatedielektrikums in dem Trench, wobei das Gatedielektrikum durch einen thermischen Oxidationsprozess gebildet ist und sich ein Profil der P-Well-Region nach dem thermischen Oxidationsprozess von dem Profil vor dem thermischen Oxidationsprozess unterscheidet; und Bilden einer Gateelektrode über dem Gatedielektrikum.
  18. Halbleitervorrichtung, umfassend: ein Substrat, das eine Halbleiterregion und eine epitaktische Schicht über der Halbleiterregion aufweist; eine erste Gatestruktur und eine zweite Gatestruktur, die in der epitaktischen Schicht angeordnet sind, wobei die erste Gatestruktur und die zweite Gatestruktur eine abgerundete Bodenfläche aufweisen, wobei, die epitaktische Schicht eine P-Well-Region lateral zwischen der ersten Gatestruktur und der zweiten Gatestruktur aufweist und eine Dotiermittelkonzentrationen in der P-Well-Region entlang einer Richtung von der ersten Gatestruktur zu der zweiten Gatestruktur variiert.
  19. Halbleitervorrichtung nach Anspruch 18, wobei entlang der Richtung von der ersten Gatestruktur zu der zweiten Gatestruktur die P-Well-Region aufweist: eine erste Dotiermittelkonzentration an einer ersten Seite der P-Well-Region nahe der ersten Gatestruktur; eine zweite Dotiermittelkonzentration an einer zweiten Seite der P-Well-Region nahe der zweiten Gatestruktur; und eine dritte Dotiermittelkonzentration an einer Mitte der P-Well-Region, wobei die ersten und zweiten Dotiermittelkonzentrationen höher als die dritte Dotiermittelkonzentration sind.
  20. Halbleitervorrichtung aus Anspruch 19, ferner umfassend: mehrere schwer dotierte N-Regionen über den ersten und zweiten Seiten der P-Well-Region; und eine schwer dotierte P-Region über der Mitte der P-Well-Region.
DE102020112522.4A 2020-03-17 2020-05-08 Halbleitervorrichtung und herstellungsverfahren dafür Pending DE102020112522A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN202010186664.7A CN113053752A (zh) 2020-03-17 2020-03-17 半导体器件及其制造方法
CN202010186664.7 2020-03-17
US16/859,840 2020-04-27
US16/859,840 US11244830B2 (en) 2020-03-17 2020-04-27 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
DE102020112522A1 true DE102020112522A1 (de) 2021-09-23

Family

ID=77552569

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020112522.4A Pending DE102020112522A1 (de) 2020-03-17 2020-05-08 Halbleitervorrichtung und herstellungsverfahren dafür

Country Status (2)

Country Link
US (2) US11742207B2 (de)
DE (1) DE102020112522A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100285646A1 (en) 2009-05-08 2010-11-11 Wei-Chieh Lin Method of fabricating power semiconductor device
US20130313633A1 (en) 2012-05-23 2013-11-28 Great Wall Semiconductor Corporation Semiconductor Device and Method of Forming Junction Enhanced Trench Power Mosfet having Gate Structure Embedded within Trench

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683346B2 (en) 2001-03-09 2004-01-27 Fairchild Semiconductor Corporation Ultra dense trench-gated power-device with the reduced drain-source feedback capacitance and Miller charge
US6551881B1 (en) 2001-10-01 2003-04-22 Koninklijke Philips Electronics N.V. Self-aligned dual-oxide umosfet device and a method of fabricating same
JP4091921B2 (ja) 2004-02-16 2008-05-28 松下電器産業株式会社 半導体装置及びその製造方法
US7790549B2 (en) 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
TWI302355B (en) 2006-04-20 2008-10-21 Promos Technologies Inc Method of fabricating a recess channel array transistor
JP5729331B2 (ja) 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
US9472662B2 (en) * 2015-02-23 2016-10-18 Freescale Semiconductor, Inc. Bidirectional power transistor with shallow body trench
US9917184B2 (en) * 2015-07-24 2018-03-13 Semiconductor Components Industries, Llc Semiconductor component that includes a clamping structure and method of manufacturing the semiconductor component
JP6967352B2 (ja) * 2017-02-07 2021-11-17 ローム株式会社 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
TWI689977B (zh) * 2019-01-11 2020-04-01 力源半導體股份有限公司 溝渠式功率電晶體及其製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100285646A1 (en) 2009-05-08 2010-11-11 Wei-Chieh Lin Method of fabricating power semiconductor device
US20130313633A1 (en) 2012-05-23 2013-11-28 Great Wall Semiconductor Corporation Semiconductor Device and Method of Forming Junction Enhanced Trench Power Mosfet having Gate Structure Embedded within Trench

Also Published As

Publication number Publication date
US11742207B2 (en) 2023-08-29
US20220165573A1 (en) 2022-05-26
US20230352305A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
DE102016100022B4 (de) CMOS-Vorrichtung mit vorgespanntem Nanodraht und Herstellungsverfahren
DE112004002310B4 (de) Trench-Metalloxid-Halbleiter-Feldeffekttransistor mit geschlossenen Zellen und Verfahren zum Herstellen
DE112012003231B4 (de) Halbleiterstruktur und verfahren zu deren herstellung
DE102012105738B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE112005003843B4 (de) Verfahren zum Ausbilden einer Halbleiter-Transistorstruktur und Halbleiter-Transistorstruktur
DE112005003584B4 (de) Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102019114240A1 (de) Durch schmelzglühen erzeugte source- und drain-bereiche
DE102015108690A1 (de) Halbleitervorrichtung, die gratstrukturen umfasst, und herstellungsverfahren
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014119659A1 (de) Struktur und bildungsverfahren für fin-artigen feldeffekttransistor
DE102014204114A1 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt
DE102012205662B4 (de) MOS-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
DE10234392A1 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
DE102019118621A1 (de) Strukturieren ultraschmaler gräben durch plasmaätzen
DE102019117322A1 (de) Silizium-mischschicht zur blockierung von diffusion
DE102019215248A1 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten
DE102017127856B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Leistungshalbleiterbauelement
DE102019122443A1 (de) Transistoren mit Halbleiter-Stapelschichten als Kanäle
DE102019110004A1 (de) Schlitzkontakte und verfahren zu deren herstellung
DE102020127426A1 (de) Ein-/Ausgabevorrichtungen
DE102008050298B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014114184B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102017127658B4 (de) Halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication