CN1518759A - 干蚀刻方法 - Google Patents
干蚀刻方法 Download PDFInfo
- Publication number
- CN1518759A CN1518759A CNA028124936A CN02812493A CN1518759A CN 1518759 A CN1518759 A CN 1518759A CN A028124936 A CNA028124936 A CN A028124936A CN 02812493 A CN02812493 A CN 02812493A CN 1518759 A CN1518759 A CN 1518759A
- Authority
- CN
- China
- Prior art keywords
- groove
- etching
- dry
- plasma treatment
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000001312 dry etching Methods 0.000 title claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 86
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 238000009832 plasma treatment Methods 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 28
- 238000012545 processing Methods 0.000 claims description 26
- 239000003595 mist Substances 0.000 claims description 14
- 230000008676 import Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 abstract description 6
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 78
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 32
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 239000012212 insulator Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 238000009413 insulation Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 238000009412 basement excavation Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
在设置于蚀刻室内的一对对置电极中的一个上配置基板，对对置电极两者提供高频电功率，使用由等离子体进行蚀刻的装置，通过使用至少含有Cl2和HBr的气体的等离子体蚀刻来进行蚀刻，通过氮化硅层(103)等掩膜层在附图(a)的硅基板(101)上形成槽(104a、104b)，如附图(b)所示。然后，通过调整对基板配置侧的对置电极施加的高频电功率，来控制槽(104a、104b)的侧壁(105a、105b)的形状。这样即使在槽的宽度不同的情况下，也能够将槽的形状形成为希望的形状。
Description
技术领域
本发明涉及一种半导体元件制造的干蚀刻方法，特别涉及一种在浅槽隔离(STI)中蚀刻单晶硅，形成希望形状的槽(trench)的干蚀刻方法。
背景技术
近年来，在半导体元件的制造领域中，多采用所谓的浅槽隔离(shallow trench isolation(STI))作为元件分离技术。
这种STI工序是在硅基板Si上通过干蚀刻挖槽(trench)，在该槽中利用CVD等埋入例如SiO2等绝缘体，最后通过例如CMP来平整的工序。
在这种STI中，需要通过各向异性蚀刻在单结晶硅上形成槽(trench)的槽蚀刻工序。在这种槽蚀刻工序之前，首先在由Si构成的硅基板表面上形成氧化硅(SiO2)等的热氧化膜，和例如氮化硅(SiN)膜，利用通常使用的光刻技术形成抗蚀图案，将其作为掩膜使SiN膜和热氧化膜形成图案。
接着，除去抗蚀图案后，将SiN膜和热氧化膜作为掩膜，利用干蚀刻对该掩膜的开口部进行各向异性蚀刻的槽蚀刻工序。
这种槽蚀刻工序通过已有的使用Cl2、Cl2和O2的混合气体、Cl2和HBr的混合气体、Cl2和HBr和O2的混合气体等作为蚀刻气体的等离子体蚀刻等来进行。
在上述STI中，需要在单结晶硅上形成的槽中埋入例如SiO2等介电材料。为此，为了准确且容易地埋入这种介电材料，常将槽的侧壁形成为从槽底部向上侧开口部徐徐扩大这样的规定角度的锥形。
但是，槽的侧壁形状例如即使在一个晶片内根据中央部和边缘的位置不同或者槽的宽度的不同等也有变化的趋势，具有难于将整个槽的侧壁形状形成希望的形状这样的问题。
另外，最近，极大地提高了半导体元件的集成度，随之将在硅基板上形成的各种元件的细微化作为技术要求的一项提出。随着进行这种细微化，在上述这种STI工序中进行蚀刻处理的情况下，由于蚀刻面积变小，硅基板上的加工部分容易变尖锐，由于为了元件分离形成的槽的开口变得更小，所以难于将绝缘体埋入该槽中。为此，随着各种元件的细微化的进行，需要容易埋入绝缘体的槽的形状。
另外，通过将上述槽的形状形成为容易埋入绝缘体的形状，可提高绝缘效率，泄漏电流和埋入后的应力变得微不足道。最好作为这种槽的形状，例如槽的底部不应为尖而应为圆(round)的形状。另外在槽的侧壁的SiN膜和热氧化膜的掩膜和Si的边界部分最好是圆形形状。
但是，现有技术为了通过利用上述这种Cl2等的处理气体的等离子体处理来一次形成槽，在该槽的底部和侧壁的掩膜与Si的边界部分形成圆形是非常困难的。
发明内容
这里，本发明的目的是提供一种干蚀刻方法，其即使在槽的宽度不同的情况下也能够将槽的侧壁形状形成为所希望的形状，能够形成容易埋入绝缘体之形状的槽。本发明是对硅单结晶通过掩膜层形成希望之形状的槽的干蚀刻方法，其特征在于：在设置在蚀刻室中的一对对置电极中的一个上配置基板，对前述对置电极两者提供高频电功率，使用由等离子体进行蚀刻的装置，将蚀刻气体导入前述蚀刻室中，调整对前述基板配置侧的前述对置电极施加的高频电功率，由此，控制前述槽的侧壁形状。
另外，本发明的特征在于：前述蚀刻气体是至少含有Cl的气体和含有Br气体的混合气体。
另外，本发明的特征在于：前述含有Cl的气体是Cl2。
另外，本发明的特征在于：前述含有Br的气体是HBr。
另外，本发明的特征在于：前述蚀刻气体含有氧。
另外，本发明的特征在于：调整前述蚀刻气体的总流量，控制前述槽的侧壁形状。
另外，本发明的特征在于：调整前述蚀刻气体中的Cl2的量，控制前述槽的侧壁形状。
另外，本发明的特征在于：对前述基板配置侧的前述对置电极施加的高频电功率处于0.157～1.57W/cm2的范围。
另外，本发明的特征在于：在前述基板上形成槽宽不同的多种前述槽。
另外，本发明的干蚀刻方法，通过将处理气体导入密封的处理室内，对硅基板的硅进行等离子体处理，在前述硅基板上形成槽，其特征在于包括：导入至少含有HBr和N2的混合气体作为前述处理气体来进行等离子体处理的第一工序；进行在前述硅基板的硅上形成前述槽的等离子体处理的第二工序；导入至少含有HBr和Cl2的混合气体作为前述处理气体来进行等离子体处理的第三工序。
另外，本发明的特征在于，前述第一工序在下述条件下进行等离子体处理：至少前述处理室内的压力在6.7Pa(50mTorr)以下，HBr的流量与前述处理气体的N2的流量之比在3以上，将为了产生等离子体而对在前述处理室内设置的电极施加的偏置用的高频电功率设为100W以上。
另外，本发明的特征在于，前述第三工序在下述条件下进行等离子体处理：至少前述处理室内的压力在20Pa(150mTorr)以上，HBr的流量与前述处理气体的Cl2的流量之比在2以上，将为了产生等离子体而对在前述处理室内设置的电极施加的偏置用的高频电功率设为50W以上。
另外，本发明的特征在于：前述第一工序中进行等离子体处理的时间与前述第二工序中进行等离子体处理的时间相比较短。
另外，本发明的特征在于：如果将前述第二工序中进行等离子体处理的时间设为1，则前述第一工序相对于该时间仅进行0.15～0.5比例之时间的等离子体处理。
另外，本发明的特征在于：前述第三工序的进行等离子体处理的时间与前述第二工序的进行等离子体处理的时间相比较短。
另外，本发明的特征在于：如果将前述第二工序的进行等离子体处理的时间设为1，前述第三工序相对于该时间进行0.3～0.7比例之时间的等离子体处理。
另外，本发明的干蚀刻方法，通过将处理气体导入密封的处理室内，对硅基板的硅进行等离子体处理，在前述硅基板上形成槽，其特征在于包括：在前述硅基板的硅上进行形成前述槽的工序之前，用于在前述槽的侧壁的蚀刻用掩膜和硅的边界部分形成圆而进行蚀刻处理的工序；在前述硅基板的硅上进行形成前述槽的工序之后，用于在前述槽的底部形成圆而进行蚀刻处理的工序。
附图说明
图1是示意性表示用于说明本发明一实施例的晶片截面的构成的图。
图2是表示使用于本发明一实施例的装置的构成图。
图3是表示下部电功率和槽宽为0.24μm的槽的圆锥角之间关系的曲线图。
图4是表示下部电功率和槽宽为1.00μm的槽的圆锥角之间关系的曲线图。
图5是表示上部电功率和槽宽为0.24μm的槽的圆锥角之间关系的曲线图。
图6是表示上部电功率和槽宽为1.00μm的槽的圆锥角之间关系的曲线图。
图7是表示蚀刻深度与Cl2之比例的关系的曲线图。
图8是表示圆锥角和Cl2之比例的关系的曲线图。
图9是表示蚀刻深度和蚀刻气体的总流量的关系的曲线图。
图10是表示圆锥角和蚀刻气体的总流量的关系的曲线图。
图11是示意性表示为了说明本发明的其它实施例的晶片截面的构成的图。
图12是示意性表示在利用现有的主工序进行等离子体处理的情况下槽的侧壁的一部分的图。
图13是示意性表示在利用实施例的前序工序(第一工序)和主工序(第二工序)进行等离子体处理的情况下槽的侧壁的一部分的图。
图14是示意性表示在利用现有的主工序进行等离子体处理的情况下槽的底部的图。
图15是示意性表示在利用实施例的主工序(第二工序)和后续工序(第三工序)进行等离子体处理的情况下槽的底部的图。
具体实施方式
下面，参照附图详细说明本发明的实施形式。图1是示意性表示用于说明本发明一实施例的放大半导体晶片(硅基板)的纵截面的一部分的图。
如该图(a)所示，在半导体晶片(硅基板)101上，形成厚度例如为9nm左右的二氧化硅层102，和厚度例如为160nm左右的氮化硅层103，将它们图案化成规定的形状，使得具有用于形成槽的开口部，构成所谓的硬掩膜。
然后，在本实施例中，通过由上述氮化硅层103等构成的硬掩膜，使用至少含有Cl2和HBr的气体作为蚀刻气体，利用等离子体蚀刻来蚀刻由单结晶硅形成的半导体晶片101，如图(b)所示，在半导体晶片101上形成槽(trench)104a、104b。
上述槽104a、104b按各个规定的宽度来形成，图中左侧所示的槽104a其宽度形成为例如0.24μm，图中右侧所示的槽104b其宽度形成为例如1.00μm，其宽度不同。另外，这些槽104a、104b的侧壁105a、105b形成为具有大致相同的圆锥角，形成为深度也大致相同。
图2是示意性表示本发明实施例使用的等离子体处理装置的构成的一个例子的图。如该图所示，等离子体处理装置1构成为电极板上下平行相对，在双方连接高频电源的电容接合型平行平板蚀刻装置。
该蚀刻处理装置1具有由例如表面进行钝化处理(阳极氧化处理)的铝构成的成型为圆筒形状的腔室2，该腔室2接地。在腔室2中的底部通过陶瓷等绝缘板3设置用于载置晶片W的大致圆柱形的基座支持台4。此外在该基座支持台4之上设置构成下部电极的基座5。高通滤波器(HPF)6连接在该基座5上。在基座支持台4的内部设置温度调节媒体室7。在该温度调节媒体室7中通过导入管8导入、循环温度调节媒体，从排出管9排出，将基座5控制成所希望的温度。基座5其上中央部形成凸状的圆板形，在其上设置与晶片W形状大致相同的静电卡盘11。静电卡盘11为电极12介于绝缘材料之间的结构。然后，通过从与电极12连接的直流电源13施加例如1.5kV的直流电压，由库仑力静电吸附晶片W。在绝缘板3、基座支持台4、基座5，以及静电卡盘11中，在作为被处理体的晶片W的里面，形成用于提供传热媒体例如He气等的气体通道14。然后，通过该传热媒体在基座5和晶片W之间进行热传导，将晶片W维持在规定的温度。
在基座5的上端周边部配置环状的聚焦环15，以包围在静电卡盘11上载置的晶片W。该聚焦环15由陶瓷或者石英等绝缘材料构成，提高了蚀刻的均匀性。
另外，在基座5的上方设置与该基座5平行相对的上部电极21。该上部电极21通过绝缘材料22支撑在腔室2的内部。上部电极21由具有多个排出孔23的电极板24(由例如石英形成)和支撑该电极板24的电极支撑体25(由导电材料例如表面进行钝化处理的铝构成)构成。而且，基座5和上部电极21之间的间隔设置成可以调节。
在上部电极21的电极支撑体25的中央设置气体导入口26。气体供给管27与该气体导入口26连接。此外处理气体提供器30通过测温表(bulb)以及物质流量控制器29与该气体提供管27连接。然后，从该处理气体提供器30提供用于等离子体蚀刻的蚀刻气体。而且，在图2中，仅图示了一个由上述处理气体提供器30等形成的处理气体提供系统，但是这些处理气体提供系统也可以设置多个，构成为通过分别独立地流量控制来将例如HBr、Cl2、O2、N2等气体提供到腔室2中。
另一方面，在腔室2的底部连接排气管31，排气装置35与该排气管31连接。排气装置35具有涡轮泵等真空泵，由此构成为可以将腔室2中抽真空直到规定的减压空气，例如1Pa(7.5mTorr)以下规定的压力。另外，在腔室2的侧壁上设置闸门阀(gate valve)32。然后，在打开该闸门阀32的状态，在腔室2和邻近的装载锁定室(未图示)之间传送晶片W。
第一高频电源40与上部电极21连接，在该供电线上插入匹配器41。另外，低通滤波器(LPF)42与上部电极21连接。该第一高频电源40具有50～150MHz范围的频率。通过施加这样的高频率能够在腔室2中形成希望的电离状态和高密度的等离子体，可以在比现有技术更低压条件下进行等离子体处理。该第一高频电源40的频率优选是50～80MHz，典型的采用图示的60MHz或者其附近的频率。
在作为下部电极的基座5上连接第二高频电源50，在该供电线中插入匹配器51。该第二高频电源50具有数百～十几MHz范围的频率。通过施加这样范围的频率，能够不会对作为被处理体的晶片W造成损坏且起到合适的电离作用。第二高频电源50的频率采用典型的图示的13.56MHz或者800KHz等的频率。
下面，根据上述构成的等离子体处理装置1，说明将由硅单结晶构成的晶片W蚀刻、形成槽(trench)的工序。
首先，如前所述，打开闸门阀，将形成由二氧化硅层102、氮化硅层103构成的掩膜层的晶片W从未图示的装载锁定室传送到腔室2中，放置在静电卡盘11上。然后，通过从高压直流电源13施加直流电压，将晶片W静电吸附到静电卡盘11上。
接着，关闭闸门阀32，通过排气装置35将腔室2中抽真空到规定的真空度。之后，打开阀门28，将来自处理气体提供器30的主蚀刻用的蚀刻气体(例如HBr和Cl2，或者HBr和Cl2和O2)通过物质流量控制器29调整其流量，且通过处理气体供给管27、气体导入口26、上部电极21的中空部、以及电极板24的排出孔23，如图2的箭头所示，相对晶片W均匀排出。
与此同时，将腔室2中的压力维持到规定的压力，例如13Pa(100mTorr)左右的压力。然后，从第一高频电源40和第二高频电源50向作为上部电极21和下部电极的基座施加高频电压，将蚀刻气体等离子体化，进行晶片W的蚀刻。
图3、4的曲线图(纵轴为圆锥角，横轴为下部电功率(向下部电极提供的电功率))表示在使用上述蚀刻处理装置1对8英寸直径的晶片W的蚀刻中，从第二高频电源50向作为下部电极的基座5提供的电功率和槽的侧壁的圆锥角之间的关系。图3表示了槽宽为0.24μm的情况，图4表示了槽宽为1.00μm的情况。
另外，在图3、4中，实线A、C表示晶片W的中央部分的圆锥角，虚线B、D表示晶片W的周边部分的槽的圆锥角。
而且，蚀刻条件为：
蚀刻气体：Cl2(流量15SCCM)+HBr(流量285SCCM)+O2(流量2.5SCCM)
压力：13Pa(100mTorr)
上部电极施加的高频电功率：1000W
电极间距离：80mm
He反压(中央/边缘)：400/400Pa(3Torr)
腔室温度(顶部/底部/侧壁)：60/60/50℃
蚀刻时间：47秒。
如图3的曲线所示，表示在槽宽为0.24μm的窄槽104a的情况下，随着下部电功率的提高，圆锥角线性增大的倾向。另一方面，如图4的曲线所示，表示在槽宽为1.00μm的宽槽104b的情况下，即使下部电功率变化，圆锥角基本上不变化。
为此，在图3、4所示的例子中，通过将下部电功率设为100W(0.314W/cm2)，能够将槽宽狭窄的槽104a和槽宽较宽的槽104b两者的圆锥角控制成大致相同。
而且，图5、6的曲线图(纵轴为圆锥角，横轴为上部电功率(向上部电极提供的电功率))表示在使用上述蚀刻处理装置1对8英寸直径的晶片W的蚀刻中，从第一高频电源40向上部电极21提供的电功率和槽的侧壁的圆锥角之间的关系。图5表示槽宽为0.24μm的情况，图6表示槽宽为1.00μm的情况。
另外，在图5、6中，实线E、G表示晶片W的中央部分的槽的圆锥角，虚线F、H表示晶片W的周边部分的槽的圆锥角。
如这些图5、6的曲线所示可知，即使改变上部电功率，不会看见圆锥角的显著变化，因此，在控制圆锥角的情况下，如上述，通过调整下部电力，可有效进行控制。
而且，如果下部电功率过多，在蚀刻速度提高的同时，与作为掩膜层的氮化硅等的选择比降低，所以优选最大为500W左右。另外，如果远小于上述的100W，为不到50W，则由于蚀刻速度降低，所以对8英寸直径的晶片，下部电功率是50～500W左右，但作为每单位面积的电功率优选是在0.157～1.57W/cm2的范围。
图7的曲线图(纵轴为蚀刻深度(实际的相应蚀刻速度)，横轴为蚀刻气体中Cl2的比例(Cl2的流量/总流量))表示在使用上述蚀刻处理装置1对8英寸直径的晶片W的蚀刻中，蚀刻深度和Cl2的比例之间的关系，实线I表示槽宽为0.24μm的情况，虚线J表示槽宽为1.00μm的情况。
另外，图8的曲线图(纵轴为圆锥角，横轴为蚀刻气体中Cl2的比例(Cl2的流量/总流量))表示在使用上述蚀刻处理装置1对8英寸直径的晶片W的蚀刻中，圆锥角和Cl2的比例之间的关系，实线K表示槽宽为0.24μm的情况，虚线L表示槽宽为1.00μm的情况。
而且，蚀刻条件为：
蚀刻气体：Cl2+HBr(合计流量200SCCM)
添加O2(流量1.6SCCM)
压力：13Pa(100mTorr)
上部电极施加的高频电功率：1000W
下部电极施加的高频电功率：200W
电极间距离：80mm
He反压(中央/边缘)：400/400Pa(3Torr)
腔室温度(顶部/底部/侧壁)：60/60/50℃
蚀刻时间：83秒。
按该图7、8的曲线表示，通过改变蚀刻气体中的Cl2的比例，蚀刻速度发生变化，另外，圆锥角也变化。此外，按图8的曲线所示，圆锥角的变化在槽宽为0.24μm的情况(实线K)，和槽宽为1.00μm的情况(虚线L)下是不一样的。
但是，例如，为了得到需要的蚀刻速度和圆锥角，在改变蚀刻气体中的Cl2的比例的情况下，对槽宽狭窄的槽和槽宽较宽的槽得到不同的圆锥角的可能性变大。在这种情况下，如前所述，通过调整下部电功率，能够控制以除去圆锥角差。即，例如，槽宽狭窄的槽的圆锥角在比槽宽较宽的槽的圆锥角小的情况下，将下部电功率设为更大。另外，相反地，槽宽狭窄的槽的圆锥角在比槽宽较宽的槽的圆锥角大的情况下，将下部电功率设为更小。
图9的曲线图(纵轴为蚀刻深度(实际的蚀刻速度)，横轴为蚀刻气体的总流量)表示在使用上述蚀刻处理装置1对8英寸直径的晶片W的蚀刻中，蚀刻深度和蚀刻气体的总流量之间的关系，实线M表示槽宽为0.24μm的情况，虚线N表示槽宽为1.00μm的情况。另外，图10的曲线图(纵轴为圆锥角，横轴为蚀刻气体的总流量)表示在使用上述蚀刻处理装置1对8英寸直径的晶片W的蚀刻中，圆锥角和蚀刻气体的总流量之间的关系，实线O表示槽宽为0.24μm的情况，虚线P表示槽宽为1.00μm的情况。
而且，蚀刻条件为：
蚀刻气体：Cl2+HBr+O2
Cl2＝25％(对Cl2/HBr总流量)
O2＝0.8％(对Cl2/HBr总流量)
压力：13Pa(100mTorr)
上部电极施加的高频电功率：1000W
下部电极施加的高频电功率：200W
电极间距离：80mm
He反压(中央/边缘)：400/400Pa(3mTorr)
腔室温度(顶部/底部/侧壁)：60/60/50℃
蚀刻时间：83秒。
按该图9、10的曲线所示，通过改变蚀刻气体的总流量，蚀刻速度发生变化，另外，圆锥角也变化。此外，按图10的曲线所示，圆锥角的变化在槽宽为0.24μm的情况(实线K)，和槽宽为1.00μm的情况(虚线L)下是不一样的。
但是，例如，为了得到需要的蚀刻速度和圆锥角，在改变蚀刻气体的总流量的情况下，对槽宽狭窄的槽和槽宽较宽的槽得到不同的圆锥角的可能性变大。在这种情况下，如前面所述，通过调整下部电功率，能够控制以除去圆锥角差。即，例如，槽宽狭窄的槽的圆锥角在比槽宽较宽的槽的圆锥角小的情况下，将下部电功率设为更大。另外，相反地，槽宽狭窄的槽的圆锥角在比槽宽较宽的槽的圆锥角大的情况下，将下部电功率设为更小。
按上述，在本实施例的干蚀刻方法中，通过调整蚀刻气体的总流量、蚀刻气体中的Cl2的量(比例)等的同时，调整下部电功率，即使在槽宽不同的槽混合这样的情况下，能够将这些槽的侧壁形状形成为规定形状，以具有规定的圆锥角。
因此，能够很好地进行之后的介电质的埋入，可以很好地进行STI这样的元件分离。
下面，参照图11说明本发明其他实施例的STI工序中蚀刻Si的工序。而且，图示的例子表示了形成用于将用于STI工序中元件分离的SiO2等的绝缘体埋入的槽的工序。
如图11(a)所示，首先在由Si构成的硅基板202的表面上形成例如10nm左右的氧化硅(SiO2)等热氧化膜204，和氮化硅(SiN)膜206，利用通常使用的光刻技术形成抗蚀图案，将其作为掩膜使SiN膜206和热氧化膜204形成图案。然后，灰化剩余的光致抗蚀层，除去抗蚀图案。
接着，将SiN膜206和热氧化膜204作为掩膜，通过利用干蚀刻进行各向异性蚀刻，形成将用于元件分离的绝缘体埋入的槽。
在本实施例中，在利用例如混合了Cl2和O2的处理气体来进行等离子体处理的主工序(第二工序)之前，为了在前述槽的侧壁中的前述掩膜和硅的边界部分形成圆(round)，进行前序工序(第一工序)，同时，为了在前述主要工序(第二工序)之后在上述槽的底部形成圆(round)，进行后续的工序(第三工序)。
前述前序工序是对作为掩膜的SiN膜206和热氧化膜204，通过利用由含有HBr和N2的混合气体构成的处理气体进行等离子体处理来蚀刻Si。
这种情况下，至少腔室2中的压力是由蚀刻容易产生反应生成物(沉淀)的容易产生圆形状的程度，具体的，在6.7Pa(50mTorr)以下，从实用的观点来看优选在2.7Pa(20mTorr)以上且6.7Pa(50mTorr)以下，处理气体的HBr和N2的流量比为进行蚀刻的程度，具体地说，HBr的流量对N2的流量的比为3以上，对作为下部电极的基座5施加的偏置用的高频电功率为不停止蚀刻的程度，具体地为100W以上，优选为150W以上，更优选在200W以上进行等离子体处理。
如果通过这样的前序工序的等离子体处理来蚀刻，如图11(b)所示浅浅地挖Si，在该挖掘的槽210的侧壁上形成圆。如果在这种状态进行主工序的蚀刻，如图11(c)所示，在槽210的侧壁的上侧部分，例如在掩膜和Si的边界部分212形成圆(round)。
在这种状态通过主工序的等离子体处理来进行蚀刻。在该主工序中，对作为掩膜的SiN膜206和热氧化膜204与现有技术一样，利用由含有例如Cl2和O2的混合气体构成的处理气体等，通过等离子体处理，对Si各向异性蚀刻。这种情况下蚀刻时的条件与现有技术一样。
具体地说，在将含有例如Cl2和O2的混合气体作为处理气体进行蚀刻的情况下，腔室2中的压力为2.7Pa(20mTorr)，对上部电极21施加的高频电功率为600W，对作为下部电极的基座5施加的高频电功率为20W，上部电极21和基座5之间的间隔为115mm，处理气体Cl2和O2的气体流量比(Cl2的气体流量/O2的气体流量)为168sccm/32sccm，关于腔室2内的设定温度，将基座5设为40℃，将上部电极21设为80℃，将侧壁部设为60℃。
如果通过这样的主工序的等离子体处理来进行蚀刻，如图11(c)所示，进一步深挖槽210的底部214，在槽210的侧壁的掩膜和Si的边界部分212剩下圆(round)。而且，在通过该主工序的等离子体处理来进行蚀刻时，通过设定前述实施例这样的条件，能够控制槽210的圆锥角。
接着，通过后续工序的等离子体处理进行蚀刻。由于即使由前序工序和主要工序进行蚀刻，槽的底部仍有尖的地方，所以该后续工序是为了在槽210的底部214处产生圆而进行的。
在上述后续工序中，通过利用含有Cl2和HBr的混合气体进行的等离子体处理来对作为掩膜的SiN膜206和热氧化膜204蚀刻Si。这种情况下，至少腔室2中的压力是沉淀多、容易产生圆的程度，具体的，在20Pa(150mTorr)以上较好。处理气体的HBr和Cl2的流量比为进行蚀刻的程度，具体地说，HBr的流量对Cl2的流量的比为2以上较好。对作为下部电极的基座5施加的偏置用的高频电功率为不停止蚀刻的程度，具体地说，在50W以上进行等离子体处理较好。
如果通过这样的后续工序的等离子体处理来进行蚀刻，如图11(d)所示，进一步挖槽210的底部，同时，在该挖掘的槽210的底部214形成圆(round)。这样，在硅基板的Si上形成容易埋入绝缘体的槽210的形状。
与主要工序的进行等离子体处理的时间相比，前序工序和后续工序的等离子体处理仅进行较少的时间。例如，如果将主要工序的进行等离子体处理的时间设为1，前序工序的等离子体处理仅进行0.15～0.5比例的时间，后续工序的等离子体处理仅进行0.3～0.7比例的时间。具体地说，例如在将主要工序进行30秒左右的情况下，前序工序仅进行5～15秒左右的时间，后续工序仅进行10～20秒。
这样，能够在前序工序中在槽210的侧壁的掩膜和Si的边界部分212形成圆(round)的程度进一步挖进Si，或者在后续工序中在槽210的底部214形成圆(round)的程度进一步挖进Si。
这里，与现有技术的情况相比较来说明由本发明的蚀刻处理形成的槽的形状。首先在实际中仅通过现有的主要工序进行蚀刻的情况与通过前序工序和主要工序进行蚀刻的情况的槽的侧壁部分的形状，分别由图12、图13表示。
图12是现有的主要工序，是在下述条件下进行等离子体处理的工序：使用由含有Cl2和O2的混合气体构成的处理气体，将腔室2中的压力设为2.7Pa(20mTorr)，将对上部电极21施加的高频电功率设为600W，将对作为下部电极的基座5施加的高频电功率设为200W，将上部电极21和基座5之间的间隔设为115mm，将处理气体的Cl2和O2的气体流量比(Cl2的气体流量/O2的气体流量)设为168sccm/32sccm，关于腔室2内的设定温度，将基座5设为40℃，将上部电极21设为80℃，将侧壁部设为60℃。
另外，图13是由本发明的前序工序和主要工序进行蚀刻的情况，前序工序是在下述条件下仅进行5～15秒左右的短时间的等离子体处理的工序：腔室2中的压力设为2.7Pa(20mTorr)，将对上部电极21施加的高频电功率设为700W，将对作为下部电极的基座5施加的高频电功率设为300W，将上部电极21和基座5之间的间隔设为115mm，将处理气体的HBr和N2的气体流量比(HBr的气体流量/N2的气体流量)设为300sccm/100sccm，关于腔室2内的设定温度，将基座5设为50℃，将上部电极21设为60℃，将侧壁部设为60℃。主要工序是通过与上述现有技术同样的条件仅进行30秒左右时间的等离子体处理的工序。
按该试验结果，由现有的主要工序进行蚀刻的情况如图12所示，在Si上形成的槽310的侧壁的掩膜(SiN膜206，热氧化膜204)和Si的边界部分312为直线状。与此相反，进行本发明的前序工序和主要工序的情况如图13所示，在Si的槽210的侧壁的掩膜和Si的边界部分212形成圆(round)。
下面，关于实际上仅由现有的主要工序进行蚀刻的情况和由后续工序进行蚀刻的情况的槽的底部的形状分别由图14、图15表示。
图14是由与图12的情况相同的条件进行主要工序的蚀刻所形成的槽310的底部314的形状。另外图15是进行与图13的情况相同的主要工序后进行本发明的后续工序的蚀刻的情况。
该后续工序是在下述条件下仅进行10～20秒左右的短时间的等离子体处理的工序：腔室2中的压力设为20Pa(150mTorr)，将对上部电极21施加的高频电功率设为500W，将对作为下部电极的基座5施加的高频电功率设为500W，将上部电极21和基座5之间的间隔设为140mm，将处理气体的HBr和Cl2的气体流量比(HBr的气体流量/Cl2的气体流量)设为225sccm/75sccm，关于腔室2内的设定温度，将基座5设为40℃，将上部电极21设为80℃，将侧壁部设为60℃。
按该试验结果，由现有的主要工序进行蚀刻的情况如图14所示，在Si上形成的槽310的底部312存在尖锐部分。与此相反，可看到在本发明这样的主要工序后进行后续工序的情况下，如图15所示，Si的槽210的底部214全部形成圆(round)，尖锐部分不存在。
由于这种现有的槽310的形状中存在尖锐部分，所以在槽210中通过例如成膜埋入SiO2等的绝缘体的情况下，具有下述缺陷，由于成膜在槽210的表面1层1层重叠，所以在各层结合时又产生应力又产生空隙(void)又产生泄漏电流。与此相反，由于按本发明的蚀刻方法在形成的槽210中形成圆而不形成尖锐部分，容易埋入绝缘体。即提高了绝缘效率，泄漏电流和埋入后的应力变得微不足道。
按这种本实施例，在STI工序中在硅基板的Si上埋入用于元件分离的绝缘体，形成槽210的时候，在利用主工序(第二工序)蚀刻之前，通过由含有HBr和N2的混合气体构成的处理气体进行短时间的等离子体处理(前序工序：第一工序)，同时，在利用主工序进行等离子体处理之后，通过由含有Cl2和HBr的混合气体构成的处理气体进行短时间的等离子体处理(后续工序：第三工序)，从而能够形成容易埋入SiO2等的绝缘体的槽210。具体地说，作为槽210的形状，如图11(d)所示，在槽210的侧壁的掩膜和Si的边界部分(槽210的侧面的上侧部分)212形成圆，同时，能够在槽210的底部214形成圆，成为不是尖锐部分的形状。
由于能够形成这种形状的槽210，所以可提高了绝缘效率，泄漏电流和埋入后的应力变得微不足道。通过这样，可以实现将各种元件进一步微细化。而且，在本实施形式中，说明了对上部电极21和作为下部电极的基座5分别施加高频电功率的等离子体蚀刻处理装置，但是不限于此，也可以使用仅对例如下部电极施加高频电功率的等离子体蚀刻装置。
产业上的可利用性
本发明的干蚀刻方法可以用于进行半导体元件的制造的半导体制造工业中。从而具有产业上的可利用性。
Claims (17)
1.一种干蚀刻方法，其对硅单结晶通过掩膜层形成希望之形状的槽，其特征在于：
在设置于蚀刻室内的一对对置电极中的一个上配置基板，对所述对置电极的双方提供高频电功率，使用由等离子体进行蚀刻的装置，
将蚀刻气体导入所述蚀刻室中，
调整对所述基板配置侧的所述对置电极施加的高频电功率，
由此，控制所述槽的侧壁形状。
2.根据权利要求1所述的干蚀刻方法，其特征在于：所述蚀刻气体是至少含有Cl的气体和含有Br气体的混合气体。
3.根据权利要求2所述的干蚀刻方法，其特征在于：所述含有Cl的气体是Cl2。
4.根据权利要求2所述的干蚀刻方法，其特征在于：所述含有Br的气体是HBr。
5.根据权利要求1所述的干蚀刻方法，其特征在于：所述蚀刻气体含有氧。
6.根据权利要求1所述的干蚀刻方法，其特征在于：调整所述蚀刻气体的总流量，控制所述槽的侧壁形状。
7.根据权利要求3所述的干蚀刻方法，其特征在于：调整所述蚀刻气体中的Cl2的量，控制所述槽的侧壁形状。
8.根据权利要求1所述的干蚀刻方法，其特征在于：对所述基板配置侧的所述对置电极施加的高频电功率处于0.157～1.57W/cm2的范围。
9.根据权利要求1所述的干蚀刻方法，其特征在于：在所述基板上形成槽宽不同的多种所述槽。
10.一种干蚀刻方法，通过将处理气体导入密封的处理室内，对硅基板的硅进行等离子体处理，在所述硅基板上形成槽，其特征在于，包括：
导入至少含有HBr和N2的混合气体作为所述处理气体来进行等离子体处理的第一工序；
进行在所述硅基板的硅上形成所述槽的等离子体处理的第二工序；
导入至少含有HBr和Cl2的混合气体作为所述处理气体来进行等离子体处理的第三工序。
11.根据权利要求10所述的干蚀刻方法，其特征在于：所述第一工序在下述条件下进行等离子体处理：至少所述处理室内的压力在6.7Pa(50mTorr)以下，HBr的流量与所述处理气体的N2的流量之比在3以上，将为了产生等离子体而对在所述处理室内设置的电极施加的偏置用的高频电功率设为100W以上。
12.根据权利要求10所述的干蚀刻方法，其特征在于：所述第三工序在下述条件下进行等离子体处理：至少所述处理室内的压力在20Pa(150mTorr)以上，HBr的流量与所述处理气体的Cl2的流量之比在2以上，将为了产生等离子体而对在所述处理室内设置的电极施加的偏置用的高频电功率设为50W以上。
13.根据权利要求10所述的干蚀刻方法，其特征在于：所述第一工序中进行等离子体处理的时间与所述第二工序的进行等离子体处理的时间相比较短。
14.根据权利要求13所述的干蚀刻方法，其特征在于：如果将所述第二工序的进行等离子体处理的时间设为1，所述第一工序相对于该时间仅进行0.15～0.5比例之时间的等离子体处理。
15.根据权利要求10所述的干蚀刻方法，其特征在于：所述第三工序的进行等离子体处理的时间与所述第二工序的进行等离子体处理的时间相比较短。
16.根据权利要求15所述的干蚀刻方法，其特征在于：如果将所述第二工序的进行等离子体处理的时间设为1，所述第三工序相对于该时间仅进行0.3～0.7比例之时间的等离子体处理。
17.一种干蚀刻方法，通过将处理气体导入密封的处理室内，对硅基板的硅进行等离子体处理，在所述硅基板上形成槽，其特征在于，包括：
在所述硅基板的硅上进行形成所述槽的工序之前，用于在所述槽的侧壁的蚀刻用掩膜和硅的边界部分形成圆而进行蚀刻处理的工序；
在所述硅基板的硅上进行形成所述槽的工序之后，用于在所述槽的底部形成圆而进行蚀刻处理的工序。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP189579/2001 | 2001-06-22 | ||
| JP2001189579A JP4854874B2 (ja) | 2001-06-22 | 2001-06-22 | ドライエッチング方法 |
| JP2002012206A JP4516713B2 (ja) | 2002-01-21 | 2002-01-21 | エッチング方法 |
| JP12206/2002 | 2002-01-21 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100826286A Division CN100403494C (zh) | 2001-06-22 | 2002-06-07 | 干蚀刻方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1518759A true CN1518759A (zh) | 2004-08-04 |
| CN100336180C CN100336180C (zh) | 2007-09-05 |
Family
ID=26617413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028124936A Expired - Fee Related CN100336180C (zh) | 2001-06-22 | 2002-06-07 | 干蚀刻方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7183217B2 (zh) |
| KR (2) | KR100595065B1 (zh) |
| CN (1) | CN100336180C (zh) |
| TW (1) | TWI364789B (zh) |
| WO (1) | WO2003001577A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456610A (zh) * | 2010-10-20 | 2012-05-16 | 中国科学院微电子研究所 | 控制背孔剖面形状的方法 |
| CN104217985A (zh) * | 2013-05-31 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和浅沟槽的制作方法 |
| CN106298636A (zh) * | 2015-05-22 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 一种超低k介质材料刻蚀深度的控制方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5820841A (en) * | 1996-09-19 | 1998-10-13 | Ethicon, Inc. | Hydrogen peroxide complexes of inorganic salts and synthesis thereof |
| US7183217B2 (en) * | 2001-06-22 | 2007-02-27 | Tokyo Electron Limited | Dry-etching method |
| JP2007184356A (ja) * | 2006-01-05 | 2007-07-19 | Oki Electric Ind Co Ltd | エッチング方法 |
| US20070218681A1 (en) * | 2006-03-16 | 2007-09-20 | Tokyo Electron Limited | Plasma etching method and computer-readable storage medium |
| KR100806799B1 (ko) * | 2006-09-18 | 2008-02-27 | 동부일렉트로닉스 주식회사 | 이미지 센서의 제조 방법 |
| KR100853485B1 (ko) * | 2007-03-19 | 2008-08-21 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자의 제조 방법 |
| US8241993B2 (en) * | 2007-07-13 | 2012-08-14 | Marvell World Trade Ltd. | Method for shallow trench isolation |
| US7863180B2 (en) * | 2008-05-06 | 2011-01-04 | International Business Machines Corporation | Through substrate via including variable sidewall profile |
| JP5235596B2 (ja) * | 2008-10-15 | 2013-07-10 | 東京エレクトロン株式会社 | Ｓｉエッチング方法 |
| US20150371889A1 (en) * | 2014-06-20 | 2015-12-24 | Applied Materials, Inc. | Methods for shallow trench isolation formation in a silicon germanium layer |
| KR200488004Y1 (ko) | 2014-07-28 | 2018-12-03 | 오종만 | 피자 고정구에 착탈되는 캐릭터 |
| KR20170023654A (ko) * | 2015-08-24 | 2017-03-06 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| US9966312B2 (en) | 2015-08-25 | 2018-05-08 | Tokyo Electron Limited | Method for etching a silicon-containing substrate |
| US9793164B2 (en) * | 2015-11-12 | 2017-10-17 | Qualcomm Incorporated | Self-aligned metal cut and via for back-end-of-line (BEOL) processes for semiconductor integrated circuit (IC) fabrication, and related processes and devices |
| JP6556046B2 (ja) * | 2015-12-17 | 2019-08-07 | 東京エレクトロン株式会社 | プラズマ処理方法およびプラズマ処理装置 |
| JP6643950B2 (ja) * | 2016-05-23 | 2020-02-12 | 東京エレクトロン株式会社 | プラズマ処理方法 |
| JP6524562B2 (ja) * | 2017-02-23 | 2019-06-05 | パナソニックＩｐマネジメント株式会社 | 素子チップおよびその製造方法 |
| US11877434B2 (en) * | 2020-07-09 | 2024-01-16 | Micron Technology, Inc. | Microelectronic devices having features with a fin portion of different sidewall slope than a lower portion, and related methods and electronic systems |
Family Cites Families (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5812347B2 (ja) * | 1981-02-09 | 1983-03-08 | 日本電信電話株式会社 | プラズマエッチング装置 |
| US4855017A (en) * | 1985-05-03 | 1989-08-08 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| US4729815A (en) * | 1986-07-21 | 1988-03-08 | Motorola, Inc. | Multiple step trench etching process |
| US5258332A (en) * | 1987-08-28 | 1993-11-02 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices including rounding of corner portions by etching |
| US5316616A (en) * | 1988-02-09 | 1994-05-31 | Fujitsu Limited | Dry etching with hydrogen bromide or bromine |
| JPH0214548A (ja) | 1988-07-01 | 1990-01-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH02260424A (ja) * | 1989-03-30 | 1990-10-23 | Matsushita Electric Ind Co Ltd | ドライエッチング方法 |
| EP0414372A3 (en) * | 1989-07-21 | 1991-04-24 | Sony Corporation | Dry etching methods |
| JP2995762B2 (ja) | 1989-10-26 | 1999-12-27 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2884970B2 (ja) * | 1992-11-18 | 1999-04-19 | 株式会社デンソー | 半導体のドライエッチング方法 |
| TW297919B (zh) * | 1995-03-06 | 1997-02-11 | Motorola Inc | |
| TW344118B (en) | 1996-07-16 | 1998-11-01 | Applied Materials Inc | Etch process for single crystal silicon |
| US5843846A (en) * | 1996-12-31 | 1998-12-01 | Intel Corporation | Etch process to produce rounded top corners for sub-micron silicon trench applications |
| US5882982A (en) * | 1997-01-16 | 1999-03-16 | Vlsi Technology, Inc. | Trench isolation method |
| US5807789A (en) * | 1997-03-20 | 1998-09-15 | Taiwan Semiconductor Manufacturing, Co., Ltd. | Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI) |
| US5880004A (en) * | 1997-06-10 | 1999-03-09 | Winbond Electronics Corp. | Trench isolation process |
| TW328162B (en) | 1997-07-07 | 1998-03-11 | Winbond Electronics Corp | The method for rounding the top corner in shallow trench isolation process |
| US6124212A (en) * | 1997-10-08 | 2000-09-26 | Taiwan Semiconductor Manufacturing Co. | High density plasma (HDP) etch method for suppressing micro-loading effects when etching polysilicon layers |
| US6103635A (en) * | 1997-10-28 | 2000-08-15 | Fairchild Semiconductor Corp. | Trench forming process and integrated circuit device including a trench |
| US6136211A (en) * | 1997-11-12 | 2000-10-24 | Applied Materials, Inc. | Self-cleaning etch process |
| JPH11145113A (ja) | 1997-11-13 | 1999-05-28 | Nec Corp | エッチング方法 |
| US6008131A (en) * | 1997-12-22 | 1999-12-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Bottom rounding in shallow trench etching using a highly isotropic etching step |
| JPH11220017A (ja) * | 1998-01-30 | 1999-08-10 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| JPH11243080A (ja) | 1998-02-25 | 1999-09-07 | Nec Corp | 半導体基板のエッチング方法 |
| US5945724A (en) * | 1998-04-09 | 1999-08-31 | Micron Technology, Inc. | Trench isolation region for semiconductor device |
| US6390019B1 (en) * | 1998-06-11 | 2002-05-21 | Applied Materials, Inc. | Chamber having improved process monitoring window |
| JP3062163B2 (ja) * | 1998-12-01 | 2000-07-10 | キヤノン販売株式会社 | 半導体装置及び半導体装置の膜の形成方法 |
| US6225187B1 (en) * | 1999-02-12 | 2001-05-01 | Nanya Technology Corporation | Method for STI-top rounding control |
| DE19910886B4 (de) * | 1999-03-11 | 2008-08-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer flachen Grabenisolation für elektrisch aktive Bauelemente |
| JP2000294626A (ja) * | 1999-04-07 | 2000-10-20 | Sony Corp | 半導体装置の製造方法 |
| US6432832B1 (en) * | 1999-06-30 | 2002-08-13 | Lam Research Corporation | Method of improving the profile angle between narrow and wide features |
| US6235643B1 (en) * | 1999-08-10 | 2001-05-22 | Applied Materials, Inc. | Method for etching a trench having rounded top and bottom corners in a silicon substrate |
| US6180533B1 (en) * | 1999-08-10 | 2001-01-30 | Applied Materials, Inc. | Method for etching a trench having rounded top corners in a silicon substrate |
| EP1077475A3 (en) * | 1999-08-11 | 2003-04-02 | Applied Materials, Inc. | Method of micromachining a multi-part cavity |
| KR20010045623A (ko) | 1999-11-05 | 2001-06-05 | 윤종용 | 반도체 장치의 트렌치 소자분리 방법 |
| KR100358130B1 (ko) * | 1999-12-24 | 2002-10-25 | 주식회사 하이닉스반도체 | 트렌치 저면의 스트레스 집중 현상을 완화시킬 수 있는 트렌치형 소자분리막 형성방법 |
| US6544860B1 (en) * | 2000-03-06 | 2003-04-08 | Koninklijke Philips Electronics N.V. | Shallow trench isolation method for forming rounded bottom trench corners |
| US6527968B1 (en) * | 2000-03-27 | 2003-03-04 | Applied Materials Inc. | Two-stage self-cleaning silicon etch process |
| US6762129B2 (en) * | 2000-04-19 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | Dry etching method, fabrication method for semiconductor device, and dry etching apparatus |
| JP2001345375A (ja) * | 2000-05-31 | 2001-12-14 | Miyazaki Oki Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| US6821900B2 (en) * | 2001-01-09 | 2004-11-23 | Infineon Technologies Ag | Method for dry etching deep trenches in a substrate |
| US6440816B1 (en) * | 2001-01-30 | 2002-08-27 | Agere Systems Guardian Corp. | Alignment mark fabrication process to limit accumulation of errors in level to level overlay |
| US7183217B2 (en) * | 2001-06-22 | 2007-02-27 | Tokyo Electron Limited | Dry-etching method |
| US6500727B1 (en) * | 2001-09-21 | 2002-12-31 | Taiwan Semiconductor Manufacturing Company | Silicon shallow trench etching with round top corner by photoresist-free process |
| US6821901B2 (en) * | 2002-02-28 | 2004-11-23 | Seung-Jin Song | Method of through-etching substrate |
| JP3586678B2 (ja) * | 2002-04-12 | 2004-11-10 | エルピーダメモリ株式会社 | エッチング方法 |
| US6849554B2 (en) * | 2002-05-01 | 2005-02-01 | Applied Materials, Inc. | Method of etching a deep trench having a tapered profile in silicon |
| US6709984B2 (en) * | 2002-08-13 | 2004-03-23 | Hitachi High-Technologies Corporation | Method for manufacturing semiconductor device |
| US6919259B2 (en) * | 2002-10-21 | 2005-07-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for STI etching using endpoint detection |
-
2002
- 2002-06-07 US US10/481,645 patent/US7183217B2/en not_active Expired - Fee Related
- 2002-06-07 WO PCT/JP2002/005636 patent/WO2003001577A1/ja active Application Filing
- 2002-06-07 KR KR1020037016663A patent/KR100595065B1/ko not_active IP Right Cessation
- 2002-06-07 CN CNB028124936A patent/CN100336180C/zh not_active Expired - Fee Related
- 2002-06-07 KR KR1020067004635A patent/KR100702723B1/ko not_active IP Right Cessation
- 2002-06-11 TW TW091112669A patent/TWI364789B/zh not_active IP Right Cessation
-
2006
- 2006-03-30 US US11/392,506 patent/US7531460B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456610A (zh) * | 2010-10-20 | 2012-05-16 | 中国科学院微电子研究所 | 控制背孔剖面形状的方法 |
| CN102456610B (zh) * | 2010-10-20 | 2013-11-06 | 中国科学院微电子研究所 | 控制背孔剖面形状的方法 |
| CN104217985A (zh) * | 2013-05-31 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和浅沟槽的制作方法 |
| CN106298636A (zh) * | 2015-05-22 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 一种超低k介质材料刻蚀深度的控制方法 |
| CN106298636B (zh) * | 2015-05-22 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 一种超低k介质材料刻蚀深度的控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7183217B2 (en) | 2007-02-27 |
| US20060172546A1 (en) | 2006-08-03 |
| KR100702723B1 (ko) | 2007-04-03 |
| KR20040021613A (ko) | 2004-03-10 |
| US20040171254A1 (en) | 2004-09-02 |
| KR100595065B1 (ko) | 2006-06-30 |
| CN100336180C (zh) | 2007-09-05 |
| KR20060028660A (ko) | 2006-03-30 |
| TWI364789B (zh) | 2012-05-21 |
| US7531460B2 (en) | 2009-05-12 |
| WO2003001577A1 (en) | 2003-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100336180C (zh) | 干蚀刻方法 | |
| CN1277293C (zh) | 干蚀刻方法 | |
| CN1815697A (zh) | 等离子体蚀刻方法 | |
| CN1664995A (zh) | 等离子体处理方法和等离子体处理装置 | |
| CN1300637C (zh) | 蚀刻方法和记录用于控制该方法的程序的计算机记录媒体 | |
| JP2008526024A5 (zh) | ||
| CN101043004A (zh) | 等离子体蚀刻方法 | |
| CN1921083A (zh) | 半导体器件的制造方法 | |
| CN101080810A (zh) | 选择性等离子体处理方法 | |
| CN1133211C (zh) | 制造半导体器件的方法 | |
| CN1873927A (zh) | 等离子体处理方法 | |
| CN1649105A (zh) | 干蚀刻装置及干蚀刻方法 | |
| CN1512272A (zh) | 利用氟化氩曝光光源制造半导体器件的方法 | |
| JPH05102107A (ja) | 半導体装置の製造方法 | |
| CN1310293C (zh) | 干蚀刻方法 | |
| CN1956618A (zh) | 干蚀刻方法 | |
| CN1276479C (zh) | Si蚀刻方法及蚀刻装置 | |
| CN100352014C (zh) | 蚀刻方法 | |
| TWI294144B (en) | Etching method and plasma etching processing apparatus | |
| CN1534737A (zh) | 干式蚀刻装置及干式蚀刻方法 | |
| CN1855385A (zh) | 干蚀刻方法 | |
| CN1832105A (zh) | 微细图案形成方法 | |
| CN1290156C (zh) | 干式显影方法 | |
| CN1659689A (zh) | 蚀刻方法 | |
| TW200931515A (en) | Method of plasma treatment and plasma treatment apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070905 Termination date: 20170607 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |