CN1503354A - 陶瓷多层衬底及其制造方法 - Google Patents

陶瓷多层衬底及其制造方法 Download PDF

Info

Publication number
CN1503354A
CN1503354A CNA031014763A CN03101476A CN1503354A CN 1503354 A CN1503354 A CN 1503354A CN A031014763 A CNA031014763 A CN A031014763A CN 03101476 A CN03101476 A CN 03101476A CN 1503354 A CN1503354 A CN 1503354A
Authority
CN
China
Prior art keywords
ceramic substrate
substrate
hole
ceramic
intercell connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031014763A
Other languages
English (en)
Other versions
CN1324698C (zh
Inventor
全硕泽
李永根
崔益瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1503354A publication Critical patent/CN1503354A/zh
Application granted granted Critical
Publication of CN1324698C publication Critical patent/CN1324698C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

公开了一种通过垂直堆叠和烧结多个陶瓷衬底形成的陶瓷多层衬底，其中连接条纵向形成在每个陶瓷衬底的内部图形和外部端子之间的连接区域上，从而避免了在处理外部端子的过程中内部图形的金属导电层的变形，并稳定地将内部图形连接到了外部端子，以及制造该衬底的方法。该陶瓷多层衬底包括：图形层，形成在所有的或部分的陶瓷衬底上，以便形成指定的电路元件；连接条，纵向形成在延伸到邻近边缘的陶瓷衬底的边缘的图形层的部分的陶瓷衬底中，以便与外界交换信号；至少一个通孔，形成在堆叠的陶瓷衬底的边缘，以便向外打开并暴露连接条；以及外部端子，形成在所述的通孔的内壁上。

Description

陶瓷多层衬底及其制造方法
技术领域
本发明涉及具有改进的内部图形和外部端子之间的连接结构的陶瓷多层衬底，以及生产该衬底的方法，特别涉及通过垂直堆叠和烧结多个陶瓷衬底形成的低温共烧陶瓷多层衬底，其中连接条纵向形成在每个陶瓷衬底的内部图形和外部端子之间的连接区域上，从而避免了在处理外部端子过程中形成内部图形的金属导电层并稳定地将内部图形连接到外部端子，以及制造这种衬底的方法。
背景技术
用于制造低温共烧陶瓷(下面称为“LTCC”)  衬底的技术是一种工艺，其中内部电极和给定电路的无源元件(R，L和C)形成在印刷电路基板(green sheet)上，该印刷电路基板是由玻璃陶瓷通过使用具有高电传导的诸如Ag，Cu等金属通过丝网印刷方法制成的，并且多个印刷电路基板垂直堆叠并随后烧结(通常低于1000℃)，以便制成MCM(多芯片模块)和多芯片封装。
由于陶瓷衬底和金属元件共烧，LTCC技术能够在模块内形成无源元件(R，L和C)，从而获得包括许多元件的复合结构并在最小化方面具有优势。
由于LTCC衬底包括嵌入的无源元件，LTCC衬底能够形成为SOP(封装系统(System-On-Package))，从而最小化在SMD(表面安装器件)的部分中产生的寄生效应。此外，LTCC衬底减少了在表面安装中焊接部分产生的电噪声，从而改进了制造的器件的电特性，并减少了焊接数量，从而改进了制造的器件的可靠性。此外，LTCC衬底通过调整热膨胀系数最小化了谐振频率的温度系数(Tf)，从而控制了介电谐振器的特性。
所述的LTCC多层衬底是通过在单一陶瓷衬底中形成电路并垂直堆叠陶瓷衬底形成的。从而，连接到外部的外部端子必须形成在LTCC衬底的外表面上并在衬底中电连接到电路图形。
图1和2示出了“堆叠电子元件(stack electronic component)”，其中提供了一种具有内电路的叠层衬底，通路孔纵向形成穿过衬底，并且外部电极通过用导体填充通路孔来形成，如日本专利公开文本第Hei8-37251号中所公开的。如图1和2所示，通路孔7穿过堆叠结构5而形成，并填充有导体9，并且通路孔7中的导体9连接到内电路。然后，通孔10穿过堆叠结构5形成，而且导体9暴露在通孔10外。外露的导体9作为电子元件的外电极4。在这一日本公开文本中，由于形成在通路孔7中的导体9成为了外电极4，所以外电极4具有统一的尺寸和形状并易于形成。
但是，上述的日本公开文本有下面的问题。矩形的通路孔7通过打孔方法或其他方法同时纵向穿过多个堆叠的印刷电路基板而形成。此时，如图3所示，堆叠的印刷电路基板被切变应力在打孔方向上挤压，并且位于印刷电路基板上的内部金属图形不外露于通路孔7。所述的内部图形必须外露于通路孔7以便连接到形成在通孔7中的导体9以作为外部电极。但是，如图1、2所示的日本公开文本没有解决上述问题。
在传统的低温共烧陶瓷多层衬底中形成外部电极的方法各种各样。首先，如图4所示，内部图形2a延伸到每个陶瓷衬底的端部并暴露在外。然后，陶瓷多层衬底3通过在高温下堆叠并烧结多个陶瓷衬底而形成，并且外部电极4a通过沉积形成在陶瓷多层衬底的侧表面上，而不通过打孔的方法在陶瓷多层衬底上形成任何通孔。这一方法确保了在内部图形和外部端子之间的连接。但是，在所述的陶瓷多层结构被切割成多个单元陶瓷多层衬底3后，陶瓷多层衬底3的表面必须研磨，以便在形成外部电极4a之前外露内部图形2a。因此，这种方法使得衬底的制造过程复杂而且不能满足大规模的生产。
此外，图5示出了形成外部电极的进一步的方法。在此，四分之一圆周形状的通孔形成在每个陶瓷衬底的角上，以便暴露内部图形2b，而且外部电极4b形成在每个通孔中。随后，通过堆叠多个陶瓷衬底形成陶瓷多层衬底3，因此将外部电极4b集成为一个外部端子。此时，由于所述的外部电极4b必须分别形成在陶瓷衬底上，其制造过程非常复杂。此外，由于单个衬底之间的不同的收缩比例，使得所有的衬底的尺寸不统一，所以陶瓷多层衬底很容易由于外部的冲击等而损坏。
此外，图6示出了形成外部电极的另一种方法。在此，四分之一圆周形状的通孔形成在每个陶瓷衬底的角上，以便外露内部图形2c。随后，通过堆叠多个陶瓷衬底形成陶瓷多层衬底3，并且外部电极4c通过沉积同时形成在多个通孔中。这种方法通常用于在传统的低温共烧陶瓷多层衬底上形成外部电极。如图6所示，由于陶瓷多层衬底3的通孔彼此不能准确对齐，形成外部电极的材料不能均匀地沉积在每个通孔，而且在内部图形和外部电极之间的连接变得很差。
图7示出了形成外部电极的又一个方法，与日本专利公开文本第Hei8-37251中公开的方法类似。首先垂直堆叠多个陶瓷印刷电路基板以便形成陶瓷多层衬底3。然后，在陶瓷多层衬底3的角上形成通孔，而且外部电极4d通过沉积形成在通孔中。此时，如图3所示，内部图形2d在形成通孔的步骤中不暴露在通孔外，从而引起了不能连接到外部电极4d的同样的问题。
因此，在技术上需要一种方法，能够在陶瓷多层衬底的每个基板上通过打孔方法同时形成通孔，以便简化陶瓷多层衬底的制造过程并改进在内部图形和外部电极之间的连接。
发明内容
因此，鉴于上述问题提出了本发明，并且本发明的目的是提供一种陶瓷多层衬底，以在垂直堆叠多个具有内部图形的陶瓷印刷电路基板并在陶瓷多层衬底的外部端子区域上形成通孔时，保持内部图形和外部电极之间的连接，以及制造这种衬底的方法。
本发明的另一个目的是提供一种陶瓷多层衬底，其中多个陶瓷印刷电路基板被垂直堆叠，并且通孔形成在陶瓷多层衬底上以便在其中形成外部端子，从而简化多层衬底的制造过程，并提高多层衬底的质量，以及制造这种衬底的方法。
根据本发明的一个方面，上述的和其他的目的能够通过提供堆叠和烧结多个陶瓷衬底形成的陶瓷多层衬底来实现，它包括：图形层，形成在所有的或部分的陶瓷衬底上，以便形成指定的电路元件；连接条，纵向形成在延伸到邻近边缘的陶瓷衬底的边缘的图形层的部分的陶瓷衬底中，以便与外界交换信号；至少一个通孔，形成在堆叠的陶瓷衬底的边缘，以便向外开口并暴露连接条；以及至少一个外部端子，形成在所述的通孔的内壁上。
根据本发明的再一个方面，提供一种通过堆叠和烧结多个陶瓷衬底来制造多层衬底的方法，包括步骤：准备多个陶瓷衬底，每个陶瓷衬底具有指定的厚度；在陶瓷衬底的表面形成图形层，以便形成电路元件；在延伸到邻近边缘的陶瓷衬底的边缘的图形层的部分的陶瓷衬底中纵向形成通路孔，以便与外界交换信号；通过用电连接到图形层的材料填充通路孔以形成连接条；堆叠多个陶瓷衬底；在堆叠的陶瓷衬底的边缘纵向形成至少一个通孔，以便向外暴露连接条；以及通过沉积在所述的通孔中至少形成一个外部端子。
根据本发明的另一个方面，提供一种通过堆叠和烧结多个陶瓷衬底来制造多层衬底的方法，包括步骤：准备多个陶瓷衬底，每个陶瓷衬底具有指定的厚度；在邻近陶瓷衬底的边缘的陶瓷衬底中纵向形成通路孔；通过用导电材料填充通路孔而形成连接条；在陶瓷衬底的表面形成图形层，以便形成电路元件，从而使连接条位于延伸到陶瓷衬底的边缘的图形层的部分中，以便与外界交换信号；堆叠多个陶瓷衬底；在堆叠的陶瓷衬底的边缘纵向形成至少一个通孔，以便向外暴露连接条；以及通过沉积在所述的通孔中形成至少一个外部端子。
根据本发明的另一个方面，提供一种通过堆叠和烧结多个陶瓷衬底来制造多层衬底的方法，包括步骤：准备多个陶瓷衬底基板，每个具有划线以便被切割成多个陶瓷衬底，并具有指定的厚度；在陶瓷衬底基板的表面形成多个相同的图形层，以便形成电路元件；在延伸到邻近划线的陶瓷衬底基板的划线的图形层的部分的陶瓷衬底基板中纵向形成通路孔，以便与外界交换信号；通过用电连接到图形层的材料填充通路孔以形成连接条；堆叠多个陶瓷衬底基板；在堆叠的陶瓷衬底的划线上纵向形成通孔，以便向外暴露连接条；以及沿着划线将堆叠的陶瓷衬底基板切割成多个陶瓷多层衬底。
仍根据本发明的另一个方面，提供一种通过堆叠和烧结多个陶瓷衬底来制造多层衬底的方法，包括步骤：准备多个陶瓷衬底基板，每个陶瓷衬底基板具有划线，以便被切割成多个陶瓷衬底，并具有指定的厚度；在邻近划线的陶瓷衬底基板中纵向形成通路孔；通过用导电材料填充通路孔而形成连接条；在陶瓷衬底基板的表面形成多个相同的图形层，以便形成电路元件，从而使连接条位于延伸到陶瓷衬底的划线的图形层的部分中，以便与外界交换信号；堆叠多个陶瓷衬底基板；在堆叠的陶瓷衬底的划线上纵向形成通孔，以便向外暴露连接条；通过沉积在所述的通孔中形成外部端子；以及沿着划线将堆叠的陶瓷衬底基板切割成多个陶瓷多层衬底。
根据本发明的堆叠结构是通过堆叠多个层形成的，从而产生了封装。所述的层是从具有电、介电和磁特性的材料中适当地选出的。特别地，所述的层使用具有指定厚度的陶瓷印刷电路基板。图形层以指定的图形通过在印刷电路基板上沉积金属而在其上形成的，并且在堆叠印刷电路基板时作为电路元件。图形层是由诸如Ag、Cu等金属制成。在低温下堆叠并烧结所述的多个陶瓷基板，从而形成称为“低温共烧陶瓷多层衬底”的堆叠结构。
附图说明
本发明的上述的和其他的目的、特点和优点将通过下面结合附图的说明而变得明了，其中：
图1示出了在切割后使得外部端子暴露在外的传统的多层衬底的透视图；
图2示出了图1中的在进行使得外部端子暴露在外的切割之前的传统的多层衬底的透视图；
图3示出了在形成图1的多层衬底过程中产生的问题的示意图；
图4示出了包括通过传统方法形成的外部端子的多层衬底的透视图；
图5示出了包括通过进一步的传统方法形成的外部端子的多层衬底的透视图；
图6示出了包括通过另一种传统方法形成的外部端子的多层衬底的透视图；
图7示出了包括通过再一种传统方法形成的外部端子的多层衬底的透视图；
图8示出了根据本发明的多层衬底的剖视图；
图9示出了根据本发明的多层衬底的一个陶瓷衬底的平面图；
图10示出了图8的多层衬底的透视图；
图11示出了根据本发明的多层衬底的剖视图；
图12A到12G示出了本发明的第一实施例的制造陶瓷多层衬底的方法；
图13A到13G示出了本发明的第二实施例的制造陶瓷多层衬底的方法；
图14A到14H示出了本发明的第三实施例的制造陶瓷多层衬底的方法；以及
图15A到15H示出了本发明的第四实施例的制造陶瓷多层衬底的方法。
具体实施方式
下面参照附图详细说明本发明的优选实施例。图8示出了根据本发明的多层衬底的剖视图，图9示出了根据本发明的多层衬底的一个陶瓷衬底的平面图，图10示出了图8的多层衬底的透视图。
如图8和9所示，在每个陶瓷衬底103上形成指定图形的图形层102。图形层102的端部延伸到陶瓷衬底103的边缘以便与外界交换信号。在所有的陶瓷衬底103上形成这种可交换信号的图形是没有必要的。即，可交换信号的图形可以不形成在陶瓷衬底103的部分上。
本发明采用具有半圆形通孔105的陶瓷衬底103。通孔105具有在其中形成外部电极104的空间。此外，当堆叠结构通过堆叠多个陶瓷衬底基板制成的陶瓷衬底103形成时，通孔105在堆叠结构被切割为多个陶瓷多层衬底之前穿过堆叠结构形成，以便简单地形成外部电极。圆形的通孔105横跨两个相邻的衬底103而形成，并随后变为半圆形以便通过将堆叠结构切割为多个陶瓷多层衬底而向外打开。
连接条110通过填充位于图形层102和通孔105之间的通路孔形成在陶瓷衬底103中。连接条110的一侧接触通孔105，以便暴露于通孔105的内表面，而连接条110的另外的侧接触图形层102。与图形层102不同，连接条110纵向穿过陶瓷衬底103而形成，并直接接触外部电极104。所述的外部电极104形成在通孔105的内壁上，并且连接到图形层102和连接条110，因此，用于与内部图形进行外部信号的交换。
图10示出了使用本发明的连接条110的多层衬底，其中外部电极104与内图形层102和连接条110连接。
图形层102由金属沉积薄膜制成，并且连接条110通过用金属导体填充通路孔(未示出)而形成，以便与图形层102电连接。优选地，连接条110是圆柱形状。但是，连接条110可以各种形状形成，以便暴露于通孔105的壁表面。
优选地，通孔105的外圆周穿过所述的连接条110的中心，而且连接条110的直径小于图形层102的宽度。因为连接条110是纵向穿过衬底103形成的，所以具有大直径的通路孔减少了衬底103的长度并增加了填充到通路孔中的金属导体的数量，从而增加了生产成本并引起了在简化和快速生产衬底103上的困难。为了解决上述问题，优选地在图形层102的区域中形成通路孔。
如上所述，当外部电极104通过连接条110电连接到图形层102时，在外部电极104和内部图形层102之间的电连接程度等到了改进。通常，由于图形层只形成在衬底的上表面，外部端子和内部图形之间的连接是由线接触实现的。另一方面，在包括连接条的本发明中，因为在内部图形和外部端子之间的接触区域增加了，而且连接条和外部端子之间的连接是通过区域接触实现的，在内部图形和外部端子之间的连接程度得到了改善。
此外，相对于现有技术，形成的连接条改善了多层衬底的制造过程。下面结合对于过程的改进效果的说明，参照图12A到12G详细说明根据本发明的第一实施例的通过堆叠多个陶瓷衬底制造多层衬底的方法。
A)准备具有指定厚度的陶瓷衬底203。
B)在陶瓷衬底203上形成用于形成电路元件的图形层202。该垂直堆叠的陶瓷衬底203的多个图形层202形成各种电路元件。所述的图形层202由金属沉积薄膜制成。
C)在延伸到陶瓷衬底203的边缘的图形层202的端部中形成通路孔211，以便与外界交换信号。通路孔211是纵向形成在邻近陶瓷衬底203的边缘的陶瓷衬底203上。优选地，通路孔211的直径略小于图形层202的宽度。通路孔211只形成在延伸到陶瓷衬底203的边缘的图形层202的部分中，以便与外界进行信号交换，而且其他的通路孔(未示出)被形成以便与陶瓷衬底203的其他的内部图形进行信号交换。由于通路孔211和其他的用于将形成在陶瓷衬底203的上和下表面上的图形彼此连接的通路孔同时形成，通路孔211在不用增加制造步骤的数量的情况下简单地形成。优选地，通路孔211具有和用于将形成在陶瓷衬底203的上和下表面的图形彼此连接的通路孔的直径一样。
D)通路孔211被填充以材料以便电连接到外露的图形层202，从而形成为连接条210。连接条210由金属导体制成以便电连接到图形层202。
E)通过前述的步骤和垂直的堆叠形成多个陶瓷衬底203。部分或所有的堆叠的陶瓷衬底203包括通过填充通路孔211形成的连接条210，而且所述的连接条210连接到对应的陶瓷衬底203的内部图形。
F)通孔205纵向形成在堆叠的陶瓷衬底203的边缘，以便露出图形层202和连接条210。通孔205是半圆形的以便向外打开，并穿过连接条210。即，连接条210暴露于通孔205的内壁。优选地，通孔205的外表面穿过连接条210的中心。
G)外部端子204形成在通孔205的内圆周上。外部端子204通过在通孔205的内圆周上沉积金属而形成，并连接到图形层202和连接条210。
由于通孔穿过通过堆叠多个陶瓷衬底形成的堆叠结构，上述的根据第一实施例的制造过程统一地形成外部电极。而且由于金属连接条形成在连接到外部的图形层上，连接条仍旧由于在打孔过程中产生的切应力而外露，从而避免了由于陶瓷衬底的变形而使得在内部图形和外部电极之间的连接变差。此外，在内部图形和外部电极之间的大连接区域改善了其间的连接程度。
本发明的制造多层衬底的方法可以进行如下修改。即，根据本发明的第二实施例，在形成图形层的步骤之前形成通路孔。图13A到13G示出了根据本发明的第二实施例的制造多层衬底的方法。
A)准备具有指定厚度的陶瓷衬底303。
B)和第一实施例的步骤C相同，在陶瓷衬底303中形成通路孔311。指定通路孔311的位置，以便通路孔311位于后面形成的图形层中，而且通路孔311的数量被适当的确定，以便通路孔311位于图形层之中，以与外界进行信号交换。
C)用金属导体填充通路孔311，从而形成为连接条310。与第一实施例相同，连接条310纵向形成在陶瓷衬底303中。
D)在陶瓷衬底303上形成图形层302，以便连接条310位于图形层302的区域中。
E)和G)与第一实施例相同，通过上述的步骤形成的多个陶瓷衬底303被垂直堆叠，通孔305纵向地形成在堆叠的陶瓷衬底303的边缘，而且外部端子304形成在通孔305的内圆周上。
本发明提供一种制造多层衬底的方法，其中制造多层衬底基板并随后切割成多个多层衬底，从而进行多层衬底产品的大规模生产。这种方法通过本发明的第三实施例来实现并在下面参照附图14A到14H详细说明。
A)准备具有指定厚度的陶瓷衬底基板403。陶瓷衬底基板403具有划线408，以便切割成为多个陶瓷衬底。
B)在陶瓷衬底基板403上形成用于形成电路元件的多个相同的图形层402。该垂直堆叠的陶瓷衬底基板403的多个图形层402形成各种电路元件。所述的图形层402由金属沉积薄膜制成。
C)在延伸到陶瓷衬底基板403的划线408的图形层402中形成通孔411，以便与外界交换信号。通路孔211是纵向形成在邻近陶瓷衬底基板403的划线408的陶瓷衬底基板403上。优选地，通路孔411的直径略小于图形层402的宽度。通路孔411只形成在延伸到陶瓷衬底基板403的划线408的图形层402的部分中，以便与外界进行信号交换，而且形成其他的通路孔(未示出)以便与陶瓷衬底基板403的其他的内部图形进行信号交换。由于通路孔411和其他的用于将形成在陶瓷衬底基板403的上和下表面上的图形彼此连接的通路孔同时形成，通路孔411在不用增加制造步骤的数量的情况下简单地形成。优选地，通路孔411具有和用于将形成在陶瓷衬底基板403的上和下表面的图形彼此连接的通路孔的直径一样。
D)通路孔411被填充以材料以便电连接到外露的图形层402，从而形成为连接条410。连接条410由金属导体制成以便电连接到图形层402。
E)通过前述的步骤和垂直的堆叠形成多个陶瓷衬底基板403。部分或所有的堆叠的陶瓷衬底基板403包括通过填充通孔411形成的连接条410，而且所述的连接条410连接到对应的陶瓷衬底基板403的内部图形。
F)通孔405纵向形成在堆叠的陶瓷衬底基板403的划线408上，以便露出图形层402和连接条410。通孔405是圆柱形的，并穿过连接条410。即，连接条410暴露于通孔405的内壁。优选地，通孔405的外圆周穿过连接条410的中心。
G)外部端子404形成在通孔405的内圆周上。外部端子404通过在通孔405的内圆周上沉积金属而形成，并连接到图形层402和连接条410。
H)该堆叠的陶瓷衬底403被沿着划线408切割成多个多层陶瓷衬底400，每个具有想要的尺寸。
与第一实施例类似，由于通孔形成在通过堆叠多个衬底形成的堆叠结构上，根据第三实施例的制造方法统一地形成外部电极。而且，由于金属连接条形成在连接到外部的图形层上，连接条仍旧由于在打孔过程中产生的切应力而外露，从而避免了由于陶瓷衬底的变形而使得在内部图形和外部电极之间的连接变差。此外，在内部图形和外部电极之间的大连接区域改善了其间的连接程度。此外，第三实施例的制造方法应用了形成连接条和通孔的步骤以大规模制造所述的多层衬底，从而实现了具有上述的效果的低温共烧陶瓷多层衬底产品的大规模生产。
第三实施例的制造多层衬底的方法可以进行如下修改。即，根据本发明的第四实施例，在形成图形层的步骤之前形成通路孔。图15A到15H示出了根据本发明的第四实施例的制造多层衬底的方法。与第二实施例相类似，在第四实施例的制造方法中，首先形成连接条，并随后形成图形层。
A)与第三实施例相同，准备具有指定厚度的陶瓷衬底基板503并具有划线508，以便切割成为多个陶瓷衬底。
B)和第三实施例的步骤C相同，在陶瓷衬底基板503中形成通路孔511。指定通路孔511的位置，以便通路孔511位于后面形成的图形层中，而且通路孔511的数量被适当地预先确定，以便通路孔511位于图形层之中，以与外界进行信号交换。
C)用金属导体填充通路孔511，从而形成为连接条510。与第三实施例相同，连接条510纵向形成在陶瓷衬底基板503中。
D)在陶瓷衬底基板503上形成图形层502，以便连接条510位于图形层502的区域中。
E)和G)与第三实施例相同，通过上述的步骤形成的陶瓷衬底基板503被垂直堆叠，通孔505纵向地形成在堆叠的陶瓷衬底503的划线508上，而且外部端子504形成在通孔505的内圆周上。
根据本发明上述的实施例，制造了稳定保持内部图形和外部电极之间的连接的多层衬底。通常，在陶瓷衬底的堆叠后形成通孔的过程由于上述的问题而没有用。但是，如图11所示，根据本发明中的制造多层衬底的方法，形成在内部图形层102中的连接条110仍旧外露于通孔的壁，从而连接到形成在通孔中的外部电极104。此外，内部图形层102连接到连接条110，从而稳定地电连接到外部电极104。
上述的说明显示，由于通孔形成在通过堆叠多个具有图形层的衬底形成的堆叠结构上，外部电极统一地形成在陶瓷多层衬底上，此外，由于金属连接条形成在连接到外部的图形层上，连接条仍旧通过在打通孔的步骤中产生的切应力的方式外露，从而避免了由于陶瓷衬底的变形引起的内部图形和外部电极之间的连接的变差。此外，内部图形和外部电极之间的大连接区域改善了其间的连接程度。
此外，本发明的制造方法应用了形成连接条和通孔的步骤以大规模制造所述的多层衬底，从而实现了具有上述的效果的低温共烧陶瓷多层衬底产品的大规模生产。
根据本发明的低温共烧陶瓷多层衬底通过形成在每个陶瓷衬底上的连接条将内部图形层连接到外部电极，从而改善了内部图形层和外部电极之间的电连接程度。通常，由于图形层只形成在衬底的上表面，外部端子和内部图形之间的连接是由线接触实现的。另一方面，在包括连接条的本发明中，因为在内部图形和外部端子之间的接触区域增加了，而且连接条和外部端子之间的连接是通过区域接触实现的，在内部图形和外部端子之间的连接程度得到了改善。
尽管以说明为目的公开了本发明的优选实施例，本领域内的普通技术人员可以理解，在不脱离本发明的权利要求书公开的本发明的精神和范围内，可以对本发明进行各种修改、添加和替换。

Claims (14)

1.一种通过堆叠和烧结多个陶瓷衬底形成的陶瓷多层衬底，包括：
图形层，形成在所有的或部分的陶瓷衬底上，以便形成指定的电路元件；
连接条，纵向形成在延伸到邻近边缘的陶瓷衬底的边缘的图形层的部分的陶瓷衬底中，以便与外界交换信号；
至少一个通孔，形成在堆叠的陶瓷衬底的边缘，以便向外打开并暴露连接条；以及
至少一个外部端子，形成在所述的通孔的内壁上。
2.根据权利要求1所述的陶瓷多层衬底，其中图形层由金属沉积薄膜制成，并且连接条通过用金属导体填充形成在陶瓷衬底中的通路孔而形成，以便电连接到图形层。
3.根据权利要求1所述的陶瓷多层衬底，其中通孔的圆周穿过连接条的中心。
4.根据权利要求1所述的陶瓷多层衬底，其中连接条的直径不大于延伸到陶瓷衬底的边缘的图形层的宽度，以便与外界交换信号。
5.一种通过堆叠和烧结多个陶瓷衬底制造多层衬底的方法，包括步骤：
准备多个陶瓷衬底，每个陶瓷衬底具有指定的厚度；
在陶瓷衬底的表面上形成图形层，以便形成电路元件；
在延伸到邻近边缘的陶瓷衬底的边缘的图形层的部分的陶瓷衬底中纵向形成通路孔，以便与外界交换信号；
通过用电连接到图形层的材料填充通路孔以形成连接条；
堆叠多个陶瓷衬底；
在堆叠的陶瓷衬底的边缘纵向形成至少一个通孔，以便向外暴露连接条；以及
通过沉积在所述的通孔中至少形成一个外部端子。
6.一种通过堆叠和烧结多个陶瓷衬底制造多层衬底的方法，包括步骤：
准备多个陶瓷衬底，每个陶瓷衬底具有指定的厚度；
在邻近陶瓷衬底的边缘的陶瓷衬底中纵向形成通路孔；
通过用导电材料填充通路孔而形成连接条；
在陶瓷衬底的表面形成图形层，以便形成电路元件，从而使连接条位于延伸到陶瓷衬底的边缘的图形层的部分中，以便与外界交换信号；
堆叠多个陶瓷衬底；
在堆叠的陶瓷衬底的边缘纵向形成至少一个通孔，以便向外暴露连接条；以及
通过沉积在所述的通孔中形成至少一个外部端子。
7.根据权利要求5或6所述的制造多层衬底的方法，其中图形层由金属沉积薄膜制成，并且连接条通过用金属导体填充形成在陶瓷衬底中的通路孔而形成，以便电连接到图形层。
8.根据权利要求5或6所述的制造多层衬底的方法，其中连接条是圆柱形的，而且通孔的圆周穿过连接条的中心。
9.根据权利要求5或6所述的制造多层衬底的方法，其中连接条的直径不大于延伸到陶瓷衬底的边缘的图形层的宽度，以便与外界交换信号。
10.一种通过堆叠和烧结多个陶瓷衬底制造多层衬底的方法，包括步骤：
准备多个陶瓷衬底基板，每个具有划线以便被切割成多个陶瓷衬底，并具有指定的厚度；
在陶瓷衬底基板的表面形成多个相同的图形层，以便形成电路元件；
在延伸到邻近划线的陶瓷衬底基板的划线的图形层的部分的陶瓷衬底基板中纵向形成通路孔，以便与外界交换信号；
通过用电连接到图形层的材料填充通路孔来形成连接条；
堆叠多个陶瓷衬底基板；
在堆叠的陶瓷衬底的划线上纵向形成通孔，以便向外暴露连接条；
通过沉积，在通孔中形成外部端子；以及
沿着划线将堆叠的陶瓷衬底基板切割成多个陶瓷多层衬底。
11.一种通过堆叠和烧结多个陶瓷衬底制造多层衬底的方法，包括步骤：
准备多个陶瓷衬底基板，每个陶瓷衬底基板具有划线，以便被切割成多个陶瓷衬底，并具有指定的厚度；
在邻近划线的陶瓷衬底基板中纵向形成通路孔；
通过用导电材料填充通路孔而形成连接条；
在陶瓷衬底基板的表面形成多个相同的图形层，以便形成电路元件，从而使连接条位于延伸到陶瓷衬底的划线的图形层的部分中，以便与外界交换信号；
堆叠多个陶瓷衬底基板；
在堆叠的陶瓷衬底的划线上纵向形成通孔，以便向外暴露连接条；
通过沉积在所述的通孔中形成外部端子；以及
沿着划线将堆叠的陶瓷衬底基板切割成多个陶瓷多层衬底。
12.根据权利要求10或11所述的制造多层衬底的方法，其中图形层由金属沉积薄膜制成，并且连接条通过用金属导体填充形成在陶瓷衬底中的通路孔而形成，以便电连接到图形层。
13.根据权利要求10或11所述的制造多层衬底的方法，其中连接条是圆柱形的，而且通孔的圆周穿过连接条的中心。
14.根据权利要求10或11所述的制造多层衬底的方法，其中连接条的直径不大于延伸到陶瓷衬底的边缘的图形层的宽度，以便与外界交换信号。
CNB031014763A 2002-11-19 2003-01-17 陶瓷多层衬底及其制造方法 Expired - Fee Related CN1324698C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR72026/2002 2002-11-19
KR10-2002-0072026A KR100489820B1 (ko) 2002-11-19 2002-11-19 세라믹 다층기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1503354A true CN1503354A (zh) 2004-06-09
CN1324698C CN1324698C (zh) 2007-07-04

Family

ID=19720688

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031014763A Expired - Fee Related CN1324698C (zh) 2002-11-19 2003-01-17 陶瓷多层衬底及其制造方法

Country Status (9)

Country Link
US (2) US6965161B2 (zh)
JP (1) JP2004172561A (zh)
KR (1) KR100489820B1 (zh)
CN (1) CN1324698C (zh)
DE (1) DE10317675B4 (zh)
FI (1) FI20030580A (zh)
FR (1) FR2847385B1 (zh)
GB (1) GB2395604B (zh)
SE (1) SE524255C2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038297A (zh) * 2020-08-14 2020-12-04 中国电子科技集团公司第十三研究所 氧化铝瓷件及其制作方法、陶瓷外壳的制作方法
CN113624394A (zh) * 2020-05-08 2021-11-09 精量电子（深圳）有限公司 压力传感器
CN113690097A (zh) * 2020-05-18 2021-11-23 大日科技股份有限公司 感应开关

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777321B2 (en) * 2002-04-22 2010-08-17 Gann Keith D Stacked microelectronic layer and module with three-axis channel T-connects
KR100495211B1 (ko) * 2002-11-25 2005-06-14 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
KR100771862B1 (ko) * 2005-08-12 2007-11-01 삼성전자주식회사 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리
US20080047653A1 (en) * 2006-08-28 2008-02-28 Kan Shih-Wei Method for manufacturing multi-layer ceramic substrate
KR100875234B1 (ko) 2007-08-08 2008-12-19 삼성전기주식회사 세라믹 기판 및 그 제조방법, 그리고 카메라 모듈
US20090126857A1 (en) * 2007-11-15 2009-05-21 Shin Hyun-Ok Manufacturing method of low temperature co-fired ceramics substrate
US7843303B2 (en) * 2008-12-08 2010-11-30 Alpha And Omega Semiconductor Incorporated Multilayer inductor
US8747591B1 (en) * 2009-09-22 2014-06-10 Sandia Corporation Full tape thickness feature conductors for EMI structures
EP2609634B1 (en) * 2010-08-24 2015-06-24 Colorchip (Israel) Ltd. Light source mount
JP5567445B2 (ja) * 2010-10-08 2014-08-06 スタンレー電気株式会社 セラミック多層配線基板の製造方法
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
US9691694B2 (en) 2015-02-18 2017-06-27 Qualcomm Incorporated Substrate comprising stacks of interconnects, interconnect on solder resist layer and interconnect on side portion of substrate
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
JP6195085B2 (ja) * 2015-08-24 2017-09-13 株式会社村田製作所 積層電子部品
CN105305041B (zh) * 2015-09-27 2019-11-12 华东交通大学 集成寄生单元与开槽dr结构的宽频带天线
JP6781258B2 (ja) * 2016-07-21 2020-11-04 日本碍子株式会社 センサ素子の製造方法
CN109119400B (zh) * 2018-09-25 2024-04-09 中国电子科技集团公司第四十三研究所 高载流能力多层陶瓷基板及其制作方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5615059U (zh) * 1979-07-11 1981-02-09
JPH02166792A (ja) * 1988-12-21 1990-06-27 Nippon Chemicon Corp 多層スルーホールおよびその形成方法
US5140745A (en) * 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
JP2600477B2 (ja) * 1990-10-31 1997-04-16 株式会社村田製作所 積層セラミック電子部品
JP2873645B2 (ja) * 1992-05-25 1999-03-24 国際電気 株式会社 セラミック多層配線基板の製造方法
DE69315907T2 (de) * 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
US5635669A (en) * 1992-07-27 1997-06-03 Murata Manufacturing Co., Ltd. Multilayer electronic component
JP3070364B2 (ja) * 1992-11-25 2000-07-31 松下電器産業株式会社 セラミック電子部品の製造方法
KR0127666B1 (ko) * 1992-11-25 1997-12-30 모리시다 요이찌 세라믹전자부품 및 그 제조방법
DE69419219T2 (de) * 1993-09-03 2000-01-05 Kabushiki Kaisha Toshiba, Kawasaki Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
US5383095A (en) * 1993-10-29 1995-01-17 The Whitaker Corporation Circuit board and edge-mountable connector therefor, and method of preparing a circuit board edge
JP3223708B2 (ja) 1994-07-21 2001-10-29 株式会社村田製作所 積層電子部品およびその製造方法
US5855995A (en) * 1997-02-21 1999-01-05 Medtronic, Inc. Ceramic substrate for implantable medical devices
JPH10275979A (ja) * 1997-03-28 1998-10-13 Kyocera Corp セラミック基板および分割回路基板
JPH10313157A (ja) * 1997-05-12 1998-11-24 Alps Electric Co Ltd プリント基板
US6249049B1 (en) * 1998-06-12 2001-06-19 Nec Corporation Ceramic package type electronic part which is high in connection strength to electrode
US6256880B1 (en) * 1998-09-17 2001-07-10 Intermedics, Inc. Method for preparing side attach pad traces through buried conductive material
JP3402226B2 (ja) * 1998-11-19 2003-05-06 株式会社村田製作所 チップサーミスタの製造方法
KR100320943B1 (ko) * 1999-06-15 2002-02-06 이형도 칩형 분배기
KR100315751B1 (ko) * 1999-12-31 2001-12-12 송재인 저온 소성 세라믹 다층기판
JP3531573B2 (ja) * 2000-03-17 2004-05-31 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP4138211B2 (ja) * 2000-07-06 2008-08-27 株式会社村田製作所 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
US6462950B1 (en) * 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
US6528875B1 (en) * 2001-04-20 2003-03-04 Amkor Technology, Inc. Vacuum sealed package for semiconductor chip
US6759940B2 (en) * 2002-01-10 2004-07-06 Lamina Ceramics, Inc. Temperature compensating device with integral sheet thermistors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113624394A (zh) * 2020-05-08 2021-11-09 精量电子（深圳）有限公司 压力传感器
CN113690097A (zh) * 2020-05-18 2021-11-23 大日科技股份有限公司 感应开关
CN112038297A (zh) * 2020-08-14 2020-12-04 中国电子科技集团公司第十三研究所 氧化铝瓷件及其制作方法、陶瓷外壳的制作方法
CN112038297B (zh) * 2020-08-14 2022-10-25 中国电子科技集团公司第十三研究所 氧化铝瓷件及其制作方法、陶瓷外壳的制作方法

Also Published As

Publication number Publication date
US20040094834A1 (en) 2004-05-20
DE10317675A1 (de) 2004-06-17
CN1324698C (zh) 2007-07-04
FI20030580A (fi) 2004-05-20
GB2395604B (en) 2005-11-16
US6965161B2 (en) 2005-11-15
GB0308563D0 (en) 2003-05-21
SE524255C2 (sv) 2004-07-20
FR2847385B1 (fr) 2006-01-13
KR100489820B1 (ko) 2005-05-16
FI20030580A0 (fi) 2003-04-16
SE0301134D0 (sv) 2003-04-16
JP2004172561A (ja) 2004-06-17
GB2395604A (en) 2004-05-26
KR20040043736A (ko) 2004-05-27
US20050098874A1 (en) 2005-05-12
SE0301134L (sv) 2004-05-20
FR2847385A1 (fr) 2004-05-21
DE10317675B4 (de) 2006-08-24

Similar Documents

Publication Publication Date Title
CN1324698C (zh) 陶瓷多层衬底及其制造方法
CN1577813A (zh) 电路模块及其制造方法
CN1177339C (zh) 电感器件及其制造方法
CN1977365A (zh) 贯通基板、内插器以及贯通基板的制造方法
CN1933697A (zh) 多层配线基板及其制造方法
CN1765162A (zh) 多层陶瓷基板
CN1503616A (zh) 陶瓷多层衬底及其制造方法
CN102027813A (zh) 多层陶瓷基板及其制造方法
CN1229209C (zh) 陶瓷多层基板的制造方法和未烧成的复合叠层体
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
CN1842914A (zh) 互连导电层及互连导电层的制造方法
CN1551344A (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
CN1574301A (zh) 陶瓷封装及其制造方法
JP2013077739A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP5956185B2 (ja) 多数個取り配線基板
JP5743779B2 (ja) 多数個取り配線基板および電子装置
CN1174445C (zh) 蚀刻式单层及积层片状电感的制造方法
CN2641824Y (zh) 复合式芯片构装基板
CN1245755C (zh) 薄膜基板、半导体器件、电路基板及其制造方法
JP4557786B2 (ja) 多数個取り配線基板
JP3894810B2 (ja) 多数個取り配線基板
JP3894841B2 (ja) 多数個取り配線基板
JP4272506B2 (ja) 多数個取り配線基板
JP2008159731A (ja) 電子部品実装用基板
CN1828887A (zh) 芯片型微型连接器与其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee