CN1497670A - 光刻胶图案增厚材料，光刻胶图案形成工艺和半导体器件制造工艺 - Google Patents

光刻胶图案增厚材料，光刻胶图案形成工艺和半导体器件制造工艺 Download PDF

Info

Publication number
CN1497670A
CN1497670A CNA031346790A CN03134679A CN1497670A CN 1497670 A CN1497670 A CN 1497670A CN A031346790 A CNA031346790 A CN A031346790A CN 03134679 A CN03134679 A CN 03134679A CN 1497670 A CN1497670 A CN 1497670A
Authority
CN
China
Prior art keywords
photoresist
pattern
thickening material
photoresist pattern
surfactant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031346790A
Other languages
English (en)
Inventor
С
小泽美和
野崎耕司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1497670A publication Critical patent/CN1497670A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0048—Photosensitive materials characterised by the solvents or agents facilitating spreading, e.g. tensio-active agents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/84—Processes or apparatus specially adapted for manufacturing record carriers
    • G11B5/855—Coating only part of a support with a magnetic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种光刻胶图案增厚材料等，此光刻胶图案增厚材料能将待增厚的光刻胶图案增厚，形成精细的中空图案，超过在图案化期间使用的曝光设备光源的曝光极限。该光刻胶图案增厚材料包括：树脂和表面活性剂。在本发明的光刻胶图案的形成工艺中，在形成了待增厚的光刻胶图案以后，刻胶图案增厚材料被涂覆到待增厚的光刻胶图案的表面上，由此形成光刻胶图案。本发明的半导体器件的制造工艺包括：在下层上形成待增厚的光刻胶图案以后，涂覆增厚材料到待增厚光刻胶图案的表面上，来将待增厚的光刻胶图案增厚并形成光刻胶图案的步骤，以及通过使用光刻胶图案蚀刻对下层图案化的步骤。

Description

光刻胶图案增厚材料，光刻胶图案形成工艺和半导体器件制造工艺
技术领域
本发明涉及一种光刻胶图案增厚材料，此光刻胶图案增厚材料被涂覆到待增厚光刻胶图案上且使待增厚光刻胶图案增厚，并可以形成超过现有曝光设备的光源的曝光极限的精细中空图案(“中空图案(spacepattern)”在此处定义为孔、沟槽、凹槽，或其它任何通过被显影的(被去除的)光刻胶形成的空的空间)。本发明也涉及光刻胶图案形成工艺以及半导体器件制造工艺，所有这些都使用光刻胶图案增厚材料。
背景技术
半导体集成电路正变得高度集成化，LSI和VLSI正投入实际使用中。伴随这种趋势，布线图案发展到了0.2μm或更小的区域，最小的图案发展到了0.1μm或更小的区域。对于形成精细的布线图案，光刻技术是极其重要的。在光刻技术中，在待处理的衬底上形成薄膜，涂覆光刻胶薄膜，选择性曝光，此后进行显影以形成光刻胶图案。通过使用光刻胶图案作为掩模进行干法蚀刻，此后，除去光刻胶图案就得到了所希望的图案。
在形成精细布线图案中，既需要使得曝光设备的光源为短波长，也需要发展新的具有较高分辨率并且适合于光源特性的光刻胶材料。但是，为了使曝光设备的光源为短波长，必须更新曝光设备，这将导致非常高的成本。此外，开发适合于使用短波长光源曝光的新的光刻胶材料并不容易。
此外，在制作半导体器件的过程中，通过光刻胶图案形成精细中空图案。因为通过使用光刻胶图案作为掩模进行精细图案化，光刻胶图案应该具有极好的抗蚀性。但是，ArF受激准分子激光曝光技术是一种最新的技术，其中存在这样的问题：所使用的光刻胶材料的抗蚀性不足。在此，已经想过使用具有极好抗蚀性的KrF光刻胶。但是，倘若蚀刻条件非常苛刻，待处理的层很厚，将要形成精细图案，光刻胶很薄等等，抗蚀性有可能不足。人们已希望开发一种技术，其能形成具有极好抗蚀性的光刻胶图案，并且能通过这种光刻胶图案形成精细中空图案。
日本专利申请公开No.10-73927等公开了一种用来使中空图案精细的技术。该技术被称为RELACS，并能够使用KrF(氟化氪)受激准分子激光(波长：248nm)作为光刻胶曝光光源以形成精细的中空图案，其中KrF受激准分子激光是一种远紫外光。在这种技术中，通过使用KrF(氟化氪)受激准分子激光(波长：248nm)作为曝光光源来使光刻胶(正型光刻胶或负型光刻胶)曝光，以形成光刻胶图案。然后，通过使用水溶性的树脂复合物，提供涂覆薄膜来覆盖光刻胶图案。通过利用在光刻胶图案的材料中残余的酸，使涂覆薄膜和光刻胶图案在其界面发生相互作用，并增厚光刻胶图案。(此后，这种光刻胶图案的增厚有时将被称为“膨胀”。)这样，光刻胶图案之间的距离被缩短，并形成精细的中空图案。
但是，在这种情形中，所使用的KrF光刻胶强烈地吸收ArF受激准分子激光。因此，ArF受激准分子激光不能够通过KrF光刻胶。所以，存在ArF受激准分子激光不能被用作曝光光源的问题。
从形成精细布线图案的观点来看，能够使用波长比KrF受激准分子激光更短的ArF受激准分子激光作为曝光设备的光源是理想的。
因此，目前的状况是，还没有开发出这样一种技术，该技术能够在图案化期间，使用ArF受激准分子激光作为曝光设备的光源，并能够形成精细中空图案。
发明内容
本发明的一个目的是提供一种光刻胶图案的形成工艺，该工艺在对待增厚光刻胶图案图案化期间，能够照现在的样子使用现有曝光设备的光源(例如ArF受激准分子激光等)，具有优异的可大规模生产性，并且可以精细地制作中空图案，超出了此类光源的曝光极限，而不管待增厚光刻胶图案的材料和尺寸如何。
本发明的另一个目的是提供一种光刻胶图案增厚材料，当光刻胶图案增厚材料被涂覆到待增厚光刻胶图案上时，可以高效地增厚待增厚光刻胶图案，而不管待增厚光刻胶图案的材料和尺寸如何，并且该光刻胶图案增厚材料适合于制作精细的中空图案，超出了现有曝光设备光源的曝光极限。
本发明的另一个目的是提供半导体器件的制造工艺，此半导体器件的制造工艺通过使用已由光刻胶图案形成得精细的中空图案，能够在下层上形成精细图案，该下层为氧化物膜等，并且通过这种半导体器件的制造工艺可以高效地大规模生产具有精细布线等的高性能半导体器件。
本发明的光刻胶图案增厚材料包含树脂和表面活性剂。当光刻胶图案增厚材料被涂覆到待增厚光刻胶图案上时，在涂覆的光刻胶图案增厚材料中，其临近与待增厚光刻胶图案的界面的某些部分，渗入到待增厚光刻胶图案中。此时，由于光刻胶图案增厚材料和待增厚光刻胶图案之间的亲和力良好，因此在待增厚光刻胶图案的表面上高效地形成了一个表面层，在该表面中光刻胶图案增厚材料和待增厚光刻胶图案成为了一个整体。(待增厚光刻胶图案被光刻胶图案增厚材料高效地增厚。)用这种方式形成的光刻胶图案(此后，有时会将其称为“增厚的光刻胶图案”)已经被光刻胶图案增厚材料增厚了。因此，由光刻胶图案形成的中空图案超过了曝光极限，并具有更精细的结构。
在本发明的光刻胶图案的形成工艺中，在形成待增厚的光刻胶图案以后，本发明的光刻胶图案增厚材料被涂覆来覆盖待增厚的光刻胶图案的表面，从而形成光刻胶图案，其中待增厚的光刻胶图案已被增厚了。在本发明的光刻胶图案形成工艺中，当光刻胶图案增厚材料被涂覆到已形成的待增厚的光刻胶图案上以后，在涂覆的光刻胶图案增厚材料中，其与待增厚的光刻胶图案界面临近的某些部分，渗入到待增厚光刻胶图案中。因此，在待增厚的光刻胶图案的表面，光刻胶图案增厚材料和待增厚光刻胶图案成为了一个整体，且待增厚光刻胶图案被增厚了。用这种方式形成的光刻胶图案已经被光刻胶图案增厚材料增厚了。因此，由光刻胶图案形成的中空图案超过了曝光极限，并具有更精细的结构。
在本发明的半导体器件制作工艺包括：光刻胶图案形成步骤，其中，在下层上形成待增厚的光刻胶图案后，涂覆本发明的光刻胶图案增厚材料来覆盖待增厚的光刻胶图案的表面，由此增厚光刻胶图案并形成光刻胶图案；以及通过使用光刻胶图案蚀刻对下层图案化的图案化步骤。在本发明的半导体器件制作工艺中，在下层上形成待增厚的光刻胶图案后，光刻胶图案增厚材料被涂覆在待增厚的光刻胶图案上。然后，在所涂覆的光刻胶图案增厚材料中，其与待增厚的光刻胶图案的界面临近的某些部分，渗入到待增厚光刻胶图案中。因此，在待增厚的光刻胶图案的表面，光刻胶图案增厚材料和待增厚光刻胶图案成为了一个整体，待增厚光刻胶图案被增厚了。用这种方式形成的光刻胶图案已经被光刻胶图案增厚材料增厚了。因此，由光刻胶图案形成的中空图案超过了曝光极限，并具有更精细的结构。此外，因为下层通过使用光刻胶图案作为掩模蚀刻而被图案化，可以高效地制作高质量、高性能、具有极精细图案的半导体器件。
附图说明
图1A到1C是用于解释通过使用本发明的光刻胶图案增厚材料增厚待增厚光刻胶图案的机理的一个实例的示意图。
图2A至图2E是用于解释本发明的形成光刻胶图案的工艺的一个实例的示意图。
图3A至图3D是用于解释具有多层布线结构的半导体器件的制造工艺的一个实例的示意图中的第一部分，其中通过使用本发明的半导体器件制造工艺制造半导体器件。
图4A至图4D是用于解释具有多层布线结构的半导体器件制造工艺的实例的示意图中的第二部分，其中通过使用本发明的半导体器件制造工艺制造半导体器件。
图5是用于解释具有多层布线结构的半导体器件制造工艺的实例的示意图中的第三部分，其中通过使用本发明的半导体器件制造工艺制造半导体器件。
图6A至图6B是用于解释FLASH EPROM的顶视图，FLASHEPROM为本发明的半导体器件的一个实例。
图7A至图7C是一组用于解释制造FLASH EPROM的工艺的横截面示意图中的第一部分，此工艺为本发明制造半导体器件的工艺的一个实例。
图8D至图8F是一组用于解释制造FLASH EPROM的工艺的横截面示意图中的第二部分，此工艺为本发明制造半导体器件的工艺的一个实例。
图9G至图9I是一组用于解释制造FLASH EPROM的工艺的横截面示意图中的第三部分，此工艺为本发明制造半导体器件的工艺的一个实例。
图10A至图10C是用于解释制造FLASH EPROM的工艺的横截面示意图，此工艺为本发明制造半导体器件的工艺的另一个实例。
图11A至图11C是用于解释制造FLASH EPROM的工艺的横截面示意图，此工艺为本发明制造半导体器件的工艺的另一个实例。
图12A至图12D是用于解释其中光刻胶图案被应用于记录头的制造的一个实例的横截面示意图，此光刻胶图案通过使用本发明的光刻胶图案增厚材料已被增厚。
图13是用于解释另一个实例的工艺过程的第一部分的横截面示意图，其中光刻胶图案被应用于记录头的制造，此光刻胶图案通过使用本发明的光刻胶图案增厚材料已被增厚。
图14是用于解释另一个实例的工艺过程的第二部分的横截面示意图，其中光刻胶图案被用于记录头的制造，此光刻胶图案通过使用本发明的光刻胶图案增厚材料已被增厚。
图15是用于解释另一个实例的工艺过程的第三部分的横截面示意图，其中光刻胶图案被用于记录头的制造，此光刻胶图案通过使用本发明的光刻胶图案增厚材料已被增厚。
图16是用于解释另一个实例的工艺过程的第四部分的横截面示意图，其中光刻胶图案被用于记录头的制造，此光刻胶图案通过使用本发明的光刻胶图案增厚材料已被增厚。
图17是用于解释另一个实例的工艺过程的第五部分的横截面示意图，其中光刻胶图案被用于记录头的制造，此光刻胶图案通过使用本发明的光刻胶图案增厚材料已被增厚。
图18是用于解释另一个实例的工艺过程的第六部分的横截面示意图，其中光刻胶图案被用于记录头的制造，此光刻胶图案通过使用本发明的光刻胶图案增厚材料已被增厚。
图19是示出了通过图13至18的工艺过程所制造出的记录头的一个实例的俯视图。
具体实施方式
光刻胶图案增厚材料
本发明的光刻胶图案增厚材料包含树脂和表面活性剂。根据需要，光刻胶图案增厚材料还可以包括含环状结构的化合物、有机溶剂、和/或适当挑选的其它组分。
本发明的光刻胶图案增厚材料是水溶性或碱溶性的。
本发明的光刻胶图案增厚材料可以是水溶液、胶态液(colloid liquid)或乳液等，但是优选水溶液。
树脂
树脂没有特别的限制，可根据目的进行合理地选择。但是，树脂最好是水溶性的或碱溶性的。
树脂可以被单独地使用，或者两种或两种以上结合使用。
当树脂是水溶性树脂的时候，此水溶性树脂最好具有在100克25℃的水中溶解0.1克或更多的水溶解性；更优选的是，具有在100克25℃的水中溶解0.3克或更多的水溶解性；特别优选的是，具有在100克25℃的水中溶解0.5克或更多的水溶解性。
水溶性树脂的实例包括：聚乙烯醇、聚乙烯醇缩醛、聚乙酸乙烯酯、聚丙烯酸、聚乙烯吡咯烷酮、聚乙烯亚胺、聚环氧乙烷、苯乙烯-马来酸共聚物、聚乙烯胺、聚芳胺、含噁唑啉基的水溶性树脂、水溶性三聚氰胺树脂、水溶性脲树脂、醇酸树脂、磺酰胺树脂等。
当树脂为碱溶性树脂的时候，此碱溶性树脂最好具有在100克25℃的2.38％的氢氧化四甲基铵(TMAH)水溶液中溶解0.1克或更多的碱溶解性；更优选的是，具有在100克25℃的2.38％的TMAH水溶液中溶解0.3克或更多的碱溶解性；特别优选的是，具有在100克25℃的2.38％的TMAH水溶液中溶解0.5克或更多的碱溶解性。
碱溶性树脂的实例包括：线型酚醛树脂、乙烯基苯酚树脂、聚丙烯酸、聚甲基丙烯酸、聚丙烯酸对羟基苯酯、聚甲基丙烯酸对羟基苯酯、及其共聚物等。
在本发明中，树脂可以是至少在其一部分中具有环状结构的树脂。
在这样的情形中，对环状结构没有特别地限制，可根据目的进行合理地选择。适合的实例至少是一种从芳香族化合物、脂环族化合物和杂环化合物中选择的结构。
芳香族化合物的实例为多元酚化合物、多酚化合物、芳香族羧酸化合物、萘多酚化合物、二苯酮化合物、类黄酮化合物、卟吩、水溶性苯氧基树脂、含芳香环的水溶性染料、以及它们的衍生物、配糖物等。该芳香族化合物可以单独地使用，或者两种或两种以上结合使用。
多元酚化合物的实例为间苯二酚、间苯二酚[4]-芳烃([resorcinol[4]arene])、连苯三酚、五倍子酸，以及它们的衍生物和配糖物等。
多酚化合物及其衍生物的实例包括儿茶酚、花色素(花葵素型(4’-羟基)、花青素型(3’，4’-二羟基)、翠雀素型(3’，4’，5’-三羟基))、黄烷-3，4-二酚、原花青素，以及它们的衍生物和配糖物等。
芳香族羧酸化合物及其衍生物的实例包括水杨酸、邻苯二甲酸、二羟基苯甲酸、单宁，以及它们的衍生物和配糖物等。
萘多酚化合物及其衍生物的实例包括萘二酚、萘三酚，以及它们的衍生物和配糖物等。
二苯酮化合物及其衍生物的实例包括茜素黄A及其衍生物和配糖物等。
类黄酮化合物及其衍生物的实例包括黄酮、异黄酮、黄烷醇、黄素酮、黄酮醇、黄烷-3-酚、2-次苯甲基苯并呋喃酮、查耳酮、二羟基查耳酮、五羟黄酮，以及它们的衍生物和配糖物等。
脂环族化合物的实例是多环环烷烃、环烷烃、稠环，以及它们的衍生物和配糖物等。脂环族化合物可以单独地使用，或者两种或两种以上结合使用。
多环烷烃的实例是降冰片烷、金刚烷、降蒎烷、11β，17，21-三羟基娠-1，4-二烯-3，20-二酮等。
环烷烃的实例是环戊烷、环己烷等。
稠环的实例是甾族化合物等。
杂环化合物适合的实例包括：含氮的环状化合物，例如吡咯烷、吡啶、咪唑、噁唑、吗啉、吡咯烷酮等；含氧的环状化合物，例如呋喃、吡喃、诸如戊糖、己糖的糖类等。
至少在其一部分中具有环状结构的树脂中，从在水溶性和碱溶性中至少一个优异的观点来看，那些具有两个或多个极性基团的树脂是优选的。
极性基团没有特别的限制，可以根据目的进行合理地选择。实例包括羟基、羧基、羰基、磺酰基等。
至少在其一部分中具有环状结构的树脂中的情形中，对除环状结构外的树脂部分没有特别的限制，可以根据目的进行合理地选择，只要树脂整个是水溶或碱溶的。实例包括水溶树脂，例如聚乙烯醇、聚乙烯醇缩醛等；碱溶树脂，例如线性酚醛树脂、乙烯基苯酚树脂等。
当树脂至少在其一部分中具有环状结构时，对环状结构的摩尔含量没有特别的限制，可以根据目的进行合理地选择。但是，当需要高抗刻蚀性时，摩尔含量最好为5％或更大；更优选地，摩尔含量为10％或更大。
应当注意，摩尔含量能够使用例如NMR等进行测量。
树脂在光刻胶图案增厚材料中的含量根据表面活性剂等的量而不同，而不能硬性地规定，并且能够根据目的进行合理地选择，表面活性剂将在下面说明。
表面活件剂
表面活性剂没有特别的限制，可以根据目的进行合理地选择。其实例包括：非离子表面活性剂、阳离子表面活性剂、阴离子表面活性剂、两性表面活性剂等。表面活性剂可以单独使用，或者两种或两种以上结合使用。从它们不含金属离子的观点来看，在这些表面活性剂里面，优选的是非离子表面活性剂。
非离子型表面活性剂的合适的实例包括，选自烷氧基化合物表面活性剂、脂肪酸酯表面活性剂、酰胺表面活性剂、醇类表面活性剂和乙二胺表面活性剂的表面活性剂。其具体的实例包括聚氧化乙烯-聚氧化丙烯缩合物、聚氧化烯基烷基醚化合物、聚氧化乙烯基烷基醚化合物、聚氧化乙烯衍生物、失水山梨糖醇脂肪酸酯化合物、甘油脂肪酸酯化合物、伯醇乙氧基化合物、苯酚乙氧基化合物、壬基苯酚乙氧基化物表面活性剂、辛基苯酚乙氧基化物表面活性剂、月桂醇乙氧基化物表面活性剂、油醇乙氧基化物表面活性剂、脂肪酸酯表面活性剂、酰胺表面活性剂、天然醇表面活性剂、乙二胺表面活性剂、以及仲醇乙氧基化合物表面活性剂等。
阳离子表面活性剂没有具体的限制，能够根据目的进行合理地选择。其实例包括烷基阳离子表面活性剂、酰胺型季铵盐阳离子表面活性剂、酯型季铵盐阳离子表面活性剂等。
两性表面活性剂没有特别的限制，能够根据目的进行合理地选择。其实例包括氧化胺表面活性剂、内铵盐表面活性剂等。
在光刻胶图案增厚材料中，表面活性剂的含量根据树脂等的类型、含量等不同而有所变化，不能硬性规定，可以根据目的进行合理地选择。
含环状结构的化合物
从显著改进所获得的光刻胶图案的抗蚀性的观点来看，光刻胶图案增厚材料最好还包含有含环状结构的化合物。
只要其含有环状结构，对含环状结构的化合物没有特别的限制，能够根据目的进行合理地选择。含环状结构的化合物不但涵盖了化合物，而且涵盖了树脂，并且最好是水溶性或碱溶性的。
当含环状结构的化合物是水溶性的时，此含环状结构的化合物在100克25℃的水中，最好具有0.1克或更大的水溶解性；更优选地，具有0.3克或更大的水溶解性；特别优选地，具有0.5克或更大的水溶解性。
当含环状结构的化合物是碱溶性的时，其在100克25℃的2.38％的氢氧化四甲基铵(TMAH)水溶液中，最好具有0.1克或更大的碱溶解性；更优选地，具有0.3克或更大的碱溶解性；特别优选地，具有0.5克或更大的碱溶解性。
含环状结构的化合物适合的实例是芳香族化合物、脂环族化合物、杂环化合物等。关于这些化合物的细节与如上所述的那些相同，其中优选的化合物与如上所述的相同。
在含环状结构的化合物中，从在水溶性和碱溶性中至少一个优异的观点来看，那些具有两个或更多极性基团的是优选的，那些具有三个或更多极性基团的是更优选的，那些具有四个或更多极性基团的是特别优选的。
对极性基团没有特别的限制，能够根据目的进行合理地选择。实例包括羟基、羧基、羰基、磺酰基等。
当含环状结构的化合物是树脂时，相对于树脂的环状结构的摩尔含量没有特别的限制，可以根据目的进行合理地选择。但是，当需要高抗刻蚀性时，摩尔含量最好为5％或更大；更优选地，摩尔含量为10％或更大。
应当注意，摩尔含量能够使用例如NMR等进行测量。
在光刻胶图案增厚材料中含环状结构的化合物的含量能够根据树脂等的类型、含量等来合理地确定。
有机溶剂
光刻胶图案增厚材料可以包含有机溶剂，以提高光刻胶图案增厚材料中的树脂、表面活性剂等的溶解性。
有机溶剂没有具体的限制，可以根据目的进行合理地选择。实例包括醇、直链型酯、环酯、酮、直链型醚、环醚等。
醇的实例为甲醇、乙醇、丙醇、异丙醇、丁醇等。
直链型酯的实例为乳酸乙酯、丙二醇单甲醚乙酸酯(PGMEA)等。
环酯的实例为内酯如γ-丁内酯等。
酮的实例为丙酮、环己酮、庚酮等。
直链型醚的实例为乙二醇二甲醚等。
环醚的实例为四氢呋喃、二氧杂环己烷等。
有机溶剂可以单独使用，或者两种或两种以上结合使用。其中，从实现精确增厚的观点来看，优选的是具有沸点为约80℃至200℃的有机溶剂。
光刻胶图案增厚材料中有剂溶剂的含量可以根据树脂、表面活性剂等的类型、含量等来合理地确定。
其它组分
只要其对本发明没有不良作用，其它组分就没有具体的限制，可以根据目的进行合理地选择。实例为不同类型的已知添加剂，例如交联剂、热致释酸剂(thermal acid generating agent)、猝灭剂，例如胺型猝灭剂、酰胺型猝灭剂、氯化铵型猝灭剂等。
光刻胶图案增厚材料中其它组分的含量能够根据树脂、表面活性剂等的类型、含量等来合理地确定。
用法等
通过涂覆到待增厚光刻胶图案上，可使用本发明的光刻胶图案增厚材料。
在进行涂覆时，表面活性剂可以在涂覆光刻胶图案增厚材料之前并与其分开涂覆，而表面活性剂不被包含在光刻胶图案增厚材料中。
当光刻胶图案增厚材料被涂覆到待增厚光刻胶图案上时，待增厚光刻胶图案被增厚了，并形成了光刻胶图案。
由这种方式形成的中空图案的直径或宽度(开口的尺寸)小于在先的中空图案的直径或宽度。因为超过了在对待增厚的光刻胶图案进行图案化时所用的曝光设备的光源的曝光极限，所以形成了更加精细的中空图案。举例来说，在对待增厚光刻胶图案进行图案化时使用ArF受激准分子激光的情况下，当通过使用本发明的光刻胶图案增厚材料增厚所得到的待增厚光刻胶图案来形成光刻胶图案时，所形成的中空图案为精细图案，此精细图案与使用电子束图案化时所得到的图案相当。
应注意的是，这时通过合理地调节光刻胶图案增厚材料的粘度、光刻胶图案增厚材料的涂覆厚度、烘烤温度、烘烤时间等，可以将待增厚光刻胶图案的增厚量控制到所希望的程度。
光刻胶图案材料
待增厚光刻胶图案(上面涂覆本发明的光刻胶图案增厚材料的光刻胶图案)的材料没有具体的限制，根据目的可以在已知的光刻胶材料中进行合理地选择。待增厚的光刻胶图案的材料可以是负型光刻胶，也可以是正型光刻胶。其合适的实例包括g线光刻胶、i线光刻胶、KrF光刻胶、ArF光刻胶、F2光刻胶、电子束光刻胶等，其中它们可以分别由g线、i线、KrF受激准分子激光、ArF受激准分子激光、F2受激准分子激光、电子束等进行图案化。这些光刻胶可以是化学增幅型的，或非化学增幅型的。在这些之中，优选的是KrF光刻胶、ArF光刻胶等，更好的是ArF光刻胶。
待增厚的光刻胶材料的具体实例为：线型酚醛光刻胶、聚羟基苯乙烯(PHS)光刻胶、丙烯酸光刻胶、环烯烃-马来酸酐光刻胶、环烯烃光刻胶、混合(脂环族丙烯酰基-COMA共聚物)光刻胶等。这些材料可以是氟改性的等。
形成待增厚光刻胶图案的工艺和待增厚光刻胶图案的大小、厚度等没有具体的限制，根据目的可以进行合理地选择。具体来说，通过作为工作目标的下层、刻蚀条件等等可以合理地确定厚度。但是，通常厚度约为0.2μm至200μm。
此后参考附图，将描述通过使用本发明的光刻胶图案增厚材料对待增厚光刻胶图案的增厚。
如图1A所示，当在下层5(底层)上形成了待增厚的光刻胶图案3以后，光刻胶图案增厚材料1被涂覆到待增厚的光刻胶图案3的表面上。进行前烘(加热和烘干)，使得涂覆薄膜形成。然后，如图1B所示，在待增厚的光刻胶图案3与光刻胶图案增厚材料1之间的界面上，光刻胶图案增厚材料1混入(浸入)待增厚的光刻胶图案3。在内层光刻胶图案10b(待增厚光刻胶图案3)与光刻胶图案增厚材料1之间的界面上，通过进行如前所述的混入(浸入)，形成表面层10a。
如图1C所示，此后，通过进行显影处理，在所涂覆的光刻胶图案增厚材料1之中的没有与待增厚光刻胶图案3混合的部分被溶解并去除，形成(显影)光刻胶图案10。
显影处理可以在水中或在碱性显影剂中进行。
光刻胶图案10在光刻胶图案10b(待增厚光刻胶图案3)的表面上具有表面层10a，表面层10a是通过光刻胶图案增厚材料1的混合而形成的。光刻胶图案10超过待增厚光刻胶图案3的厚度值就对应于表面层10a的厚度值。因此，由光刻胶图案10形成的中空图案的宽度小于在先的中空图案的宽度。因此，超过了在形成待增厚光刻胶图案3时所用的曝光器件的光源的曝光极限，从而可以形成精细的中空图案。由光刻胶图案10形成的中空图案比在先的中空图案更加精细。
光刻胶图案10的表面层10a由光刻胶图案增厚材料1形成。在光刻胶图案增厚材料1至少包含环状结构化合物和/或在其一部分中具有环状结构的树脂的情况下，即使待增厚光刻胶图案3(光刻胶图案10b)为抗刻蚀性差的材料，所得到的光刻胶图案10也在其表面上也具有表面层10a，在表面层10a中含有含环状结构的化合物和/或在其一部分中具有环状结构的树脂中的至少一种。因此，抗刻蚀性明显提高。
应用
本发明的光刻胶图案增厚材料可以合适地用于增厚待增厚光刻胶图案，使得中空图案精细，并超过曝光极限。本发明的光刻胶图案增厚材料特别适合在本发明的半导体器件制造工艺中使用。
当本发明的光刻胶图案增厚材料包含含环状结构的化合物和/或在其一部分中具有环状结构的树脂中的至少一种时，光刻胶图案增厚材料可以适合用于覆盖和增厚暴露在等离子体等中的图案，以及用于覆盖和增厚由其表面抗刻蚀性必须要提高的树脂等所形成的图案，并且尤其适合用于含有含环状结构的化合物和/或在其一部分中具有环状结构的树脂中的至少一种不能用作图案材料的情况。
光刻胶图案的形成工艺
在本发明的光刻胶图案形成工艺中，在待增厚光刻胶图案形成后，本发明的光刻胶图案增厚材料被涂覆，从而覆盖待增厚光刻胶图案的表面，形成在其中待增厚的光刻胶图案已经被增厚的光刻胶图案。
待增厚光刻胶图案的材料的合适的实例为那些在前面讨论本发明的光刻胶图案增厚材料时所列举的材料。
待增厚光刻胶图案可以根据已知方法形成。
待增厚光刻胶图案可以形成于下层(基底)上。对于下层(基底)没有具体的限制，可以根据目的进行合理地选择。但是，当待增厚光刻胶图案被形成为半导体器件时，下层(基底)通常为衬底，例如硅晶片，或任何各种类型的氧化物薄膜等。
涂覆光刻胶图案增厚材料的方法没有具体的限制，可以根据目的从已知的涂覆方法中进行合理地选择。适当的实例为旋转涂布法等。当使用旋转涂布法时，条件举例如下：旋转速度为约100rpm到10,000rpm，优选800rpm到5,000rpm，时间为约1秒到10分钟，优选1秒到90秒。
在进行涂覆时，所涂覆的厚度通常为约10nm(100)到1,000nm(10,000)，优选为约100nm(1,000)到500nm(5,000)。
应当注意，在涂覆时，表面活性剂可以在光刻胶图案增厚材料涂覆之前被单独涂覆，而在光刻胶图案增厚材料中不含有表面活性剂。
从光刻胶图案增厚材料可以在待增厚光刻胶图案与光刻胶图案增厚材料之间的界面有效地混入(浸入)待增厚光刻胶图案的观点来看，最好在涂覆期间或涂覆后进行前烘(加热和烘干)。
前烘(加热和烘干)的条件、方法等没有具体的限制，可以根据目的从已知方法中进行合理地选择，只要他们不会引起待增厚光刻胶图案的软化。例如，温度约为40℃到120℃，优选70℃到100℃，时间约为10秒到5分钟，优选40秒到100秒。
从在待增厚光刻胶图案和光刻胶图案增厚材料之间的界面上混合能被有效地进行的观点来看，最好在前烘(加热和烘干)后进行所涂覆的光刻胶图案增厚材料的烘烤。
烘烤的条件、方法等没有具体的限制，可以根据目的进行合理地选择。但是，通常采用高于前烘(加热和烘干)温度的温度。举例来说，烘烤的条件为温度约为70℃至150℃，优选90℃至130℃，时间约为10秒至5分钟，优选40秒至100秒。
最好在烘烤之后，进行所涂覆的光刻胶图案增厚材料的显影处理。在这种情况下，进行显影处理是优选的，因为在所涂覆的光刻胶图案增厚材料中，其没有与待增厚的光刻胶图案相混合的部分被溶解和去除，并且光刻胶图案能被显影(获得)。
与前面那些关于显影处理的相同的注释在此也是适用的。
此后根据附图将描述本发明的光刻胶图案的形成工艺。
如图2A所示，将光刻胶材料3a涂覆到下层(底层)5。然后，如图2B所示，对光刻胶材料3a图案化，从而形成待增厚光刻胶图案3。此后，如图2C所示，光刻胶图案增厚材料1被涂覆到待增厚光刻胶图案3的表面，进行前烘(加热和烘干)以形成涂覆薄膜。然后，在待增厚光刻胶图案3和光刻胶图案增厚材料1之间的界面，光刻胶图案增厚材料1混入(浸入)待增厚光刻胶图案3。如图2D所示，在待增厚光刻胶图案3和光刻胶图案增厚材料1的界面上，形成混合(浸入)层。此后，如图2E所示，通过进行显影处理，在所涂覆的光刻胶图案增厚材料1中，没有和待增厚光刻胶图案3混合的部分被溶解和去除，使得光刻胶图案10被形成(显影)，其中光刻胶图案10具有在光刻胶图案10b(待增厚光刻胶图案3)上的表面层10a。
显影处理可以在水中或在碱性的水溶液中进行。但是，从可以高效低成本地进行显影处理的观点来看，优选的是水显影。
光刻胶图案10具有在光刻胶图案10b(待增厚光刻胶图案3)表面上的表面层10a，其中表面层10a已由光刻胶图案增厚材料1混合形成。光刻胶图案10超过待增厚光刻胶图案3(光刻胶图案10b)的厚度值对应于表面层10a的厚度值。因此，由光刻胶图案10形成的中空图案的宽度小于由待增厚光刻胶图案3(光刻胶图案10b)形成的中空图案的宽度，并且由光刻胶图案10形成的中空图案很精细。
光刻胶图案10的表面层10a由光刻胶图案增厚材料1形成。在光刻胶图案增厚材料1包含含有环状结构的化合物和/或在其一部分中具有环状结构的树脂中的至少一种的情况下，抗刻蚀性明显提高。在这种情况下，即使待增厚光刻胶图案3(内层光刻胶图案10b)为抗刻蚀性差的材料，也可以形成其表面上具有表面层10a的光刻胶图案10，其中表面层10a具有优异的抗刻蚀性。
由本发明的光刻胶图案的形成工艺所形成的(增厚)光刻胶图案，在待增厚光刻胶图案表面上具有表面层，该表面层是由本发明的光刻胶图案增厚材料混合所形成的。当光刻胶图案增厚材料中包含含有环状结构的化合物和/或在其一部分中具有环状结构的树脂中的至少一种的情况下，即使待增厚光刻胶图案的材料抗刻蚀性很差，(增厚)光刻胶图案仍然可以被有效地制成，其中光刻胶图案在待增厚光刻胶图案表面上具有抗刻蚀性很好的表面层。此外，由本发明的光刻胶图案的形成工艺所制成的光刻胶图案超过待增厚光刻胶图案的厚度值就对应于该表面层的厚度值。因此，由已形成的光刻胶图案10所制成的中空图案的宽度小于由待增厚光刻胶图案所形成的中空图案的宽度。因此，通过使用本发明的光刻胶图案的形成工艺，可以高效地形成精细的中空图案。
在待增厚的光刻胶图案上，由本发明的形成光刻胶图案的工艺所形成的光刻胶图案具有由本发明的光刻胶图案增厚材料所形成的表面层。
光刻胶图案最好具有优良的抗刻蚀性。光刻胶图案的刻蚀速度(nm/s)最好等于或大于待增厚光刻胶图案的刻蚀速度。具体地说，当在同等条件下测量时，表面层的刻蚀速度(nm/s)和待增厚光刻胶图案的刻蚀速度(nm/s)的比值(待增厚光刻胶图案/表面层)优选1.1或更大，1.2或更大更好，1.3或更大特别好。
例如，通过利用已知的刻蚀设备在预定长的时间中进行刻蚀处理，测量样品的薄膜减少量，以及确定单位时间的薄膜减少量，可以测量刻蚀速度(nm/s)。
通过使用本发明的光刻胶图案增厚材料可以适当地形成表面层。从提高抗刻蚀性的观点来看，表面层中最好包含含有环状结构的化合物和在其一部分中具有环状结构的树脂中的至少一种。
例如，表面层中是否包含含有环状结构的化合物和/或在其一部分中具有环状结构的树脂中的至少一种，可以通过分析表面层的IR吸收光谱而加以确定。
光刻胶图案中可以包含含有环状结构的化合物和在其一部分中具有环状结构的树脂中的至少一种。在这种情况下，含有环状结构的化合物和/或在其一部分中具有环状结构的树脂中的至少一种的含量可以被设定，以使其从表面层向内部逐渐降低。
在本发明的光刻胶图案中，待增厚光刻胶图案和表面层的边界可以是清晰的结构，也可以是不清晰的结构。
例如，由本发明的光刻胶图案的形成工艺所制造的光刻胶图案可以适合用于制造功能部件，如掩模图案、光栅图案(reticle pattern)、记录头、LCD(液晶显示器)、PDP(等离子显示板)、SAW滤波器(表面声波滤波器)等；用于连接光缆的光学部件；精细部件如微致动器等；半导体器件等。光刻胶图案可以适合用于本发明的半导体器件的制造工艺，本发明的半导体器件的制造工艺将在后面进行描述。
半导体器件的制造工艺
本发明的本半导体器件的制造工艺具有光刻胶图案形成步骤，以及图案化步骤。该工艺可以包括根据需要适当选取的其他步骤。
光刻胶图案形成步骤是，在下层上形成待增厚的光刻胶图案后，涂覆本发明的光刻胶图案增厚材料以覆盖待增厚的光刻胶图案的表面，由此使待增厚的光刻胶图案增厚，并且形成光刻胶图案。光刻胶图案形成步骤的细节与那些本发明的用于形成光刻胶图案的工艺的步骤相同。
对下层没有特别的限制，可以根据目的合理地选择。下层的实例为半导体器件中各种部件的表面层。合适的实例为衬底如硅晶片及其表面层，各种类型的氧化物膜等。待增厚光刻胶图案如上所述。涂覆的方法如前面所述。此外，在涂覆以后，最好进行前面所述的前烘，烘烤等。
光刻胶图案形成步骤是，通过利用由光刻胶图案形成步骤形成的光刻胶图案(作为掩模图案等)进行刻蚀而对下层进行图案化的步骤。
刻蚀的方法没有特别的限制，可以根据目的在已知的方法中进行合理地选择。干法刻蚀是合适的实例。刻蚀的条件没有特别的限制，可以根据目的进行合理地选择。
其它步骤的合适的实例为表面活性剂涂覆步骤，显影步骤等。
表面活性剂涂覆步骤是，在光刻胶图案形成步骤之前，涂覆表面活性剂溶液到待增厚的光刻胶图案的表面上的步骤。
表面活性剂没有具体的限制，可以根据目的进行合理地选择。其合适的实例为上面列出的表面活性剂，包括：聚氧化乙烯-聚氧化丙烯缩合物、聚氧化烯基烷基醚化合物、聚氧化乙烯基烷基醚化合物、聚氧化乙烯衍生物化合物、失水山梨糖醇脂肪酸酯化合物、甘油脂肪酸酯化合物、伯醇乙氧基化合物、苯酚乙氧基化合物、壬基苯酚乙氧基化物、辛基苯酚乙氧基化物、月桂醇乙氧基化物、油醇乙氧基化物、脂肪酸酯、酰胺、天然醇、乙二胺、仲醇乙氧基化合物、烷基阳离子、酰胺型季铵盐阳离子、酯型季铵盐阳离子、氧化胺、以及内铵盐表面活性剂等。
显影步骤是，在光刻胶图案形成步骤之后，图案化步骤之前，对涂覆的光刻胶图案增厚材料进行显影处理的步骤。注意，显影处理如前所述。
通过使用本发明的半导体器件的制造工艺，可以有效地制作各种类型的半导体器件，例如闪存、DRAM、FRAM等。
此后，将具体描述本发明的实例。但本发明不限于这些实例。
实例1
光刻胶图案增厚材料的制备
本发明的光刻胶图案增厚材料1至4被制备，其组成如表1所示。注意，在表1中，圆括号中的数值的单位为质量分数。在“树脂”栏中，“KW-3”为聚乙烯醇缩醛树脂(由Sekisui Chemical Co.Ltd.制造)。在“表面活性剂”栏中，“TN-80”为非离子表面活性剂(由Asahi DenkaCo.Ltd.制造的聚氧化乙烯单烷基醚表面活性剂)，“PC-6”是非离子表面活性剂(由Asahi Denka Co.Ltd.制造的聚氧化乙烯单烷基醚表面活性剂)。此外，纯水(去离子水)与异丙醇的混合液体(水(去离子水)∶异丙醇的质量比为98.6∶0.4)被用来作为除树脂外的主要的溶剂组分。
表1
增厚材料 树脂 表面活性剂 添加物质
1 KW-3(16) PC-6(0.25) -
2 KW-3(16) PC-6(0.25) 金刚醇(0.8)
3 聚乙烯吡咯烷酮(8) TN-80(0.25) -
4 羟基丙基纤维素(8) PC-6(0.25) -
光刻胶图案的形成
本发明的如上所述制备的光刻胶图案增厚材料1至4用旋转涂布法涂覆到由ArF光刻胶(PAR700，由Sumitomo Chemical Co.Ltd.制造)形成的隔离线图案中(宽度：200nm)，首先在1000rpm/5s的条件下，然后在3500rpm/40s的条件下涂布。此后，在85℃/70s的条件下进行前烘，然后在110℃/70s的条件下进行烘烤。此后，通过用纯水对光刻胶图案增厚材料1至4进行60秒的清洗，使得没有混合的部分被去除。通过对已经被光刻胶图案增厚材料1至4增厚的待增厚光刻胶图案显影，制备了光刻胶图案。
表2中示出了由光刻胶图案所形成的中空图案的尺寸，以及初始图案尺寸(增厚前由待增厚的光刻胶图案所形成的中空图案的尺寸)。注意，在表2中，“1”至“4”对应于光刻胶图案增厚材料1至4。
表2
增厚材料 初始图案尺寸(nm) 处理后图案尺寸(nm)
 1  203.3  187.1
 2  202.6  187.6
 3  200.8  188.1
 4  201.8  192.6
接下来，本发明的光刻胶图案增厚材料1至4被涂覆到形成在硅衬底上的光刻胶的表面上，并形成厚度为0.5μm的表面层。利用刻蚀设备(由Fujitsu Ltd.制造的平行板型RIE设备)在Pμ＝200W、压强＝0.02Torr、CF4气体＝100sccm的条件下对表面层、用于比较的KrF光刻胶(由Shipley Company L.L.C.制造的UV-6)、用于比较的聚甲基丙烯酸甲酯(PMMA)进行了3分钟的刻蚀。测量样品的薄膜减少量，计算刻蚀速度，利用KrF光刻胶的刻蚀速度作为标准进行相对评价。
表3
材料 刻蚀速度(nm/s) 速度的比值
 UV-6  62.7  1.00
 PMMA  77.0  1.23
 1  67.1  1.07
 2  57.0  0.91
 3  60.1  0.95
 4  62.0  0.99
从表3的结果能够理解，本发明的光刻胶图案增厚材料的抗蚀性接近KrF光刻胶的抗蚀性，并且明显地优于PMMA，使用金刚醇的光刻胶图案增厚材料2具有特别优异的抗蚀性，其中金刚醇是脂环族化合物。
实例2
如图3A所示，在硅基片11上形成层间绝缘膜12。如图3B所示，通过溅射法在层间绝缘膜12上形成钛膜13。然后，如图3C所示，形成光刻胶图案14。通过使用光刻胶图案14作为掩模，通过反应离子刻蚀对钛膜13进行图案化，从而形成开口15a。接下来，如图3D所示，通过反应离子蚀刻除去光刻胶图案14，并且通过使用钛膜13作为掩模在层间绝缘膜12中形成开口15b。
然后，通过湿法处理除去钛膜13，并且如图4A所示，通过溅射法在层间绝缘膜12上形成TiN膜16。接下来，通过电解电镀法在TiN膜16上生长一层Cu薄膜17。然后，如图4B所示，通过CMP进行平坦化，从而使得阻隔金属和Cu薄膜(第一层金属膜)仅保留在对应于开口15b(图3D)的沟槽部分中，形成第一层的线17a。
然后，如图4C所示，在第一层的线17a上形成层间绝缘膜18。然后，如图3B至3D及图4A至4B所示，以同样的方式形成Cu接口(plug)(第二层金属膜)19和TiN膜16a，其中Cu接口19和TiN膜16a将第一层的线17a连接到后面将要形成的上层的线上，如图4D所示。
重复上述的各个步骤，如图5所示，具有多层布线结构的半导体器件被制作出来，该多层布线结构具有在硅衬底11上的第一层的线17a、第二层的线20以及第三层的线21。注意，形成于各层的线下面的阻隔金属层在图5中没有被表示出来。
在本实例2中，光刻胶图案14是通过使用本发明的光刻胶图案增厚材料，以与实例1中相同的方式制作的光刻胶图案。
实例3
快闪存储器和用于制造此快闪存储器的工艺
实例3为应用本发明的光刻胶图案增厚材料的半导体器件以及用于制造此半导体器件的工艺的实例。注意，在实例3中，将在此后描述的光刻胶薄膜26、27、29、32和34是已通过与实例1和实例2中相同的工艺利用本发明的光刻胶图案增厚材料增厚的光刻胶薄膜。
图6A和图6B为被称为FLOTOX型的或ETOX型的FLASH EPROM的顶视图(俯视图)。注意图7A、图7B、图7C，图8D、图8E、图8F，图9G、图9H和图9I为用于解释制造FLASH EPROM的工艺的实例的横截面示意图。在图7A至图9I中，左侧的示图为存储器单元部分(第一元件区)，是形成具有浮栅极的MOS晶体管的部分的栅极宽度的方向(图6A和图6B中的X方向)的横截面(A方向横截面)示意图。中间的示图为存储器单元部分，且和左侧视图中的是相同的部分，是沿与X方向垂直的栅极长度方向(图6A和图6B中的Y方向)的横截面(B方向横截面)的示意图。右侧的示图为外围电路部分(第二元件区)的形成MOS晶体管的部分的横截面(图6A和图6B中的A方向横截面)的示意图。
首先，如图7A所示，在p-型硅衬底22上的元件隔离区选择性地形成SiO2场氧化膜23。此后，在存储器单元部分(第一元件区)的MOS晶体管处，由通过热氧化形成的厚度为10nm(100)到30nm(300)的SiO2膜形成第一栅极绝缘膜24a。在一个单独的过程中，在外围电路部分(第二元件区)的MOS晶体管处，由通过热氧化形成的厚度为10nm(100)到50nm(500 )的SiO2膜形成第二栅极绝缘膜24b。注意，当第一栅极绝缘膜24a和第二栅极绝缘膜24b的厚度相同时，这些氧化膜可以在同一个过程中被同时形成。
接下来，为了在存储器单元部分(图7A中的左侧和中间)形成具有抑制型n-沟道(depression type n-channel)的MOS晶体管，外围电路部分(图7A中的右侧)被光刻胶膜26掩蔽以控制阈值电压。然后，通过离子注入的方法在浮栅极的正下方将成为沟道区的区域，导入剂量为1×1011cm-2至1×1014cm-2的磷(P)或砷(As)作为n-型杂质，以形成第一阈值控制层25a。注意，根据将要形成抑制型沟道还是要形成积累型沟道，这时可以合理地选择杂质的剂量和导电类型。
然后，为了在外围电路部分(图7B中的右侧)形成具有抑制型n-沟道的MOS晶体管，存储器单元部分(图7B中的左侧和中间)被光刻胶膜27掩蔽以控制阈值电压。然后，通过离子注入的方法在栅极的正下方将成为沟道区的区域，导入剂量为1×1011cm-2至1×1014cm-2的磷(P)或砷(As)作为n-型杂质，以形成第二阈值控制层25b。
然后，厚度为50nm(500)至200nm(2000)的第一多晶硅膜(第一导体膜)28被涂覆到整个表面作为存储器单元部分(图7C中的左侧和中间)的MOS晶体管的浮栅电极以及外围电路部分(图7C中的右侧)的MOS晶体管的栅极。
此后，如图8D所示，通过利用形成为掩模的光刻胶膜29，对第一多晶硅膜28图案化，以在存储器单元部分(图8D中的左侧和中间)的MOS晶体管处形成浮栅极28a。这时，如图8D所示，在X轴方向进行图案化以得到最终的宽度，在Y方向，将要成为S/D区层的区域仍被光刻胶膜29覆盖而没有图案化。
接着，如图8E的左侧和中间所示，在去掉光刻胶膜29后，通过热氧化到大约20nm(200)至50nm(500)的厚度形成由SiO2膜形成的电容器绝缘膜30a，以覆盖浮栅极28a。这时，在外围电路部分(图8E中的右侧)的第一多晶硅膜28上形成由SiO2膜形成的电容器绝缘膜30b。此处虽然电容器绝缘膜30a和30b仅仅由SiO2膜形成，但它们可以由二至三层的SiO2膜和Si3N4膜的复合膜形成。
接着，如图8E所示，形成厚度为50nm(500)至200nm(2000)的第二多晶硅膜(第二导体膜)31，以覆盖浮栅极28a和电容器绝缘膜30a，其中第二多晶硅膜(第二导体膜)31将成为控制栅极。
然后，如图8F所示，用光刻胶膜32掩蔽存储器部分(图8F中的左侧和中间)，通过刻蚀相继去除外围电路部分(图8F中的右侧)的第二多晶硅膜31和电容器绝缘膜30b，使得第一多晶硅膜28暴露在表面。
接着，如图9G所示，通过利用光刻胶膜32作为掩模，在Y方向对存储器部分(图9G的左侧和中间)的仅在X方向被图案化的第一多晶硅膜28a、电容器绝缘膜30a和第二多晶硅膜31图案化，以制成第一栅极部分33a的最终尺寸。形成由控制栅极31a/电容器绝缘膜30c/浮栅极28c形成的层叠结构，其中层叠结构在Y方向的宽度约为1μm。通过利用光刻胶膜32作为掩模，对外围电路部分(图9G中的左侧)的第一多晶硅膜28图案化，以制成第二栅极部分33b的最终尺寸，且形成的栅极28b的宽度约为1μm。
接着，通过利用由存储器单元部分(图9H中的左侧和中间)的控制栅极31a/电容器绝缘膜30c/浮栅极28c形成的层叠结构作为掩模，通过离子注入的方法，将剂量为1×1014cm-2至1×1016cm-2的磷(P)或砷(As)导入元件形成区的硅衬底22，以形成n型S/D区层35a和35b。通过利用外围电路部分(图9H中的右侧)的栅极28b作为掩模，通过离子注入的方法，将剂量为1×1014cm-2至1×1016cm-2的磷(P)或砷(As)作为n型杂质导入元件形成区的硅衬底22，以形成S/D区层36a和36b。
接着，通过形成由PSG膜形成的厚度约500nm(5000)的层间绝缘膜37，覆盖存储器单元部分(图9I中的左侧和中间)的第一栅极部分33a和外围电路部分(图9I中的右侧)的第二栅极部分33b。
此后，在形成在S/D区层35a、35b和S/D区层36a、36b上的层间绝缘层37中形成接触孔38a、38b和接触孔39a、39b。此后，形成S/D极40a、40b和S/D极41a、41b。
这样，如图9I所示，FLASH EPROM作为半导体器件被制造。
在此FLASH EPROM中，外围电路部分(图7A至图9I中的右侧)的第二栅极绝缘膜24b总是在形成以后被第一多晶硅膜28或栅极28b覆盖(指的是图7C至图9I中的右侧)。因此，第二栅极绝缘膜24b保持初始形成时的厚度。因此，容易控制第二栅极绝缘膜24b的厚度，且容易调节导电杂质的浓度以控制阈值电压。
注意，在上述的实例中，为了形成第一栅极部分33a，首先在栅极的宽度方向(图6A和图6B中的X方向)上以预定的宽度进行图案化，然后，在栅极的长度方向(图6A和图6B中的Y方向)上进行图案化，以获得最终的预定宽度。但是，相反地，可以在栅极的长度方向(图6A和图6B中的Y方向)上以预定的宽度进行图案化，然后，可以在栅极的宽度方向(图6A和图6B中的X方向)进行图案化，以获得最终的预定宽度。
除了上面的实例中由图8F所示的工艺之后的工艺变成图10A至10C中所示的工艺，图10A至10C所示的制作FLASH EPROM的实例与上述的实例相同。即，如图10A所示，此实例与上述的实例仅仅在这点上不同：通过形成由钨(W)膜或钛(Ti)膜形成的厚度约为200nm(2000)的高熔点金属膜(第四导体膜)42，在图10A的左侧和中间所示的存储器单元部分的第二多晶膜31上和在图10A的右侧所示的外围电路部分的第一多晶膜28上提供多晶硅化物膜。图10A之后的工艺，也就是图10B和图10C所示的工艺和图9G至图9I所示的相同。对和图9G至图9I所示相同的工艺的解释被省略。用相同的参考数字标记图10A至10C中与图9G至图9I中的相同的部分。
这样，如图10C所示，FLASH EPROM作为半导体器件被制造。
在此FLASH EPROM中，在控制栅极31a和栅极28b上形成高熔点金属膜(第四导体膜)42a和42b。因此，电阻值可以下降甚至更多。
注意，此处高熔点金属膜(第四导体膜)42a和42b被用作高熔点金属膜(第四导体膜)。但是，也可以使用高熔点金属硅化物膜如硅化钛(TiSi)膜等。
图11A至11C所示的制造FLASH EPROM的实例与上述的实例相同，除了外围电路部分(第二元件区)(图11A中的右侧)的第二栅极部分33C和存储器单元部分(第一元件区)(图11A中的左侧和中间)的第一栅极部分33a一样也具有第一多晶硅膜28b(第一导体膜)/SiO2膜30d(电容器绝缘膜)/第二多晶硅膜31b(第二导体膜)的结构，并且除了第一多晶硅膜28b和第二多晶硅膜31b是短路的以形成栅极，如图11B或图11C所示。
此处，如图11B所示，穿过第一多晶硅膜28b(第一导体膜)/SiO2膜30d(电容器绝缘膜)/第二多晶硅膜31b(第二导体膜)的开孔52a被形成在例如除图11A中所示的第二栅极部分33c以外的地方，例如在如绝缘膜54上。第三导体膜，例如高熔点金属膜53a(如W膜或Ti膜等)被填充在开孔52a中。由此第一多晶硅膜28b和第二多晶硅膜31b被短路。或者，如图11C所示，形成穿过第一多晶硅膜28b(第一导体膜)/SiO2膜30d(电容器绝缘膜)的开孔52b。第一多晶膜28b(下层)被暴露在开口52b的底部。然后，第三导体膜，例如高熔点金属膜53b(如W膜或Ti膜等)被填充在开孔52b中。由此第一多晶硅膜28b和第二多晶硅膜31b被短路。
在此FLASH EPROM中，外围电路部分的第二栅极部分33c和存储器单元部分的第一栅极部分33a具有相同的结构。因此，外围电路部分可以和存储器单元部分一起同时形成。由此可以简化制造工艺，这是高效率的。
注意，此处独立于高熔点金属膜(第四导体膜)42之外形成第三导体膜53a或53b。但是，它们可以作为共同的高熔点金属膜被同时形成。
实例4
记录头的制造
实例4涉及记录头的制造，作为使用本发明的光刻胶图案增厚材料的本发明的光刻胶图案的应用实例。注意，在实例4中，将在此后描述的光刻胶图案102和126为已被增厚的光刻胶图案，其中通过使用本发明的光刻胶图案增厚材料利用与实例1相同的工艺增厚光刻胶图案。
图12A至图12D为用于解释记录头的制造的工艺图。
首先，如图12A所示，在层间绝缘膜100上形成厚度为6μm的光刻胶膜，进行曝光和显影，以形成光刻胶图案102，其中光刻胶图案102具有用于形成螺旋形薄膜磁性线圈的开孔图案。
接着，如图12B所示，通过气相沉积在层间绝缘层100上(同时在光刻胶图案102上和没有形成光刻胶图案102的区域，就是说，开口104的暴露表面)形成下覆层106。下覆层106为厚度为0.01μm的Ti粘附膜和厚度为0.05μm的Cu粘附膜的叠层。
接着，如图12C所示，在层间绝缘层100上没有形成光刻胶图案102的区域(就是说，形成在开口104的暴露表面上的下覆层106的表面)，形成由厚度为3μm的Cu覆膜形成的薄膜导体108。
然后，如图12D所示，当光刻胶图案102被熔化、去除并被从层间绝缘层100剥离时，形成薄膜磁性线圈110，此薄膜磁性线圈110由薄膜导体108的螺旋形图案形成。
由此记录头被制造。
在获得的记录头中，通过光刻胶图案102形成精细的螺旋图案，其中光刻胶图案102通过使用本发明的光刻胶增厚材料被增厚。因此，薄膜磁性线圈110精细且详细，并特别适合于大规模生产。
图13至图18为用于解释另一个记录头的制造的工艺图。
如图13所示，通过溅射法形成间隔层114以覆盖由陶瓷形成的非磁性衬底112。注意，事先通过溅射法形成由硅氧化物形成的绝缘层(没有示出)和由Ni-Fe导磁合金形成的导体下层等(没有示出)，以覆盖非磁性衬底112，并且另外在非磁性衬底112上形成由Ni-Fe导磁合金形成的下部磁性层(没有示出)。然后，在间隔层114上的预定区域(除将要成为前面提及的没有示出的下部磁性层的磁性末端部分的部分以外)形成树脂绝缘膜116，其中树脂绝缘膜116由热固性树脂形成。接着，将光刻胶材料涂覆到树脂绝缘膜116上以形成光刻胶膜118。
然后，如图14所示，曝光并显影光刻胶膜118，以形成螺旋形图案。接着，如图15所示，对螺旋形图案的光刻胶膜118在几百摄氏度下进行约一个小时的热固化处理，以形成凸块状的第一螺旋形图案120。接着，形成由Cu形成的导体下层122来覆盖第一螺旋形图案120的表面。
接着，如图16所示，通过旋转涂布法将光刻胶材料涂覆到导体下层122以形成光刻胶膜124。此后，在第一螺旋形图案120上对光刻胶膜124图案化，以形成光刻胶图案126。
然后，如图17所示，通过电镀法在导体下层122的暴露表面(即，在没有形成光刻胶图案126的区域)形成Cu导体层128。此后，如图18所示，通过熔解和去除光刻胶图案126，将光刻胶图案126从导体下层122剥离，这样形成由Cu导体层128形成的螺旋形、薄膜磁性线圈130。
这样，记录头(如图19中俯视图所示)被制作，此记录头具有在树脂绝缘膜116之上的磁性层132以及在表面上的薄膜磁性线圈130。
在所得到的磁性头中，通过光刻胶图案126形成精细的螺旋形图案，其中光刻胶图案126通过使用本发明的光刻胶图案增厚材料被增厚。因此，薄膜磁性线圈130精细且详细，特别适合于大规模生产。
本发明提供用于形成光刻胶图案的工艺，其中当对光刻胶图案图案化时，光刻胶图案的形成工艺可以照现在的样子使用现有曝光设备的光源(如ArF受激准分子激光等)，且具有优异的可大规模生产性，并可以精细地形成超过了这些光源的曝光极限的中空图案。
此外，本发明还提供了光刻胶图案增厚材料，其中此光刻胶图案增厚材料当被施加到待增厚光刻胶图案上时，可以高效地增厚待增厚光刻胶图案，并且适合于制造超过现有曝光设备的光源的曝光极限的精细中空图案。
此外，本发明提供用于制造半导体器件的工艺，此制造半导体器件的工艺通过使用已精细地形成的中空图案作为掩模图案，可以在下层上形成精细图案(其中下层为氧化物膜等)，并且可以高效地大规模生产具有精细布线等的高性能半导体器件。

Claims (20)

1.一种光刻胶图案增厚材料，包含：
树脂；和
表面活性剂。
2.如权利要求1所述的光刻胶图案增厚材料，其中所述光刻胶图案增厚材料是水溶性或碱溶性的。
3.如权利要求1所述的光刻胶图案增厚材料，其中所述表面活性剂至少是选自非离子表面活性剂、阳离子表面活性剂、阴离子表面活性剂和两性表面活性剂中的一种。
4.如权利要求3所述的光刻胶图案增厚材料，其中所述的非离子表面活性剂选自聚氧化乙烯-聚氧化丙烯缩合物、聚氧化烯基烷基醚化合物、聚氧化乙烯基烷基醚化合物、聚氧化乙烯衍生物、失水山梨糖醇脂肪酸酯化合物、甘油脂肪酸酯化合物、伯醇乙氧基化合物、苯酚乙氧基化合物、烷氧基表面活性剂、脂肪酸酯表面活性剂、酰胺表面活性剂、醇表面活性剂以及乙二胺表面活性剂；
阳离子表面活性剂选自烷基阳离子表面活性剂、酰胺型季铵盐阳离子表面活性剂以及酯型季铵盐阳离子表面活性剂；和
两性表面活性剂选自氧化胺表面活性剂和内铵盐表面活性剂。
5.如权利要求1所述的光刻胶图案增厚材料，其中所述树脂至少是水溶性或碱溶性中的一种。
6.如权利要求1所述的光刻胶图案增厚材料，其中所述树脂至少是选自聚乙烯醇、聚乙烯醇缩醛、聚乙酸乙烯酯中的一种。
7.如权利要求1所述的光刻胶图案增厚材料，其中所述树脂至少在其一部分中具有环状结构。
8.如权利要求7所述的光刻胶图案增厚材料，其中所述环状结构至少是选自芳香族化合物、脂环族化合物和杂环化合物中的一种。
9.如权利要求1所述的光刻胶图案增厚材料，还包括含有环状结构的化合物。
10.如权利要求9所述的光刻胶图案增厚材料，其中所述含有环状结构的化合物至少是水溶性或碱溶性中的一种。
11.如权利要求9所述的光刻胶图案增厚材料，其中所述含有环状结构的化合物至少是选自芳香族化合物、脂环族化合物和杂环化合物中的一种。
12.如权利要求11所述的光刻胶图案增厚材料，其中，
所述芳香族化合物选自多酚化合物、芳香族羧酸化合物、萘多酚化合物、二苯酮化合物、类黄酮化合物以及它们的衍生物、配糖物；和
所述脂环族化合物选自多环环烷烃、环烷烃、甾族化合物以及它们的衍生物和配糖物。
13.如权利要求1所述的光刻胶图案增厚材料，还包含有机溶剂。
14.如权利要求13所述的光刻胶图案增厚材料，其中所述有机溶剂至少是选自醇类溶剂、链型酯溶剂、环酯溶剂、酮类溶剂、链型醚溶剂、环醚溶剂中的一种。
15.一种光刻胶图案，包括：
光刻胶图案增厚材料，覆盖待增厚光刻胶图案的表面以增厚所述的待增厚光刻胶图案，
其中，在形成所述的待增厚光刻胶图案后，将所述的光刻胶图案增厚材料施加到所述的待增厚光刻胶图案上，所述的光刻胶图案增厚材料包含：
树脂；和
表面活性剂。
16.一种光刻胶图案的形成工艺，包括如下步骤：
形成待增厚的光刻胶图案；
涂覆光刻胶图案增厚材料来覆盖待增厚光刻胶图案的表面；以及
形成光刻胶图案，其中待增厚的光刻胶图案被增厚；
其中，所述的光刻胶图案增厚材料包含树脂；和表面活性剂。
17.如权利要求16所述的光刻胶图案的形成工艺，其中，在涂覆所述光刻胶图案增厚材料后，进行所述光刻胶图案增厚材料的显影步骤。
18.一种半导体器件，该半导体器件包括通过使用已被光刻胶图案增厚材料增厚的光刻胶图案形成的图案，其中，所述的光刻胶图案增厚材料包含树脂；和表面活性剂。
19.一种半导体器件的制造工艺，包括如下步骤：
形成光刻胶图案，其中，在下层上形成待增厚的光刻胶图案后，待增厚的光刻胶图案被光刻胶图案增厚材料涂覆，以覆盖待增厚的光刻胶图案的表面，从而形成其中待增厚的光刻胶图案被增厚的光刻胶图案；和
通过使用所述光刻胶图案进行蚀刻来对所述的下层进行图案化，
其中，所述的光刻胶图案增厚材料包含树脂；和表面活性剂。
20.如权利要求19所述的半导体器件的制造工艺，其中，待增厚的光刻胶图案的材料至少是选自线型酚醛光刻胶、聚羟基苯乙烯(PHS)光刻胶、丙烯酸光刻胶、环烯烃-马来酸酐光刻胶、环烯烃光刻胶、环烯烃-丙烯酰基混合光刻胶中的一种。
CNA031346790A 2002-09-30 2003-09-25 光刻胶图案增厚材料，光刻胶图案形成工艺和半导体器件制造工艺 Pending CN1497670A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP288117/2002 2002-09-30
JP2002288117A JP3850781B2 (ja) 2002-09-30 2002-09-30 レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1497670A true CN1497670A (zh) 2004-05-19

Family

ID=31973463

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031346790A Pending CN1497670A (zh) 2002-09-30 2003-09-25 光刻胶图案增厚材料，光刻胶图案形成工艺和半导体器件制造工艺

Country Status (6)

Country Link
US (1) US20040072098A1 (zh)
EP (1) EP1403717A1 (zh)
JP (1) JP3850781B2 (zh)
KR (2) KR101042656B1 (zh)
CN (1) CN1497670A (zh)
TW (1) TWI231524B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100401469C (zh) * 2004-11-11 2008-07-09 株式会社迅动 基板处理装置以及基板处理方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7399582B2 (en) * 2003-07-17 2008-07-15 Az Electronic Materials Usa Corp. Material for forming fine pattern and method for forming fine pattern using the same
JP4343022B2 (ja) 2004-05-10 2009-10-14 東京エレクトロン株式会社 基板の処理方法及び基板の処理装置
JP4490228B2 (ja) * 2004-06-15 2010-06-23 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4535374B2 (ja) * 2004-08-20 2010-09-01 東京応化工業株式会社 パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
JP4676325B2 (ja) 2005-02-18 2011-04-27 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4566862B2 (ja) * 2005-08-25 2010-10-20 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4657899B2 (ja) 2005-11-30 2011-03-23 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4531726B2 (ja) * 2006-06-22 2010-08-25 Ａｚエレクトロニックマテリアルズ株式会社 微細化されたレジストパターンの形成方法
KR20080014388A (ko) * 2006-08-11 2008-02-14 제일모직주식회사 불용성 중합체를 형성하는 미세패턴 형성용 수지 조성물, 이를 이용한 반도체 장치의 제조방법 및 그로부터 제조된 반도체 장치
JP4724072B2 (ja) * 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP4724073B2 (ja) 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP4739150B2 (ja) 2006-08-30 2011-08-03 富士通株式会社 レジストカバー膜形成材料、レジストパターンの形成方法、電子デバイス及びその製造方法
JP5018307B2 (ja) 2006-09-26 2012-09-05 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4801550B2 (ja) 2006-09-26 2011-10-26 富士通株式会社 レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法
KR20080061651A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 형성방법
US20080220612A1 (en) * 2007-03-06 2008-09-11 Ute Drechsler Protection of polymer surfaces during micro-fabrication
US8298744B2 (en) 2007-05-18 2012-10-30 Samsung Electronics Co., Ltd. Coating material for photoresist pattern and method of forming fine pattern using the same
JP5659872B2 (ja) 2010-10-22 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5659873B2 (ja) 2010-12-16 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5708071B2 (ja) 2011-03-11 2015-04-30 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW353158B (en) * 1994-03-09 1999-02-21 Nat Starch Chem Invest Aqueous photoresist composition, method for preparing the same and circuit board comprising thereof
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
TW372337B (en) * 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
JP3189773B2 (ja) * 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3924910B2 (ja) * 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
JP4294154B2 (ja) * 1999-04-14 2009-07-08 株式会社ルネサステクノロジ 微細パターン形成材料を用いた半導体装置の製造方法
JP3950584B2 (ja) * 1999-06-29 2007-08-01 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
JP2001066782A (ja) * 1999-08-26 2001-03-16 Mitsubishi Electric Corp 半導体装置の製造方法並びに半導体装置
US6410677B1 (en) * 1999-09-28 2002-06-25 Sumitomo Bakelite Company Limited Resin composition for insulating material, and insulating material produced from said resin composition
JP2001109165A (ja) * 1999-10-05 2001-04-20 Clariant (Japan) Kk パターン形成方法
JP2001228616A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
JP3348715B2 (ja) * 2000-02-25 2002-11-20 ティーディーケイ株式会社 レジストパターン形成方法、フレームめっき方法及び薄膜磁気ヘッドの製造方法
TW536734B (en) * 2000-07-31 2003-06-11 Clariant Int Ltd Process for manufacturing a microelectronic device
JP3988517B2 (ja) * 2001-04-27 2007-10-10 Ｊｓｒ株式会社 感放射線性樹脂組成物
JP3633595B2 (ja) * 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
EP1315043A1 (en) * 2001-11-27 2003-05-28 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
US7189783B2 (en) * 2001-11-27 2007-03-13 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
JP3858730B2 (ja) * 2002-03-05 2006-12-20 富士通株式会社 レジストパターン改善化材料およびそれを用いたパターンの製造方法
JP3850767B2 (ja) * 2002-07-25 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100401469C (zh) * 2004-11-11 2008-07-09 株式会社迅动 基板处理装置以及基板处理方法

Also Published As

Publication number Publication date
TW200407948A (en) 2004-05-16
KR20040030319A (ko) 2004-04-09
KR20110042045A (ko) 2011-04-22
KR101125412B1 (ko) 2012-03-27
JP3850781B2 (ja) 2006-11-29
EP1403717A1 (en) 2004-03-31
TWI231524B (en) 2005-04-21
US20040072098A1 (en) 2004-04-15
KR101042656B1 (ko) 2011-06-20
JP2004126080A (ja) 2004-04-22

Similar Documents

Publication Publication Date Title
CN1282902C (zh) 光刻胶图案增厚材料、光刻胶图案及其形成工艺，半导体器件及其制造工艺
CN1311304C (zh) 光刻胶图案增厚材料、包含它的光刻胶图案及其应用
CN1497670A (zh) 光刻胶图案增厚材料，光刻胶图案形成工艺和半导体器件制造工艺
CN1261977C (zh) 形成抗蚀剂图案的工艺和制造半导体器件的工艺
CN1802606A (zh) 抗蚀图形膨胀用材料以及利用该材料构图的方法
CN1310295C (zh) 微细图形形成材料以及半导体装置的制造方法
CN1442752A (zh) 一种抗蚀图形改进材料以及使用该材料制备抗蚀图形的方法
CN1421743A (zh) 抗蚀剂图形增厚材料、抗蚀剂图形及其形成方法以及半导体器件及其制造方法
CN1975571A (zh) 抗蚀图增厚材料和形成工艺、半导体器件及其制造方法
TWI450040B (zh) 光阻圖案增厚材料、形成光阻圖案之方法、半導體元件及其製造方法
CN1409376A (zh) 半导体器件及其制造方法
CN1282219C (zh) 图形形成方法和应用该方法的半导体器件的制造方法
CN1797216A (zh) 蚀刻方法及使用该方法的接触孔的形成方法
CN1661776A (zh) 阻挡膜形成用材料及使用它的图案形成方法
CN1521803A (zh) 半导体器件的制造方法
CN1222756A (zh) 半导体器件及其制造方法
CN1734352A (zh) 用于半导体器件制造的掩模图形及形成掩模图形的方法以及制造精细地构图的半导体器件的方法
CN1821871A (zh) 抗蚀图案增厚材料及抗蚀图案形成工艺和半导体器件及其制造工艺
CN1706925A (zh) 干蚀刻后的洗涤液组合物及半导体装置的制造方法
CN1395319A (zh) 半导体器件及其制造方法
CN1645562A (zh) 调准方法、半导体装置的制造方法、半导体装置用基板、电子设备
TW200811918A (en) Method for forming resist pattern, semiconductor device and production method thereof
CN1421744A (zh) 抗蚀图增厚材料、抗蚀图及其形成工艺以及半导体器件及其制造工艺
TWI391786B (zh) 光阻覆蓋膜形成材料、光阻圖案形成方法、以及電子元件及其製造方法
CN1637602A (zh) 抗蚀剂图案制造工艺及其增厚材料和半导体器件制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20040519