TWI231524B - Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device - Google Patents

Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device Download PDF

Info

Publication number
TWI231524B
TWI231524B TW092125713A TW92125713A TWI231524B TW I231524 B TWI231524 B TW I231524B TW 092125713 A TW092125713 A TW 092125713A TW 92125713 A TW92125713 A TW 92125713A TW I231524 B TWI231524 B TW I231524B
Authority
TW
Taiwan
Prior art keywords
resist pattern
resist
thickened
pattern
thickening material
Prior art date
Application number
TW092125713A
Other languages
English (en)
Other versions
TW200407948A (en
Inventor
Miwa Kozawa
Koji Nozaki
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200407948A publication Critical patent/TW200407948A/zh
Application granted granted Critical
Publication of TWI231524B publication Critical patent/TWI231524B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/265Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42Simultaneous manufacture of periphery and memory cells
    • H10B41/43Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0048Photosensitive materials characterised by the solvents or agents facilitating spreading, e.g. tensio-active agents
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/84Processes or apparatus specially adapted for manufacturing record carriers
    • G11B5/855Coating only part of a support with a magnetic layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/09Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42Simultaneous manufacture of periphery and memory cells
    • H10B41/43Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

1231524 玫、發明說明: [相關申請案之交互參考資料] _本申請案係基於且主張於2002年9月30曰申請之先 W日本專利申請案第2〇仏2881 1 7號之優先權的利益月,其 整體内容併於本文列為參考。 里’ 【發明所屬之技術領域】 本發明係有關一種塗覆在欲予增厚之阻劑圖案上而使 欲予增厚之阻劑圖案增厚,且可以超越現存曝光裝置之光 源的曝光極限而形成精密空間圖案(此處之“空間圖案,,係 定義為藉由顯影(移除)之阻劑所形成之孔洞、溝槽、凹處、 或任何其他空的空間)之阻劑圖案增厚材料。本發曰明亦有關 -種阻劑圖案之形成方法及半導體裝置之巍造方法,此等 方法中皆使用阻劑圖案增厚材料。 【先前技術】 半導體積體電路變得更高度積體化,並發展lsi& VLSI技術。伴隨著此趨勢’配線圖案延伸至或更 小之區域,而最小圖案則延伸至〇1 " m或更小之區域。 在形成精密配線圖案上微影技術極為重要。在微影技術 中’以阻劑膜塗覆其上形成有薄膜之欲予加工之基板,並 對此基板選擇性曝光’之後進行顯影以形成阻劑圖案。使 用阻劑圖㈣為罩幕進行乾㈣,之後,#由移除阻劑圖 案而獲得所要的圖案。 在形成精密配線圖案中,需使曝光裝置的光源為短波 長者,而且需新發展具有高解析度且適合於光源特性之阻 315055 5 1231524 劑材料。然而,為了使曝光裝置的光源為短波長者,需更 新曝光裝置,此導致非常高的成本。再者,發展適合於使 用短波長光源之曝光的新阻劑材料並不容易。 ^ 、再者,在半導體裝置之製造方法中,係藉由阻劑圖案 形成精密空間圖案。由於精密圖案化係使用阻劑圖案作為 罩幕2進行,故阻劑圖案應具有優異的抗蝕刻性。然而, 在為最新技術之ArF準分子雷射光曝光技術中,有所使用 之阻劑材料的抗蝕刻性不足的問題。在此,已想過使用具 有優異抗蝕刻性之KrF阻劑。然而在蝕刻條件嚴苛,欲予 加工之層#,欲形成精密圖案,阻劑薄等之情況下,抗蝕 刻性可能不足。希望發展一種可形成具有優異抗姓刻性之 阻劑圖案且可以此阻劑圖案形成精密空間圖案的技術。 曰本專利申請案公開案(Jp_A)f 1〇_73927號等揭露一 種使空間圖案精密的技術。此技術稱為relacs,且可藉 由使用為深紫外光之KrF(氟化氪)準分子雷射光(波長: 248nm)作為阻劑的曝光源而形成精密空間圖案。在此技術 中,係藉由使用KrF(氟化氪)準分子雷射光(波長:248nm) 作為曝光源使阻劑(正阻劑或負阻劑)曝光而形成阻劑圖 案。之後,使用水溶性之樹脂組成物,提供塗覆膜以覆蓋 阻知]圖木利用阻劑圖案之材料内的殘留酸使塗覆膜與阻 劑圖案在其界面交互作用,而使阻劑圖案增厚。(後文,阻 劑圖案之增厚有時稱為“膨潤”)。以此方式,縮短阻劑圖案 間的距離,而形成精密空間圖案。
然而’在此例中,所使用之KrF阻劑強烈地吸收ArF 315055 6 1231524 準刀子雷射光。因此,A p淮八 七 F丰刀子雷射光無法通過KrF阻 Μ。因此有無法使用A 進八$ 9S d旱刀子雷射光作為曝光源的問 題0 由形成精密配線圖 準分子雷射光(其為波長 曝光裝置的光源。 案的觀點來看,希望能夠使用ArF 比KrF準分子雷射光短之光)作為 因此’目前的情況為尚未發展出—種在圖案化期間可
ArF旱分子雷射光作為曝光農置 密空間圖案的技術。 y风信 【發明内容】 叙明之目的係提供一種阻劑圖案之形成方法,其在 圖案化期間欲予增厚之阻劑圖案可如原樣般利用曝 裝置的,如ArF準分子雷射光等),此形成方法具有優 異的大里生產|生,而且不管欲予增厚之阻劑圖案的材料或 尺寸為何’其均可以超越該種光源之曝光極限,精密地制 造空間圖案。 衣 本1明之另一目的係提供一種阻劑圖案增厚材料,去 塗覆在欲予增厚之阻劑圖案上時,不管欲予增厚之阻^ 案的材料或尺寸為何此增厚材料均可有效率地使欲予辦尸 之阻劑材料增厚,且其適合於以超越現存曝光裝置之二 的曝光極限製造精密空間圖案。 ^ 本毛明之又一目的係提供一種半導體裝置之製造方 法,该方法藉由使用已精密形成之空間圖案,可在為5 物膜等之底層上形成精密圖案,且利用此方法可有效率: 315055 7 1231524 大量,產具有精密配線等之高性能半導體裝置。 〜且二二之阻劑圖案增厚材料包括樹脂及界面活性劑< 厚材料塗覆在❹增厚之阻_案上時,名 面β n、片 案曰尽材枓中’在與欲予增厚之阻劑 面之鄰近之部份合、、灸 A f ^ 奴予增厚之阻劑圖案中。此時,由 於阻劑圖案增屋姑輕& ^ 凡才田 好, "η奴予增厚之阻劑圖案間的親和力良 ^阻劑圖案增厚材料與欲予 整艚之矣;思 > 』日7子·^阻别圖案變成 "S ,有效率地形成在欲予增厚之阻劑圖宰的表 面:(欲予增厚之阻劑圖案由阻劑圖案增厚材料=表 t )以此方式所形成之阻劑圖案(後文有時稱Μ 曰厚之阻劑圖案,,)已藉由 … ,,过丄 w α系气与材枓予以增厚。因
此,精由阻劑圖案所形成 子U 更精密的結構。“工間圖案超越曝光極限且具有 夕於本發明之阻劑圖案之形成方法中,在形成欲予增产 阻劑圖案後,塗覆本發明之阻南j g|安掷厂 予 予〜— 之阻刈圖案增厚材料以覆蓋欲 已二:案的表面,由而形成欲予增厚之阻劑圖案 束曰予之阻劑圖案。在本發明之阻劑圖案之形成方法中:、 S阻劑圖案增厚材料塗覆在 上0士如ό 1〜风炙奴予增厚之阻劑圖案 寸,在主後之阻劑圖案增厚材料中,*斑欲予辦^ 劑圖案界面之鄰近之其部份滲入 :=阻 m θ各之阻劑圖案中。 口此,在欲予增厚之阻劑圖案的表面,阻 增厚之阻劑圖案變成整體’而使:予增厚二: :二子。以此方式所形成之阻劑圖案已藉由阻劑圖宰, 材料予以增厚。因此,葬 ’、曰; 精由阻釗圖案所形成之空間圖案超 315055 8 1231524 越曝光極限且具有更精密的結構。 本發明之半導體裝置 步驟,其中,在底層:方法包括:阻劑圖案形成 本發明之㈣圖幸卿:予增厚之阻_案後,塗覆 * « a予料以覆蓋欲予增厚 表面,由而使此阻劑圖案增厚並形成 =案的 阻劑圖案藉由钱刻使底層圖 =案’以及利用 之半導體裝置之製造方法中案:广::上案匕:驟。在本發明 案上。铁德,六本承 才枓主復在欲予增厚之阻劑圖 ; …、,主復之阻劑圖案增厚材料中,在盘欲予辦 厚之阻劑圖案界面之鄰 隹/、奴予乓 案中。因此,h 渗入欲予增厚之阻劑圖 厚材料盥μ + A I t ^ #i ® φ ’阻劑@案增 尽材枓與欲予增厚之阻劑材料變成整 阻劑圖案增厚。以扦太々#〜、 從奴于〜居之 案增厚材料 、曰工 > 成之阻劑圖案已藉由阻劑圖 圖^起越暖/乂增厚。因此’藉由阻劑圖案所形成之空間 案起越曝光極限且具有更精密的結構。再者,由於使用 ::劑圖案作為罩幕藉由蝕刻使底層圖案化,故可有效率 :製造具有極精密圖案之高品質、高性能半導體裝置。 【實施方式】 (阻劑圖案增厚材料) 本發明之阻劑圖案增厚材料包括樹脂及界面活性 劑。需要時,此阻劑圖幸 3 ^材枓亦可包括含環狀結構之 5物,有機溶劑,及/或適當選擇之其他成分。 本發明之阻劑圖案增厚材料為水溶性或鹼溶性者。 本發明之阻劑圖案增厚材料可為水溶液、膠體液 '乳 315055 9 ^31524 、文寺’但較佳為水溶液。 -樹脂- 、樹脂並無特別限制,而可依據目的予以適當地選擇, ;、、;、而’樹脂較佳為水溶性或鹼溶性者。 树脂可單獨使用,或者可兩種或更多種組合使用。 。 當樹脂為水溶性者時,水溶性樹脂較佳於i 〇〇g之25 。〇水中壬現〇.lg或更大之水溶解度,更佳為於l〇〇g之25 水中壬現〇.3g或更大之水溶解度,特佳為於l〇〇g之25 〔水中呈現〇.5g或更大之水溶解度。 ^水溶性樹脂的實例包含聚乙烯醇、聚乙烯基乙縮醛、 聚醋酸乙烯酯、聚丙烯酸、聚乙烯基吡咯烷酮、聚乙撐亞 =、聚環氧乙烷、苯乙烯-馬來酸共聚物、聚乙烯基胺、聚 :基胺 '含噚唑啉基之水溶性樹脂、水溶性之三聚氰胺樹 月曰水洛性之脲醛樹脂、醇酸樹脂、續醯胺樹脂等。 當樹脂為鹼溶性者時,鹼溶性樹脂較佳為於1〇〇g之 25 C之2.38%氫氧化四甲銨(TMAH)水溶液中呈現〇 ig或 更大之鹼溶解度,更佳為於1〇〇g之25。〇之2·38% tmah 水溶液中呈現〇.3g或更大之鹼溶解度,特佳為於⑺“之 25°C之2·38%ΤΜΑΗ水溶液中呈現〇.5§或更大之鹼溶解 度。 鹼溶性樹脂的實例為酚醛清漆樹脂、乙烯基酚樹脂、 聚丙烯酸、聚甲基丙烯酸、聚對_羥基苯基丙烯酸醋、聚對 •經基苯基甲基丙烯酸酯、及其共聚物等。 本發明中,樹脂可為至少在其部份具有環狀結構之樹 315055 10 1231524 脂0 仕㈣“ τ,環狀結構並無特別 η適當地選擇。適合的實例為選自芳.而可依據目 衣無化合物、及雜環化合物之至丨 日知化合物、脂 香族化合物的實例為多元酚化合物::冓。 方曰知療酸化合物、蔡多經基化合物、夕粉化合物、 駒化合物、0卜吩、水溶性之苯氧樹脂、芳香,:合物、類黃 及其街生物、其糖脊等。芳香族化合物可^獨:性染料、 可兩種或更多種組合使用。 早獨使用,或者 多元酚化合物的實例為間苯二酚、 焦掊酚、掊酸、其衍生物及其糖苷等。-酚[4]芳烴、 多齡化合物及其衍生物的實例包含兒茶 癸素型,(㈣基)、花青素型(3,,4,_二經基)、花翠素=素(化 (3,4,5 _二羥基))、黃烷_3心二 其糖苔等。 "化色素、其衍生物及 芳香族羧酸化合物及其衍生物 丁王物的貝例包含水楊酸、酞 S夂、二羥基苯曱酸、丹寧酸、其衍生物及其糖苷等。 ▲萘多經基化合物及其衍生物的實例包含蔡二醇、蔡三 醇、其衍生物及其糖苷等。 苯酮化合物及其衍生物的實例包含茜素音A ,其衍生 物及其糖苷等。 類黃酮化合物及其衍生物的實例包含黃酮、異黃酮、 黃烷醇、黃烷酮、黃酮-3_醇 '嗔。弄、查耳酮、二氫查耳酮、 槲皮黃素、其衍生物及其糖脊等。 315055 11 1231524 脂環族化合物的膏彳 ^ u ^ 例為多壞烷、環烷、稠合庐^ 生物及其糖苷等。脂環 长、其衍 或更多種組合使用。“物了早獨使用,或者可兩種 多環烧的實例為降冰片烧、 (sterane)等。 丨牛派庇、固烷 環院的實例為環戊燒、環己院等。 稠合環的實例為類固醇等。 雜環化合物的適合實例包括含 咯烷、吡啶、咪唑、卩f唑 狀化σ物,如吡 馬啉、吡咯烷酮等;及八 %狀化合物如呋喃、D比喃、糖類如戊糖和己糖等。 由具有優異之水溶解度及驗溶解度之至少 來看,在至少並邮/八目士 者的觀點 在m,具有環狀結構之樹脂中,較 具有兩個或更多個極性基者。 -、P二 極性基並無特別限制而可依據目的予以適告地 貫例包含羥基、羧基、羰基、磺醯基等。-u。 在至少其部份具有環狀結構之樹脂的情形 構以外之樹脂部份並無特別限制而可依據目的予二: 料,但樹脂整體而言需為水溶性或驗溶性者。實= 水溶性樹脂如聚乙烯醇、聚乙烯基乙縮醛 、— 脂如紛駿清漆樹脂、乙稀基酚樹脂等、。 mi 當樹脂在至少其部份具有環狀結構時,環狀結構的莫 耳3罝亚無特別限制而可依據目的予以適當地選擇。然 而’當需要高抗蝕刻性時’較佳為5莫耳%或更大 為10莫耳%或更大之莫耳含量。 土 315055 12 1231524 應注意莫耳含量可藉由使用,例如,NMR等予以測 量 ° 阻劑圖案增厚材料中之樹脂含量係依據將於後文說明 :界面活性劑的用量等而不同,而無法予以無條件地規 疋’可依據目的予以適當地選擇。 -界面活性劑- 界面活性劑並無特別限制而可依據目的予以適當地選 擇。實例包含非離子性界面活性劑、陽離子性界面活性劑、 陰離子性界面活性劑、兩性界面活性劑等。界面活性劑可 單獨使用,或者可兩種或更多種組合使用。由其不含金屬 離子的觀點來看,其中,較佳為非離子性界面活性劑。 、、非離子性界面活性劑的適合實例包含選自烷醇酯界面 活性劑、脂肪酸酯界面活性劑、醯胺界面活性劑、醇界面 :=劑、及乙二胺界面活性劑之界面活性劑。其特定實例 包含聚環氧乙烷-聚環氧丙烷縮合產物化合物、聚環氧烷烷 基醚化合物、聚環氧乙烷烷基醚化合物、聚環氧乙烷衍生 化合物、山梨糖醇酐脂肪酸酯化合物、甘油脂肪酸酯化合 物、一級醇乙醇酯化合物、酚乙醇酯化合物、及壬基酚乙 曰界面/舌性劑、辛基酚乙醇酯界面活性劑、月桂醇乙醇 :面’舌性劑、油醇乙醇酯界面活性劑、脂肪酸酯界面活 =J 2 胺界面活性劑、天然醇界面活性劑、乙二醇界面 ’性劑、以及二級醇乙醇酯界面活性劑等。 、a陽離子性界面活性劑並無特別限制而可依據目的予以 適“也選擇。實例包含烷基陽離子性界面活性劑、醯胺四 315055 13 1231524 級陽離子性界面活性劑、6旨四級陽離子性界面活性劑等。 兩性界面活性劑並無特別限制可依據目的予以適當地 選擇。實例包含氧化胺界面活性劑、甜菜驗界面活性劑等。 阻J圖案增厚材料中之界面活性劑的含量係依據樹脂 等之種類’含量等而不同,無法予以無條件地規定,而可 依據目的予以適當地選擇。 -δ玉衣狀結構之化合物- 由顯著地改良所獲得之阻劑圖案之抗姓刻性的觀點來 看’阻劑圖案增厚材料較佳進一步含有含環狀結構之 物。 3衣狀、.·。構之化合物並無特別限制只要含有環狀結構 I可’而可依據目的予以適當地選擇。含環狀結構之化合 包含化合物而且亦包含樹脂,且較佳為水 驗 溶性者。 仆入:含環狀結構之化合物為水溶性者時,含環狀結構之 :“:於㈣之饥水中較佳呈現…或更大之水溶解 ^更佳為呈現G.3g或更大之水溶解度,特佳為呈現 或更大之水溶解度。 :含環狀結構之化合物為鹼溶性者時,含環狀結構之 =勿於瑪之25t之2.38%氫氧化四甲錄⑽颜)水溶 :中較…〇.lg或更大之驗溶解度,更佳為呈現〇.3g 或更大之鹼溶解度,特佳為呈現〇 ^ ^ , g或更大之鹼溶解度。 環族二:結,化合物::適合實例為芳香族化合物、脂 " 柄“匕合物寺。關於這些化合物的細節與那 315055 14 1231524 些上由述=且其中之較佳化合物亦與上述者相同。 來看,==水溶解度及鹼溶解度之至少-者的觀點 木看3%狀結構之化合物 更多個極性基者 佳為那些具有兩個或 者,特佳為那此且有四具有三個或更多個極性基 二/、有四個或更多個極性基者。 極性基並益牿別p 擇。實例包含經基1基:依據目的予以適當地選 土 技基、石頁酿基等。 §含環狀結構之4卜人 構的莫耳含量並μ s物為树脂時,關於樹脂之環狀結 擇。缺、而,木干、龙: 制而可依據目的予以適當地選 擇然而,當需要高抗餘刻性時 k 更佳為10莫耳%或更大之莫耳含量。耳。或更大’ 量。應注意莫耳含量可藉由使用,例如,職^予以測 阻劑圖案增厚材料 依據樹脂等之種類、含 -有機溶劑- 中之含環狀結構之化合物 里等予以適當地決定。 的含量可 ΜΊ㈢示 4序材料可含有有機溶劑以 尽材料中之樹脂、界 介曲活性劑等之溶解度有機溶劑並無特別限制 〜限制,而可依據目 擇。實例包含醇類、直键t 直鏈Ϊ日類、環狀酯類 類、環狀醚類等。 ' 阻劑圖案增 以適當地選 類、直鏈醚 醇類的實例為甲醇、乙醇、丙醇 直鏈酯類的實例為乳酸乙 (PGMEA)等。 丙 、異丙醇、丁醇等 二醇甲醚醋酸酯 3】5〇55 15 1231524 環狀s旨類的實 錢例為内酯如^丁内t笠 酮類的實例a $ 』円知寺。 直鏈醚1沾、、_、環己酮、庚酮等。 且鍵醚類的實 _ ,, 、 J為乙二醇二甲醚等。 裱狀醚類的實 右嬙〜t丨 j為四虱呋喃、二噚烷等。 有械洛劑可單獨使 用。其中,由精準 或者可兩種或更多種組合使 8〇t至約2〇〇t之、龙仃增厚的觀點來看,較佳為具有約 /艰點的有機溶劑。 阻劑圖案增厚材料中之 界面活性劑等之籀# 有栈今诏的含量可依據樹脂、 月J t <種類、冬旦 -其他成分- 3里專予以適當地決定。 其他成分並無特別限 面影塑,可U ^—不可對本發明的效果產生負 ^ ^可依據目的予以 一 添加劑如交鏈劑、哉 :、擇。貫例為各種已知的 氣化銨型驟冷劑等劑’驟冷劑如胺型、醯胺型、 =圖案增厚材料中之其他成分的含量可依據樹脂、 , _之㈣ '含量等予以適當地決定。 -用途等- 阻劑 本卷月之阻劑圖案增厚材料可藉由塗覆至欲予增厚之 圖案上而予以應用。 在塗覆時’可先塗覆界面活性劑 材^塗覆分開,而不含於阻劑圖案增厚材料中/曰厂予 田在奴予增厚之阻劑圖案上塗覆阻劑圖案增厚材料 時,使欲予增厚之阻劑圖案增厚,並形成阻劑圖案。 以此方式所形成4空間目案的直㈣寬度(開孔的尺 315055 16 1231524 寸)小於那些先前之空間圖案 ^ ^ , ”者起越奴予增厚之阻劑圖案 在圖案化日才所使用之曝光裝 ^ ^ - 之先源的曝光極限,由而可 形成更為精畨之阻劑圖牵。 m… 在欲予增厚之阻劑圖案 ,β 子每射光的情形下,當藉由使用 吏所&付之欲予增厚之阻劑圖 案杧尽而形成阻劑圖案時, 々山+ 7 士 〜风t工間圖案為可比擬於 錯由笔子束進行圖案化者之精密圖案。 應注意,在此時,可蕪出 9 k §地调整阻劑圖案增厚材 枓的黏度、阻劑圖案增厚材料 ^ 士 ^ 子何計的塗覆厚度、烘烤溫度、烘 s由 曰与之阻箱案的增厚量控制在所要的 程厪。 -阻劑圖案的材料- 欲予增厚之阻劑圖幸Μ #粗 茶的材枓(阻劑圖案上塗覆著本發 明之阻劑圖案增厚材料)並盔特 %別限制,而可依據目的自已 知之阻劑材料中予以適當地選擇。 评奴予增厚之阻劑圖案的 材料可為負型或正型。適人的每 • I週口的貝例包含可分別藉由g-線、 卜線、KrF準分子雷射光、ArF準 干刀于雷射光、?2準分子雷 射光、電子束等予以圖幸化之嫂
” g線阻劑、i-線阻劑、KrF 阻劑、ArF阻劑、ρ阻劑、電子庚 电于釆阻劑等。這些阻劑可為 化學放大型、或非化學放大型。1 ”干,車父佳為KrF阻劑、
ArF阻劑等’更佳為Arp阻劑。 欲予增厚之阻劑之材料的特定實例為㈣清漆阻劑、 多經基苯乙烯(PHS)阻劑、丙烯酸阻劑、環浠烴-馬來酸酐 (COMA)阻劑、環烯烴阻劑、混合(脂環族丙稀系_c〇ma共 315055 17 I23l524 物)阻劑等。這些材料可為氟改質者等。 欲予增厚之阻劑圖案之形成方法,以及欲予增厚之阻 ':圖案之尺寸,厚度等並無特別限制,而可依據目的予以 :::選擇。尤其,厚度可藉由為加工標的之底層,钱刻 ::寺予以適當地決定。然而,厚度通常為約。2 # m 〇 藉由使用本發明之阻劑圖案增厚材料之欲 劑圖案的增厚將參照圖式說明於後文。 子之阻 :第1A圖所示,在底層(基底)5上形成欲予增厚之阻 ^案3後,在欲予增厚之阻劑圖案3的表面上塗 =案增厚材料丨。進行預烘烤(加熱及乾 = 膜。然後,如第㈣所示,在欲……而化成塗覆 阻劑圖案增厚材料i間曰予Μ圖案3與 合(浸潰)至欲予面發生阻劑圖案增厚材料!混 (欲予增厚上宰:圖案3中。在内層㈣^ 由一f夕 d圖案3)與阻劑圖案增厚材料i之界面蕻 由别述之混合(浸潰)形成表面層1Ga。 面猎 之後’如第1C圖所示,藉由進 移除塗覆之阻頌衫程序,溶解並 ^圖案增厚材料1中未盒 案3混合的部份,而形成(顯影)阻劑圖案]〇。曰子之阻劑圖 顯影裎序^水或❹顯影^進行。 阻一圖案1 0在阻劑圖案1 Ob(欲予增严 ::面上具有藉由混合阻劍圖案增厚材;::圖案” 層l〇a。阻劑圖安 所形成之表面 面層l〇a之厚声的曰奴予增厚之阻劑圖案3厚相當於表 厂子度的!。因此,由阻劑圖^。所形成之空: 315055 18 1231524 圖案的寬度小於先前之空間圖案者。因此,超越形成欲予 增厚之阻劑圖案3時之曝光裝置之光源的曝光極限,由而 可形成精密之空間圖案。由阻劑圖案丨〇所形成之空間圖案 比先前之空間圖案更精密。 阻劑圖案10之表面層10a係藉由阻劑圖案增厚材料i 予以形成。在阻劑圖案增厚材料i至少含有環狀結構化合 物及/或其部份具有環狀結構之樹脂的情形下,即使欲予增 厚之阻劑圖案3(阻劑圖案10b)為具有不良抗蝕刻性之材曰 料’所獲得之阻劑㈣1G在其表面上具有含有含環狀結構 之化合物及/或其部份具有環狀結構之樹脂之至少一者之 表面層1 0a。因此,顯著地改良抗蝕刻性。 -應用-本發明之阻劑圖案增厚材料可適合地使用力使欲予增 厚之阻劑圖案增厚,及使空間圖案精密而超越曝光極限。曰 本發明之阻劑圖案增厚材料特別適合使用
體裝置之製造方法。 知方之牛V 當本發明之阻劑圖案增厚材料含有含環狀結構 物及/或其部份具有環狀結構之樹脂之至少— 口 案增厚材料適合使用於覆蓋及 彳’阻劑圖 抗❹1性必須改良之由:二:予曝路於電聚等且其表面 a改良之由樹脂等所形成之圖案 用於含環狀結構之化入物为/ $甘& ^ 更適B使 脂之至部份具有環狀結構之樹 夕‘,,、法使用作為圖案之材料的情形。 (阻劑圖案之形成方法) 本發明之阻劑圖案之形成方法中,在形成欲予增厚之 3J5055 19 1231524 阻』圖案後’塗覆本發明且 增厚之阻劑圖f / /木、尽材料以覆蓋欲予 厚之阻劑圖案。 a厗之阻劑圖案已增 欲予增厚之阻劑圖案之材料的適合 發明之阻劑圖案増厚材料所列之材料。、〜 时确本 2予增=之阻劑圖案可依據已知方法予以形成。 底)並無特別限制,而可 底層(基底)上。底層(基 舍欲予… 依據目的予以適當地選擇。然而, 曰予阻劑圖案係形成至半導體裝置中時, 底)通常為基板如梦晶圓置^底層(基 „ ^ 日W或夕種乳化物膜之任一種等。 阻背]圖案增厚材料之塗覆 、 ii Β ^ ή a , 土後方法並無特別限制,而可依 、 〇塗覆方法中予以適當地選擇。適人的者例為 轉速度為約咖^^二/^條件如下例如:旋 P 至 1〇,〇〇〇rPm,較佳為 800rpm 至 秒。ΓΡ1Ώ,且時間為約1秒至10分鐘,較佳為1秒至90 ⑽^時的塗覆厚度通常為約他叫竭⑷綱謹 Λ ? Α) ’ 較佳為約 l〇〇nm(l,〇00 人)至 5〇〇nm(5 〇⑽ A ) 〇 索择ΐΐ思 '在塗覆時,可先塗覆界面活性劑,與阻劑圖 “材料的塗覆分開,不含在阻劑圖案增厚材料中。 由阻劑圖案增厚材料可有效率地混合(浸潰)至在欲予 曰子之阻劑圖案與阻劑圖案增厚材料間之界面之 之阻劑圖宰的璧目^ι + 的喊點宋看,較佳在塗覆期間或塗覆之後進行 315055 20 1231524 p J圖案增厚材料的預 ^ 烤(加熱及乾燥)。 卞貝人、烤(加熱及乾燥)的 ^ ^ 可依攄目、 方法專並無特別限制; J依據目的予以適當地選 制而
劑圖案的〜、不可造成料增厚U 。(:至loot,且時間為約 ’父圭為70 100秒。 至5刀4里,較佳為40秒至 由可有效率地進行欲早 厚材料之界面之混合的觀點二之阻劑圖案與阻劑圖案增 燥)之後進行塗覆之阻劑圖幸在預烘烤(加熱及乾 口系、厗材料的烘烤。 、的^、件’方法等並無特別限制而可依據目的 適當地選擇。然而,通常 據目的予以 溫度。烘烤的# A 匕預烘烤(加熱及乾燥)高的 人、碎的條件為,例如,、、w 佳為㈣至130。「曰士 酿度為約7〇。(:至15代,較 。至13〇C ’且時間為約 4〇秒至100秒。 /主 > 刀釦較佳為 較佳在烘烤之後進行塗覆之阻 程序。在此情形下,較佳進行顯 =j材科的顯影 .丁 "肩衫私序的理由在於將塗霜 之阻劑圖案增厚材料中未盥 份+ η n T木,、奴予增厚之阻劑圖案混合的部 谷解及移除’而使阻劑圖案顯影(獲得)。 此。、Ρ —上迹關於_影程序相同之評論亦同樣可應用於 法 將參照圖式於後文說明本發明之阻 劑圖案之形成方 如第2Α圖所示,在底層(基底)5 後,如第2Β圖所示, 上塗覆阻劑材料3 a。 使阻劑材料3a圖案化由而形成欲 21 315055 1231524 予增厚之阻劑圖案3。之後 之阻劍圖案3的表面上塗覆阻‘2:圖所示’在欲予增厚 預供烤(加熱及乾燥)由而形成塗m厚材料】,再進行 之阻劑圓索1盥 ’、復、然後,在欲予增厚 韻案3與阻劑圖案增厚材料 以子 增厚材料1混人(、冥、.主 a 界面务生阻劑圖案 扣圖所-:予增厚之阻劑圖案3中。如第 丨間之1 予增厚之阻劑圖案3與阻劑圖案增厚材: 間之界面形成混合(浸潰)層。之 4材科 由進行顯影程序,將塗覆之阻卞,同 弟E圖所示,藉 予曰厚之阻劑圖案混合的部份予以溶解及移除,由卜 (顯影出)在阻劑圖案1()b(欲予 ^由而形成 面層…之阻劑圖案10。日予之阻劑圖案3)上具有表 m序可在水中歧性水溶液中進行。^ 成本有效率地進行顯影程序的觀點來看,較佳為以水 :劑圖案1〇在阻劑圖案10b(欲予增厚之阻劑圖 上具有藉由阻劑圖案增厚材料1的混合所形成之夺 面層心。阻劑比欲予增厚之阻劑圖案3(阻劑1 _厚相當於表面層10a之厚度的量。因此,由阻劑圖宰 1 〇所形成之空間圖幸的宫奋ϊ ^ , ” 门α木的見度小於由欲予增厚之阻劑圖案 (阻劑圖案1 〇 b)所形成之空問岡安 ^ 战之工間圖案者,故由阻劑圖案10所 形成之空間圖案精密。 藉由阻劑圖案增厚材料1形成阻劑圖案10的表面芦 10a。在阻劑圖案增厚材料1含有含環狀結構之化合物及/ 或其部份具有環狀結構之樹脂之至少一者的情形下,顯著 335055 22 1231524 2改良抗㈣性。在此情形τ,即使欲予增厚之阻劑圖案 (2阻劑圖案⑽)為具有不良抗韻性之材料,亦可形成 1〇:表面上具有優異抗敍刻性之表面層…之阻劑圖案 =本發明之阻劑圖案之形成方法所形成之(增厚㈣劑 圖案在欲予增厚之阻劑圖案的表面上具有藉由本發 劑圖案增厚材料混合 Ρ 斤形成之表面層。當阻劑圖案增厚材 厂有3壤狀結構之化合物及/或其部份具有環狀結構之 至少一者時,即使欲予增厚之阻劑圖案為具有不良 几^性之材料’亦可有效率地製造在欲予加厚之阻劑圖 案的表面上具有優異抗蝕刻性之表面之(增厚)阻劑圖案。 :者:藉由本發明之阻劑圖案之形成方法所製造之阻劑圖 〃予'㈢厚之阻劑圖案厚相當於表面層厚度之量。因 此二由此製造之阻劑圖案10所形成之空間圖案的寬度小於 由欲予增厚之阻劑圖案所形成之空間圖案者。因此,藉由 使用本發明之阻劑圖案之形成方法,可有效率地形成_ 的空間圖案。 山 由本發明之阻劑圖案增厚材料所形成之阻劑圖案在欲 予增厚之阻劑圖案上具有由本發明之阻劑圖材: 形成之表面層。 ^ 、,阻劑圖案較佳具有優異之抗蝕刻性。阻劑圖案的蝕刻 速率(nm/s)較佳等於或大於欲予增厚之阻劑圖案者。更明 確地說,當在相同條件下進行測量時,表面層之敍刻速率 (nm/S)對欲予增厚之阻劑圖案之蝕刻速率(nm/s)的比率(欲 315055 23 1231524
或更大’更佳為U 予增厚之阻劑圖案/表面層)較佳為 或更大,特佳為1·3或更大。 挪剡逑罕(nrn/s)可 以預定的日本> a , 從用匕知的餘刻裝置 ”的:間進订姓刻程序’測量試樣 π母早位時間之膜減少量而測定。 里再计 2由使用本發明之阻__厚材❹ 成表面層。由改良抗姓刻性的 屯 含環狀結構之化合物及1部广且古m纟面層較么含有 —者。 一…具有環狀結構之樹脂之至少 表面層是否含有含環狀 狀結構之樹脂之至少一者, IR吸收光譜而予以確認。 結構之化合物及其部份具有環 可藉由,例如,分析表面層的 阻劑圖案可含有含#壯 a…盖衣狀、,“冓之化合物及其部份具有環 狀、、、口構之树月日之至少一者。 ..β 7 ^ ^ 隹此h形下,含環狀結構之化 ό物及/或其部份具有環狀牡蓋 、 °稱之树脂之至少一者的含量 可設定為使該化合物及/或兮抖 / q树月曰由表面層向内部逐漸減 少 〇 本發明之阻劑圖案 間的邊界可為清晰結構 藉 中,欲予增厚之阻劑圖案與表面層 ’或可為非清晰結構。 由本發明之阻劑圖案 之形成方法所製造之阻劑圖案 可適合地使用於,例如,掣止 衣Xe功月b性部件如罩幕圖案、網 線圖案、記錄頭、LCD(液黑is - -、 卜仗日日_不态)、PDP(電滎顯示面板)、 SAW濾波器(表面聲波瀹油哭、、& m , ^ ®耳及應波态)寺,使用於連接光學配線之 光學部件,精密部件如微僖私笪· 健得勤态寺,+導體裝置等。此阻 315055 24 1231524 J θ木可適合地使用於將於德 罢+⑷ 傻文洸明之本發明之半導靜驻 置之製造方法中。 心千ν體裝 (半導體裝置之製造方法) 本發明之半導體裝置之萝皮 方法具有阻劑圖幸形成牛 私,及圖案化步驟。此方法 ⑽化成步 擇之其他步驟。 ^要而予以適當地選 阻劑圖案形成步驟為在底声 案後,塗覆本癸明$阳〆成奴予增厚之阻劑圖 设本《月之阻劑圖案增厚材料 阻劑圖案的表面,由而 现奴予拓尽之 κ于增厚之阻劑圖 阻劑圖案之步驟。阻劑圖宰 α案、厗而形成 之阻劑圖案之形成方法者相同。 卩,、那二本發明 底層並無特別限制’而可依據目的予以適當地選擇 底層的實例為半導體裝置中各 ^擇。 ...^ . 裡凡件的表面層。適合的眚 例為基板如矽晶圓,其表面 Λ 曰 夺種虱化物膜#。必;描 厚之阻劑圖案係如上所述 、奴予乓 再者,在塗覆後,較佳進彳 所述者。 選仃上述之預烘烤、烘烤箄。 圖案化步驟為使用(作兔 、 步驟所形成之阻劑圖案進行 案形成 I虫刻方法並無特別限制,而白'匕之… 予以適當地選擇。乾蝕刻為 已知方法中 I。的貝例。飾刻條件並益姓 別限制,而可依據目的予以、“ l 悚仟並無特 J卞以適當地選擇。 其他步驟的適合實例為界 工步驟等。 刎土復步驟、頒影加 界面活性劑塗覆步驟為 杜阻劑圖案形成步驟之前,在 315055 25 1231524 欲予增厚之阻劑圖案的表面上塗覆界面活性劑溶液的步 驟。 界面活性劑並無特別限制,而可依據目的予以適當地 ^擇適合的只例為上述所列之界面法性劑、及聚環氧乙 烷-聚環氧丙烷縮合產物化合物、聚環氧烷烷基醚化合物、 聚壞氧乙烷烷基醚化合物、聚環氧乙烷衍生化合物、山梨 糖醇酐脂肪酸酯化合物、甘油脂肪酸脂化合物、一級醇乙 醇酯化合物、酚乙醇酯化合物、及壬基酚乙醇酯、辛基酚 乙醇酯、月桂醇乙醇酯、油肖乙醇酯、脂肪酸醋、醯胺、 天,醇、乙二醇、二級醇乙醇酉旨、烧基陽離子性、酿胺四 、及陽離子性、酯四級陽離子性、氧化胺、以及甜菜鹼等之 界面活性劑等。 ^顯影加工步驟為在阻劑圖案形成步驟之後及圖案化步 缽之4,進行塗覆之阻劑圖案增厚材料之顯影加工的步 私。應 >主意顯影加工係如前所述。 '藉由使用本發明之半導體裝置之製造方法,可能有效 =也衣以各種半導體裝置如快閃式記憶體、DRAM、Fram 等。 後文,將具體地說明本發明之實施例。然而,本發明 絕不侷限於這些實施例。 【實施方式】 (實施例1) -阻劑圖案增厚材料之製備- 製備具有表1成- 所不之組成之本發明之阻劑圖案增厚材 315055 26 1231524 料1至4。應注意,表1中,括號中之值的單位為質量份。 2 “樹脂”攔中,“KW-3”為聚乙烯基乙縮醛樹脂(Sekisui化 學公司出品)。在“界面活性劑,,攔中,“TN_8〇,,為非離子性 界面活性劑(Asahi Denka公司出品之聚環氧乙烷單烷基醚 界面活)生劑)’及PC-6”為非離子性界面活性劑(AsaH Denka公司出品之聚環氧乙烷單烷基醚界面活性劑)。再 者,使用純水(去離子水)與異丙醇之混合液體(其質量比為 水(去離子水):異丙醇=98.6: 〇4)作為樹脂以外之主要溶 劑成分。 表1 "---—------- 增厚材料 --------- -----___ ——--——— 界面活性劑 ----—----- 添加之物質 1 ---------- 丨 KW-3(16) ~~ ------—-__ PC-6(0.25) —------- __ 2 KW-3(16) Ρ^6(0.25) 金剛醇(0.8) 3 聚乙烯基吡咯 TN-80(0.25) ^ \ / 烷酮(8) 一 4 L-- 羥基丙基纖維 素(8) PC_6(0.25) — -阻劑圖案之形成- 首先在l〇0〇rpm/5S之條件下,然後在35〇〇rpm/4〇s之 條件下,H由旋轉塗覆法,將如上述所製備之本發明之阻 劑圖案增厚材料i至4塗覆在由ArF阻劑(pAR7〇〇,住友 化學公司出品)所形成之單離的線圖案(寬度:200nm)上。 之後,在价⑽的條件下進行預烘烤,然後在 、in件下進行t、烤。之後’以純水沖洗阻劑圖案增厚材料 315055 27 1231524 藉由使已以阻劑圖 之阻劑圖案顯影, 1至4 60秒’由而移除未混合的部份。 案增厚材料1 i 4予以增厚之欲予增厚 而製備阻劑圖案。 猎由阻劑圖案所形成之办n 成之二間圖案的尺寸與初始圖案尺 p , , P d圖案所形成之空間圖案的 尺寸)一起示於表2中。庫注音,/ 應/土 w 在表2中,‘ς 1,,至‘‘ 4,,係對 應於阻劑圖案增厚材料1至4。 表2
、,、次,將本發明之阻劑圖案增厚材料丨至4塗覆在月 成在矽基板上之阻劑的表面上,而形成厚度為0.5/zm之 表面層。在此等表面層上,以及在作為比較之KrF阻劑 (V 6 Shipley公司出品)上,和在作為比較之聚甲基丙如 酸甲醋(PMMA)上,藉由使用㈣裝置(平行板型咖裝 置,富士公司出品)在P # =200W,壓力=〇 〇2托,Ch氣典 之條件下進行姓刻三分鐘。測量試樣的膜 量:計算蝕刻速率,再藉由使用KrF阻劑之蝕刻速率作^ 標準進行相對評估。 315055 28 1231524 表3
#如第3A圖所示,在秒基板i i上形成層間絕緣膜η。 二第:’所:,層間絕緣膜12上藉由濺渡法形成鈦膜 。,、〜人,如第3C圖所示,形成阻劑圖案M。藉由使用 阻劑圖案14作為罩幕,藉由反應性離子㈣使鈦膜13圖 案化由而形成^孔15a。接著,如第3D圖所示,使用鈦膜 13作為罩幕藉由反應性蝕刻移除阻劑圖案14,而在層間絕 緣膜12中形成開孔1 5 b。 一其次,藉由濕式加工移除鈦膜13,再如第4A圖所示, 精由歲鑛法在層間絕緣膜12上形成TiN膜16。接著,在 ΤιΝ膜1 6上藉由電解電鍍法成長Cu膜! 7。其次,如第扣 圖所不藉由CMP進行平面化,由而使阻障金屬層及Cu 315055 29 !231524 膜(第一金屬膜)僅留在對應於開孔1 5b之溝槽部份中(第 3D圖),而形成第一層之配線17a。 其次’如第4C圖所示,在第一層之配線17a上形成 層間絕緣膜18。之後,如第4D圖所示,以與第3B至3D 圖及第4A和4B圖相同之方式,形成連接第一層之配線 1 7a與後續將形成之上層配線之Cll塞(第二金屬膜)丨9與 ™ 膜 16a。 藉由重複上述個別之製程,如第5圖所示,可製造在 矽基板11上具有第一層之配線i 7a,第二層之配線2〇,及 第三層之配線21之多層配線結構之半導體裝置。應注意形 成在各層配線下之阻障金屬層並未示於第$圖中。 在目前之實施例2中,阻劑圖案1 4為使用本發明之阻 以與實施例1相同之方式製造之阻劑圖 劑圖案增厚材料, 案。 (實施例3) -快閃式記憶體及其製造方法_ 貫施例3為使用本發明之阻劑圖案增厚材料之本發明
的貫例。應注意,在實施例3 26、27、29、32、及 34 為已 吐料以與實施例1及2相同之
第6A及6B圖為稱為fl〇t〇x型或Ετ〇χ型之fLASH EPROM的上視圖(平面圖) 8F、9G、9H、 ‘值1圖)。應注意第7A、7B、7C、8D、 及91圖為說明FLASH EPROM之製造 30 315055 1231524 方法之貫例的截面圖。在第Μ至9 為記憶胞部份(第一元件區域),且為二’在左側的圖式 極之Μ 〇 S電晶體之該部份之向、:成具有:動閘 X方向)的进二rwA /、门(乐6A及6B圖中之 式相同补 彳向截面)。在中央的圖式為與左側圖 之記憶胞部份’且為與,方向正交之閘 側的w甘Λ、 圖⑺方向截面)。在右 件區域形成M〇S電晶體之周邊電路部份(第二元 面))㈣份的截面圖(第6AA6B圖中之A方向截 崎百先,如第7A圖所示,在P型Si基板22上於元件 隔離區域選擇性地形成Si〇2之場氧化物膜23。之後,藉 由熱乳化作用以Si〇2膜於記憶胞部份(第-元件區域)之 M〇S電晶體處形成第-閘極絕緣膜24a以變成10nm(1〇〇 A)至3〇nm(300 A)之厚度。在另一製程中,藉由熱氧化作 用以S1〇2膜於周邊電路部份(第二元件區域)之簡電晶 體處形成第二閘極絕緣膜24b以變成1〇疆幻至⑽ (500 A )之厚度。應注意,當第_閘極絕緣膜…與第二閘 極、巴’彖膜24b為相同厚度時,這些氧化物膜可在相同製程 中同時形成。 其次,為了於記憶胞部份(第7A圖中之左側及中央) 升y成具有£制型(depression type)n-通道之MOS電晶體, 以阻劑膜26掩蔽周邊電路部份(第7A圖中之右側)以控制 L界电C然後’藉由離子植入法以h 至1χ ι〇Μ cm之劑里將作為心型雜質之磷(p)或砷(As)導入此區域 31 315055 1231524 中二區域變成直接位於浮”極下方 成第一臨界值控制層25a。應 ^由而形 # «j r -T ^ ^ ^ 一 /思,此時雜質之劑量及導 電型恶可依據係欲形成壓制型 守 啊通道而予以適當地選擇Λ ^畜㈣(acc_iat_ 古其次了於周邊電路部份(第7BW中之右側)形成且 有壓制型η-通道之M0S電晶體,以阻劑膜”掩蔽”胞 :份(第7Β圖中之左側及中央)以控制臨界電 : 由離子植人法以1X1G%·2幻之劑量將^為η 型雜質之物或坤㈣導入此區域中,此區域變成直接位 極下方之通道區域’由而形成第二臨界值控制層 其次’將厚度為 5〇nm(5〇0 Α )至 2〇〇nm(2,_ α ) -多晶矽膜(第一導體膜)28塗覆在整個表面上作為於吃情 胞部份(第7C圖中之左側及中央)之刪電晶體的浮動閑 極及作為於周4電路部份(第7C _中之右側)之Μ。… 體的閘極。 之後,如第8D圖所示,使用所形成之阻劑膜29作為 罩幕使第-多晶矽膜28圖案化,由而於記憶胞部份(第8D 圖中之左側及中央)在M〇s電晶體處形成浮動閘極28a。 ,糾’如第8D圖所示,於χ方向,進行圖案化以獲得 最終寬度,而於Υ方向,欲變成S/D區域層之區域依然以 阻劑膜29予以覆蓋沒有圖案化。 、 其次’如第8E圖之左側及中央所示,在移除阻劑膜 29後,藉由熱氧化作用形成由以〇2膜所形成之電容器絕 315055 32 1231524 緣膜3〇a至大約20nm(2〇〇 A)至5〇nm(5〇〇 之厚度以舜 蓋浮動閘極28a。於此時,在周邊電路部份(第8e ^中: =側)之第-多晶㈣28上形成由叫膜所形成之電容器 絕緣膜30b。此處,雖然電容器絕緣膜3〇a與3⑽係^由° W〇2膜所形成,但其可由以〇2與Μ##膜之兩至三声 合膜所形成。 9 複 其次,如第8E圖所示,將欲變成控制閘極之第二夕 日日矽膜(第二導體膜)3 1形成至5〇nm(5〇〇 A )至 2〇〇nm(2,GGG A )之厚度以覆蓋浮動閘極28 膜3〇a。 电奋态硙緣 然後,如第8F圖所示,以阻劑膜32掩蔽記憶部 F =之左側及中央),再藉由姓刻依次地移除周邊電路 伤(第8F圖中之右側)之第—多曰 ,nu 弟一夕日日矽膜3 1及電容器絕緣膜 ,由而使第一多晶矽膜28曝露在表面上。 、 接者’如第9G圖所示,使用阻劑2 憶部份(第9G圖之左側及中央)之僅於χ以乍罔為罩幕對§己 一 兴j之僅於X方向圖案化之 =晶石夕膜3卜電容器絕緣膜3Ga及第—多晶石夕膜仏在 卜向進行圖案化以變成第一閘極部份仏之最終尺寸。 。。成在Y方向具有大約1//m寬度之由控制閘極31a/電容 态絕緣膜3〇c/浮動間搞/ ^ ^ 膜32作A罢复 〇形成之層合結構。使用阻劑 、_夕”、、罩幕,對周邊電路部份(第9G圖中之左側)之 ===進行圖案化以變成第二間極部份m之最終 、 v成大約^ m寬度之閘極28b。 其次,使用由記憶胞部份(第9關之左側及中央)之控 3Ϊ5055 33 1231524 制閘極31a/電容器絕緣膜30以浮動閘極28c所形成之層合 ^構作為罩幕,藉由離子植入法以1χ 1〇14〇111-2至1χ l〇16cnr2之劑量將磷(Ρ)或砷(As)導入元件形成區域之以基 板22中,由而形成η型S/D區域層35&及3外。使用於周 邊電路部份(第9H圖之右側)之閘極28b作為罩幕,藉由離 子植入法以lx 10Hcm-2至1χ 1〇i6cm-2之劑量將作為〇型 雜貝之磷(P)或砷(As)導入元件形成區域之Si基板中,由而 死^成S/D區域層36a及36b。 接著,藉由形成厚度為約5〇〇nrn(5〇〇〇 A )之由PSG膜 所形成之層間絕緣膜37而覆蓋記憶胞部份(第9i圖之左側 及中央)之第一閘極部份33&及周邊電路部份(第91圖之右 側)之弟一閘極部份3 3 b。 之後’在形成在S/D區域層35a、35b及S/D區域層 6 a 3 6 b上之層間絕緣膜3 7中形成接觸孔洞3 8 a、3 8 b及 接觸孔洞39a、39b。之後,形成S/D電極40a、40b及s/D 電極 41a、41b。 以此方式,如第91圖所示,製成作為半導體裝置之 FLASH EPROM。 ’ 在此FLASH EPROM中,周邊電路部份(第7A圖至91 圖中右側)之第二閘極絕緣膜24b總是在形成後以第一多 晶石夕膜28或閘極28b予以覆蓋(參照第7C至91圖中之右 側)°因此,第二閘極絕緣膜24b保持在初始形成時之厚 度。因此,容易控制第二閘極絕緣膜24b的厚度,且容易 調整導電性雜質的濃度以控制臨界電壓。 315055 34 1231524 應注意’在上述實例中, 首先,在間極橫向(第、第—閑極部份仏’ 進行圖案化,之後,在㈣縱 X方向)以預定寬度 向)進行圖案化以獲致最終預定寬声。缺及6B圖中之Y方 閘極縱向(第6A及6B圖中又^而’相反地,可在 化,之後,可在門he ^ 方向)以預定寬度進行圖案 之傻了在閘極橫向(第6八及6β圖 圖案化以獲致最終預定寬度。 ° )、订 第每至1〇C圖所不之製造FLASH EPR〇m的實例與 的制ί口扑料炎斤 、 第8F圖所示之製程後 衣私文、交為弟10Α至1〇c圖所示之製程。亦即 l〇A圖所示,此實施例與上述實施例的差異僅在於 1〇A圖之左側及中央所示之記憶胞部份之第二多晶石夕膜31 上和在第10A圖中之右側所示之周邊電路部份之第一多晶 矽膜28上,藉由形成由鎢(w)膜或鈦(Ti)膜所形成之高熔 點金屬膜(第四導體膜)42至大約2〇〇nm(2〇〇〇 A )之厚度所 形成之多晶金屬矽化物(p〇lycide)膜之特徵上。第1〇a圖後 之製程,亦即,第10B及i〇c圖所示之製程係與那些第 9G至91圖所示者相同。省略那些與第9G至91圖所示者 相同之製程的說明。在第10A至10C圖中,那些與第9G 至91圖所示者相同之部份係以相同之圖式標號表示。 以此方式,如第10C圖所示,製造作為半導體裝置之 FLASH EPROM。 在此FLASH EPROM中,在控制閘極3 1 a及閘極28b 上形成南炫點金屬膜(弟四導體膜)4 2 a及4 2 b。因此,電阻 35 315055 1231524 值可更為下降。 應注意,此處,使用高熔點金屬膜(第四導體膜)4h 及42b作為高熔點金屬膜(第四導體膜)。然而,可使用高 熔點金屬矽化物膜如矽化鈦(TiSi)膜等。 =UA至11C圖所示iFLASHEpR〇M的製造實例與 上述實施例相同,但周邊電路部份(第二元件區域八第“A 圖中之右側)之第二閘極部份33c以與記憶胞部份(第一元 件區域)(第UA圖中之左侧及中央)之第一閘極部份3“相 同之方式亦具有第一多晶矽膜28b(第一導體膜)/si〇2膜 3〇d(電容器絕緣膜)/第二多晶矽膜31b(第二導體膜)之結 構,而且使第一多晶矽膜28b及第二多晶矽膜3^短路以 形成第11B圖或第11 C圖所示之閘極。 此處,如第11B圖所示,在,例如,與第nA圖所示 之弟一閘極部伤3 3 c不同的地方,例如,在絕緣膜5 4上, 形成穿過第一多晶矽膜28b(第一導體膜)/Si〇2膜3〇d(電容 器絕緣膜)/第二多晶矽膜31b(第二導體膜)之開孔52a。將 第三導體膜,例如,高熔點金屬膜53a如w膜或Ti膜等 填充在開孔52a中。由而使第一多晶矽膜28b及第二多晶 矽膜31b短路。或者,如第11C圖所示,形成穿過第一多 晶石夕膜28b(第一導體膜)/Si〇2膜3〇d(電容器絕緣膜)之開 孔5 2b。第一多晶矽膜28b(較低層)曝露在開孔52b的底 部。之後’將第三導電層,例如,高熔點金屬膜5 3 b如w 膜或Ti膜專填充在開孔52b中。由而使第一多晶石夕膜28b 及弟^一多晶碎膜3 1b短路。 36 315055 1231524 3 k電路部份之繁-习33c及記憶胞部份之第一閘極部 甲D部 to 切3 3 a具有相同έ士士基 口此,周邊電路部份與記憶胞部份 …構。 化制、止古、本,& & 士 了同日守形成。由而可_ 衣方法’而為有效率者。 間 應注意’此處,第三導體 ^第四導體膜)42係分別形成。、心或=與高炫點金屬 為同一的高熔點金屬膜。 ^成作 (實施例4) 、記錄頭之製造- 實施例4係關於作為使用 十$月之阻劑圖案增厚沐 之本發明之阻劑圖案之库用给如+ 予材枓 音 茶之應用只例之記錄頭之製造。應注 "Λ %例4中’將於後文說明之阻劑圖案102及126 =使用本發明之阻劑圖案增厚材料藉由與實施例i相同 之方法予以增厚之阻劑圖案。 第UA至12D圖為說明記錄頭之製造的方法圖式。 首先,如第12A圖所示,在屏pi pj 在層間系巴緣膜100上形成厚 度為6 /Z m之阻劑膜。進行曝 π α 』、九及_衫,以形成具有用於 形成螺旋形,薄膜磁性線圈之關 固炙開孔圖案之阻劑圖案1 02。 其次’如第12Β圖所示’在層間絕緣層ι〇〇上,即, 在阻劑圖#1〇2上及在未形成阻劑圖案1〇2之區域,亦即, =_之暴露表面上’藉由蒸氣沈積形成鍵覆底層⑽。 鍍復底層106為具有〇.01//m厚产 M与度之丁1附著膜與具有0.05 V m厚度之Cu附著膜的層合物。 其次’如第12C圖所示,在層間絕緣層1〇〇上,即, 315055 37 1231524 形成在開孔104 形成由厚度為3 在未形成阻劑圖案i 〇2之區域,亦即,在 之暴露表面上之鍍覆底層1〇6的表面上, # m之Cu鍍覆膜所形成之薄膜導體1〇8。 然後,如第12D圖所示,當阻劑圖宰 ^ R , ^ a闊系1 〇2被熔化及移 除且自層間絕緣層100剝落時,形 ^ _ 风田/專膑導體108之螺 疋形圖案所形成之薄膜磁性線圈11 〇。 、 由而製得記錄頭。 :科予以增厚之阻劑圖案102形成精密的螺旋形圖宰。1 ,缚膜磁性線圈110精密且細微, ^至18圖為說明另—生產 如弟13圖所示,藉由濺鍍法形成間隙層114芸 形成之非磁性基板112。應注意藉由㈣法事先^ 氧化矽所形成之絕緣體層(未示出)及由Ni-Fe坡莫人 金所形成之導帝麻皮莫合 外在非讲 )以覆蓋非磁性基板山,》 性基板112上形成& Ni'Fe坡莫合金所形成之_ 低部份磁柯® f 土 -山、 丨少风之知 域切“Γ 然後’在間隙層114上之預定區 =由熱固性樹脂所形成之樹脂絕緣膜116,除了合 份之=:出之較低部份磁性層之磁性末稍端部份的; 阻_118、:人,在樹脂絕緣膜116上塗覆阻劑材料以Μ 曝光及顯影,由 ,於數百。C之、、w 加工約1小時, /、、〗後,如第14圖所示,使阻劑膜 而形成螺旋形圖案。接著,如第15圖 度對螺旋形圖案之阻劑膜118施加熱1 3]5055 38 1231524 螺旋形圖案1 2 0。然後,形成由 122以覆蓋第一螺旋形圖案12〇 由而形成突起形狀之第一 CU所形成之導電性底層 的表面。 八认,如第16圖所示,藉由旋轉塗覆法在導電性底層 上塗覆阻劑材料以形成阻劑膜124。之後,在第一螺: ::案12。上使阻劑膜124圖案化,由而形成阻劑圖案 然後,如第17圖所示,在導電性底層122的暴露表面 上’:即於未形成阻劑圖案126之區域,藉由鍍覆法形成
Cu導體層128。之後’如第18圖所示,藉由溶解及移除 J圖案1 26 ’而自導電性底層1 22上剝除阻劑圖案丨26, 幵y成由Cu V體層1 28所形成之螺旋形,薄膜磁性線 圈 130。 ' 么*以此方式,製得如第19圖中之平面圖所示之在樹脂絕 彖膜116上具有磁性層132且在表面上具有薄膜磁性線圈 13 〇之記錄頭。 於所獲得之磁性頭,藉由使用本發明之阻劑圖案增厚 才料予以;厚之阻劑圖案i 2 6而形成精密的螺旋形圖案。 因此,薄膜磁性線圈13〇精密且細微,而極適合於大量生 產。 本發明提供一種阻劑圖案之形成方法,其在欲予增厚 之阻劑圖案的圖案化期間,可照原樣利用現存曝光裝置的 光源(如ArF準分子雷射光等),其具有優異之大量生產 力且其可精遂、地形成空間圖案而超越該種光源的曝光極 315055 39 1231524 限。 :者:本發明亦提供一種阻劑圖案增厚材料,當其塗 後在欲予增厚之阻劑 βΒ ^ 口茶上打,可有效率地使欲予增厚之 阻劑圖案增厚,且1裔人 曰子< /、 於以超越現存曝光裝置之光源的 心光極限製造精密空間圖案。 /、 又’本發明提供一種半導體裝置之製造方法,其藉由 使用已形成為精密之空間圖案作為罩幕圖t,可在為氧化 物膜等之底層上形成精密圖宰 山口示 且具可有效率地大量生產 具有精密配線等之高性能半導體裝置。 【圖式簡單說明】 第1A圖至第10圖為說明使用本發明之阻劑圖案增厚 材料使欲予增厚之阻劑圖案增厚之機制之一實例的圖 第2A圖至第2E圖為說明本發明之阻劑圖案之形成方 法之實例的圖式。 第3A圖至第3D圖為說明藉由使用本發明之半導體裴 置之製造方法之具有多層配線結構之半導體裝置之製造方 法之實例之圖式的部份1。 第4A圖至第4D圖為說明藉由使用本發明之半導體裝 置之製造方法之具有多層配線結構之半導體裝置之製造方 法之實例之圖式的部份2。 第5圖為說明藉由使用本發明之半導體裝置之製造方 法之具有多層配線結構之半導體裝置之製造方法之實例之 圖式的部份3。 第6A圖及第6B圖為說明本發明之半導體裝置之一實 315055 40 1231524 例之FLASH EPROM的上視圖。 第7A圖至第7C圖為說明本發明之半導體裝置之制迭 方法之實例之FLASH EPROM之製造方法之一組截面二: 部份1。 第8D圖至第8F圖為說明本發明之半導體裝置之製造 方法之實例之FLASH EPROM之製造方法之―組截面圖= 部份2。 第9G圖至第91圖為說明本發明之半導體裝置之製造 方法之實例之FLASH EPROM之製造方法之一组截面圖的# 部份3。 明之半導體裝置之製 之製造方法的截面 明之半導體裝置之製 之製造方法的截面
第10A圖至第l〇C圖為說明本發 造方法之另一實例之FLASH EPROM 圖0 第11A圖至第lie圖為說明本發 造方法之另一實例之flash epr〇m 圖0 弟 2 A圖至弟12 D圖為令穿日月施田如j 口馮°兄明應用於製造記錄頭之已藉 由使用本發明之阻劑圖宰; 茶曰厗材枓予以增厚之阻劑圖案之 貝例的截面圖。 第1 3圖為說明應用於犁侔今棘 + 明夕咖七 於衣仏δ己錄頭之已藉由使用本發 =阻_案增厚材料h增厚之阻劑圖案 方法之部份1的截面圖。 苐14圖為5兒明應用於赞;土 $样確々〇 —. BB . „0 ^ 扣於衣& 6己錄頭之已藉由使用本發 乃之阻劑圖幸择戶4士 ^ /、θ厗材枓予以增厚之阻劑圖案之另一實例之 315055 4】 1231524 方法之部份2的截面圖。 第1 5圖為說明應用於製造記錄頭之已藉由使用本發 明之阻^圖案增厚材料予以增厚之阻劑圖案之另一實例之 方法之部份3的截面圖。 第1 6圖為說明應用於製造記錄頭之已藉由使用本發 明之阻劑圖案增厚材料丨以增厚之阻劑目t之另一實例X之 方法之部份4的截面圖。 第17圖為說明應用於製造記錄頭之已藉由使用本發 明之阻劑圖案增厚材料予以增厚之阻劑圖案之另-實例之 方法之部份5的截面圖。 第18圖為說明應用於製造記錄頭之已藉由使用本發 明之阻劑圖案增厚材料予以增厚之阻劑圖案之另一實例之 方法之部份6的截面圖。 第19圖為顯示藉由第13圖至第18圖之方法所製造之 §己錄頭之實例的平面圖。 1 阻劑圖案增厚材料 3a 阻劑材料 10、14、102、120 阻劑圖案 l〇b 阻劑圖案(欲予增厚 3 欲予增厚之阻劑圖 5、106、112 底層 l〇a 表面層 之阻劑圖案) 案 Π、22矽基板 鈦膜 12、18、37、100層間絕緣膜 15a 、 15b 、 52a 、 104 開孔 16、16a TiN 膜 17 Cu 膜 17a 第一層之配線 19 Cu 塞 42 315055 1231524 20 23 24b 26、 28a 30d 31a 3 5a 40a 42、 110 116 122 130 第二層之配線 场氧化物膜 第二閘極絕緣膜 27、32、124阻劑膜 、28c浮動閘極 Si02 膜 控制閘極 、35b S/D區域層 、40b 、 41a 、 41b 42a、42b、53a 薄膜磁性線圈 樹脂絕緣膜 導電性底層 薄膜磁性線圈 21 第三層之配線 24a 第一閘極絕緣膜 25a 臨界值控制層 28、2 8b第一多晶石夕膜 30a、30b、30c電容器絕緣膜 31、31b第二多晶矽膜 33b、33c第二閘極部份 38a、38b、39a、39b 接觸孔洞 S/D電極 高熔點金屬膜 114 間隙層 120 螺旋形圖案 128 導體層 13 2 磁性層 315055 43

Claims (1)

1231524 拾、申請專利範圍: 1. 一種阻劑圖案增厚材料,包括·· 樹脂;以及 界面活性劑。 2. 3. 如申請專利範圍第1項之阻劑圖案增厚材料,其中,該 阻J圖案增厚材料為水溶性及鹼溶性中之至少一者。 如申請專利範圍第i項之阻劑圖案增厚材料,1中,古亥 界面活性劑為選自非離子性界面活性劑、陽離子性界面 活1*生月]陰離子性界面活性劑、及兩性界面活性劑中之 至少一者。 如申請專利範圍第3項之阻劑圖案增厚材料,其中,該 非離子性界面活性劑係選自聚環氧乙烷-聚環氧丙烷: 合產物化合物、聚環氧烷烷基醚化合物、聚環氧乙烷烷 基喊化合物、聚環氧乙烧衍生化合物、山梨糖醇肝月^ 酸酯化合物、甘油脂肪酸醋化合物、一級醇乙醇醋化人 物、齡乙醇醋化合物、院醇醋界面活性劑、脂肪酸醋界 面活性劑、醯胺界面活性劑、醇界面活姓劑、及乙二胺 界面活性劑; 該陽離子性界面活性劑係選自烷基陽離子性該界 面活性劑、醯胺四級陽離子性界面活性劑、及酯四級陽 離子性界面活性劑;以及 兩性界面活性劑係選自氧化胺界面活性劑及甜菜 驗界面活性劑。 5·如申請專利範圍第1項之阻劑圖案增厚材料,其中,該 315055 44 1231524 樹腊為水溶性及鹼溶性令之至少 6·如申請專利範圍第1 樹腊係選自聚乙_二;^案增厚材料’其中,訪 酯中之至少一者。 來乙烯基乙縮醛、及聚醋酸乙稀 7·如申請專利範圍第1 樹脂至少在其料具切增她,其中,該 8. 項之阻劑_厚材料,其中,該 衣狀…構係砥自芳香族化入 化合物中之至少一者。 月曰裱知化合物、及雜環 9 ·如申請專利範圍第Γ 環狀結構之化合物。阻劑圖案增厚材料,復包括含 邊如申請專利範圍第9項之阻 含環狀結構之化合物為 、曰;材枓,其中,該 U.如申請專利範圍第9項之二^溶性中至少一者。 $ <阻劑圖案增屋好 含環狀結構之化合物係選自芳香 ^科,其中,該 物、及雜環化合物中之至少一者、σ物、脂環族化合 如申請專利範圍第u項:阻劑圖。案增 該芳香族化合物係選自多酚化合物一夭 合物、萘多經基化合物、苯酮化合:二族嫩 其衍生物、及其糖苷;以及 颂頁鲖化合物、 脂環族化合物係選自多環燒、環燒 生物、及其糖苷。 颂固醇、其衍 】3:=專利範圍第1項之f且劑圖索增厚持料,復包括有 315055 45 1231524 l4.=申請專利範圍第13項之阻_案增厚材料,其中, Μ有機溶劑係選自醇溶劑、直鏈 ^ ^ ^ ^ ^ ^ m ^ ^ %狀酯溶劑 / Μ、直鏈醚溶劑、及環狀醚溶劑中之至少一 U·—種阻劑圖案,包括 夕 。 覆蓋欲予增厚之阻劑圖案的表面以使該欲予增厚 阻劑圖案增厚之阻劑圖案增厚材料, 其中,該阻劑圖案增厚材料係在該欲予增厚之阻齊 @案形成後施加在該欲子辦严 圖査祕r ;之阻劑圖案上,且該阻齊】 圖案增厚材料包括·· 樹脂;以及 界面活性劑。 16 種阻劑圖案之形成方法,包括下述步驟: 形成欲予增厚之阻劑材料; 塗覆阻劑圖案增厚材料覆 復iσ亥奴予增厚之阻劑 口水的表面;以及 形成使該欲予增厚之阻劑圖案增厚之阻劑圖案, 劑。其中’該阻劑圖案增厚材料包括樹脂;及界面活性 7:申凊專利範圍第16項之阻劑圖案之形成方法其 ’在阻劑圖案增厚材料塗 後後進订該阻劑圖案增厚材 料的顯影程序。 ^ • 一種半導體裝置,包 LV +、,厂 匕括猎由使用以阻劑圖案增厚材料予 以增厚之阻劑圖案所形成 甘士# 厚材料包括樹脂:及界面活性劑。 柔曰 315055 46 1231524 19·-種半導體裝置之製造方法,包括下述步驟: 形成阻劑圖案,其中,在底層上形成欲予增厚之阻 劑圖案後,藉由阻劑圖案增厚材料塗覆欲切厚之阻劑 圖案’以覆蓋該欲予增厚之阻劑圖案的表面,以形成: 欲予增厚之阻劑圖案增厚之阻劑圖案;以及 使用该阻劑圖案藉由蝕刻使該底層圖案化, 其中,該阻劑圖案增厚材料包括樹脂;及界面活性 20·如申請專利範圍第19項之半導體裝置之製造方法,其 ^奴予增厚之阻劑圖案的材料係選自酚醛清漆阻劑、 夕蛵基笨乙烯(PHS)阻劑、丙烯酸阻劑、環烯烴·馬來酸 酐阻劑、環烯烴阻劑、及環烯烴-丙烯酸系混合阻劑中 之至少一者。 47 315055
TW092125713A 2002-09-30 2003-09-18 Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device TWI231524B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002288117A JP3850781B2 (ja) 2002-09-30 2002-09-30 レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200407948A TW200407948A (en) 2004-05-16
TWI231524B true TWI231524B (en) 2005-04-21

Family

ID=31973463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092125713A TWI231524B (en) 2002-09-30 2003-09-18 Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device

Country Status (6)

Country Link
US (1) US20040072098A1 (zh)
EP (1) EP1403717A1 (zh)
JP (1) JP3850781B2 (zh)
KR (2) KR101042656B1 (zh)
CN (1) CN1497670A (zh)
TW (1) TWI231524B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7399582B2 (en) * 2003-07-17 2008-07-15 Az Electronic Materials Usa Corp. Material for forming fine pattern and method for forming fine pattern using the same
JP4343022B2 (ja) 2004-05-10 2009-10-14 東京エレクトロン株式会社 基板の処理方法及び基板の処理装置
JP4490228B2 (ja) * 2004-06-15 2010-06-23 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4535374B2 (ja) * 2004-08-20 2010-09-01 東京応化工業株式会社 パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
JP4381285B2 (ja) * 2004-11-11 2009-12-09 株式会社Sokudo 基板処理装置および基板処理方法
JP4676325B2 (ja) 2005-02-18 2011-04-27 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4566862B2 (ja) * 2005-08-25 2010-10-20 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4657899B2 (ja) 2005-11-30 2011-03-23 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4531726B2 (ja) * 2006-06-22 2010-08-25 Azエレクトロニックマテリアルズ株式会社 微細化されたレジストパターンの形成方法
KR20080014388A (ko) * 2006-08-11 2008-02-14 제일모직주식회사 불용성 중합체를 형성하는 미세패턴 형성용 수지 조성물, 이를 이용한 반도체 장치의 제조방법 및 그로부터 제조된 반도체 장치
JP4724072B2 (ja) * 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP4724073B2 (ja) 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
JP4739150B2 (ja) 2006-08-30 2011-08-03 富士通株式会社 レジストカバー膜形成材料、レジストパターンの形成方法、電子デバイス及びその製造方法
JP5018307B2 (ja) 2006-09-26 2012-09-05 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4801550B2 (ja) 2006-09-26 2011-10-26 富士通株式会社 レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法
KR20080061651A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 형성방법
US20080220612A1 (en) * 2007-03-06 2008-09-11 Ute Drechsler Protection of polymer surfaces during micro-fabrication
US8298744B2 (en) 2007-05-18 2012-10-30 Samsung Electronics Co., Ltd. Coating material for photoresist pattern and method of forming fine pattern using the same
JP5659872B2 (ja) 2010-10-22 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5659873B2 (ja) 2010-12-16 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP5708071B2 (ja) 2011-03-11 2015-04-30 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW353158B (en) * 1994-03-09 1999-02-21 Nat Starch Chem Invest Aqueous photoresist composition, method for preparing the same and circuit board comprising thereof
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
TW372337B (en) * 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
JP3189773B2 (ja) * 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3924910B2 (ja) * 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
JP4294154B2 (ja) * 1999-04-14 2009-07-08 株式会社ルネサステクノロジ 微細パターン形成材料を用いた半導体装置の製造方法
JP3950584B2 (ja) * 1999-06-29 2007-08-01 Azエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
JP2001066782A (ja) * 1999-08-26 2001-03-16 Mitsubishi Electric Corp 半導体装置の製造方法並びに半導体装置
US6410677B1 (en) * 1999-09-28 2002-06-25 Sumitomo Bakelite Company Limited Resin composition for insulating material, and insulating material produced from said resin composition
JP2001109165A (ja) * 1999-10-05 2001-04-20 Clariant (Japan) Kk パターン形成方法
JP2001228616A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
JP3348715B2 (ja) * 2000-02-25 2002-11-20 ティーディーケイ株式会社 レジストパターン形成方法、フレームめっき方法及び薄膜磁気ヘッドの製造方法
TW536734B (en) * 2000-07-31 2003-06-11 Clariant Int Ltd Process for manufacturing a microelectronic device
JP3988517B2 (ja) * 2001-04-27 2007-10-10 Jsr株式会社 感放射線性樹脂組成物
JP3633595B2 (ja) * 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
EP1315043A1 (en) * 2001-11-27 2003-05-28 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
US7189783B2 (en) * 2001-11-27 2007-03-13 Fujitsu Limited Resist pattern thickening material, resist pattern and forming process thereof, and semiconductor device and manufacturing process thereof
JP3858730B2 (ja) * 2002-03-05 2006-12-20 富士通株式会社 レジストパターン改善化材料およびそれを用いたパターンの製造方法
JP3850767B2 (ja) * 2002-07-25 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200407948A (en) 2004-05-16
KR20040030319A (ko) 2004-04-09
KR20110042045A (ko) 2011-04-22
KR101125412B1 (ko) 2012-03-27
JP3850781B2 (ja) 2006-11-29
EP1403717A1 (en) 2004-03-31
US20040072098A1 (en) 2004-04-15
CN1497670A (zh) 2004-05-19
KR101042656B1 (ko) 2011-06-20
JP2004126080A (ja) 2004-04-22

Similar Documents

Publication Publication Date Title
TWI231524B (en) Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device
TWI283797B (en) Resist pattern thickening material, resist pattern and process for forming the same, and semiconductor device and process for manufacturing the same
TWI303449B (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
TWI264060B (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for producing the same
JP3895269B2 (ja) レジストパターンの形成方法並びに半導体装置及びその製造方法
TWI312446B (en) Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device
JP4566862B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
CN101034256B (zh) 抗蚀图增厚材料、抗蚀图及其形成工艺以及半导体器件及其制造工艺
JP4316222B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
TWI391786B (zh) 光阻覆蓋膜形成材料、光阻圖案形成方法、以及電子元件及其製造方法
US7361448B2 (en) Resist pattern thickening material and process for forming the same, and semiconductor device and process for manufacturing the same
JP4616040B2 (ja) レジストカバー膜形成材料、レジストパターンの形成方法、電子デバイス及びその製造方法
JP4417191B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
KR100760113B1 (ko) 레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조방법, 및 반도체 장치 및 그의 제조 방법
JP4440285B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP2006060006A (ja) 半導体装置及びその製造方法、並びに、レジストパターンの形成方法
JP4447569B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP4402068B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees