CN1489193A - 半导体元件的制造方法以及半导体元件 - Google Patents

半导体元件的制造方法以及半导体元件 Download PDF

Info

Publication number
CN1489193A
CN1489193A CNA031553346A CN03155334A CN1489193A CN 1489193 A CN1489193 A CN 1489193A CN A031553346 A CNA031553346 A CN A031553346A CN 03155334 A CN03155334 A CN 03155334A CN 1489193 A CN1489193 A CN 1489193A
Authority
CN
China
Prior art keywords
semiconductor element
resilient coating
submissive
semiconductor chip
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031553346A
Other languages
English (en)
Other versions
CN1245744C (zh
Inventor
哈里・黑德勒
哈里·黑德勒
坦・迈耶
托尔斯坦·迈耶
・瓦斯克斯
芭芭拉·瓦斯克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1489193A publication Critical patent/CN1489193A/zh
Application granted granted Critical
Publication of CN1245744C publication Critical patent/CN1245744C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种用于制造半导体元件(1)的方法，半导体元件(1)安装在印刷电路板上，半导体元件包括外壳(8)，外壳(8)至少部分地用其后侧区(81)和/或侧区(82)包围至少一个以平面形式形成的半导体芯片(3)，为半导体芯片指定电触点(5)，半导体芯片借助于这些电触点电连接到设在印刷电路板上的电极或电极区，电触点(5)电连接到在半导体芯片(3)的前侧(33)上的电接触区(32)，电接触区在一起定位在明显小于前铡(33)的整个面积的触点产生区(31)。

Description

半导体元件的制造方法以及半导体元件
技术领域
本发明涉及一种用于制造安装在印刷电路板上的半导体元件的方法，这种半导体元件包括一个外壳，外壳包围至少部分地在后侧区和/或侧区以平面形式形成的半导体芯片，对于半导体芯片指定电触点，借助于电触点将半导体芯片连接到设在印刷电路板上的电极或电极区，电触点电连接到位于半导体芯片前侧的多个电接触区，多个电接触区一起设置在触点产生区中，触点产生区明显小于前侧的总面积。本发明进一步还涉及一种半导体元件。
背景技术
在大规模集成的和极大地微型化的半导体元件中，在所说的元件装在印刷板(印刷电路板)后，对于增密程度存在的问题是：一旦发生温度涨落，由于所涉及的材料的热膨胀系数不同，在元件内以及在元件和印刷电路板之间产生强大的机械应力。图5表示这样一种微型化的半导体模块的常规的设计。半导体元件1通过它的电触点5连接到印刷电路板2。半导体芯片3又借助于电触点14连接到插入块12，半导体芯片粘结到插入块，以便借助于下部填料13保持机械稳定。半导体芯片3又用密封外壳15包围封闭。插入块12作为一种载体通常也完全封闭。
由于温度涨落和变化，不同材料的热膨胀系数不同，所以在现有的元件形式中要产生机械应力。图6详细描述了这种情况。半导体芯片3的热膨胀系数α比由不同材料制成的插入块12低。由于半导体芯片和插入块的热膨胀不同，要经过下部填料13发出大的机械应力，下部填料13对于机械固定和稳定是必不可少的，这样就在插入块12中产生了机械应力。为了不在这里产生电触点14的连接断裂，必须使插入块的热膨胀系数适合于半导体芯片。然而，通常使用的印刷电路板2的热膨胀系数与半导体芯片的差别太大。因此，已经在机械应力作用下的插入块12经过由所说的插入块拉紧的电触点5在印刷电路板2上施加强大的机械应力17。在这种极端情况下，这个强大的机械应力能够导致印刷电路板变形，尤其是在双面元件的印刷电路板的情况下，可能导致电触点5断裂，使电子设备遭到破坏。在应变和应变释放的多种情况的选择中，如果形变没有立即导致断裂，它也将导致电触点5的材料的疲劳，最终还是要导致断裂，并且限制了使用寿命。而且，半导体元件本身具有程度有很大不同的膨胀以及因此产生的机械应变，这就是说，一方面在半导体芯片和插入块之间产生机械应变，另一方面在半导体芯片和外壳之间产生机械应变(这个机械应变是再次产生的)，这种机械应变将导致电触点14的疲劳，其结果是可能破坏半导体元件1中的电触点。
为了防止来自于插入层的机械应力和机械应力的传播可以只通过一些凸台将半导体芯片直接放在印刷电路板上，但这样做不能实现上述的目的，因为通过这种措施不可能产生半导体芯片和印刷电路板之间的稳定的机械连接。而且，芯片通过凸台与下部填料(例如保护层形式)的粘结结合只能传送从半导体芯片到印刷电路板的直接应变。这可能再次导致印刷电路板的变形，产生了上边提到过的困难。具体来说，在双侧有元件的印刷电路板的情况下，有可能导致印刷电路板的一侧上的电路破坏，或者所说的电路的电触点的破坏。
为了制造具有足够长寿命的电路，复杂的因此昂贵的外壳结构对于半导体元件是必不可少的。
发明内容
因此，本发明的一个目的是提供一种半导体元件的制造方法和一种半导体元件，其中不产生上述的缺点并且可能实现极其紧凑的设计。
本发明的目的是通过权利要求1和权利要求11的制造方法的特征部分并且通过权利要求39的半导体元件实现的。
按照本发明，在一个后板上加上一个柔顺缓冲层，后板至少形成后侧区的一部分，半导体芯片通过它的后侧加到柔顺缓冲层上并固定，柔顺缓冲层除了用于安排接触区的前侧区外加到半导体芯片上并围绕半导体芯片，在接触区上方提供的带有切口的触点通道板固定到位于半导体芯片前侧的柔顺缓冲层上。
按照本发明的方法建议，按如下所述制造半导体元件：半导体元件的结构不得在元件内或在安装元件的印刷电路板上产生应变。作为插入缓冲层的结果，对于不同材料的不同的热膨胀系数进行了补偿，因此应变不再会发生。这就能适应印刷电路板材料的热化学性质，在印刷电路板(例如印刷电路)和半导体元件之间产生无应变的永久连接。这种连接具有较长的寿命，由此产生的电路能够用在较高的温度范围，能够完成更长时间的操作。
所说方法的一个改进是与后板一起制造侧壁，成一件式。其结果是，可以避免高成本的多个单个步骤。
优选地，在柔顺缓冲层在它的前侧和邻接侧加到半导体芯片上并围绕半导体芯片的方法步骤之后，在后板上形成侧壁，侧壁形成了外壳侧区。结果，可以避免按另外的方式对于侧壁制图所必须的步骤。
所述的方法的一种有益的改进在于可以同时制造多个半导体元件，各个单个的半导体元件的各个后板包括单个的安装板，安装板还是单独的，可以在随后的步骤中形成各个单个的后板。这就能高效地廉价地产生侧壁。
在此之后，有益的作法是，通过相邻半导体元件的柔顺缓冲层的一侧形成边界区。其结果是，避免了附加的辅助结构。
所说的方法的一个优选的改进是，安装板具有空间分布并且是晶片形式。这就可能使用现存的设备和标准程序，进一步减小了生产成本。
有益地，缓冲层还在电接触区内产生，但是仅在半导体芯片前侧的各个电接触区之间。这将减小相对于周围结构的开口的由温度引起的变形。
触点通道板在它的切口内最好有材料，但这个材料不要在电接触区上。这进一步减小了开口的不期望的变形。
按照另一种方法，在制造载体上加上一个剥离辅助层，在剥离辅助层上加上一个垫块结构，在垫块结构周围的剥离辅助层上加上用于形成触点通道板的一层，在形成触点通道板的这一层上并在垫块结构的周围加上柔顺缓冲层，在柔性印刷电路薄膜上和在垫块结构上固定半导体芯片的前侧，触点产生区与垫块结构平面接触，半导体芯片在它的侧区和后侧区用柔顺缓冲层包围，在半导体芯片的周围以及在柔顺缓冲层的周围形成一个后板，后板至少形成后侧区。
与第一种方法相比，在这种情况下的建议是使用一个辅助载体，它可以使用垫块结构，其结果是，能够以简单而有效的方式构成围绕电接触区的凹槽的成形和作图。
优选地，在将柔顺缓冲层加到半导体芯片周围的方法步骤之后，在制造载体上形成用于构成侧区的侧壁。
按照一种优选的方法步骤，通过浇注工艺在制造载体上形成侧壁，将材料浇注到边界区和柔顺缓冲层之间的间隔内。这便于廉价地生产和制造柔顺缓冲层。
按照一个特别有益并且优选的方法步骤，同时制造多个半导体元件，通过制造载体上相邻半导体元件的柔顺缓冲层的一侧形成边界区。这就可能进行特别简单和有效的批量生产，不必使用附加的结构或模具。
同样有益地，尤其是在浇注或模注工艺中，一起制造出用于形成侧区的后板和侧壁。结果，又除去了加工步骤。
优选地，在形成后板以后，从制造载体上分离半导体元件。
在此之后，按照另一种方法步骤，在从制造载体上分离后，在电接触区的周围加上一层柔软材料的附加层。这就可以在半导体芯片和外壳之间实现柔顺的过渡。
最好对于剥离辅助层和/或垫块结构进行选择，以使垫块结构可以通过紫外辐射或不影响半导体芯片的溶液除掉。这将保证以特别简单的方式剥离。
优选地，垫块结构的外形基本上是截头圆锥和截头棱锥形状。这将保证不会发生不期望的与层接触的情况。
所说的方法的一个有益的改进是，将半导体芯片固定到柔顺缓冲层上，固定方法是将半导体芯片压入柔顺缓冲层中和/或固化柔顺缓冲层。这是特别便宜的，并且能够通过通盘设计经一次操作就可实现，避免利用过多的粘合剂等。
优选地，在外壳和半导体芯片的侧区之间产生缓冲层，其直径G至少为：
G : = C · α F - α C α G - α F
其中，G是在外壳和半导体芯片之间的缓冲层的直径，C是从侧区到半导体芯片的中心点的焊点的长度，αC是半导体芯片的热膨胀系数，αG是缓冲层的热膨胀系数，αF是外壳的热膨胀系数。
按照所述的方法的一个优选改进，通过固定到半导体元件上的凸台形成电触点。
焊点最好选择凸台。它们能够在一次操作中很容易地固定到半导体元件上。
类似地，按优选的方式，选择具有导电区的硅台作为凸台，在这些导电区上进行制图或印刷过程，用于制作触点或主要由硅构成的导电凸台(柔性凸台)。
最好对缓冲层的村料进行选择，以使缓冲层的热膨胀系数大于固定有半导体元件的这样的印刷电路板材料的热膨胀系数。这样就可以补偿半导体芯片的对应的热膨胀系数，其结果是有效地避免了应变。
优选地，对于外壳的材料，尤其是后板的材料和/或接触通道板和/或侧壁的材料进行选择，以使外壳的热膨胀系数等于固定有半导体元件的这样的印刷电路板材料的热膨胀系数。这就在外壳和印刷电路板之间避免了不期望的应变的产生。
按照另一种改进，选择外壳的材料，以使外壳的热膨胀系数大于半导体芯片的热膨胀系数。
本发明的另一种有益的改进是，对于缓冲层的材料和半导体芯片的材料进行选择，以使它们二者加在一起的热膨胀系数等于外壳的热膨胀系数和/或等于固定有半导体元件的这样的印刷电路板材料的热膨胀系数。
本发明的其它优点、特征、和有用的发展见另外的从属权利要求或它们的准组合。
下面参照附图详细描述本发明。
附图说明
图1表示用于安装在印刷电路板上的按照本发明的半导体元件；
图2表示图1的半导体元件的详细视图；
图3表示在观察方向III的图1的半导体元件的详细视图；
图4表示半导体元件的元件尺寸的示意图；
图5表示安装在印刷电路板上的常规的半导体元件；
图6表示在印刷电路板上的常规的半导体元件的应变的示意图；
图7从上到下表示按照本发明第一制造方法在步骤a到g中的示意方法顺序；
图8从上到下表示按照所说的制造方法在步骤a到e中的示意方法顺序；
图9从上到下表示按照本发明第二制造方法在步骤a到g中的示意方法顺序；
图10从上到下表示用于制造电触点的在步骤a到g中的示意方法顺序；
图11表示用所说的方法制造的一个典型的半导体元件。
图中，相同标号表示相同的元件或作用相同的元件。
具体实施方式
图1示意地表示出按照本发明的一个半导体元件1，它用于安装在印刷电路板上。在这种情况下，半导体芯片3由外壳8完全封闭，以保护它不受外部影响。在外壳8内，用缓冲层7包围半导体芯片3，只露出触点产生区31。在触点产生区31内，半导体芯片3经过电接触区32、经过馈线91连接到凸台6(焊台63)形式的电触点5上，经过凸台6与为了电接触设置在印刷电路板(未示出)的印刷电路板表面上的电接触区进行电接触。
在中心轴34的右边，半导体元件设有所谓的柔顺缓冲层61，这就是说，柔顺凸台6就是电触点5。在这种情况下，实际的凸台61是通过硅成型件62形成的，硅成型件62例如用于产生接触的目的，为了在凸台6和电接触区32之间实现电接触，在硅成型件62上贴上一个薄的、非常柔软的、金属条6a。
半导体芯片3轻轻地嵌入柔顺缓冲层7中，因此排除了与外壳8一起的应变以及半导体元件1的外部尺寸的最终形变。
因为借助于足够柔顺的缓冲层7缓冲了在印刷电路板和半导体芯片3之间的不同热膨胀系数，所以半导体芯片和印刷电路板的不同的热膨胀系数α不会导致应变。而且，由于触点安排在整个芯片的一个很窄的区域的中心，使温度引起的相对于外壳的膨胀不再导致错位，所以在半导体芯片3和外壳8之间的不同的膨胀不会给内部触点32、91、5增加负荷。由于这一结果，不再发生半导体元件内部的电触点以及半导体元件外部的电触点的疲劳。明显地增加了使用寿命。
图2再一次以更加详细的方式表示出对图1的说明，其目的是更加清楚，按照下述的关系式确定层的厚度：
G : = C · α F - α C α G - α F
其中，αC是半导体芯片的热膨胀系数，αG是缓冲层7的热膨胀系数，αF是外壳的热膨胀系数。C是侧区和中心轴34之间的距离。G在这种情况下代表最小值。
图3表示图1中的观察方向III的视图。在触点产生区31内还定位有电接触区32，触点产生区31明显小于安装侧区33，并且定位在安装侧区33的中央。
图4借助于实例表示缓冲层7的厚度G相对于半导体芯片直径C的一半绘出的曲线图(在例中，在中心轴34上的芯片中心点到侧壁33、35、36)。在这种情况下，从热膨胀系数的假定值，对于8.7％的梯度得到：
αC＝3×10-6/K
αG＝300×10-6/K
αF＝16×10-6/K
在这种情况下得到的值例如为：
    Y     X     Z
芯片     5600     3000     470
间隙     504     270     42
其中“芯片”代表半导体芯片3在3维空间尺寸(X、Y、Z)的值，“间隙”再一次代表缓冲层7在3维空间尺寸(X、Y、Z)的厚度G。
图7a-7b用典型步骤表示按照第一种变型的制造方法的进展情况。
首先，在安装板41上加上柔顺缓冲层7，安装板41包含不是单个形式的后板83，后板83形成了后侧区81。
按照图7a-7c的部分示例在这里表示对柔顺缓冲层制图步骤的变型，试图在这里说明制造连续的柔顺缓冲层7不是绝对必要的。
部分视图7d表示在安装半导体芯片3以后的半导体元件1，半导体芯片3是通过它们的后侧35固定在柔顺缓冲层7上的。
部分视图7e表示在半导体芯片3的侧面36和前侧33上加上缓冲层7以后的状态，在触点产生区31内定位电接触区32，触点产生区31未被覆盖，以便随后能利用电触点产生接触。
在部分视图7f已经制造出用于形成侧区82的侧壁86；在这种情况下，将用于形成侧壁86的材料装入位于半导体芯片3的侧边36(在每一种情况下，侧壁36相互形成边界区72)的缓冲层7的各个侧边73之间的空间中。
部分视图7g表示在半导体芯片3的前侧33将触点通道板84固定在柔顺缓冲层7上以后的状态。在这种情况下，触点通道板84有一个切口85，切口85设置在接触区32上，因此仍旧能实现接触。在这种情况下，固定可以通过粘合剂粘合实现，或者通过在缓冲层7的表面上立即直接形成触点通道板84来实现。
在图8a-8e中的各个步骤中表示制造方法的一种很小的变化。相对于图7a-7g所示的方法，其差别在于：按照图8a的部分视图，侧壁首先制造在安装板41上。在这种情况下，在浇注过程中，可以与安装板41同时产生侧壁86，或者，按另一种方式，可以将侧壁86作为完工的栅网粘结到安装板41上。
按照图8b-8e的另一种制造顺序基本上与在图7a-7g中讨论的制造顺序相同，只是这时不是柔顺缓冲层7为侧壁形成制造过程的边界，而是另外一种圆形物的情况(the other way round)。
图9a-9g表示按照制造方法的第二种变形的半导体元件的制造过程。
首先，如部分视图9a所示，将剥离辅助层43加在制造载体42上。垫块结构44加在剥离辅助层43上。所说的垫块结构用于在后来的外壳壁内制造凹槽。
如部分视图9b所示，在剥离辅助层43上围绕垫块结构44加上一层，用于形成触点通道板84。
部分视图9c表示在用于形成触点通道板84的这一层上围绕垫块结构44加上柔顺缓冲层7之后的状态。
在部分视图9d中，半导体芯片3的前侧已经固定在柔顺缓冲层7上，在这种情况下，触点产生区31与垫块结构44平面接触，以使这个触点产生区31后来不被将要除去的非必要的层来覆盖。
部分视图9e表示半导体芯片3的侧区36和后侧35是如何由柔顺缓冲层7再一次包围的。在这种情况下，留下间隔71，以便在下一步骤能够形成侧壁86。
在部分视图9f中，这些侧壁86已经在浇注过程中与所示的实例中的后板83一起制造出来。
部分视图9g表示在已经剥离制造载体42并且非单个元件(nonsingulated component)已经脱离剥离辅助层43和垫块结构44以后的状态。制造载体的剥离例如可通过溶解例如水可溶解的剥离辅助层43来进行。
图10a-10e表示半导体元件1的另一种触点产生方法，它们还是按照制造变形1和2的非单个生产。
部分视图10a表示利用已经形成的触点通道板84的触点产生子方法的初始情况。
下面，借助于实例说明柔顺凸台的形成；形成其它的触点连接在这里是完全可能的。
按照部分视图10b，将硅凸台62加到触点通道板84上。然后，在这些硅凸台上涂上金属接触条91，金属接触条91从电接触区32开始延伸(部分视图10c)。金属接触条通过粘结、溅射、光刻法制图过程、电镀过程、或类似的过程固定或制造。在部分视图10d中，焊接保护层93固定到半导体元件1的下侧。
在部分视图10e中，通过相应的锯割92实现各个完工的半导体元件1的分离。
图11通过实例表示半导体元件1的变形，其中外壳部分86a已经展宽，以便更好地分布电触点5。然而，显然，在这种情况下，从柔顺缓冲层7到半导体芯片3的空间尺寸仍旧保持相同。
附图标记列表
1   半导体元件
2   印刷电路板
3   半导体芯片
31  触点产生区
32  电接触区
33  安装侧，前侧
34  中心轴，
35  后侧
36  半导体芯片的侧面
41  安装板
42  制造载体42
43  剥离辅助层43
44  垫块结构44
5   电触点5
61  柔顺凸台
62  硅凸台62
63  焊台63
6a  金属条
7     柔顺缓冲层
71    间隔
72    边界区
73    缓冲层的侧边
8     外壳
81    后侧区
82    侧区
83    后板
84    触点通道板
85    切口
86a   外壳部分
91    金属接触条
92    锯割92
93    焊接保护层
10    印刷电路板的表面
12    插入块
13    下部填料
14    电触点
15    密封外壳
16-18 机械应力

Claims (39)

1.一种用于制造半导体元件(1)的方法，半导体元件(1)安装在印刷电路板上，半导体元件包括外壳(8)，外壳(8)至少部分地用其后侧区(81)和/或侧区(82)包围至少一个以平面形式形成的半导体芯片(3)，为半导体芯片指定电触点(5)，半导体芯片借助于这些电触点电连接到设在印刷电路板上的电极或电极区，电触点(5)电连接到在半导体芯片(3)的前侧(33)上的电接触区(32)，电接触区在一起定位在明显小于前铡(33)的整个面积的触点产生区(31)，
其特征在于：
在后板(83)上加上柔顺缓冲层(7)，后板(83)至少形成后侧区(81)，将半导体芯片(3)的后侧(35)加到柔顺缓冲层(7)上并固定，将柔顺缓冲层(7)加到半导体芯片(3)上并包围半导体芯片(3)，只露出前侧(33)的安排接触区(32)的区域(31)，在接触区上设置的具有切口(85)的触点通道板(84)固定在半导体芯片(3)的前侧(33)上的柔顺缓冲层(7)上。
2.根据权利要求1所述的半导体元件制造方法，其特征在于：与后板(83)一体制成用于形成侧区(82)的侧壁(86)。
3.根据权利要求1所述的半导体元件制造方法，其特征在于：在将柔顺缓冲层(7)在其前侧(33)和相邻侧(36)加到半导体芯片上并包围半导体芯片(3)的方法步骤以后，在后板(83)上形成用于构成外壳的侧区(82)的侧壁(86)。
4.根据权利要求3所述的半导体元件制造方法，其特征在于：借助于粘结过程或借助于印刷过程在后板(83)上固定用于形成侧区(82)的一个预制的侧壁(86)。
5.根据权利要求3所述的半导体元件制造方法，其特征在于：通过浇注过程在后板(83)上形成侧壁(86)，将材料浇注在边界区(72)和柔顺缓冲层(7)之间的间隔(71)内。
6.根据权利要求5所述的半导体元件制造方法，其特征在于：同时产生多个半导体元件(1)，各个半导体元件的后板(83)包括单个安装板(41)，安装板还是单个的，以在随后的步骤中形成各个的后板(83)。
7.根据权利要求6所述的半导体元件制造方法，其特征在于：通过相邻的半导体元件(1)的柔顺缓冲层(7)的一侧(73)形成边界区(72)。
8.根据前述权利要求之一所述的半导体元件制造方法，其特征在于：安装板(41)具有空间分布，并由晶片构成。
9.根据前述权利要求之一所述的半导体元件制造方法，其特征在于：还要在电接触区(31)内、但只在半导体芯片(3)的前侧(33)上的各个电接触区之间形成柔顺缓冲层(7)。
10.根据前述权利要求之一所述的半导体元件制造方法，其特征在于：触点通道板(84)在它的切口(85)内有材料，但不覆盖电接触区(32)。
11.一种用于制造半导体元件(1)的方法，半导体元件(1)安装在印刷电路板上，半导体元件包括外壳(8)，外壳(8)至少部分地用其后侧区(81)和/或侧区(82)包围至少一个以平面形式形成的半导体芯片(3)，为半导体芯片(3)指定电触点(5)，半导体芯片借助于这些电触点电连接到设在印刷电路板上的电极或电极区，电触点(5)电连接到在半导体芯片(3)的前侧(33)上的电接触区(32)，电接触区(32)在一起定位在明显小于前铡(33)的整外面积的触点产生区(31)，
其特征在于：
将一个剥离辅助层(43)加在制造载体(42)上，将一个垫块结构(44)加在剥离辅助层(43)上，将用于形成触点通道板(84)的一层加在垫块结构(44)周围的剥离辅助层(43)上，在用于形成触点通道板(84)的一层上并且在垫块结构(44)的周围加上一个柔顺缓冲层(7)，半导体芯片(3)用它的前侧(33)固定在柔顺缓冲层(7)上和垫块结构(44)上，触点产生区(31)与垫块结构(44)平面接触，半导体芯片(3)在它的前侧(36)和它的后侧(35)由柔顺缓冲层(7)包围，在半导体芯片(3)的周围和柔顺缓冲层(7)的周围形成后板(83)，后板(83)至少形成后侧区(81)。
12.根据权利要求11所述的半导体元件制造方法，其特征在于：在半导体芯片(3)周围加上柔顺缓冲层(7)的方法步骤之后，在制造载体(42)上形成用于构成侧区(82)的侧壁(86)。
13.根据权利要求12所述的半导体元件制造方法，其特征在于：通过粘结过程或通过印刷过程在制造载体(42)上固定侧壁(86)。
14.根据权利要求12所述的半导体元件制造方法，其特征在于：通过浇注过程在制造载体(42)上形成侧壁(86)，将材料浇注到在边界区(72)和柔顺缓冲层(7)之间的间隔(71)内。
15.根据权利要求14所述的半导体元件制造方法，其特征在于：同时制造多个半导体元件(1)，在制造载体(42)上通过相邻的半导体元件(1)的柔顺缓冲层(7)的一侧(73)形成边界区(72)。
16.根据权利要求12、14、15中的一个所述的半导体元件制造方法，其特征在于：
后板(83)和用于形成侧区(82)的侧壁(86)一起制成，尤其是在浇注或模注过程中。
17.根据权利要求11-16中的一个所述的半导体元件制造方法，其特征在于：
在形成后板(83)之后，使半导体元件(1)从制造载体(42)上分离。
18.根据权利要求17所述的半导体元件制造方法，其特征在于：在从制造载体(42)上分离后，在电接触区的区域(31)的周围加上柔软材料的附加层。
19.根据权利要求11-18中的一个所述的半导体元件制造方法，其特征在于：
制造载体(42)具有类似晶片的空间分布和形状。
20.根据权利要求11-19中的一个所述的半导体元件制造方法，其特征在于：
对于剥离辅助层(43)和/或垫块结构(44)进行选择，以使垫块结构(44)可用紫外辐射或不影响半导体元件(1)的溶液去掉。
21.根据权利要求11-20中的一个所述的半导体元件制造方法，其特征在于：
垫块结构(44)的外部形状基本上是截头圆锥或截头棱锥的形状。
22.根据权利要求1-21中的一个所述的半导体元件制造方法，其特征在于：
同时制成多个半导体元件(1)，通过单个过程使一起制成的各个半导体元件(1)相互分离。
23.根据权利要求1-22中的一个所述的半导体元件制造方法，其特征在于：
半导体芯片(3)通过压入柔顺缓冲层(7)和/或通过固化柔顺缓冲层固定在柔顺缓冲层(7)中。
24.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：
借助于印刷过程，将柔顺缓冲层(7)加在后板(83)上和/或触点通道板(84)上和/或半导体芯片(3)上及其周围。
25.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：
触点通道板(84)中的切口(85)大于电接触区(32)周围的柔顺缓冲层(7)上的开口。
26.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：
选择聚合物塑料、陶瓷、玻璃、环氧树脂、或金属作为触点通道板(84)和/或后板(85)和/或侧壁(86)的材料。
27.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：
在半导体芯片(3)的外壳(8、82、83、84)和侧区(33、35、36)之间产生柔顺缓冲层(7)，其直径G至少为：
G : = C · α F - α C α G - α F
其中，G是在半导体芯片(3)的外壳(8)和侧区(33、35、36)之间的缓冲层(7)的直径，C是从侧区到半导体芯片的中心点的焊点的长度，αC是半导体芯片(3)的热膨胀系数，αG是缓冲层(7)的热膨胀系数，αF是外壳(8)的热膨胀系数。
28.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：
电触点(5)是由固定到半导体元件(1)上的凸台(6)形成的。
29.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：
将焊台选作凸台(6)。
30.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：
选择具有导电区(6a)的硅凸台(62)作为凸台(6)，在硅凸台上进行制图或印刷过程以产生触点，或者让导电凸台基本上由硅构成(柔性凸台)。
31.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：按照WLP(晶片级封装)倒装芯片或CSP设计(芯片规模封装)制造半导体元件(1)。
32.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：对于柔顺缓冲层(7)的材料进行选择，以使缓冲层的热膨胀系数大于固定半导体元件(1)的印刷电路板的热膨胀系数。
33.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：
缓冲层(7)是高弹性和/或导热性。
34.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：选择外壳(8)的材料，尤其是后板(83)和/或触点通道板(84)和/或侧壁(86)，以使外壳的热膨胀系数等于用于固定半导体元件(1)的印刷电路板的热膨胀系数。
35.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：
选择外壳(8)的材料，以使外壳的热膨胀系数大于半导体芯片(3)的热膨胀系数。
36.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：
选择半导体元件(3)的柔顺缓冲层(7)的材料以及半导体芯片(3)的材料，以使它们加在一起的热膨胀系数等于外壳(8)的热膨胀系数和/或等于用于固定半导体元件(1)的印刷电路板的热膨胀系数。
37.根据前述权利要求之一所述的半导体元件的制造方法，其特征在于：
柔顺缓冲层(7)由一种聚合物构成，尤其是硅或聚氨酯。
38.根据前述权利要求37所述的半导体元件的制造方法，其特征在于：柔顺缓冲层(7)由泡沫材料构成。
39.一种半导体元件，其特征在于；
半导体元件由根据权利要求1-38所述的方法制成。
CNB031553346A 2002-08-29 2003-08-27 半导体元件的制造方法以及半导体元件 Expired - Fee Related CN1245744C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10239866.6 2002-08-29
DE10239866A DE10239866B3 (de) 2002-08-29 2002-08-29 Verfahren zur Herstellung eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
CN1489193A true CN1489193A (zh) 2004-04-14
CN1245744C CN1245744C (zh) 2006-03-15

Family

ID=31983885

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031553346A Expired - Fee Related CN1245744C (zh) 2002-08-29 2003-08-27 半导体元件的制造方法以及半导体元件

Country Status (4)

Country Link
US (1) US6953708B2 (zh)
CN (1) CN1245744C (zh)
DE (1) DE10239866B3 (zh)
SG (1) SG106156A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102754196A (zh) * 2010-02-16 2012-10-24 赛普拉斯半导体公司 利用传输电介质的板化封装

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4624131B2 (ja) * 2005-02-22 2011-02-02 三洋電機株式会社 窒化物系半導体素子の製造方法
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US8283756B2 (en) * 2007-08-20 2012-10-09 Infineon Technologies Ag Electronic component with buffer layer
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
FR2934082B1 (fr) * 2008-07-21 2011-05-27 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice
US7776649B1 (en) * 2009-05-01 2010-08-17 Powertech Technology Inc. Method for fabricating wafer level chip scale packages
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US10057333B2 (en) 2009-12-10 2018-08-21 Royal Bank Of Canada Coordinated processing of data by networked computing resources
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
DE102014111106A1 (de) * 2014-08-05 2016-02-11 Osram Opto Semiconductors Gmbh Elektronisches Bauelement, optoelektronisches Bauelement, Bauelementeanordnung und Verfahren zur Herstellung eines elektronisches Bauelements
IT201700055942A1 (it) * 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore, dispositivo e circuito corrispondenti

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2189343B (en) 1986-04-02 1990-11-14 Int Rectifier Co Ltd Semi-conductor modules
US5172215A (en) 1990-03-06 1992-12-15 Fuji Electric Co., Ltd. Overcurrent-limiting type semiconductor device
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JPH09321168A (ja) 1996-03-22 1997-12-12 Shinko Electric Ind Co Ltd 半導体パッケージ及び半導体装置
JPH1174403A (ja) 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
JP2001230348A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体装置
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
DE10233641B4 (de) * 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102754196A (zh) * 2010-02-16 2012-10-24 赛普拉斯半导体公司 利用传输电介质的板化封装
CN102754196B (zh) * 2010-02-16 2016-02-03 德卡科技公司 利用传输电介质的板化封装

Also Published As

Publication number Publication date
CN1245744C (zh) 2006-03-15
US20040113270A1 (en) 2004-06-17
SG106156A1 (en) 2004-09-30
DE10239866B3 (de) 2004-04-08
US6953708B2 (en) 2005-10-11

Similar Documents

Publication Publication Date Title
CN1245744C (zh) 半导体元件的制造方法以及半导体元件
CN1819176A (zh) 互连衬底和半导体器件
CN1311547C (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1143170C (zh) 带状载体封装及运用它的显示装置
CN1882224A (zh) 配线基板及其制造方法
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1162960C (zh) 弹性表面波装置及其制造方法
CN1251318C (zh) 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
CN1209802C (zh) 电子装置的制造方法及电子装置
CN1649162A (zh) 光传感器模块
CN1779962A (zh) 半导体装置及其制造方法
JP5165207B2 (ja) 半導体装置の製造方法
CN1508968A (zh) 电子元件及其制造方法
CN1482658A (zh) 半导体封装件的制造方法
CN1645598A (zh) 半导体器件、光学器件模块以及半导体器件的制造方法
CN1523665A (zh) 半导体装置及其制造方法
CN1897241A (zh) 半导体器件及其制造方法
CN101047195A (zh) 半导体摄像装置及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1645604A (zh) 半导体装置及其制造方法
CN1976014A (zh) 半导体器件及其制造方法
CN1471161A (zh) 半导体器件及其制造方法
CN101047146A (zh) 半导体器件的制造方法
CN1722420A (zh) 半导体装置
CN1207585A (zh) 半导体装置及半导体装置的引线框架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFINRONG SCIENCE AND TECHNOLOGY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120914

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151223

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060315

Termination date: 20170827

CF01 Termination of patent right due to non-payment of annual fee