CN1475036A - 聚合物设备的固态压花 - Google Patents

聚合物设备的固态压花 Download PDF

Info

Publication number
CN1475036A
CN1475036A CNA018188133A CN01818813A CN1475036A CN 1475036 A CN1475036 A CN 1475036A CN A018188133 A CNA018188133 A CN A018188133A CN 01818813 A CN01818813 A CN 01818813A CN 1475036 A CN1475036 A CN 1475036A
Authority
CN
China
Prior art keywords
little
described method
projection
layer
cutting tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018188133A
Other languages
English (en)
Other versions
CN100429800C (zh
Inventor
�ֺͷ�
亨宁·西林豪斯
H
理查德·H·弗兰德
纳塔莉·施图茨曼
ʷ
保罗·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eidgenoessische Technische Hochschule Zurich ETHZ
Cambridge University Technical Services Ltd CUTS
Original Assignee
Eidgenoessische Technische Hochschule Zurich ETHZ
Cambridge University Technical Services Ltd CUTS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eidgenoessische Technische Hochschule Zurich ETHZ, Cambridge University Technical Services Ltd CUTS filed Critical Eidgenoessische Technische Hochschule Zurich ETHZ
Publication of CN1475036A publication Critical patent/CN1475036A/zh
Application granted granted Critical
Publication of CN100429800C publication Critical patent/CN100429800C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/14—Shredding metal or metal wool article making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49798—Dividing sequentially from leading end, e.g., by cutting or breaking

Abstract

一种用于形成有机或部分有机开关设备的方法，包括：通过溶液处理和直接印刷，沉积导电、半导电层和/或绝缘层；通过固态压花在多层结构中定义密纹；以及在密纹内形成开关设备。

Description

聚合物设备的固态压花
技术领域
本发明涉及电子设备，特别是有机电子设备，以及用于形成这些设备的方法。
背景技术
半导体共轭聚合物薄膜晶体管(TFTs)近来在集成在塑料衬底上的便宜的逻辑电路(C.Drury等，APL 73，108(1998))以及光电子集成设备以及高分辨率有效矩阵显示器中的象素晶体管开关(H.Sirringhaus等，Science 280，1741(1998)，A.Dodabalapur等，Appl.Phys.Lett.73，142(1998))的应用引起关注。在具有聚合体半导体以及无机金属电极以及栅极介质层的测试设备结构中，已经显示高性能TFTs。与非晶硅的性能相比，已经实现达到0.1cm2/Vs的电荷载流子迁移率以及106-108的开-关电流比(H.Sirringhaus等，Advances inSolid State Physics 39，101(1999))。
聚合物半导体的一个优点是它们适用于简单和低成本的溶液处理。然而，所有聚合物TFT设备以及集成电路的制作需要有能力形成聚合物导体、半导体以及绝缘体的横向图形。已经演示过各种图形技术，诸如照相平版印刷(WO99/10939A2)、丝网印刷(Z.Bao等，Chem.Mat.9，1299(1997))、软平版印刷冲压(J.A.Rogers，Appl.Phys.Lett.75，1010(1999))和微型模塑(J.A.Rogers，Appl.Phys.Lett.72，2716(1998))，以及直接喷墨印刷(H.Sirringhaus等，UK 0009911.9)。
许多直接印刷技术不能提供定义TFT的源极和漏极所需的图形分辨率。为获得足够的驱动电流和开关速度，需要低于10μm的沟道长度。在喷墨打印的情况下，通过打印在包含不同表面自由能的区域的预定图案的衬底上来克服这种分辨率问题(H.Sirringhaus等，UK0009915.0)。
在US专利申请60/182,919中，说明了一种方法，该方法通过固态压花(embossing)能微切聚合物载体上的无机金属膜(N.Stutzmann等，Adv.Mat.12，557(2000))。在高温下，将包含一列尖锐、凸出的楔形物的“硬”母版(master)压入聚合物承载的金属膜中。对半晶质聚合物，诸如聚(四氟乙烯-六氟丙烯)(FEP)、聚乙烯(PE)或对苯二甲酸乙二醇聚酯(PET)来说，压花温度高于聚合物的玻璃相变，但低于其熔化温度。在非晶态聚合物，诸如无规聚苯乙烯(PS)或聚甲基丙烯酸甲酯(PMMA)的情况下，使用玻璃相变附近的温度。在压花期间，母版渗入金属聚合物结构中，并且远离楔形物发生材料的塑性流动。如果压痕深度大于金属膜厚度，则生成穿过金属膜的凹槽。在剩余的区域中，保存金属聚合物层结构的完整性，因为以固态执行压花并且主要横向发生塑性流动。
发明内容
根据本发明，提供如附后的权利要求所述的方法和设备。具体来说，根据本发明的一个方面，提供用于在多层结构中形成电子设备的方法，该多层结构包含至少第一层和第二层，该方法包括迫使切削工具的微切突起进入多层结构以便使该突起微切(microcut)通过第一层。
本发明的其他方面包括通过上述或其他方法形成的设备，以及包括一个或多个这种设备的集成电路、逻辑电路、显示电路和/或存储设备电路。最好所述设备形成在公共的衬底上。最好，所述设备形成在有机材料的公共层中。
本发明的优选方面涉及可将固态压花用于制作聚合物晶体管设备以及电路的方法。
附图说明
现在将通过例子，参考附图来描述本发明。
图1是固态压花和微切方法的一个实施例的示意图；
图2表示在不同聚合物载体上的微切PEDOT膜的环境扫描电子显微术图象(A/B：在3μm PMMA上的800 PEDOT；C/D：在3μmPVP上的800 PEDOT)。亮的区域是用PEDOT覆盖的区域；
图3是可能的源-漏极结构的示意性顶视图，以便通过将直接印刷与固态压花结合来制作离散TFT设备的规则阵列。对集成电路制作来说，可通过直接印刷来限定任何两个TFT设备间的互连，如用虚线所示；
图4表示用于通过将固态压花和直接印刷结合起来制作顶栅(top-gate)聚合物TFT的顺序过程的示意图；
图5表示用于通过固态压花制作纵向聚合物TFT的可能的过程顺序；
图6示例说明用于通过将固态压花和选择的表面饰变结合起来制作用于聚合物TFTs的自定位栅极的方法；
图7表示用于准备能用来通过直接喷墨印刷制作窄导电互连线以及电极的表面自由能图形的另一方法；
图8示例说明通过固态压花制作通孔互连；
图9表示用于制作纵向晶体管和具有三层压花金/1μmPVP/金的完整晶体管的照片的多层结构的另外的示意图；
图10表示利用作为源-漏极的电极E2和E3测量的纵向、压花聚合物晶体管的输出和传输特性；
图11表示利用作为源-漏极的电极E2和E4来测量的平面、压花聚合物晶体管的输出和传输特性；
图12表示用来在卷到卷(reel-to-reel)过程中压花连续、柔性衬底的圆柱形微切工具；
图13表示在同样也形成光波导结构的纵向侧壁上制成的发光二极管设备；
图14表示具有提供电子和空穴注入发光半导体材料中的n型和p型晶体管沟道的电驱动的激光设备；
图15表示具有形成在微切凹槽中的横向p-n结的设备；
图16通过结合多个包括相同或不同花纹结构的微切工具，能容易地制作诸如平面(图16a)，但也可以是圆柱形(图16b)的大面积微切工具。替换地，也可通过弯曲例如，包含足够柔软的凸缘的薄片来制作圆柱形微切工具(图16c)。
具体实施方式
第一个例子示例说明将固态压花应用于微切导电聚合物薄膜。
图1表示固态压花在厚的、平滑的绝缘聚合物载体诸如PMMA、聚乙烯苯酚(PVP)、聚苯乙烯(PS)或聚酰亚胺(PI)顶部的PEDOT/PSS薄膜的示意图。通过分别从15-30％重量百分比的溶液在丙烯二醇甲基醚乙酸酯(PVP)和环戊酮(PMMA)中进行旋涂以产生2-3lμm的膜厚度来将绝缘聚合物膜沉积在7059玻璃衬底上。在沉积PEDOT前，通过O2等离子处理，亲水性地炼制绝缘聚合物的表面，以便增加PEDOT膜的附着力。然后由喷水雾旋涂PEDOT/PSS(来自拜尔公司的Baytron P)的800厚的膜。利用约1kg/mm2的负载，在150℃(PVP)、100℃(PS)、105℃(PMMA)条件下执行压花60分钟。也已经示出了其他工艺条件以得出满意的结果。接着，在去除压力和母版之前，将样本冷却到室温。
在根据本发明的方法中最关键的在于，在微观结构方法中，聚合物衬底3处于固态。因此，对非晶态聚合物而言，在玻璃相变温度Tg附近执行该方法。后一温度通常是公知的并且可在例如PolymerHandbook(Eds.，J.Brandrup，H.Immergut，E.A.Grulke，JohnWiley&Sons.，New York，1999)中找到，或可根据标准的热分析方法很容易地确定。最好，根据本发明的微结构方法在从低于Tg约50℃到高于Tg约50℃，更好是从低于该相变温度约40℃到高于该相变温度约40℃的温度范围内执行。最优选的温度范围是从低于Tg约25℃到高于Tg约25℃。对半晶质聚合物而言，根据本发明的微结构方法在约为玻璃相变温度Tg和熔化温度Tm间的温度状态中执行。后一温度通常是公知的并且可在例如Polymer Handbook中找到，或可根据标准的热分析方法很容易地确定。最好，在从低于Tg约50℃到低于Tm约1℃，更好是从低于Tg约25℃到低于Tm约2℃的温度范围内执行微结构方法。最优选的温度范围是从Tg到低于Tm约5℃。其他工艺参数，诸如应用到母版的负载以及应用期间的时限，均不太关键并且很容易调整这些参数以便确保实现所需的将母版透过一层或多层2a。
该方法的其他重要特征中的一个是待压花的母版或衬底可与软似橡胶的材料接触，通过该软似橡胶的材料，以相似的方式传送压花期间的压力以便获得穿过衬底的深度相似的微凹槽。
应注意到，导电聚合物薄膜，诸如用聚苯乙烯磺酸质子化的聚(3，4-乙烯双氧噻吩)(PEDOT/PSS)具有与无机金属诸如金或银的硬的多晶膜相比非常不同的机械性能和弹性以及粘结性。因此，用于处理硬薄膜的技术通常不扩展到聚合物薄膜的处理。
图2表示PMMA上微切PEDOT薄膜的环境扫描电子显微术(ESEM)图象。在这种情况下，硅母版包括尖锐楔形物突起的平行阵列。通过楔形物的形状以及压痕深度来确定微切凹槽，即PEDOT电极的间隔空隙的横向尺寸。已经使用具有开度角2为70°的楔形物制作出由具有低于0.6μm间隔以及约1.5μm的压痕深度的间隙分开的PEDOT平行带的图形(图2)。
在某些情况下，发现仅每隔一条线被微切(见图2D)。在某些情况下，这可能是可接受的，但如果避免它的话，发现有助于增进PEDOT层对下层聚合物载体的附着力，例如通过在沉积PEDOT前，利用粘合促进剂或等离子处理聚合物载体。
另一例子示出了一种方法，通过该方法，可将固态压花与直接印刷结合来限定全聚合物晶体管设备和集成TFT电路。利用微切导电聚合物膜来精确地限定具有亚微米分辨率的TFT的源和漏极间的有源沟道(active channel)区域。将固态压花与直接印刷技术，诸如喷墨印刷或丝网印刷结合。这允许制作具有在设备间的不包含导电材料的区域的离散TFT设备和任意的集成电路。注意，结合薄膜沉积技术诸如蒸发，旋涂或到涂的微切仅能去除小面积中的导电材料。下述特征是重要的：
-将微切与直接印刷结合：为了在压花前定义衬底上的导电粗略图形，可使用多种印刷技术。通过诸如喷墨、或丝网印刷或微型模塑技术等技术可直接沉积导电聚合物电极。为了增加电极的导电性，有可能将印刷的导电聚合物图形用作为用于无机金属材料的后续的电极沉积的模板。在这种情况下，微切导电聚合物和无机材料膜的双层结构。替代地，可印刷(通过例如，喷墨或微触点印刷)随后可用来启动化学淀积导电层的层(H.Kind等，Langmuir 2000，6367(2000))。然而，另一种可能性是直接印刷导电层的溶液可处理的前体(precursor)，诸如有机金属化合物或导电粒子的胶态悬浮体(Kydd等，WO98/37133)。
在第二步骤中，然后通过固态压花微切电极图形来定义小的源(S)-漏(D)间距。图3表示一种可能的结构，在该结构中，通过直接印刷沉积一排矩形电极图形以及互连线，然后通过包含定义指状组合型的源-漏极的楔形物的母版来压花。指状组合型电极是有利的，因为它们允许在小的区域上形成具有大的沟道宽度的TFTs。用这种方式能制作任意的以及更复杂的源-漏电极图形。
-配准：原则上，压花沟道必须相对于先前沉积的粗略的电极图形精确地对准。这可通过用具有光学定位的掩模对准器来执行压花步骤而实现。然而，通过定义周期TFT阵列，诸如图3中所示的阵列可大大地克服配准问题，在图3中，母版和粗略电极图形在一个或两个方向中是周期性的。在这种情况下，对准要求不是关键的。为制作集成TFT电路，阵列的各个TFTs可通过印刷的互连线以及通孔互连来连接(参见下文)。
-电气及结构完整性：为避免压花步骤损环TFT层，特别是绝缘栅极介质，选择顶栅TFT结构，其中将TFT层形成在压花源-漏图形上并且在该压花源-漏图形之后。如图4所示，从溶液沉积半导体和聚合物栅极绝缘聚合物的薄层然后直接印刷导电聚合物栅极(G)。对于低容积导电性的共轭聚合物，不需要半导体聚合物层的图形。形成该层结构需要仔细选择溶剂以免溶解和膨胀下层。然而，已经显示出交替顺序地使用极性和非极性溶剂能实现TFT的不同聚合物-聚合物交界处足够的结构完整性(H.Sirringhaus等，UK 0009911.9)。材料的一种可能的顺序如图4所示。
结构自组织：为获得高的载流子迁移率，需要很好地排列半导体聚合物，这可通过利用自组织机制来实现。可使用各种自组织半导体聚合物，诸如区域规则的聚-3-已基噻吩(P3HT)，以及聚芴共聚物，诸如聚-9，9’-二辛基芴-共-二硫代苯(F8T2)。在诸如图4中的设备中，在压花的密纹内形成沟道。凹槽的地形剖面可用来导致半导体聚合物的对准。也可使用双压花。在沉积PEDOT S/D层前，可对聚合物载体一次压花，以便定义与TFT沟道平行的聚合物载体中的密纹。由于以固态执行压花，在第二正交压花步骤期间保持该花纹以便定义沟道(N.Stutzmann等，Adv.Mat.12，557(2000))。如果使用液态晶体半导体聚合物，诸如F8T2(H.Sirringhaus等，Appl.Phys Lett.77，406(2000)，可使用第一压花图形作为对准层导致主要平行于TFT沟道的聚合物链的对准(J.Wang等，Appl.Phys Lett.77，166(2000))。
另一例子描述了定义聚合物多层结构中的垂直侧壁的方法，可用该方法制作纵向聚合物TFT设备。
在纵向TFT(参见例子，A.Saitoh等，Jpn.J.Appl.Phys.36，668(1997))中，与在平面TFT情况下的高分辨率图形步骤不同的是，由沉积层中一个的厚度来限定沟道长度。在一种可能的结构中，首先沉积由用薄的介电层分开的源和漏电极层构成的台面型结构，该薄的介电层的厚度确定TFT的沟道长度。然后通过适当的方法，诸如化学腐蚀方法来形成垂直侧壁。将半导体和绝缘层沉积在侧壁上，随后是栅电极。已经使用无机材料制作好了纵向TFTs。它们之所以有用，是因为它们允许形成亚微米沟道长度而不需要昂贵的平版印刷工具，但却提供提高的电路速度和驱动电流。
因为与形成垂直侧壁以及将聚合物层的保形溶液涂在真正垂直的侧壁上相关的困难，至今还没有演示过纵向聚合物TFTs。由于普通有机溶剂中聚合物的高溶解度以及缺乏各向异性腐蚀机制，用于形成侧壁的化学腐蚀方法造成在无机半导体的情况下，导致腐蚀在一个晶体学方向中快于在允许形成轮廓分明的小平面中的其他方向的问题。更多的定向的物理腐蚀方法，诸如活性离子腐蚀遇到由于等离子体暴露而劣化电功能性聚合物的问题。
固态压花提供新的方法来克服这些聚合物特有的困难，并且以很好控制的方法来限定侧壁。图5表示纵向聚合物TFT的结构，其中在压花密纹的伪纵向倾斜侧壁上形成沟道。首层结构由两个由绝缘聚合物层诸如层PI或PVP分开的导电聚合物层组成，通过直接印刷粗略形成这两个导电聚合物层的图形。可通过旋涂来沉积绝缘层。绝缘分隔层的厚度应当低于2μm，优选是低于1μm，最优是低于0.5μm。可用通过母版和聚合物层间的摩擦力来限定最小厚度，即可用这种方式实现的沟道长度。摩擦易于在压花期间引起上导电聚合物层的凸缘向下运动。如果分隔层的厚度太小，则可能导致两个导电聚合物层间的电短路。可通过化学改变母版，诸如沉积功能自组合表面单层以最小化母版和聚合物层或其他减小摩擦的润滑剂间的附着力来最小化摩擦力。在压花步骤后，通过沉积半导体聚合物以及栅极绝缘聚合物的保形层来完成该设备。通过有限倾斜由母版的开度角α定义的侧壁，易于进行保形涂覆。最后，将栅极图形印刷在与侧壁重叠的密纹中。通过适当定义的印刷源-漏图形，可在每个密纹的两个侧壁上获得TFT操作。
根据本发明的一个实施例的纵向晶体管通过下述方法制作：首先：通过在50瓦用在二甲苯中的声处理(Aldrich)以及随后的氧等离子体处理来清洗非晶体态聚对苯二甲酸乙二醇聚酯，PET膜(厚度＝0.25mm，Goodfellow)60秒。然后，利用适合的障板，热蒸发大小为1×5mm，厚度为40nm的预先结构化的金衬垫。在异丙醇IPA(Aldrich)中以2000rpm旋涂重量百分比为10％的聚乙烯基苯酚、PVP(Mw≈20kg mol-1，Tg≈151℃；Aldrich)溶液60秒，以便产生这些金衬垫顶部的约1□m厚的绝缘膜。接着，用如上所述相同的方式蒸发第二组金衬垫，然而，相对于先前形成的衬垫稍微移动这些衬垫以便允许启动它们的定址(addressing)。然后通过在80℃用如上所述制作的微切工具压花多层系统、应用1kg mm-2的额定压力30分钟来在PET衬底上微切两个金和PVP层，以便定义源-漏电极。为此，采用Tribotrak压制装置(DACA仪器)。然后，通过首先以2000rpm在无水二甲苯(Romil Ltd.)中旋涂半导体聚合物，聚(3-已基噻吩)、P3HT(由R.A.J.Janssen，TUE Eindhoven，荷兰提供)的重量百分比为8％的溶液达60秒，然后同样以2000rpm在无水醋酸丁酯(RomilLtd.)中旋涂重量百分比为7％的聚甲基丙烯酸甲酯，PMMA(Mw≈120kg mol-1，Tg≈10；Aldrich)溶液达60秒；最后，通过相同的障板，热蒸发另一组金电极以限定栅电极，从而完成纵向晶体管。
图10表示通过微切由PET衬底上的聚乙烯基苯酚的薄层分开的双层金电极而制作的这种纵向聚合物TFT的输出和传输特性。在该例子中，半导体聚合物层是具有沉积在顶部的PMMA的栅介电层的区域规则的聚-3-已基噻吩(P3HT)的层。可观测清洗P型累积操作。尽管注意到通过避免将P3HT暴露于大气中来最小化P3HT的掺杂(在惰性氮大气下处理)，由于P3HT的某些残留的掺杂，该设备是常导通的。然而，最重要的是，在顶部和底部源-漏电极间观测不到短路，很明显，微切技术能保存多层堆栈的完整性而不会在不同层中产生电短路。
这提供了在宽范围中应用该设备的方法，其中微切能用来定义不同层中具有电极的垂直侧壁。其他具有这种垂直侧壁的有用的结构是具有彼此在顶部堆叠的阳极和阴极(用不同材料形成)的垂直发光二极管(见图13)。如果用发光材料，诸如具有高于衬底以及用来分开阳极和阴极的介电聚合物分隔层的折射率的共轭聚合物来填充微切凹槽，来自LED的光能耦合到波导中。可在压花凹槽中将光引导到相同衬底上的某些其他位置，在这些位置，可利用以与LED相同的方法形成的垂直光电检测器检测该光。这为集成光学通信电路提供了简单的制作方法。
可用这种方法制作的另一有用的设备是电驱动的激光器。近来，已经演示过基于有机单晶的电驱动激光器(Schn等，Science289，599(2000))。该设备结构是基于在有机单晶的两侧上形成的TFT设备，从晶体的相对侧边提供电子和空穴的注入。沿TFTs的平行沟道，通过高折射率的栅电极实现波导。然而，需要在晶体的相对侧边上设备精确对准的制作方法不适合于集成。在这里，建议通过更适合于集成电路制作的固态压花制作类似的设备结构的方法。示意图如图14所示。可在沉积到微压花的凹槽中的半导体层的底面上形成P沟道，同时在该层的顶面形成N沟道，或反之亦然。如上所述能实现发射光的波导。可通过例如将层顺序沉积于已经预先压花的、具有在垂直于激光器波导的方向中的凹槽的衬底上来实现激光器动作所需的光反馈。
垂直侧壁也可用来形成半导体各层，诸如横向p-n节之间的轮廓分明的交界，如图15所示。
另一个例子演示了用于形成能被用来制作引导和限制聚合物图形的溶液沉积的表面自由能图形的表面花纹特征的方法。
沉积聚合物图形的许多直接印刷技术遇到防碍形成具有几微米的精密标度特征以及线的相对低的分辨率的问题。在喷墨印刷的情况下，例如，通过无控制将喷墨滴铺展到衬底上以及在飞行方向中按统计学变化，可将分辨率限定到20-50μm。已经显示出，通过印刷到包含表面自由能的预先制作的图形的衬底上，可显著地提高分辨率。在从水溶液沉积的PEDOT/PSS的情况下，可使用疏水的边沿来控制小滴的铺散，以便将PEDOT沉积物精确地局限于亲水的表面区域。不同的技术已经演示了制作这种表面自由能图形，诸如在亲水的玻璃衬底上的疏水的聚酰亚胺层的照相平版印刷图形，或自组合的(self-assembled)单层的照相图形(H.Sirringhaus等，UK0009915.0)。
生成表面自由能图形的另一种技术是软平板印刷冲压(例如参见Y.Xia等，Angew.Chem.Int.Ed.37，550(1998))。在这里，通过将聚(二甲基硅氧烷)的溶液(PDMS)浇在有图形的母版上来制作包含表面花纹特征的软印章。在固化和剥去母版后，将印章暴露于自组合单层(SAM)的溶液中，然后与样本表面接触。有选择地将SAM传送到那些直接与印章接触的区域中的样本上，这产生表面自由能的局部修改。
通过利用由压花步骤产生的地形花纹特征，固态压花提供用于将材料沉积局限于压花密纹的很好的、自对准方法。
如果将材料溶液沉积在包含密纹的衬底上，通过表面张力，将溶液吸入密纹内。这提供了用于在密纹内有选择地沉积材料的机制。
可通过修改衬底的表面能量来增强该效果。如果将压花样本与已经暴露于自组合单层的平的软图章接触，则仅在平面表面区域SAM，而不是在密纹的侧壁上发生SAM的传送。可通过使用为软平版印刷开发的材料和过程来制作平面图章，而不需要表面花纹，即母版上的图形。
与软平版印刷不同，该技术的一个有吸引力的优点在于，它不需要相对于先前沉积的图形来对准或配准。它允许例如利用极好的方法来制作用于印刷TFT的栅电极的自对准的表面自由能图形，如图6所示。如果将栅绝缘层的平面表面区域修改成疏水的，则将喷墨印刷的栅电极的沉积，例如在水中的PEDOT/PSS局限于密纹而不会扩散到疏水的表面区域中。这允许制作具有源/漏和栅电极之间的小的叠加电容的自对准TFT。该特征在纵向TFTs的情况下特别有用，因为由地形凹槽提供的印刷栅电极的自对准克服了纵向晶体管设备结构的一个通常的问题。由于垂直金属化的难以对准，大多数纵向晶体管遇到源-漏和栅电极间的大的重叠的问题。作为电容减小的结果，使用压花纵向晶体管的集成电路将显示出改进的开关次数和更好的扇出(fan-out)。
对于这种表面图形的材料的一个可能的选择是使用PVP的栅绝缘层。由于附加在每个苯环上的羟基，PVP是中等极性聚合物。通过氧等离子体的短暂暴露，可将其表面做成甚至更具有亲水性，以便水的接触角变为低于30°。然而，PVP不可溶于水，并且允许从水溶液进行PEDOT/PSS栅极的沉积而不会溶解。通过暴露于烷基三氯甲硅烷或氟化烷基三氯甲硅烷的自组合单层，可使其表面变为疏水性。可实现超过60°的接触角。该接触角差足以将来自水溶液的喷墨沉积的PEDOT/PSS滴的沉积限定到亲水性的表面区域。
可替换的改变结构的上部的表面的方法是使用蒸气方法，例如，蒸发，其中，以锐角将蒸气直接对准上表面。这允许凹槽的侧面相对于蒸气遮蔽至少凹槽的较深部分，以便仅表面处理凹槽的上面部分以及顶面。
在图7中示出了通过冲压甚至不需要表面改变的用于这种表面预先成形的替换的方法。如果将疏水性聚合物层，诸如聚(二辛基芴)(F8)旋涂在亲水性聚合物层如PVP上，当亲水性聚合物暴露在密纹的侧壁上时，在压花时可自动形成表面自由能图形。用类似的方式，结合喷墨印刷，可使用该方法来定义精细的隔离线特征，例如，用于制作具有任意图形的高密度排列的细的互连线。
另一个例子演示了用于形成通孔互连的方法。
为形成使用如上所述类型的设备的集成TFT电路，有必要在电极和不同层的互连之间制作通孔互连。已经演示过制作这些通孔的不同方法，诸如使用喷墨印刷(H.Sirringhuas等，UK0009917.6)、照相平版印刷图形(G.H.Gelinck等，Appl.Phys.Lett.77，1487(2000))的介电层的局部腐蚀，或使用机械压合机连续冲孔(C.J.Drury等，WO99/10929)。
固态压花提供了替换的方法来开启这些通孔互连，如图8所示。如果母版包含一排尖锐的锥体(N.Stutzmann等，Adv.Mat.12，557(2000))，压花可用来生成通过暴露于下层导电电极的表面的电介层的小直径的锥体微切。可按顺序的印刷步骤利用导电聚合物填充凹槽。该方法也可应用于包含绝缘和半导体聚合物顺序的更复杂的多层结构。
用锥体楔形物的大小和压痕深度来定义通孔的大小。使用具有70°的开度角的楔形物，可制作具有几微米或甚至亚微米尺寸的通孔。通孔的小尺寸对制作高密度集成电路来说是重要的。
这种方法的一个优点在于，它允许以平行的方式形成大量互连，而诸如机械压合或喷墨印刷的技术基本上是连续的。
在所有上述实施例中，PEDOT/PSS可由能从溶液沉积的任何导电聚合物代替。例如，聚苯胺或聚吡咯。然而，PEDOT/PSS的一些有吸引力的特征是：(a)固有的低扩散率的聚合掺杂剂(PSS)，(b)良好的热稳定性以及空气稳定性，以及(c)与普通空穴传输的半导体聚合物的电离电势良好匹配的≈5.1eV的功函数允许有效率的空穴载载流子注入。
微切工具在其上具有微切突起。这些适合于采取尖锐突起的特征，诸如脊、锯齿型结构、长钉等等。这些微切工具的制造方法以及材料对微切方法来说不是关键的。然而，制造工具的材料应当足够硬，并且突起应当足够尖锐，以便该工具能切通这些层。当该工具切通多层结构的上层时，特征高度h应当超过将被切割的层或多层的厚度d。这些特征的特有尺寸，诸如特征高度h，最好在1mm到1nm的范围内。较优选的是在约100μm至5nm之间，最优选的是在10μm至10nm之间。为提供适当的锐度，这些特征的突起边缘的曲率半径应当最好低于500nm，较优选的是低于100nm，最优选的是低于10nm。
尖锐的突起特征可是简单的几何形状(例如，线形脊)或更复杂的特征，例如指状组合型特征。适合的几何形状的例子包括圆锥以及锥体突起阵列，或线性突起阵列。用于突起的一个有用的结构是线性的并且彼此平行。
微切工具适用于包括至少一个切割边缘，但最好是多个边缘。后者允许在单个压花/微切步骤中制作多个设备。突出边缘也可有相同或彼此不同的几何形状。例如，根据本发明的微切工具可包括线型边缘(图12的示意性俯视图)，通过该工具，例如，在聚合物衬底(图12)上的预先构成的导电层可在一个步骤中被切割，产生例如用在诸如薄膜晶体管的电子设备中的电极阵列。
在另一例子中，微切母版可是平面或圆柱形，或可具有最适用于绕制的设备或设备结构以及制作方法的任何几何结构。由于它们允许在卷到卷过程压花连续的柔韧衬底(见图12)，所以圆柱形微切工具特别有用。卷到卷制作可提供比标准的批处理更高的生产能力和更低成本。在这种情况下，最好以固态执行压花则特别重要，其中压花凹槽在撤回压花工具后保持它们的形状。如果以液相执行压花，则有必要在去除微切工具前，降低衬底温度，这对利用轧制圆柱微切工具来说很难实现。柔性工具可用柔软的塑料结构来构成，或可是另一种材料的柔性薄片，例如，硅薄片(例如，20微米厚)。
可通过例如结合多个包括相同或不同花纹结构的微切工具来制作根据本发明的一个实施例的大面积的微切工具(见图16)。可通过首先生产平面工具，随后轧制或弯曲该平面工具来制作圆柱形微切工具(见图16)。
可通过本领域公知的许多方法来制造适合的母版，包括但不局限于各向异性腐蚀方法、平版印刷方法、电镀、电铸等等。在本发明的范围内最优选的是应用各向异性腐蚀技术来制作适合的特征，因为这些特征能以最直接的方式产生具有低于10nm的曲率半径的边缘的特征。具体来说，单晶或多晶无机材料的各向异性腐蚀包含在本发明的范围内。最适合的材料(但本发明并不局限于)是单晶{100}硅，为此，可使用具有或不具有异丙醇(IPA)的添加剂的诸如氢氧化钾(KOH)或氢氧化四甲基铵(TMAH)的水溶液的各向异性腐蚀剂。可采用与{100}硅不同的其他材料以及不同于以上列出的各向异性腐蚀剂来改变例如腐蚀角或腐蚀率。这些对微型制造领域的普通技术人员来说也是显而易见的。同样，为制作更复杂的结构，例如用于产生指状组合型特征所需的矩形角，可应用结合不同补偿结构的各向异性腐蚀技术，该技术被设计成用“牺牲”束或类似的结构来保护角落，直到达到所需的腐蚀深度。这些腐蚀技术也是公知的(比较vanKampen，R.P.以及Wolffenbuttel，R.F.J.Micromech.Microeng.5，91(1995)，Scheibe，C.以及Obermeier，E.J.Micromech.Microeng.5，109(1995)，Enoksson，P.J.Micromech.Microeng.7，141(1997))。
硅的各向异性腐蚀适合用来产生用作具有与硅的{111}面相应的面的突起的工具或母版的模具。这些面之间的角度为70°(或更精确在说，70.53°)。硅片的厚度适合于为约300微米。可使用能被各向异性腐蚀的其他材料-适合的其他半导体材料。
通过各向异性腐蚀技术，首先在例如硅晶片中产生尖锐的特征来制作微切工具。该微形晶片可用作工具本身，或可随后制造该晶片的复制品以用作工具。如果将晶片形成为所需工具的负片，则可将工具铸造在晶片上。如果晶片是所需晶片的正版，则制造该晶片的第一复制品，然后将工具形成为该第一复制品的复制品。这些复制品适合于用诸如热塑性和热固性聚合物材料制成。这具有可将尖锐的凹槽腐蚀到原始的母版，如硅晶片中的优点，这通常是比腐蚀尖锐脊更直接的方法。这种原始母版的聚合复制品应当足够硬并能切穿所构成些层。因此，用作复制品生产的聚合物最好具有大于25℃的玻璃相变温度，较优选的是大于110℃，最好是大于150℃。后一温度通常是公知的，并可在例如Polymer Handbook(Eds.，J.Brandrup，H.Immergut，E.A.Grulke，John Wiley&Sons.，New York，1999)中找到。最好，将高玻璃相变、热固性树脂用来产生复制的微切工具，诸如氰酸盐酯树脂(例如，4，4’亚乙基二苯基二氰酸盐以及低(e-亚甲基-1，5-亚苯基氰酸盐)，或环氧树脂，诸如四功能化合物的四乙缩水甘油基二氨基二苯甲烷)。后者可先与诸如4，4’-氨苯砜，DDS的芳香族硬化剂混合。为制作复制品，通过例如冷却、热或光化学交联来铸造、注入或反应模压和凝固如上所提到的聚合物熔体、溶液或预先聚合液体以便与母版结构接触。例如，通过使原始母版表面变成疏水，使用适当的表面处理，诸如利用自组合单层的化学改变(例如，使用例如十八(烷)三氯硅烷、全氟癸基三氯硅烷以及烯丙基三氯硅烷，来自蒸气状态的甲硅烷基化)使其变为无附着力。替换地，可在原始母版的表面上采用去除涂层或试剂，诸如硅油。将这些涂层应用到工具的切割面上也很有用。
如上所述，原始母版结构的这些聚合复制品可再次用来产生第二、第三或更高代复制品(“次-母版”)，其具有与原始母版相同的花纹结构或原始母版的负片。关键的是，最终微切工具包括尖锐的突出边缘，诸如尖脊。为了经由例如压花、注入或反应模塑产生这些“次母版”，它们后来可用来复制最终的微切工具，最好采用显示出良好的无附着力特性的聚合材料，诸如全氟化聚合物、聚烯烃，聚苯乙烯或硅橡胶(例如，聚二甲基硅氧烷)。显然，根据将制作的设备和设备构造，可以按最需要的任何几何结构弯曲或碾压或成形这些次母版，以便产生圆柱形的微切工具或具有更复杂几何结构的微切工具。为此，将柔软的聚合材料，诸如聚二甲基硅氧烷或聚烯烃用于次母版生产是很用的。
通过首先利用聚苯乙烯，PS(杂乱排列的聚苯乙烯，Mw≈105kgmol-1，Tg≈100℃；Aldich)产生复制阴模来准备根据本发明一个实施例的次母版。为此，在180℃，用包括尖锐凹槽(高h≈10mm，周期A＝500mm，边缘角α＝70°；MikroMasch，Narva mnt.13，10151，Tallinn，Estonia)的硅母版，将300gmm-2的额定压力应用到后者上5分钟(参见Stutzamnn，N.，Tervoort，T.A.，Bastiaansen，C.W.M.Feldman，K.&Smith，P.Adv.Mater.12，557(2000))，压花PS粒状物。随后，通过将预聚合液体注到这些压花的PS膜上并在室温，于大气中固化24小时，从而制作根据本发明一个实施例的第二代聚二甲基硅氧烷(Sylgard硅弹性体184；Dow Corning Corporation)复制品。通过首先在110℃熔化氰酸盐酯树脂Primaset PT15(Lonza)3分钟、将该熔融体浇铸在结构化的PDMS薄膜上，在170℃固化它4小时，随后在200℃固化24小时，并且在PDMS复制品末端去除固化的、表面结构化的热固树脂来产生第3代热固树脂复制品，从而制作最终的微切工具。
也可能使用由直接从薄的晶片的各向异性腐蚀制作的微切工具。如果晶片的厚度低于50μm，那么这种微切工具是柔韧的并且能安装在适用于卷对卷压花的圆柱滚轴上。
为了使用微切来制作复杂的集成电路，可用任意图形的楔形物来制作微切工具，这能定义任何复杂电路的关键设备尺寸。如果由晶片的各向异性腐蚀来定义这种复杂的母版，则需要使用高级的腐蚀技术，诸如角补偿(参见van Kampen，R.P.以及Wolffenbuttel，R.F.J.Micromech.Microeng.5，91(1995)，Scheibe，C.以及Obermeier，E.J.Micromech，Microeng.5，109(1995)，Enoksson，P.J.Micromech.Microeng.7，141(1997))，以便确保假定来切割多层堆栈的某一层的工具的所有突出楔形物具有相同的高度。
另外，微切工具可具有很简单的楔形图案，诸如一排平行的、线性楔子。在这种情况下，所有关键设备尺寸需要布置在规则的网格上。然而，仍可通过适当定义将切割的层的粗略图形，以及通过将适当的互连沉积在规则间隔的设备之间来定义任何复杂的电路。该方法特别适合于基于直接印刷和微切的结合(见图12)的卷对卷方法。在第一步中，通过诸如喷墨印刷的技术写入具有适当互连的规则排列的源-漏极。然后，由微切定义源-漏电极之间的沟道间隙。有源矩阵显示便是这种规则排列的TFTs特别有用的一个例子。
类似的方法可应用来制作用于多层互连方案的通孔，由具有规则排列的点例如突起的微切工具开始，随后填充选择的通孔以便提供想要的电路功能。
另一个例子描述了一种方法，利用该方法，可通过在相同母版上定义不同高度的楔形物来选择地切割不同层设备中的特征。在后续的步骤中可执行定义母版的楔形物的腐蚀方法，例如，通过改变腐蚀掩模的平版印刷特征的宽度，以便定义具有不同高度的几种楔形物图形。这种母版可用来在单个压花步骤中定义设备的几层中的关键设备尺寸。
工具最好具有面向待切割的材料的切割面，并且从此突出切割突起。切割面最好是平面的。在许多情况下，最好是切割突起均具有相同的深度。
在此描述的方法和设备不局限于用溶液处理过的聚合物制作的设备。可用例如，能通过印刷胶状悬浮，或通过电镀到预置图案衬底上沉积的无机导体来形成电路或显示设备中的TFT的一些导电电极或互连。在并非所有层均由溶液沉积而来的设备中，该设备的一个或多个PEDOT/PSS部分可用诸如真空沉积的导体的不溶性导电材料代替。
对半导体层，可使用显示出超过10-3cm2/Vs，最好是超过10-2cm2/Vs的足够的场效应迁移率的任何溶液适合加工的共轭聚合或低聚材料。适合的材料可从例如H.E.Katz，J.Mater.Chem.7，369(1997)或Z.Bao，Advanced Materials 12，227(2000)中查到。其他的可能性包括具有溶解的侧链的小共轭分子(J.G.Laquindanum等，J.Am.Chem.Soc.120，664(1998)、来自溶液的半导体有机-无机混合材料自组合(C.R.Kagan等，Science 286，946(1999))、或溶液沉积的无机半导体，诸如CdSe毫微粒子(B.A.Ridley等，Science 286，746(1999))。
半导体材料也能是无机半导体，诸如通过真空或等离子沉积技术沉积的薄膜硅。
可通过除喷墨印刷以外的技术粗略成形电极。适合的技术包括软平版印刷(J.A.Rogers等，Appl.Phys.Lett.75，1010(1999)；S.Brittain等，Physics World May 1998，p.31)、丝网印刷(Z.Bao等，Chem.Mat.9，12999(1997))以及照相平版印刷(见WO99/10939)或电镀。喷墨印刷被认为特别适合于具有良好配准的大面积图案成形，特别用于柔韧的塑料衬底。
可将设备沉积在另一种衬底材料，诸如朔胶，或例如聚醚砜的柔韧的塑料衬底上。这些材料最好是以薄片的形式，最好是聚合物材料，以及可是透明的和/或柔韧的。
尽管最好通过溶液处理和印刷技术沉积设备和电路的所有层以及各组成部分，但也可通过真空沉积技术沉积和/或照相平版印刷方法图案成形诸如半导体层的一个或多个组成部分。
诸如如上所述制作的TFTs的设备可以是更复杂的电路或设备的部分，其中一个或多个这种设备可彼此集成和/或与其他设备集成。应用的例子包括用于显示器或存储设备的逻辑电路和有源矩阵电路，或用户定义的门阵列电路。
微切方法也可用来成形这种电路的其他组成部分。一个可能性是图案成形有源矩阵显示器的象素电极。在高分辨率的显示器中，由应用到每个象素电极的电压控制每个象素(例如，液晶、有机或聚合物发光二极管)的光学状态。在有源矩阵显示器中，每个象素包含电压门闩，诸如TFT，其保持象素上的电压，同时寻址和写入其他象素。如果TFTs以及寻址线与象素电极一样在设备的不同层中，例如，位于象素电极下并通过通孔与象素电极连接则连续象素电极微切能产生非常高的孔径比显示，其中孔径比仅由微切凹槽的小宽度限定。
在施力步骤，例如5C内，将微切工具保持在与多层结构相同的温度是有益的。或者，它们可处于不同的温度：从而，在施力步骤期间，微切工具的温度不同于多层结构的温度，可高5℃。
本发明不局限于上述例子。本发明的方面包括所有在此描述的原理的新颖的和/或创造性的方面以及在此描述的特征的所有新颖的和/或创造性组合。
申请人注意到，本发明可包括在此清楚或隐含或其以任何概述方式公开的任何特征或特征的组合，而不限于以上阐述的定义的范围。根据上述说明，对本领域的技术人员来说，在本发明的范围内做出各种修改是显而易见的。

Claims (93)

1、一种用于以多层结构形成电子设备的方法，该多层结构至少包括第一层和第二层，该方法包括迫使切割工具的微切突起进入该多层结构中以便导致该突起微切过第一层。
2、如权利要求1所述的方法，其特征在于：微切突起微切过第一层并进入第二层。
3、如权利要求1或2所述的方法，其特征在于：第一和第二层具有不同的电特性。
4、如权利要求1至3中任何一个所述的方法，其特征在于：在形成至少一层的材料处于其固态的同时执行迫使步骤。
5、如在前任何一个权利要求所述的方法，其特征在于：突起具有至少一个其曲率半径小于100nm的边缘。
6、如在前任何一个权利要求所述的方法，其特征在于：突起具有至少一个其曲率半径小于10nm的边缘
7、如在前任何一个权利要求所述的方法，其特征在于：突起的深度小于10微米。
8、如在前任何一个权利要求所述的方法，其特征在于：突起的深度小于1微米。
9、如在前任何一个权利要求所述的方法，其特征在于：在与各层平行的至少一个方向中的突起的宽度小于100微米。
10、如在前任何一个权利要求所述的方法，其特征在于：在与各层平行的至少一个方向中的突起的宽度小于10微米。
11、如在前任何一个权利要求所述的方法，其特征在于：在与各层平行的至少一个方向中的突起的宽度小于2微米。
12、如在前任何一个权利要求所述的方法，其特征在于：突起是用其表面已经被处理以便减小工具和多层结构之间的摩擦系数的材料形成。
13、如在前任何一个权利要求所述的方法，其特征在于：微切工具或多层结构或两者在微切步骤期间与软材料接触。
14、如在前任何一个权利要求所述的方法，其特征在于：工具是支承突起的柔韧的薄片。
15、如权利要求1-14中任何一个所述的方法，其特征在于：工具在结构上翻转。
16、如权利要求1-15中任何一个所述的方法，其特征在于：工具基本上按线性路径在结构上翻转。
17、如在前任何一个权利要求所述的方法，其特征在于：切割工具具有多个微切突起。
18、如权利要求17所述的方法，其特征在于：突起采用拉长脊的形式。
19、如权利要求18所述的方法，其特征在于：脊是线性的。
20、如权利要求18或19所述的方法，其特征在于：脊是平行的。
21、如权利要求17-20中任何一个所述的方法，其特征在于：突起的深度相同。
22、如权利要求17-20中任何一个所述的方法，其特征在于：突起深度不同。
23、如在前任何一个权利要求所述的方法，其特征在于：在迫使步骤期间，微切工具的温度处于多层结构温度的5℃内。
24、如权利要求1-22中任何一个所述的方法，其特征在于：在迫使步骤期间，微切工具的温度与多层结构温度的不同大于5℃。
25、如在前任何一个权利要求所述的方法，其特征在于：第一层是导电或半导电的。
26、如在前任何一个权利要求所述的方法，其特征在于：第二层是不导电的或半导电的。
27、如在前任何一个权利要求所述的方法，其特征在于：第一和第二层形成电子设备的功能上不同的部分。
28、如权利要求25-27中任何一个所述的方法，其特征在于：已经通过微切定义的第一层的两个分开的区域形成电子开关设备的各电极。
29、如权利要求25-28中任何一个所述的方法，其特征在于：已经通过微切定义的第一层的两个分开的区域形成晶体管设备的源极和漏极。
30、如在前任何一个权利要求所述的方法，其特征在于：多层结构在从第一层的第二层的另一面上具有另外的层，以及迫使步骤包括迫使切割工具的微切突起进入多层结构以便使突起微切过第一层和第二层，以及切过或切入该另外的层中的至少一层。
31、如权利要求30所述的方法，其特征在于：第一层和另外层的至少一层是导电或半导电的。
32、如权利要求31所述的方法，其特征在于：微切工具切入或切过所述另外的半导电或导电层。
33、如权利要求30至32中任何一个所述的方法，其特征在于：第一层和所述另外的导电或半导电层形成设备的功能上不同的部件。
34、如权利要求33所述的方法，其特征在于：第一层和所述另外的导电或半导电层形成电子开关设备的各电极。
35、如权利要求34所述的方法，其特征在于：第一层和所述另外的导电或半导电层分别形成晶体管设备的源极和漏极。
36、如在前任何一个权利要求所述的方法，其特征在于：迫使步骤在所述结构中形成至少一个凹槽，并且该方法包括将至少一种或多种材料沉积在微切多层结构的顶部。
37、如权利要求36所述的方法，其特征在于：将至少一种所述材料有选择地沉积在凹槽中，或有选择地接近该凹槽，或有选择地接近并部分进入该凹槽中。
38、如权利要求36所述的方法，其特征在于：沉积在多层结构上的至少一种所述材料在该多层结构上或选择性地在凹槽结构上或选择性地在紧邻该凹槽的结构的至少一部分上形成保形涂层。
39、如权利要求36至38中任何一个所述的方法，其特征在于：通过印刷沉积至少一种所述材料。
40、如权利要求36至39中任何一个所述的方法，其特征在于：至少一种所述材料是半导电材料。
41、如权利要求40所述的方法，其特征在于：所述半导电材料是聚合物。
42、如权利要求40或41所述的方法，其特征在于：所述半导电材料形成电子开关设备的有源半导体层。
43、如权利要求40至42中任何一个所述的方法，其特征在于：安排所述半导电材料以便发射光。
44、如权利要求36至43中任何一个所述的方法，其特征在于：安排将至少一种材料沉积在凹槽中以便引导光。
45、如权利要求36至43中任何一个所述的方法，其特征在于：沉积在凹槽中的一种所述材料是导电的。
46、如权利要求45所述的方法，其特征在于：所述导电材料形成电子开关设备的栅极。
47、如在前任何一个权利要求所述的方法，其特征在于：第一层是有机的。
48、如权利要求1至47中任何一个所述的方法，其特征在于：第一层是金属的。
49、如在前任何一个权利要求所述的方法，其特征在于：第二层是有机的。
50、一种用于在衬底上形成电子或光学设备的方法，包括步骤：
(a)在衬底上形成至少一个凹槽结构；
(b)将材料沉积在衬底顶部，由此将材料的沉积限定到凹槽结构和/或与该凹槽结构相邻的区域上。
51、如权利要求50所述的方法，其特征在于：所述凹槽结构通过微切形成。
52、如权利要求50或51所述的方法，包括改变在紧邻凹槽的至少部分区域内的衬底的表面层的表面能而不改变该凹槽结构至少部分内的表面能的附加的步骤。
53、如权利要求52所述的方法，其特征在于：表面改变的步骤是使得通过沉积的材料降低所述区域中将被弄湿的衬底的表面层的材料的电容。
54、如权利要求52或53所述的方法，其特征在于：所述改变衬底的表面能的附加步骤是通过使衬底与表面改变试剂接触来执行的，用这种方式，在至少部分凹槽结构中不建立接触。
55、如权利要求50至54中任何一个所述的方法，其特征在于：衬底包含具有不同于该衬底的表面层的自由表面能的至少一层埋层，其中微切步骤暴露凹槽中的至少部分埋层。
56、如权利要求55所述的方法，其特征在于：所述暴露的埋层提高了将被限定到凹槽结构的沉积材料的亲合性。
57、如权利要求50或51所述的方法，其特征在于：表面改变是通过将材料以锐角向衬底引导以便到达衬底的上表面来执行的。
58、如在前任何一个权利要求所述的方法，其特征在于：该工具比衬底的至少一层硬。
59、如在前任何一个权利要求所述的方法，其特征在于：在多层结构中定义电极。
60、如在前任何一个权利要求所述的方法，其特征在于：所述设备是开关设备。
61、如在前任何一个权利要求所述的方法，其特征在于：所述设备是晶体管。
62、一种微切工具，其具有多个由各向异性腐蚀形成的微切结构。
63、如权利要求62所述的微切工具，其特征在于：每个结构具有至少一个边缘，该边缘具有小于100nm的曲率半径。
64、如权利要求62所述的微切工具，其特征在于：每个结构具有至少一个边缘，该边缘具有小于10nm的曲率半径。
65、如权利要求62至64中任何一个所述的微切工具，其特征在于：每个结构的深度小于10微米。
66、如权利要求62至65中任何一个所述的微切工具，其特征在于：该工具由硅形成。
67、如权利要求62至66中任何一个所述的微切工具，其特征在于：每个结构是突起。
68、如权利要求62至66中任何一个所述的微切工具，其特征在于：每个结构是凹陷。
69、一种用于形成微切工具的方法，通过各向异性地腐蚀材料本体以便在其上形成多个微切结构。
70、如权利要求69所述的方法，其特征在于：所述结构是突起，其中该方法包括迫使突起进入衬底中以便使突起微切入该衬底。
71、如权利要求69所述的方法，包括在材料的另外的本体中形成工具的一个或多个压痕，以及将这些本体中的一个压入一个衬底中，以便使在那个本体中形成的突起微切入该衬底中。
72、一种用于形成电子设备的方法，包括迫使切割工具的微切突起进入衬底中，以便使突起微切入该衬底中，从而定义该设备的各特征，其中突起采用多个拉长脊的形式。
73、如权利要求72所述的方法，其特征在于：脊是线性的。
74、如权利要求72或73所述的方法，其特征在于：脊是平行的。
75、一种用于在多层结构中形成电子和/或光学设备的方法，该多层结构至少包括第一层和第二层，该方法包括：
迫使切割工具的微切突起进入多层结构以便使该突起微切过第一层并进入第二层，在暴露第二层的结构中留下凹陷处；以及
将材料沉积在该凹陷中。
76、如在前任何一个权利要求所述的方法，包括迫使相同或不同切割工具的微切突起进入多层结构中的第二步骤，其中，使在第二迫使步骤中切割工具的定向不同于在第一迫使步骤中切割工具的定向。
77、如权利要求76所述的方法，其特征在于：第一迫使步骤在结构中形成第一拉长切口系列，以及第二迫使步骤形成相对于第一切口系列转动一个角度的第二拉长切口系列。
78、如在前任何一个权利要求所述的方法，其特征在于：各突起深度均相同。
79、如在前任何一个权利要求所述的方法，其特征在于：各突起深度不同。
80、如在前任何一个权利要求所述的方法，其特征在于：使多层结构的至少一层形成图案。
81、如在前任何一个权利要求所述的方法，其特征在于：通过直接印刷，使多层结构的至少一层形成图案。
82、如在前任何一个权利要求所述的方法，其特征在于：使沉积在多层结构上的至少一种材料形成图案。
83、如在前任何一个权利要求所述的方法，其特征在于：通过直接印刷，使沉积在多层结构上的至少一种材料形成图案。
84、一种由根据上述任何一个权利要求的方法形成的电子设备。
85、一种由根据上述任何一个权利要求的方法形成的电子开关设备。
86、一种由根据上述任何一个权利要求的方法形成的晶体管设备。
87、一种由根据上述任何一个权利要求的方法形成的发光设备。
88、一种由根据上述任何一个权利要求的方法形成的激光设备。
89、一种在多层结构上形成的电子开关设备，包括下述元件：
第一和第二导电层；
在两个导电层间的第一电绝缘或半导电层；
切过导电和第一电绝缘或半导电体层中的至少一个的凹槽结构；
沉积到与两种导电材料接触的该凹槽结构中的至少另一个电绝缘或半导电层；
在沉积到该凹槽结构中的该另外的电绝缘或半导电层顶部的第三导电层。
90、如权利要求89所述的电子开关设备，其中以由凹槽结构吸引材料的方式沉积第三导电层，以及将该第三导电层的材料限定到凹槽结构和/或紧邻该凹槽结构的区域，以便降低第三导电层和第一及第二导电层之间的电容。
91、一种包括多个如权利要求84-90中任何一个所述的设备的逻辑电路、显示器或存储器设备。
92、如权利要求91所述的逻辑电路，其特征在于：所述设备形成在一个公共衬底上。
93、如权利要求91或92所述的逻辑电路，其特征在于：所述设备形成在有机材料的一个公共层中。
CNB018188133A 2000-10-04 2001-10-04 聚合物设备的固态压花 Expired - Lifetime CN100429800C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0024294.1 2000-10-04
GBGB0024294.1A GB0024294D0 (en) 2000-10-04 2000-10-04 Solid state embossing of polymer devices

Publications (2)

Publication Number Publication Date
CN1475036A true CN1475036A (zh) 2004-02-11
CN100429800C CN100429800C (zh) 2008-10-29

Family

ID=9900663

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018188133A Expired - Lifetime CN100429800C (zh) 2000-10-04 2001-10-04 聚合物设备的固态压花

Country Status (9)

Country Link
US (2) US7571529B2 (zh)
EP (1) EP1323196B1 (zh)
JP (1) JP5420133B2 (zh)
KR (1) KR100870250B1 (zh)
CN (1) CN100429800C (zh)
AU (1) AU2001292084A1 (zh)
GB (1) GB0024294D0 (zh)
TW (1) TW582067B (zh)
WO (1) WO2002029912A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577312B (zh) * 2005-07-28 2011-09-28 索尼株式会社 半导体器件及其制造工艺
CN101479661B (zh) * 2005-03-23 2012-06-06 艾格瑞系统有限公司 利用压印光刻和直接写入技术制造器件的方法
US8329504B2 (en) 2008-02-12 2012-12-11 Konica Minolta Holdings, Inc. Method of forming organic semiconductor layer and method of manufacturing organic thin film transistor
CN107026236A (zh) * 2016-01-29 2017-08-08 诺瓦尔德股份有限公司 制备垂直有机场效应晶体管的方法及垂直有机场效应晶体管

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
DE10142913B4 (de) * 2001-08-27 2004-03-18 Hahn-Meitner-Institut Berlin Gmbh Vertikale Transistoranordnung mit einem flexiblen, aus Kunststofffolien bestehenden Substrat und Verfahren zu deren Herstellung
KR100787301B1 (ko) * 2001-08-30 2007-12-21 샤프 가부시키가이샤 유기 ｅｌ 장치의 제조 방법 및 유기 ｅｌ 장치
DE10229118A1 (de) * 2002-06-28 2004-01-29 Infineon Technologies Ag Verfahren zur kostengünstigen Strukturierung von leitfähigen Polymeren mittels Definition von hydrophilen und hydrophoben Bereichen
GB0215858D0 (en) * 2002-07-09 2002-08-14 Cambridge Display Tech Ltd Patterning method
TWI256732B (en) * 2002-08-30 2006-06-11 Sharp Kk Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manufacturing method of liquid crystal display apparatus
GB0229191D0 (en) 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
GB0306163D0 (en) * 2003-03-18 2003-04-23 Univ Cambridge Tech Embossing microfluidic sensors
JP2004351272A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
FI20030919A (fi) * 2003-06-19 2004-12-20 Avantone Oy Menetelmä ja laitteisto elektronisen ohutkalvokomponentin valmistamiseksi sekä elektroninen ohutkalvokomponentti
DE10330062A1 (de) * 2003-07-03 2005-01-27 Siemens Ag Verfahren und Vorrichtung zur Strukturierung von organischen Schichten
JP2007508674A (ja) * 2003-10-13 2007-04-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ エレクトロルミネッセントディスプレイパネル
US20050129977A1 (en) * 2003-12-12 2005-06-16 General Electric Company Method and apparatus for forming patterned coated films
JP4425774B2 (ja) 2004-03-11 2010-03-03 三星モバイルディスプレイ株式會社 垂直電界効果トランジスタ、それによる垂直電界効果トランジスタの製造方法及びそれを備える平板ディスプレイ装置
JP4652704B2 (ja) * 2004-03-11 2011-03-16 キヤノン株式会社 有機半導体素子
DE502004010226D1 (de) * 2004-03-11 2009-11-26 Samsung Mobile Display Co Ltd Verfahren zur Herstellung eines organischen, vertikalen Feldeffekttransistors
JP2005353725A (ja) * 2004-06-09 2005-12-22 Shinko Electric Ind Co Ltd 基板上への能動素子の形成方法および基板
US7244626B2 (en) * 2004-06-30 2007-07-17 Motorola, Inc. Semiconductor devices shared element(s) apparatus and method
KR100618850B1 (ko) * 2004-07-22 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
KR101314985B1 (ko) * 2005-02-10 2013-10-04 플렉스트로닉스, 인크 정공 주입/수송 층 조성물 및 장치
DE102005013125B4 (de) * 2005-03-18 2008-12-18 O-Flexx Technologies Gmbh Verfahren zur Herstellung von elektronischen Einheiten in einer mehrlagigen Ausgangsstruktur sowie Verwendung dieser Ausgangstruktur im Verfahren
DE102005022000B8 (de) * 2005-05-09 2010-08-12 O-Flexx Technologies Gmbh Verfahren zur Herstellung von elektronischen Einheiten aus zwei mehrlagigen Ausgangsstrukturen und deren Verwendung
GB2427509A (en) 2005-06-21 2006-12-27 Seiko Epson Corp Organic electronic device fabrication by micro-embossing
DE102005033756A1 (de) * 2005-07-15 2007-01-18 O-Flex Technologies Gmbh Verfahren zur Herstellung von elektronischen Bauteilen aus zwei mehrlagigen Ausgangsstrukturen
US9084546B2 (en) * 2005-08-31 2015-07-21 The Regents Of The University Of Michigan Co-electrodeposited hydrogel-conducting polymer electrodes for biomedical applications
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
US7414262B2 (en) 2005-09-30 2008-08-19 Lexmark International, Inc. Electronic devices and methods for forming the same
US8603381B2 (en) * 2005-10-03 2013-12-10 Massachusetts Insitute Of Technology Nanotemplate arbitrary-imprint lithography
GB0523163D0 (en) * 2005-11-14 2005-12-21 Suisse Electronique Microtech Patterning of conductive layers with underlying compressible spacer layer or spacer layer stack
GB2432722A (en) * 2005-11-25 2007-05-30 Seiko Epson Corp Electrochemical cell and method of manufacture
GB2432721B (en) * 2005-11-25 2011-06-22 Seiko Epson Corp Electrochemical cell structure and method of fabrication
GB2432723B (en) * 2005-11-25 2010-12-08 Seiko Epson Corp Electrochemical cell and method of manufacture
JP2007273949A (ja) * 2006-03-30 2007-10-18 Korea Univ Industrial & Academic Collaboration Foundation ナノ粒子を用いたトップゲート型薄膜トランジスタおよびその製造方法
US20070254402A1 (en) * 2006-04-27 2007-11-01 Robert Rotzoll Structure and fabrication of self-aligned high-performance organic fets
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
KR100763837B1 (ko) 2006-07-18 2007-10-05 삼성전기주식회사 인쇄회로기판 제조방법
JP5167707B2 (ja) 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
US7768000B2 (en) * 2006-09-29 2010-08-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7573420B2 (en) * 2007-05-14 2009-08-11 Infineon Technologies Ag RF front-end for a radar system
WO2008051166A1 (en) * 2006-10-25 2008-05-02 Agency For Science, Technology And Research Modification of surface wetting properties of a substrate
KR20100016643A (ko) * 2007-04-19 2010-02-12 바스프 에스이 기판 상에 패턴을 형성하는 방법 및 그에 의해 형성된 전자 장치
US7935566B2 (en) * 2007-05-14 2011-05-03 Nanyang Technological University Embossing printing for fabrication of organic field effect transistors and its integrated devices
KR100858223B1 (ko) * 2007-05-21 2008-09-10 연세대학교 산학협력단 자가정렬된 반도체 나노와이어 박막 트랜지스터 및 그 제조 방법
US7838313B2 (en) * 2007-07-31 2010-11-23 Hewlett-Packard Development Company, L.P. Pixel well electrode
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device
KR20090076048A (ko) * 2008-01-07 2009-07-13 세크론 주식회사 솔더 범프들을 형성하기 위한 템플릿, 이를 제조하는 방법및 이를 이용하여 솔더 범프들을 검사하는 방법
KR101479996B1 (ko) * 2008-02-21 2015-01-08 삼성디스플레이 주식회사 표시 장치 제조 방법
JP4466763B2 (ja) 2008-05-14 2010-05-26 ソニー株式会社 パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
GB2462298B (en) * 2008-07-31 2012-05-09 Nano Eprint Ltd Electronic device manufacturing method
GB2462693B (en) * 2008-07-31 2013-06-19 Pragmatic Printing Ltd Forming electrically insulative regions
DE102008039798A1 (de) * 2008-08-15 2010-02-25 NMI Naturwissenschaftliches und Medizinisches Institut an der Universität Tübingen Verfahren zur Übertragung von Nanostrukturen in ein Substrat
GB0821790D0 (en) * 2008-12-01 2009-01-07 Eastman Kodak Co Method of forming relief structures
JP4940262B2 (ja) * 2009-03-25 2012-05-30 株式会社東芝 インプリントパターン形成方法
IT1394959B1 (it) * 2009-07-28 2012-07-27 St Microelectronics Srl Fabbricazione di interconnessioni verticali in stack di integrazione, contattate da strato metallico superiore depositato
US20110203656A1 (en) * 2010-02-24 2011-08-25 Iowa State University Research Foundation, Inc. Nanoscale High-Aspect-Ratio Metallic Structure and Method of Manufacturing Same
US7923313B1 (en) 2010-02-26 2011-04-12 Eastman Kodak Company Method of making transistor including reentrant profile
US8803203B2 (en) 2010-02-26 2014-08-12 Eastman Kodak Company Transistor including reentrant profile
US8193546B2 (en) * 2010-06-04 2012-06-05 Pinecone Energies, Inc. Light-emitting-diode array with polymer between light emitting devices
JP5630374B2 (ja) * 2010-06-11 2014-11-26 信越化学工業株式会社 マイクロ構造体の製造方法及び光パターン形成性犠牲膜形成用組成物
KR101131218B1 (ko) * 2010-07-16 2012-03-28 광주과학기술원 산화아연 나노 구조체 전극 제조 방법 및 이를 이용한 염료 감응형 태양 전지 제조 방법
US8383469B2 (en) 2011-01-07 2013-02-26 Eastman Kodak Company Producing transistor including reduced channel length
US8492769B2 (en) 2011-01-07 2013-07-23 Eastman Kodak Company Transistor including multi-layer reentrant profile
US8409937B2 (en) 2011-01-07 2013-04-02 Eastman Kodak Company Producing transistor including multi-layer reentrant profile
US8304347B2 (en) 2011-01-07 2012-11-06 Eastman Kodak Company Actuating transistor including multiple reentrant profiles
US8338291B2 (en) 2011-01-07 2012-12-25 Eastman Kodak Company Producing transistor including multiple reentrant profiles
US7985684B1 (en) 2011-01-07 2011-07-26 Eastman Kodak Company Actuating transistor including reduced channel length
US8847226B2 (en) 2011-01-07 2014-09-30 Eastman Kodak Company Transistor including multiple reentrant profiles
US8847232B2 (en) 2011-01-07 2014-09-30 Eastman Kodak Company Transistor including reduced channel length
US8637355B2 (en) 2011-08-26 2014-01-28 Eastman Kodak Company Actuating transistor including single layer reentrant profile
US8617942B2 (en) 2011-08-26 2013-12-31 Eastman Kodak Company Producing transistor including single layer reentrant profile
US8592909B2 (en) 2011-08-26 2013-11-26 Eastman Kodak Company Transistor including single layer reentrant profile
US8803227B2 (en) 2011-09-29 2014-08-12 Eastman Kodak Company Vertical transistor having reduced parasitic capacitance
US8865576B2 (en) 2011-09-29 2014-10-21 Eastman Kodak Company Producing vertical transistor having reduced parasitic capacitance
US20140306250A1 (en) * 2011-12-01 2014-10-16 Quarkstar Llc Solid-state lighting device and method of manufacturing same
KR101876540B1 (ko) 2011-12-28 2018-07-10 삼성디스플레이 주식회사 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
US9406896B2 (en) * 2014-01-10 2016-08-02 Palo Alto Research Center Incorporated Pre-fabricated substrate for printed electronic devices
KR101547155B1 (ko) * 2014-03-03 2015-08-26 한국과학기술원 대면적 3차원 미세광학구조의 제조방법
CN104091522B (zh) * 2014-06-26 2016-05-11 京东方科技集团股份有限公司 显示屏、拼接屏、显示装置及驱动方法
US9629252B2 (en) * 2014-12-12 2017-04-18 Palo Alto Research Center Incorporated Printed electronic components on universally patterned substrate for integrated printed electronics
US9799752B1 (en) 2016-10-31 2017-10-24 Eastman Kodak Company Method for forming a thin-film transistor
CN106647014A (zh) * 2017-03-23 2017-05-10 京东方科技集团股份有限公司 彩膜基板及其制备方法、显示面板
CN107452782B (zh) * 2017-08-11 2021-02-02 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3501831A (en) * 1968-06-17 1970-03-24 Rogers Corp Eyelet
US3555964A (en) * 1968-10-18 1971-01-19 Lawrence T Fleming Insulation stripping device
US4057819A (en) * 1976-08-05 1977-11-08 Alan Ernest Owen Semiconductor device
DE3042483A1 (de) * 1980-11-11 1982-06-16 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren und anordnung zur herstellung einer duesenplatte fuer tintenstrahlschreibwerke
FR2567684B1 (fr) * 1984-07-10 1988-11-04 Nec Corp Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
JPH0729431B2 (ja) * 1986-03-04 1995-04-05 キヤノン株式会社 液体噴射記録ヘツドの作成方法
JPH0687503B2 (ja) * 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
US4835859A (en) * 1987-12-03 1989-06-06 Tektronix, Inc. Method of forming a contact bump
IT1228120B (it) * 1988-12-23 1991-05-28 Eniricerche Spa Procedimento per ottenere un sensore multifunzionale a membrana ionoselettiva
JP2844342B2 (ja) * 1989-02-28 1999-01-06 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2995838B2 (ja) * 1990-01-11 1999-12-27 セイコーエプソン株式会社 Ｍｉｓ型半導体装置及びその製造方法
US5069345A (en) * 1990-09-24 1991-12-03 Hoover Universal, Inc. Plastic container with tear opening feature
JP2940880B2 (ja) * 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
ATE169125T1 (de) * 1992-04-02 1998-08-15 Canon Kk Flüssigkristalleinrichtung sowie diese verwendende anzeigevorrichtung und darstellungsverfahren
DE4219667C2 (de) * 1992-06-16 1994-12-01 Kernforschungsz Karlsruhe Werkzeug und Verfahren zur Herstellung einer mikrostrukturierten Kunststoffschicht
JP3218414B2 (ja) * 1992-07-15 2001-10-15 キヤノン株式会社 微小ティップ及びその製造方法、並びに該微小ティップを用いたプローブユニット及び情報処理装置
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
WO1994030030A1 (en) * 1993-06-04 1994-12-22 The Regents Of The University Of California Microfabricated acoustic source and receiver
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JPH07125221A (ja) * 1993-10-29 1995-05-16 Sony Corp プリントヘッドおよびその製造方法
US6265249B1 (en) * 1994-03-01 2001-07-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
US5581083A (en) * 1995-05-11 1996-12-03 The Regents Of The University Of California Method for fabricating a sensor on a probe tip used for atomic force microscopy and the like
TW310461B (zh) * 1995-11-10 1997-07-11 Matsushita Electric Ind Co Ltd
US5567631A (en) * 1995-11-13 1996-10-22 Taiwan Semiconductor Manufacturing Company Method of forming gate spacer to control the base width of a lateral bipolar junction transistor using SOI technology
JPH09175835A (ja) 1995-12-25 1997-07-08 Toyota Motor Corp 表面加工方法
JP3618896B2 (ja) * 1996-03-29 2005-02-09 キヤノン株式会社 微小開口を有するプローブの作製法とそれによるプローブ、並びに該プローブを用いた走査型近接場光顕微鏡と走査型トンネル顕微鏡との複合装置、および該プローブを用いた記録再生装置
US5989945A (en) * 1996-05-15 1999-11-23 Seiko Epson Corporation Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device
IL128055A (en) * 1996-07-18 2003-12-10 Nagraid Sa Method for making printed circuits and resulting printed circuit
US6057038A (en) * 1996-08-02 2000-05-02 Sharp Kabushiki Kaisha Substrate for use in display element, method of manufacturing the same, and apparatus for manufacturing the same
JPH10137861A (ja) * 1996-11-05 1998-05-26 Sky Alum Co Ltd 絞りしごき加工法
JP3404562B2 (ja) * 1996-11-18 2003-05-12 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JP3070499B2 (ja) * 1996-11-26 2000-07-31 富士ゼロックス株式会社 微細切削方法および微細切削装置
US6003419A (en) * 1997-02-28 1999-12-21 Nikon Corporation Microcutting device and incising method
US5946551A (en) * 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
JPH10313008A (ja) * 1997-05-13 1998-11-24 Canon Inc 微細パターンの形成方法及び該微細パターンを有する電気素子
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11188427A (ja) 1997-10-23 1999-07-13 Toyota Motor Corp エンボス模様付き金属微細片の製造方法
AU2492299A (en) * 1998-02-02 1999-08-16 Uniax Corporation X-y addressable electric microswitch arrays and sensor matrices employing them
JPH11224880A (ja) 1998-02-05 1999-08-17 Seiko Epson Corp 半導体装置の製造方法
JP3028095B2 (ja) 1998-03-04 2000-04-04 日本電気株式会社 プロービング装置および方法
JPH11254059A (ja) 1998-03-09 1999-09-21 Amada Co Ltd 数値制御装置付タレットパンチプレスによる縞鋼板の製造方法
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
WO2000022193A2 (en) * 1998-10-14 2000-04-20 Faraday Technology, Inc. Electrodeposition of metals in small recesses using modulated electric fields
WO2000079617A1 (en) * 1999-06-21 2000-12-28 Cambridge University Technical Services Limited Aligned polymers for an organic tft
JP3645755B2 (ja) * 1999-09-17 2005-05-11 日本電気株式会社 薄膜トランジスタおよびその製造方法
AU2001238459A1 (en) * 2000-02-16 2001-08-27 Omlidon Technologies Llc Method for microstructuring polymer-supported materials
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
US6534396B1 (en) * 2000-10-10 2003-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned conductor layer pasivation method with dimensionally stabilized planarization
US6531324B2 (en) * 2001-03-28 2003-03-11 Sharp Laboratories Of America, Inc. MFOS memory transistor & method of fabricating same
US6485884B2 (en) * 2001-04-27 2002-11-26 3M Innovative Properties Company Method for patterning oriented materials for organic electronic displays and devices
DE60235679D1 (de) * 2001-08-17 2010-04-29 Merck Patent Gmbh Konjugierte Copolymere aus Dithienothiophen und Vinylen oder Acetylen
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
US6656778B1 (en) * 2002-04-26 2003-12-02 Macronix International Co., Ltd. Passivation structure for flash memory and method for fabricating same
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
US8530963B2 (en) * 2005-01-06 2013-09-10 Estivation Properties Llc Power semiconductor device and method therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101479661B (zh) * 2005-03-23 2012-06-06 艾格瑞系统有限公司 利用压印光刻和直接写入技术制造器件的方法
CN101577312B (zh) * 2005-07-28 2011-09-28 索尼株式会社 半导体器件及其制造工艺
US8329504B2 (en) 2008-02-12 2012-12-11 Konica Minolta Holdings, Inc. Method of forming organic semiconductor layer and method of manufacturing organic thin film transistor
CN107026236A (zh) * 2016-01-29 2017-08-08 诺瓦尔德股份有限公司 制备垂直有机场效应晶体管的方法及垂直有机场效应晶体管
CN107026236B (zh) * 2016-01-29 2022-04-15 诺瓦尔德股份有限公司 制备垂直有机场效应晶体管的方法及垂直有机场效应晶体管

Also Published As

Publication number Publication date
EP1323196B1 (en) 2016-02-24
KR20030071762A (ko) 2003-09-06
GB0024294D0 (en) 2000-11-15
JP2004517737A (ja) 2004-06-17
EP1323196A1 (en) 2003-07-02
KR100870250B1 (ko) 2008-11-25
CN100429800C (zh) 2008-10-29
JP5420133B2 (ja) 2014-02-19
AU2001292084A1 (en) 2002-04-15
WO2002029912A1 (en) 2002-04-11
US20100051916A1 (en) 2010-03-04
US20050071969A1 (en) 2005-04-07
TW582067B (en) 2004-04-01
US7571529B2 (en) 2009-08-11

Similar Documents

Publication Publication Date Title
CN100429800C (zh) 聚合物设备的固态压花
EP1581974B1 (en) Electronic devices
JP5143124B2 (ja) 電気装置及びその製造方法
CN1825548B (zh) 形成导电图案的方法、薄膜晶体管及其制造方法
US10468599B2 (en) Patterned organic semiconductor layers
CN1836190A (zh) 用于制造电子薄膜元件的方法和设备以及电子薄膜元件
EP1573831A2 (en) Methods of fabricating devices by low pressure cold welding
JP2009533809A5 (zh)
JP2014503982A5 (zh)
CN101057347A (zh) 制造有机晶体管的自动对准方法
US20130137212A1 (en) Method of manufacturing an organic thin film transistor
CN1875496A (zh) 垂直有机场效应晶体管
TWI305684B (en) Organic semiconductor device and method of fabricating the same
Na et al. Wettability patterning technology for organic displays

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081029