DE102005033756A1 - Verfahren zur Herstellung von elektronischen Bauteilen aus zwei mehrlagigen Ausgangsstrukturen - Google Patents
Verfahren zur Herstellung von elektronischen Bauteilen aus zwei mehrlagigen Ausgangsstrukturen Download PDFInfo
- Publication number
- DE102005033756A1 DE102005033756A1 DE102005033756A DE102005033756A DE102005033756A1 DE 102005033756 A1 DE102005033756 A1 DE 102005033756A1 DE 102005033756 A DE102005033756 A DE 102005033756A DE 102005033756 A DE102005033756 A DE 102005033756A DE 102005033756 A1 DE102005033756 A1 DE 102005033756A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- electrically conductive
- carrier material
- starting
- electrically
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010409 thin film Substances 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 56
- 239000012876 carrier material Substances 0.000 claims description 37
- 238000005520 cutting process Methods 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 21
- 239000012777 electrically insulating material Substances 0.000 claims description 14
- 238000004049 embossing Methods 0.000 claims description 13
- 229920000642 polymer Polymers 0.000 claims description 10
- -1 polyethylene terephthalate Polymers 0.000 claims description 9
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 6
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004743 Polypropylene Substances 0.000 claims description 4
- 239000005026 oriented polypropylene Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229920001155 polypropylene Polymers 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 2
- 239000002985 plastic film Substances 0.000 claims 2
- 229920006255 plastic film Polymers 0.000 claims 2
- 239000000969 carrier Substances 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 94
- 239000010408 film Substances 0.000 description 26
- 229920003023 plastic Polymers 0.000 description 7
- 239000004033 plastic Substances 0.000 description 7
- 230000006378 damage Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920002799 BoPET Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000004698 Polyethylene Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003921 oil Substances 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002103 nanocoating Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 150000002964 pentacenes Chemical class 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung von elektronischen Bauteilen, insbesondere TFT-Transistoren, das die massenhafte preiswerte Herstellung unabhängig von dem verwendeten Material für die elektrisch leitenden und halbleitenden Schichten ermöglicht und das eine hohe Gleichmäßigkeit und geringe Strukturgröße der hergestellten Halbleiter gewährleistet. DOLLAR A Schließlich werden Ausgangsstrukturen als Halbzeug vorgeschlagen, die für die Verwendung in dem erfindungsgemäßen Verfahren besonders geeignet sind.
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung von elektronischen Bauteilen, insbesondere TFT-Transistoren, aus zwei mehrlagigen Ausgangsstrukturen.
- Im Rahmen der Polymerelektronik gibt es Ansätze zur Herstellung preiswerter Halbleiter aus Kunststoff. Das in der Elektronikindustrie in erster Linie als Halbleitermaterial zum Einsatz gelangende Silizium ist bei einfachen elektronischen Anwendungen vielfach nicht erforderlich. Um die Kosten elektronischer Schaltungen auf der Basis der Polymerelektronik zu reduzieren, wird unter anderem an der technischen Universität Chemnitz seit längerem das Drucken von Polymerschaltungen untersucht. Dort gelang es, Kunststoff-Transistoren in einem Massendruckverfahren herzustellen. Bei dem Druckverfahren werden Kunststoffmoleküle, die entweder leitend, halbleitend oder isolierend sind, in feinen Schichten übereinander gedruckt. Von der Konsistenz her sind die Kunststoffe wie Tinte zu verwenden. Hieraus resultiert allerdings das Problem, dass selbst bei technisch höchstmöglicher Auflösung die gedruckten Polymer-Transistoren bei weitem nicht an die Leistung von Silizium-Transistoren heranreichen.
- Der Druck eines Halbleiters gestaltet sich im Einzelnen beispielsweise wie folgt:
- – Zunächst wird die Basiselektrode auf ein isolierendes Trägermaterialmaterial aus Kunststoff aufgedruckt.
- – Anschließend wird eine Isolationsschicht oberhalb der Basiselektrode aufgebracht, die beispielsweise aus einem organischen Dielektrikum besteht.
- – Auf die Isolationsschicht werden die Kollektor- und Emitterelektrode aufgedruckt,
- – gefolgt von dem Aufbringen des Halbleitermaterials. Ein typisches Halbleitermaterial für das Drucken von TFT-Transistoren ist beispielsweise P3HT (Poly 3-Hexalthiophene).
- Der wesentliche Vorteil der gedruckten Polymerelektronik besteht darin, dass sich diese in sehr hoher Auflage preiswert drucken lässt und sich daher für kurzlebige Elektronik-Bauteile, wie beispielsweise Gepäckanhänger oder Verpackungsetiketten eignet.
- Als Hauptnachteile der gedruckten Polymerelektronik sind die erreichbare Strukturgröße, die mangelnde Homogenität des Drucks sowie die teilweise nicht ausreichende Langzeitstabilität der gedruckten Halbleiter zu nennen.
- Geringere Strukturgrößen von deutlich unterhalb 5 μm sind jedoch erforderlich, um ausreichende Schaltgeschwindigkeiten der Halbleiterbauelemente zu erzielen, insbesondere bei der Verwendung von organischen Materialien die ohnehin eine geringere Schaltgeschwindigkeit als anorganische, herkömmliche Materialien nach sich ziehen. Die mangelhafte Gleichförmigkeit der im Druckverfahren aufgetragenen Beschichtungen ändern die Verhaltensweise des Halbleiterbauelementes. Dies ist insbesondere dann nicht tolerabel, wenn die gedruckten Halbleiterbauelemente zur Steuerung von Displays verwendet werden.
- Neben den reinen Druckverfahren zur Herstellung insbesondere von TFT-Transistoren ist aus der WO 02/29912 A1 ein Verfahren zur Herstellung organischer Halbleiter bekannt geworden, bei dem in eine mehrlagige ebene Ausgangsstruktur mit einer leitenden, halbleitenden und isolierenden Schicht mittels eines Prägewerkzeugs Kerben in die mehrlagige Ausgangsstruktur eingebracht werden. Bei dem Prägeschritt wird die erste Lage der mehrlagigen Ausgangsstruktur abgeschert. Die durch das Prägen gebildeten streifenförmigen, parallel zueinander angeordneten Elektroden für die Emitter- bzw. Kollektorelektroden des Halbleiters werden elektrisch durch die Kerben getrennt, wobei der minimale Abstand zwischen zwei benachbarten streifenförmigen Elektroden 0,6 μm beträgt. Anschließend wird auf die Struktur eine halbleitende Polymerschicht und die Isolationsschicht für die Basis aufgebracht. Schließlich wird in einem letzten Schritt im Wege eines Druckverfahrens die Basiselektrode aus einem leitenden Polymer in die Kerbe eingebracht. Sowohl die halbleitende Schicht als auch die Isolationsschicht folgen dabei dem Verlauf der durch das Prägewerkzeug hergestellten Kerbe, so dass die leitende Polymerbasiselektrode ausschließlich mit der Oberfläche der Isolationsschicht in der Rille in Kontakt kommt.
- Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung von elektronischen Bauteilen, insbesondere TFT-Halbleiterbauelementen vorzuschlagen, das die massenhafte preiswerte Herstellung von Halbleiterbauelementen bei kleineren Strukturen unabhängig von dem verwendeten Material für die elektrisch leitenden und halbleitenden Schichten ermöglicht und das eine höhere Gleichmäßigkeit der hergestellten Halbleiter gewährleistet.
- Schließlich sollen Ausgangsstrukturen vorgeschlagen werden, die für die Verwendung in dem erfindungsgemäßen Verfahren besonders geeignet sind.
- Im einzelnen wird die Aufgabe durch ein Verfahren nach Anspruch 1 gelöst.
- Indem die beiden Ausgangsstrukturen erfindungsgemäß gegeneinander gedrückt werden, wird die Schicht aus elektrisch leitendem Material der zweiten Ausgangsstruktur zerteilt. Gleichzeitig dringt die keilförmige Schneidenspitze aus elektrisch isolierendem Material in das plastisch verformbare Trägermaterial der zweiten Ausgangsstruktur. Die elektrisch leitende Schicht der zweiten Ausgangsstruktur wird hierdurch in elektrisch voneinander getrennte Bereiche aufgeteilt. Bei dem Gegeneinanderdrücken der beiden Ausgangsstrukturen entstehen Bindungskräfte zwischen der Schicht aus elektrisch leitendem Material und der Schicht aus elektrisch isolierendem Material der beiden Ausgangsstrukturen, die größer sind als die Bindungskräfte zischen dem Trägermaterial und der elektrisch leitenden Schicht der zweiten Ausgangstruktur. Dabei kann sowohl auf Seiten der ersten Ausgangsstruktur die Haftung zur elektrisch leitfähigen Schicht erhöht werden als auch auf Seiten der zweiten Ausgangsstruktur die Haftung der elektrisch leitfähigen Schicht zum Trägermaterial durch spezielle Vorbehandlung z.B. das Auftragen eines sehr dünnen Ölfilms herabgesetzt werden, um ein einfaches Ablösen der leitfähigen Schicht vom Trägermaterial sicherzustellen. Eine Erhöhung der Haftung zum Material der ersten Ausgangsschicht kann man Erzeugen in dem z.B. die Oberfläche der ersten Ausgangsstruktur vor dem Gegeneinaderdrücken chemisch, thermisch oder mittels Plasma vorbehandelt wird um aktive Bindungen an der Oberfläche zu schaffen. Diese gehen dann beim Fügen unmittelbar physikalische und oder chemische Bindungen zur elektrisch leitfähigen Schicht der zweiten Ausgangsstruktur ein, wodurch eine erhöhte Haftung erzielt wird.
- Diese Maßnahmen erlauben es, das lösbar mit der elektrisch leitenden Schicht verbundene Trägermaterial mit einem sogenannten "LIFT-OFF Verfahren" von der zweiten Ausgangsstruktur abzuheben.
- Anschließend wird auf die freiliegende Oberfläche der Schicht aus leitendem Material sowie jede daraus hinausragende Schneidenspitze eine Schicht aus elektrisch halbleitendem Material aufgebracht. Das Aufbringen der halbleitenden Schicht kann beispielsweise durch Aufdampfung, jedoch insbesondere auch im Wege eines Druckprozesses erfolgen.
- Die elektrisch voneinander getrennten Bereiche der elektrisch leitenden Schicht der zweiten Ausgangsstruktur bilden die Source- bzw. Drain-Elektrode des TFT-Halbleiters. Unterhalb dieser beiden Elektroden befindet sich die Schicht aus elektrisch isolierendem Material, das Dielektrikum des Halbleiters und darunter die elektrisch leitfähige Schicht der ersten Ausgangsstruktur, die die Gate-Elektrode des TFT-Halbleiters bildet. Die Source- und Drain-Elektrode sind über die im letzten Verfahrensschritt aufgebrachte Schicht aus elektrisch halbleitendem Material miteinander verbunden.
- Des Weiteren eignet sich das erfindungsgemäße Verfahren insbesondere für die kontinuierliche Massenherstellung von TFT-Transistoren. Bei derartigen Verfahren werden die Ausgangsstrukturen gegeneinander gedrückt, während sie mit gleicher Geschwindigkeit in die selbe Richtung bewegt werden. In diesem Fall sind die Ausgangsstrukturen vorzugsweise Folienbahnen, die in einem Walzenspalt von zwei gegenläufig rotierenden Walzen gegeneinander gedrückt werden, wobei die Walzenachsen quer zur Bewegungsrichtung der Folienbahn angeordnet sind. In diesem Fall befinden sich auf der Folienbahn für die erste Ausgangsstruktur vorzugsweise eine Vielzahl von erhabenen Schneidenstrukturen, die sich über die gesamte Breite der Folienbahn erstrecken. Alternativ ist es allerdings auch möglich, lediglich eine erhabene Schneidenstruktur in Bewegungsrichtung der Folienbahn, d.h. in Richtung von deren Längsachse auf der Oberfläche anzuordnen. Bei einem derartigen Durchlaufprozess zur Herstellung der TFT-Transistoren können die ineinander übergehenden Elektroden der fortlaufend produzierten TFT-Transistoren elektrisch voneinander getrennt werden. Dies kann beispielsweise durch eine abschließende Zerteilung der Folienbahn quer zu deren Bewegungsrichtung erfolgen.
- Ein sichere Zerteilung der elektrisch leitenden Schicht der zweiten Ausgangsstruktur und damit deren elektrische Unterbrechung wird erreicht, wenn die im Querschnitt dreieckig profilierte Schneidenstruktur mit ihrer Schnittkante quer zu Bewegungsrichtung der Folienbahn angeordnet ist. Die Schneidenstruktur erstreckt sich vorzugsweise über die volle Breite der Ausgangsstruktur.
- Aufgrund des erfindungsgemäßen Verfahrens entfällt die Notwendigkeit eines Druckvorganges, der zum einen die Gleichförmigkeit der hergestellten Strukturen sowie deren maximale Auflösung beeinträchtigt.
- Zusammenfassend lassen sich folgende Vorteile des erfindungsgemäßen Verfahrens nennen:
- – Durch das erfindungsgemäße Ineinanderdrücken der beiden Ausgangsstrukturen lassen sich wesentlich höhere Auflösungen bei der Herstellung von elektronischen Einheiten, insbesondere TFT-Transistoren erzielen, als bei den aus dem Stand der Technik bekannten Druckverfahren. Die erreichbaren Strukturgrößen sind kleiner 100 nm, während nach dem Stand der Technik lediglich Strukturgrößen von minimal 50.000 nm realisierbar sind. Mit Strukturgröße ist vorliegend der Abstand zwischen der Kollektor- und Basis-Elektrode eines TFT-Transistors gemeint.
- – Das erfindungsgemäße Verfahren erlaubt es, die elektrisch leitenden Schichten der ersten und zweiten Ausgangsstruktur als reines Metall aufzusputtern. Dies ermöglicht geringe elektrische Widerstände und extrem dünne Schichten.
- – Das erfindungsgemäße Verfahren lässt sowohl die Verarbeitung von anorganischen als auch organischen Leitern und Halbleitern zu, was bei den bekannten Druckverfahren bisher nicht möglich ist.
- – Schließlich wird durch das erfindungsgemäße Verfahren die Möglichkeit eröffnet, die gegeneinander zu drückenden Ausgangsstrukturen als Halbzeug vorzubereiten, insbesondere in Form von Folienbahnen.
- Selbstverständlich lässt sich das erfindungsgemäße Verfahren auch durchführen, wenn die Ausgangsstrukturen ruhen. Die Ausgangsstrukturen werden dann beispielsweise mit Hilfe einer Presse gegeneinander gedrückt, wobei die Ausgangsstrukturen ebenfalls als von Rolle zu Rolle geführte Folienbahnen beispielsweise über einen festen Pressentisch geführt werden und während des Stillstands der Folienbahnen das bewegliche Oberwerkzeug die Folienbahnen gegeneinander drückt; es ist ebenfalls möglich, vereinzelte Bogenformate in der Presse gegeneinander zu drücken. Das nachfolgende Ablösen des Trägermaterials und das Aufbringen der halbleitenden Schicht kann sowohl an bewegten als auch ruhenden Ausgangsstrukturen vorgenommen werden.
- In einem kontinuierlichen Prozess zur Herstellung von TFT-Transistoren wird das Trägermaterial der zweiten Ausgangsstruktur vorzugsweise dadurch entfernt, dass das Trägermaterial über eine Umlenkung geführt wird. Zu diesem Zweck ist das Trägermaterial der zweiten Ausgangsstruktur wesentlich flexibler als die leitfähige Schicht. Aufgrund der unterschiedlichen Biegesteifigkeit löst sich das Trägermaterial an der Umlenkung, während die rigidere leitfähige Schicht aufgrund ihrer stärkeren Bindung an die elektrisch isolierende Schicht der ersten Ausgangsstruktur an dieser haften bleibt. Die so freigelegte leitfähige Schicht der zweiten Ausgangsstruktur durchläuft anschließend eine Beschichtungsstation, in der das halbleitende Material auf die kontinuierlich durchlaufende Folienbahn aufgebracht wird.
- Die Ausgangsstrukturen für das erfindungsgemäße Verfahren werden vorzugsweise zeitlich versetzt als Halbzeuge vorbereitet, die anschließend gegeneinander gedrückt werden.
- Es liegt jedoch auch im Rahmen der Erfindung, die Herstellungsprozesse für die Ausgangsstrukturen einstufig, das heißt kontinuierlich in das erfindungsgemäße Herstellungsverfahren von elektronischen Einheiten zu integrieren.
- Die erste mehrlagige ebene Ausgangsstruktur wird vorzugsweise dadurch hergestellt, dass auf das Trägermaterial, das beispielsweise aus Polyethylenterephthalat oder orientiertem Polypropylen besteht, die Schicht aus elektrisch leitendem Material und darüber eine plastisch verformbare Prägeschicht aus elektrisch isolierendem Material, das Dielektrikum, aufgebracht wird. In einem anschließenden Prägeschritt wird mindestens eine erhabene Schneidenstruktur in der plastisch verformbaren Schicht erzeugt. Zur Erzeugung der erhabenen Struktur kommt insbesondere ein Prägewerkzeug zum Einsatz, das mindestens eine der erhabenen Struktur entsprechende Ausnehmung aufweist.
- Um die Formstabilität der Schneidenstruktur während des Gegeneinanderdrückens der Ausgangsstrukturen zu gewährleisten, ist es in einer vorteilhaften Ausgestaltung der Erfindung vorgesehen, dass die Schneidenstruktur nach dem Prägeschritt gehärtet wird. Die Härtung erfolgt insbesondere durch Bestrahlung mittels elektromagnetischer Strahlung, insbesondere UV-Strahlung. Des weiteren ist bei Auswahl der Materialien für den Schichtaufbau der Ausgangsstrukturen zu berücksichtigen, dass die Härte der Schneidenstruktur größer als die Härte des Trägermaterials und der leitfähigen Schicht der zweiten Ausgangsstruktur ist, um ein sicheres Zerteilen der elektrisch leitfähigen Schicht ohne Zerstörung der Schneidenstruktur zu gewährleisten.
- Sofern eine erste Ausgangsstruktur als Folienbahn hergestellt werden soll, wird die erhabene Struktur vorzugsweise in einem Walzenspalt von zwei gegenläufig rotierenden Walzen erzeugt, wobei jede Ausnehmung im Walzenmantel in Richtung der Rotationsachse der Walzen angeordnet ist. Hierdurch werden quer zur Bewegungsrichtung der Folienbahn verlaufende erhabene Strukturen in regelmäßigen Abständen auf der Folienbahn erzeugt.
- Die zweite mehrlagige ebene Ausgangsstruktur wird hergestellt, indem auf das Trägermaterial lösbar die Schicht aus elektrisch leitendem Material aufgebracht wird. Die lösbare Verbindung, die z.B. durch einen sehr dünnen Ölfilm in einer Dicke von nur wenigen hundert Nanometern zwischen der elektrisch leitfähigen Schicht und dem Trägermaterial bewirkt wird, gewährleistet, dass das Trägermaterial von der elektrisch leitenden Schicht beschädigungsfrei abgelöst werden kann.
- Vorteilhafte Ausgangsstrukturen zur Verwendung in dem erfindungsgemäßen Verfahren ergeben sich aus den Merkmalen der Ansprüche 15–22.
- Eine gute Wärmeabfuhr aus den erfindungsgemäß hergestellten TFT-Transistoren und damit ein Schutz gegen wärmebedingte Zerstörung lässt sich dadurch erzielen, dass das Trägermaterial und/oder die elektrisch isolierende Schicht der ersten Ausgangsstruktur aus gut wärmeleitendem Material bestehen.
- Die isolierende Schicht kann insbesondere aus thermoplastischen Polymeren bestehen. Sofern die isolierende prägbare Schicht darüber hinaus Fotoinitiatoren aufweist, ist eine Lichthärtung, insbesondere mit UV-Bestrahlung des thermoplastischen Materials nach dessen Umformung möglich, um die erforderliche Formstabilität für die Verwendung der Ausgangsstruktur in dem erfindungsgemäßen Verfahren zu erreichen. Die Dicke der in der ersten Ausgangsstruktur vorhandenen prägbaren Schicht aus elektrisch isolierendem Material beträgt zwischen 10 bis 20.000 nm.
- Die elektrisch leitenden Schichten der Ausgangsstrukturen sind insbesondere Metallschichten, die beispielsweise aus Gold, Silber, Aluminium oder Kupfer bestehen. In Betracht kommen jedoch auch organische Leiter. Die Metallschichten können aufgesputtert oder als Nanocoatings, z.B. mit Kohlenstoffröhrchen als leitfähige organische Beschichtungen aufgebracht werden. Für leitende Schichten aus anorganischem Material genügen bereits Schichtdicken von 10 nm; es können jedoch auch deutlich dickere Schichten aufgetragen werden, um einen höheren Stromfluss zu ermöglichen.
- Die abschließende aufzubringende elektrisch halbleitende Schicht kann aus sämtlichen üblichen Halbleitermaterialien, insbesondere Silizium oder Germanium, jedoch auch aus organisch halbleitendem Material, insbesondere Polymeren bestehen. Organische Halbleiter, z.B. Pentacene können aufgedampft werden.
- Als Trägermaterial kommt sowohl für die erste als auch zweite Ausgangsstruktur insbesondere eine Folienbahn in Betracht. Als Trägermaterialen kommen für die erste Ausgangstruktur Polyethylen, Polyimid, Polyethylene Terephthalate (PET) Polypropylen oder orientiertes Polypropylen in Frage. Bei einem einschichtigen Aufbau des Trägermaterials muss die Folienbahn der zweiten Ausgangstruktur aus einem plastisch oder thermoplastisch verformbaren Material, z.B. Polyethylen oder Polypropylen bestehen.
- Nachfolgend werden das erfindungsgemäße Verfahren sowie die zu dessen Durchführung eingesetzten Ausgangsstrukturen anhand der Figuren näher erläutert. Es zeigen
-
1a eine schematische Darstellung einer ersten und zweiten Ausgangsstruktur zur Verwendung in dem erfindungsgemäßen Verfahren, -
1b eine schematische Darstellung der gegeneinander gedrückten Ausgangsstrukturen, -
1c eine schematische Darstellung des Lift off Verfahrenschritts, -
1d eine schematische Darstellung des Aufbringens einer halbleitenden Schicht sowie, -
2 eine schematische Darstellung des fortlaufenden Gegeneinanderdrückens der Ausgangsstrukturen mit Hilfe von zwei gegenläufig rotierenden Walzen und -
3 eine schematische Darstellung eines Verfahrens um Erzeugen der Schneiden in der ersten Ausgangsstruktur -
1a veranschaulicht den Aufbau einer ersten mehrlagigen ebenen Ausgangsstruktur1 und einer zweiten mehrlagigen ebenen Ausgangsstruktur2 zur Verwendung in dem erfindungsgemäßen Verfahren. - Die erste Ausgangsstruktur
1 besteht aus einem Trägermaterial3 , beispielsweise einer PET-Folie auf der eine Schicht4 aus elektrisch leitendem Material, insbesondere aus anorganischem Metall, aufgesputtert ist. Darüber befindet sich eine plastisch verformbare Schicht5 aus elektrisch isolierendem Material, das als Dielektrikum des herzustellenden TFT-Transistors dient. In einen derart beschaffenen Schichtaufbau wird mittels eines Prägewerkzeugs in einem anschließenden Prägeschritt eine Schneide6 erzeugt, wobei die plastisch verformbare Schicht5 komprimiert wird. Der Prägeschritt wird weiter unten näher erläutert. Die Schneide6 stellt sich als keilförmiges, über die gesamte Breite der ersten Ausgangsstruktur1 erstreckendes Profil dar. - Die zweite Ausgangsstruktur
2 weist ebenfalls ein Trägermaterial7 auf, das allerdings hier zweischichtig aufgebaut ist. Auf einer PET-Folie8 befindet sich eine plastisch verformbare, prägbare Schicht9 , deren Härte geringer als die ausgehärtete plastisch verformbare Schicht5 aus elektrisch isolierendem Material ist. Auf dem Trägermaterial7 ist lösbar eine elektrisch leitfähige Schicht11 aufgebracht, die zur Bildung der Source- und Drain-Elektrode des TFT-Transistors dient. - Nachfolgend wird anhand der
1b –1d die Herstellung eines TFT-Transistors unter Verwendung einer ersten Ausgangsstruktur1 und einer zweiten Ausgangsstruktur2 nach1a näher erläutert:
Zunächst werden die erste und zweite Ausgangsstruktur1 ,2 so ausgerichtet, dass die Schicht aus elektrisch isolierendem Material5 der ersten Ausgangsstruktur1 in Richtung der elektrisch leitfähigen Schicht11 der zweiten Ausgangsstruktur weist. Anschließend wird die elektrisch isolierende Schicht5 gegen die elektrisch leitfähige Schicht11 gedrückt, wie dies in1b dargestellt ist. Dabei wird die elektrisch leitfähige Schicht11 von der Schneide6 der ersten Ausgangsstruktur1 zerteilt und die Schneidenspitze12 dringt geringfügig in die prägbare Schicht9 der zweiten Ausgangsstruktur2 ein. Im Interesse einer möglichst hohen Schaltgeschwindigkeit des herzustellenden TFT-Transistors sollte dieser Eindringweg so gering wie möglich sein, solange eine sichere elektrische Trennung der elektrisch leitfähigen Schicht11 in zwei Bereiche13 ,14 gewährleistet ist. Eine weitere Reduzierung des Abstands der die Source- und Drain-Elektroden bildenden Bereiche13 ,14 kann durch einen spitzen Keilwinkel der keilförmigen Schneide6 erreicht werden. - Nach dem Verbinden der ersten und zweiten Ausgangsstrukturen
1 und2 gemäß1b wird anschließend das Trägermaterial7 der ersten Ausgangsstruktur1 von der elektrisch leitfähigen Schicht11 abgelöst. Um hierbei die die Source- und Drain-Elektrode bildenden Bereiche13 ,14 der elektrisch leitfähigen Schicht11 nicht zu beschädigen, müssen die Haftkräfte zwischen dem Trägermaterial7 und der elektrisch leitfähigen Schicht11 geringer als die zuvor erzeugten Bindungskräfte zwischen der leitfähigen Schicht11 und der Schicht aus elektrisch isolierendem Material5 sein. Nach dem sogenannten Lift-Off-Verfahrensschritt liegt die Oberfläche15 der elektrisch leitfähigen Schicht11 frei. - Auf diese freiliegende Oberfläche sowie die daraus hinausragende Schneidenspitze
12 wird in einem letzten Verfahrensschritt eine Schicht16 aus elektrisch halbleitendem Material aufgebracht. Dies kann beispielsweise durch einen Aufdampfungsprozess erfolgen. Diese Schicht überdeckt vollständig die durch die Bereiche13 ,14 der leitfähigen Schicht11 gebildete Source- und Drain-Elektrode sowie die Schneidenspitze12 . Mit diesem letzten Verfahrensschritt wird bereits ein wirksamer TFT-Transistor erzeugt. Die elektrisch leitende Schicht4 der ersten Ausgangsstruktur1 bildet die Gate-Elektrode. Die elektrisch voneinander getrennten Bereiche13 ,14 der elektrisch leitfähigen Schicht11 der zweiten Ausgangsstruktur2 bilden die Source- bzw. Drain-Elektrode, die in direktem Kontakt zu der Schicht aus elektrisch isolierendem Material5 der ersten Ausgangsstruktur1 stehen. Die Gate-Elektrode4 ist durch die elektrisch isolierende Schicht5 , die als Dielektrikum wirkt, von der Halbleiterschicht16 getrennt. - Die Kontaktierung der Elektroden
4 ,13 ,14 kann an den seitlichen Schnittflächen erfolgen. Des Weiteren ist es möglich, freie Kontaktbereiche durch unterschiedliche Abmessungen der ersten und zweiten Ausgangsstrukturen zu erzeugen. - Um das erfindungsgemäße Verfahren wirtschaftlich zur massenhaften Herstellung von TFT-Transistoren einsetzen zu können, kommen vorzugsweise Folienbahnen als erste und zweite Ausgangsstrukturen
1 ,2 zum Einsatz. Um bei der Herstellung der ersten Ausgangsstruktur1 als Folienbahn die erhabenen Schneiden6 in gleicher Orientierung und regelmäßigem Abstand in der Schicht5 aus elektrisch isolierendem plastisch verformbaren Material anzuordnen, werden die Schneiden6 vorzugsweise fortlaufend in einem Walzenspalt17 von zwei gegenläufig rotierenden Walzen18 ,19 erzeugt (vgl.3 ). In dem Walzenmantel21 ist eine der keilförmigen Schneide6 entsprechende Ausnehmung22 in Richtung der Rotationsachse23 der Walze18 angeordnet. In dem Walzenspalt17 wird die prägbare Schicht5 aus elektrisch isolierendem Material zwischen den keilförmigen Schneiden6 zusammengedrückt. Die Schneiden6 werden in gleichmäßigem Abstand quer zur Bewegungsrichtung24 der Folienbahn25 erzeugt. - Bevor nun diese Folienbahn
25 in einem fortlaufenden Prozess, wie er in2 dargestellt ist, mit der zweiten Ausgangsstruktur2 , die ebenfalls als Folienbahn26 vorliegt, zusammengebracht wird, werden die durch die Walzen18 ,19 erzeugten Schneiden6 mit einer insgesamt mit27 bezeichneten UV-Bestrahlungsvorrichtung gehärtet. Sowohl die Folienbahn25 der ersten Ausgangsstruktur als auch die Folienbahn26 der zweiten Ausgangsstruktur werden auf Trommeln28 ,29 aufgewickelt, die anschließend in einer Anordnung nach2 zum Einsatz gelangen. Die Trommeln28 ,29 sind in2 links im Bild dargestellt. Über Umlenkwalzen31 ,32 werden die aufgetrommelten Folienbahnen25 ,26 einem Walzenspalt34 von zwei gegenläufig rotierenden Walzen35 ,36 zugeführt, wobei die Walzenachsen37 ,38 quer zur Bewegungsrichtung der Ausgangsstrukturen1 ,2 angeordnet sind. Durch das Zusammendrücken der Folienbahnen25 ,26 werden fortlaufend Source- und Drain-Elektroden hergestellt, die jeweils durch die Schneiden6 auf der Folienbahn25 der ersten Ausgangsstruktur voneinander getrennt sind. Nach dem Durchlaufen der Folienbahn durch die gegenläufig rotierenden Walzen35 ,36 wird die PET-Folie8 mit der prägbaren Schicht9 der zweiten Ausgangsstruktur2 um eine weitere Umlenkrolle39 in der Bildebene nach unten umgelenkt, während die Folienbahn25 der ersten Ausgangsstruktur mit der leitfähigen Schicht11 der zweiten Ausgangsstruktur weiter in horizontaler Richtung läuft. Hierdurch kommt es zu einer Ablösung des Trägermaterials7 der zweiten Ausgangsstruktur. Alternativ kann das Trägermaterial auch durch ein Ätzverfahren von der leitfähigen Schicht abgelöst werden indem das Trägermaterial mit einem Löse- bzw. Ätzmittel vollständig aufgelöst und von der Oberfläche entfernt wird. - Die im Ausführungsbeispiel nach unten weisende Oberfläche
15 der elektrisch leitfähigen Schicht11 wird anschließend in einem in2 nicht dargestellten Verfahrensschritt kontinuierlich mit halbleitendem Material bedampft.
Claims (24)
- Verfahren zur Herstellung von elektronischen Bauteilen – aus einer ersten mehrlagigen ebenen Ausgangsstruktur (
1 ) mit einer auf einem Trägermaterial (3 ) angeordneten Schicht (4 ) aus elektrisch leitendem Material sowie einer darüber angeordneten Schicht (5 ) aus elektrisch isolierendem Material mit mindestens einer erhabenen, eine Schneide (6 ) bildenden Struktur und – aus einer zweiten mehrlagigen ebenen Ausgangsstruktur (2 ) mit einer auf einem Trägermaterial (7 ) angeordneten Schicht (11 ) aus elektrisch leitendem Material, deren Dicke geringer als die Höhe der Schneide (6 ) aus isolierendem Material ist, – wobei die Schicht (5 ) aus isolierendem Material der ersten Ausgangsstruktur (1 ) gegen die Schicht (11 ) aus elektrisch leitendem Material der zweiten Ausgangsstruktur (2 ) gedrückt wird, wobei die Schneide (6 ) der ersten Ausgangsstruktur (1 ) die Schicht (11 ) aus elektrisch leitendem Material der zweiten Ausgangsstruktur (2 ) zerteilt und die Schneidenspitze (12 ) in das Trägermaterial (7 ,9 ) der zweiten Ausgangsstruktur (2 ) eindringt, – anschließend das Trägermaterial (7 ) der zweiten Ausgangsstruktur (2 ) von der Schicht (11 ) aus elektrisch leitendem Material entfernt wird und sodann – auf die freiliegende Oberfläche (15 ) der Schicht aus elektrisch leitendem Material (11 ) sowie jede daraus hinausragende Schneidenspitze (12 ) eine Schicht (16 ) aus elektrisch halbleitendem Material aufgebracht wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Ausgangsstrukturen (
1 ,2 ) mit Hilfe einer Presse gegeneinander gedrückt werden - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Ausgangsstrukturen (
1 ,2 ) gegeneinander gedrückt werden, während die Ausgangsstrukturen mit gleicher Geschwindigkeit in dieselbe Richtung (24 ) bewegt werden. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die bewegten Ausgangsstrukturen (
1 ,2 ) in einem Walzenspalt (34 ) von zwei gegenläufig rotierenden Walzen (35 ,36 ) gegeneinander gedrückt werden, wobei die Walzenachsen (37 ,38 ) quer zur Bewegungsrichtung (24 ) der Ausgangsstrukturen (1 ,2 ) angeordnet sind. - Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass als erste und zweite Ausgangsstrukturen (
1 ,2 ) Folienbahnen (25 ,26 ) verwendet werden - Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Schicht (
16 ) aus elektrisch halbleitendem Material aufgedampft wird. - Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Schicht aus elektrisch halbleitendem Material (
16 ) aufgedruckt wird. - Verfahren nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass das Trägermaterial (
7 ) der zweiten Ausgangsstruktur (2 ) von der Schicht aus elektrisch leitendem Material (11 ) entfernt wird, in dem das Trägermaterial (7 ) über ein Umlenkung (39 ) geführt wird. - Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Trägermaterial (
7 ) der zweiten Ausgangsstruktur (2 ) von der Schicht aus elektrisch leitendem Material (11 ) entfernt wird, indem das Trägermaterial vollständig aufgelöst wird. - Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Trägermaterial (
7 ) der zweiten Ausgangsstruktur (2 ) von der Schicht aus elektrisch leitendem Material (11 ) entfernt wird, in dem das Trägermaterial (7 ) mittels auf dessen Oberfläche wirkenden Unterdrucks abgehoben wird. - Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die erste mehrlagige ebene Ausgangsstruktur (
1 ) hergestellt wird, indem auf das Trägermaterial (3 ) die Schicht aus elektrisch leitendem Material (4 ) und darüber eine plastisch verformbare Schicht (5 ) aus elektrisch isolierendem Material aufgebracht wird, in der in einem Prägeschritt die mindestens eine erhabene Schneide (6 ) erzeugt wird. - Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die erhabene Schneide (
6 ) nach dem Prägeschritt gehärtet wird. - Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die erhabene Schneide mittels eines Prägewerkzeugs (
18 ) erzeugt wird, das mindestens eine der Schneide(6 ) entsprechende Ausnehmung (22 ) aufweist. - Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der Prägeschritt fortlaufend an einer Folienbahn (
25 ) in einem Walzenspalt von zwei gegenläufig rotierenden Walzen (18 ,19 ) durchgeführt wird, wobei in dem mit der plastisch verformbaren Schicht (5 ) in Berührung stehenden Walzenmantel (21 ) die der Schneide (6 ) entsprechende Ausnehmung (22 ) in Richtung der Rotationsachse (23 ) der Walze angeordnet ist. - Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die zweite mehrlagige ebene Ausgangsstruktur (
2 ) hergestellt wird, indem auf das Trägermaterial (7 ) lösbar die Schicht aus elektrisch leitendem Material (11 ) aufgebracht wird. - Mehrlagige ebene erste Ausgangsstruktur insbesondere zur Verwendung in einem Verfahren nach einem der Ansprüche 1-15, gekennzeichnet durch eine auf einem Trägermaterial (
3 ) angeordnete Schicht (4 ) aus elektrisch leitendem Material eine darüber angeordnete Schicht (5 ) aus elektrisch isolierendem Material mit mindestens einer erhabenen Schneide (6 ). - Mehrlagige ebene zweite Ausgangsstruktur insbesondere zur Verwendung in einem Verfahren nach einem der Ansprüche 1-15, gekennzeichnet durch eine auf einem Trägermaterial (
7 ) angeordnete Schicht (11 ) aus elektrisch leitendem Material. - Mehrlagige erste und zweite Ausgangsstruktur nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass das Trägermaterial (
7 ) mehrere Schichten (8 ,9 ) aufweist. - Mehrlagige erste und zweite Ausgangstruktur nach einem der Ansprüche 16–18, dadurch gekennzeichnet, dass die elektrisch leitenden Schichten (
4 ,11 ) aus Gold oder Silber oder Aluminium oder Kupfer oder organischen Leitern bestehen. - Mehrlagige erste und zweite Ausgangstruktur nach einem der Ansprüche 16 – 19, dadurch gekennzeichnet, dass das Trägermaterial (
3 ,7 ) zumindest teilweise aus Polyethylenterephthalat (kurz: PET) oder Polypropylen (kurz: PP) oder orientiertem Polypropylen (kurz: OPP) besteht. - Mehrlagige erste Ausgangstruktur nach Anspruch 15 sowie 17-19, dadurch gekennzeichnet, dass die elektrisch isolierende Schicht (
5 ) aus einem organischen oder anorganischen Dielektrikum besteht. - Mehrlagige erste Ausgangstruktur nach Anspruch 16 sowie 18-21, dadurch gekennzeichnet, dass das Trägermaterial (
3 ) eine bahnförmige Kunststoff-Folie ist. - Mehrlagige zweite Ausgangstruktur nach einem der Ansprüche 17–20, dadurch gekennzeichnet, dass das Trägermaterial (
7 ) eine bahnförmige mit einer plastisch verformbaren Prägeschicht (9 ) versehene Kunststoff-Folie (8 ) ist. - Schicht aus halbleitendem Material, insbesondere zur Verwendung in einem Verfahren nach einem der Ansprüche 1-15, dadurch gekennzeichnet, dass die elektrisch halbleitende Schicht (
16 ) aus Silizium oder Germanium oder organisch halbleitendem Material, insbesondere einem Polymer besteht.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005033756A DE102005033756A1 (de) | 2005-07-15 | 2005-07-15 | Verfahren zur Herstellung von elektronischen Bauteilen aus zwei mehrlagigen Ausgangsstrukturen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005033756A DE102005033756A1 (de) | 2005-07-15 | 2005-07-15 | Verfahren zur Herstellung von elektronischen Bauteilen aus zwei mehrlagigen Ausgangsstrukturen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102005033756A1 true DE102005033756A1 (de) | 2007-01-18 |
Family
ID=37563559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005033756A Ceased DE102005033756A1 (de) | 2005-07-15 | 2005-07-15 | Verfahren zur Herstellung von elektronischen Bauteilen aus zwei mehrlagigen Ausgangsstrukturen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102005033756A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002029912A1 (en) * | 2000-10-04 | 2002-04-11 | CAMBRIDGE UNIVERSITY TECHNICAL SERVICES LIMITED University of Cambridge, Department of Physics | Solid state embossing of polymer devices |
WO2004055920A2 (en) * | 2002-12-14 | 2004-07-01 | Plastic Logic Limited | Electronic devices |
JP2005064409A (ja) * | 2003-08-20 | 2005-03-10 | Mitsui Chemicals Inc | 有機トランジスタ |
-
2005
- 2005-07-15 DE DE102005033756A patent/DE102005033756A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002029912A1 (en) * | 2000-10-04 | 2002-04-11 | CAMBRIDGE UNIVERSITY TECHNICAL SERVICES LIMITED University of Cambridge, Department of Physics | Solid state embossing of polymer devices |
WO2004055920A2 (en) * | 2002-12-14 | 2004-07-01 | Plastic Logic Limited | Electronic devices |
JP2005064409A (ja) * | 2003-08-20 | 2005-03-10 | Mitsui Chemicals Inc | 有機トランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1559147B1 (de) | Folie mit organischen halbleitern | |
WO2007031303A1 (de) | Elektronische schaltung und verfahren zur herstellung einer solchen | |
EP1421633B1 (de) | Transistoranordnung und verfahren zu deren herstellung | |
DE102005022000B4 (de) | Verfahren zur Herstellung von elektronischen Einheiten aus zwei mehrlagigen Ausgangsstrukturen und deren Verwendung | |
EP1911108B1 (de) | Verfahren zur herstellung eines elektronischen bauelements | |
EP1859493B1 (de) | Prägeverfahren zur herstellung von elektronischen einheiten ausgehend von einer mehrlagigen ausgangsstruktur | |
EP3038829A1 (de) | Verfahren und system zum herstellen eines mehrschichtelements sowie mehrschichtelement | |
EP1808058A1 (de) | Verfahren zur herstellung einer dreidimensionalen schaltung | |
DE102005033756A1 (de) | Verfahren zur Herstellung von elektronischen Bauteilen aus zwei mehrlagigen Ausgangsstrukturen | |
EP1911089B1 (de) | Elektronisches bauelement | |
DE19961840C1 (de) | Verfahren zur Herstellung eines regelmäßigen Mehrschichtsaufbaus für insbesondere elektrische Doppelschichtkondensatoren und Vorrichtung dafür | |
EP1741116B1 (de) | Tastatur und verfahren zur herstellung einer tastatur | |
DE2049163C3 (de) | Verfahren zur Herstellung elektrischer Schaltungen mit wenigstens einer elektrisch isolierten Überkreuzung | |
EP2377157A1 (de) | Organisch elektronische schaltung | |
EP1997133B1 (de) | Verfahren zur Herstellung eines aktiven oder passiven elektronischen Bauteils und elektronisches Bauteil | |
WO2005069399A1 (de) | Organischer transistor mit selbstjustierender gate-elektrode und verfahren zu dessen herstellung | |
EP3766685A1 (de) | Verfahren und vorrichtung zur herstellung eines substratverbundes | |
DE102005005589A1 (de) | Hybrider, organischer Feldeffekttransistor mit oberflächenmodifiziertem Kupfer als Source- und Drain-Elektrode | |
EP2154724A2 (de) | Flexible flächige Struktur mit einer Mikrostrukturen aufweisenden Schicht, Verfahren zur Herstellung der flexiblen flächigen Struktur und deren Verwendung | |
DE10332524A1 (de) | Blattgut sowie Verfahren zur Herstellung des Blattguts | |
DE102010014579A1 (de) | Verfahren zum Herstellen einer elektronischen Baugruppe | |
DE102019201792A1 (de) | Halbleiter-Schaltungsanordnung und Verfahren zu deren Herstellung | |
WO2010094451A2 (de) | Organische elektronikschaltung | |
DE102007049420A1 (de) | Verfahren zur Herstellung eines elektrischen Moduls | |
WO2005006448A1 (de) | Feldeffekttransistor und verfahren zum herstellen eines feldeffekttransistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |