CN1469465A - 用于多电源的标准单元及其相关技术 - Google Patents

Abstract

一种用于多个电源的标准单元包括第一电源线以及与第一电源线电绝缘的第二电源线。一个N阱被设置为与标准单元的整个外围边界相隔离。在该标准单元被设置为在沿着电源线的方向以及与其正交的方向上相邻设置的情况中，根据情况在用于多个电源的标准单元中的N阱在沿着电源线的方向以及在与其正交的方向上与相邻标准单元的N阱相绝缘。

Description

用于多电源的标准单元及其相关技术

技术领域

本发明涉及用于多个电源的标准单元以及其相关技术。

背景技术

在最近几年，半导体集成电路的不断增加的速度、集成度和尺寸的导致目前采用使用标准单元库的布局设计。另一方面，电路的速度和集成度增加导致功耗的问题。电路的时钟树部分获得大部分功耗，因此需要降低时钟树部分的功耗。

如图1中所示，标准单元库的标准单元(在下文中有时称为单元)包括电源线101、接地线102、三极管门103、N阱104、P阱105、P沟道扩散区106和N沟道扩散区107。

在两个单元行被排列在相同方向的情况中，如图2A中所示，所有电源线101位于上部，所有接地线102位于下部，并且两个单元行相互分离。在两个单元行被设置在相反的方向上，使得电源线101位于中部，并且接地线102位于顶部和底部，如图2B中所示，另一方面，两个单元行的N阱104相互接触。在这种情况中，两个单元行不需要相互分离，从而可以减小该模块的面积。

在图3中所示的时钟树中，时钟信号被从中央的第一时钟缓冲器202提供到以等间距径向排列的多个第二时钟缓冲器203。进一步从第二时钟缓冲器203同步地在径向方向上把时钟信号提供到具有等间距的多个触发器201。通过把时钟树部分的源电压减小到低于多晶电路部分的源电压，可以减小时钟树部分的功耗，而不减小电路的工作频率。

在图4所示的电路结构中，对于包括第一和第二时钟缓冲器202、203的时钟树部分204的唯一要求是保持时钟信号的同步性。考虑到这一点，与提供到包括触发器201、201的电路元件串205的电源电势相比仅仅减小时钟树部分204的电压。按照这种方式，用于整个电路的功耗被减小，并且保持电路元件串205的工作速度。

工作在不同电源电压的单元的存在导致电源线101和水之间的短路。这需要分离对应该电的源电压的电路元件串205。

但是，在触发器和时钟缓冲器被设置在该模块中的不同行的情况中，根据触发器的设置，触发器和时钟缓冲器之间的距离被加长。结果，布线延迟增加，从而导致时钟信号以不同的时序不利地输入到触发器中这样的问题。

另一个问题是时钟缓冲器的单元区域和逻辑电路的单元区域需要准备相互分离。这导致增加模块面积的问题。

日本未审查专利公告No.10-284609公开了一种技术，其中在同一串上具有不同工作电压的多种单元共存的情况中，使用具有不同电源电压的多种电源线。

在图5中，在偶数行和奇数行中的单元被暂时在相反方向排列，使得相邻行的N阱同时相互接触。即使在用于单个电源的标准单元Un(在下文中被称为单电源单元)和用于多个电源的标准单元CP(在下文中被称为多电源单元)在垂直方向上相邻放置的情况中，单电源单元Un1的N阱与多电源单元Cp的N阱相接触。但是，考虑到施加在单电源单元Un的N阱上的电势与施加在多电源单元Cp的N阱上的电势不同，多电源单元Cp的N阱的电流和电势发生改变。结果，电源电压不同于基片电压，从而晶体管的阈值电压以及其工作速度发生改变。为了避免这种不利情况，在上行的单元以及在下行的单元需要相互之间间隔排列。但是，这导致增加模块面积的问题。

并且，阱是在该单元中的一个独立实体，并且单元面积如此之小，导致不能够在微处理中固定大的基片接头，导致使不能够获得足够的锁定强度的问题。

发明内容

相应地，本发明的一个主要目的是提供一种用于布置具有多个电源电压而不增加模块面积的半导体集成电路的技术，以及提供一种用于减小时钟树部分的功耗的装置。

从下文的描述中本发明的其他目的、特点和优点将变得更加清楚。

为了解决上述问题，根据本发明的第一方面，在此提供一种用于多个电源的标准单元(在下文中称为多电源单元)，其中包括第一电源线、与第一电源线电绝缘的第二电源线、相对于该单元的边界的整个外围间隔排列的N阱、接地线以及沿着该单元的电源线方向(在下文中有时称为电源线方向)上在两侧与该边界相接触的P阱(图6)。

利用这种结构，即使在不同电源电压的标准单元(在下文中称为单元)被设置在同一行上的情况中，使用第一电源线和第二电源线可以使不同的电源线相互隔离。另外，即使在单元被设置为在电源线方向上或者在其正交方向上相邻的情况中，多个电源单元的N阱可以与相邻单元的N阱相隔离(图9)。

根据本发明第二方面，第二电源线被形成为沿着该单元的电源线方向与两个边界相接触。

通过这种结构，在多电源单元被相邻设置的情况中，第一电源线和该单元的第二电源线可以相互连接，从而形成一系列第一电源线和一系列的第二电源线(图7)。

根据本发明第三方面，N阱电连接到第二电源线，并且P阱电连接到地线。

通过这种结构，第二电源线连接到半导体集成电路的电源点，并且接地线连接到该半导体集成电路的接地点，从而使它可以把源电势施加到N阱以及把地电势施加到P阱。

根据本发明第四方面，N阱通过布线或接头电连接到第一电源线或第二电源线。

通过这种结构，在对应于该制造处理的后半部分的布线步骤中，施加到在该单元中的N阱电势可以在第一电源线和第二电源线之间切换。结果，可以比用于较快制造处理的原始设计更快地满足伴随着大的设计改变的涉及高速标准或者低速标准的标准改变的需求(图12)。

根据本发明第五方面，多电源单元具有连接到第二电源线的去耦合电容。

通过这种结构，多电源单元的功率噪声可以由去耦合电容所抑制(图13)。

根据本发明第六实施例，该多电源单元进一步具有第三电源线。

通过这种结构，在布线步骤中施加到多电源单元的N阱的电源线的电势可以在第一、第二和第三电源线之间切换标准单元(图18)。

根据本发明第七实施例，多电源单元进一步具有沿着该单元的电源线的方向设置在两端的第二N阱。

通过这种结构，多电源单元的第二N阱与用于与该多电源单元相邻的单个电源(在下文中被称为单电源单元)的标准单元的N阱相接触，从而在该单电源单元中的N阱的面积可以增加。并且不同的源电压的两个电路可以固定在该单元中(图14、15)。

根据本发明第八方面，第二N阱与第一电源线电连接。

通过这种结构，可以通过把第一电源线连接到半导体集成电路的电源点而把电源电势施加到第二阱。

根据本发明第九方面，多电源单元进一步具有以相间隔关系设置的第三N阱，使得在两侧上的边界沿着该单元的电源线。

通过这种结构，多电源单元可以具有不同电源电压的三个电路。

根据本发明第十方面，一种标准单元库(在下文中被称为库)包括第一电源线和与第一电源线电绝缘的第二电源线，以相间隔关系设置的N阱，使得在两侧上的边界沿着与该单元的电源线相正交的方向，接地线以及被设置为相互接触的P阱，使得在两侧上的边界沿着该电源线的方向，其中该标准单元库包括第一单元，其中具有以相间隔关系设置的N阱，使得在两侧上的边界沿着该单元的电源线的方向，以及第二单元，其中具有相互接触设置的N阱，使得一端或另一端或者这两端沿着该单元的电源线的方向。

通过这种结构，在多电源单元被相邻设置的情况中，通过把该多电源单元替换为具有与该边界相接触的N阱，该多电源单元的N阱可以被设置为相互接触(图16、17)。

根据本发明的第11方面，用于一个标准单元的库包括与一个单电源单元相组合的一个多电源单元，其中该多电源单元包括第一电源线、与第一电源线电绝缘的第二电源线、以相间隔的方式设置的N阱，使得该单元边界的整个外围、接地线以及P阱被设置为沿着该电源线的方向与在两侧上的边界相接触。

通过这种结构，多电源单元和单电源单元可以一同用于相同的模块中，通过使得施加到第一电源线的源电势与施加了第二电源线的源电势相区别，以多个源电压工作的单元可以共存在相同的电路中(关于多电源单元的图6，关于单电源单元的图8，以及关于单元组合的图9、11)。

根据本发明的第12方面，该多电源单元具有一个高度，它是单电源单元的高度的整数倍。

通过这种结构，与多电源单元具有与单电源单元相同的高度的情况相比，多电源单元的N阱趋于的较大面积能够得到保证。因此，尽管单电源单元和多电源单元共存在该电路中，也可以容易地对该电路进行布局设计(图10、11)。

根据本发明第13方面，在电源布线的方法中，一个电源带状线使用第一布线层和多电源单元的第二电源线来制备，并且该电源带状线使用第二布线层相互连接。

通过这种结构，即使在单电源单元和多电源单元都存在于相同的行中，第二电源线的电源可以通过把多电源单元的第二电源线连接到电源带状线而进行布线(图20)。

根据本发明第14方面，在电源布线的方法中，一个电源带状线通过使用第一布线层以及多电源单元的第二电源线来制备，并且多个电源带状线使用第二布线层相互连接，关键词是“多个电源带状线”。

通过这种结构，即使在单电源单元和多电源单元都存在于相同的行中，第二电源线的电源可以通过把多电源单元的第二电源线连接到多个电源带状线而进行布线。考虑到多电源单元的第二电源线连接到多个电源带状线的事实，第二电源线的电源电压将可以通过减小第二电源线的布线电阻而抑制(图21)。

根据本发明第15方面，在电源布线的方法中，一个电源带状线通过使用第一布线层来制备，并且与多个多电源单元的第二电源线相连接的部分布线使用第二布线层连接到电源带状线，关键词是“部分布线”。

通过这种结构，存在于不同的行中的多电源单元的第二电源线可以被形成为单个布线(部分布线)，并且连接到电源带状线。因此，第二电源线可以用较少的布线资源来进行布线(图22)。

根据本发明第16方面，在电源布线的方法中，多个电源带状线通过使用第一布线层来制备，并且与多个多电源单元的第二电源线相连接的部分布线使用第二布线层连接到多个电源带状线，关键词是“部分布线”。

通过这种结构，存在于不同的行中的多电源单元的第二电源线可以被连接到该电源带状线，集中到单个布线(部分布线)中。并且，考虑到第二电源线与多个电源带状线相连接的事实，第二电源线的电源电压降可以通过减小第二电源线的布线电阻而抑制。

根据本发明第17方面，在电源布线的方法中，电源带状线通过这样一种方式来设置，使得在设置该多电源单元之后，从该电源带状线到多电源单元的最短距离不大于预定数值，关键词是“在设置该多电源单元之后”以及“最短距离”。

通过这种结构，从电源带状线到多电源单元的最短距离可以被控制，使得第二电源线的电压降可以通过减小第二电源线的布线电阻而抑制(图23、24)。

根据本发明第18方面，在电源布线的方法中，电源带状线按照这样的方式来设置，使得在设置该多电源单元之后，从该电源带状线到该多电源单元的阻值不大于预定数值，关键词是“在设置该多电源单元之后”和“阻值”。

通过这种结构，存从该电源带状线到多电源单元的阻值可以被控制，使得第二电源线的电源电压降可以通过减小第二电源线的布线电阻而抑制(图23、24)。

根据本发明第19方面，在电源布线的方法中，电源带状线被通过这样的方式来设置，使得在设置该多电源单元之后，从该电源带状线到多电源单元的电源电压降数值不大于预定数值，关键词是“在设置该多电源单元之后”和“电源电压降数值”。

通过这种结构，从电源带状线到多电源单元的电源电压降可以被控制，使得在该第二电源线上的电源电压降可以被抑制(图23、24)。

根据本发明第20方面，在电源布线的方法中，电源带状线被通过这样的方式来设置，使得在设置该电源带状线之后，从该电源带状线到多电源单元的最短距离不大于一个预定数值，关键词是“在设置该多电源单元之后”和“最短距离”。

通过这种结构，从电源带状线到多电源单元的最短距离可以被减小，从而第二电源线的电源电压降可以通过减小第二电源线的布线电阻而抑制(图25、26)。

根据本发明第21方面，在电源布线方法中，电源带状线被通过这样的方式来设置，使得在设置该电源带状线之后，从该电源带状线到多电源单元的阻值不大于预定数值，关键词是“在设置该多电源单元之后”和“阻值”。

通过这种结构，从电源带状线到多电源单元的阻值可以被控制，使得在该第二电源线上的电源电压降可以通过减小第二电源线的布线电阻抑制(图25、26)。

根据本发明第22方面，在电源布线方法中，电源带状线被通过这样的方式来设置，使得在设置该电源带状线之后，从该电源带状线到多电源单元的电源电压降数值不大于预定数值，关键词是“在设置该多电源单元之后”和“电源电压降数值”。

通过这种结构，从电源带状线到多电源单元的电源电压降数值可以被控制，从而抑制第二电源线的电源电压降(图25、26)。

根据本发明第23方面，在该半导体集成电路器件中，多电源单元被用于时钟树部分。

通过这种结构，该时钟树部分的电源电压可以通过改变施加到第二电源线的电源电势而改变(图27)。

根据本发明第24方面，在半导体集成电路器件中，多电源单元被用于时钟树部分，该多电源单元被用于时钟树部分，并且该多电源单元的第二电源线的电势被减小到第一电源线的电势之下。

通过这种结构，该时钟树部分的电源电压可以被改变，从而可以通过减小时钟树部分的电源电压而减小该时钟树的能量消耗(图27)。

根据本发明第25方面，在半导体集成电路器件中，该时钟树部分被连接到一个锁存器，并且该时钟树部分的最后电路级构成一个脉冲产生电路。

通过这种结构，该时钟树部分的单元的电源电压可以被改变，从而该时钟树的能量消耗可以通过减小该时钟树部分的电源电压而降低。并且，该模块的能量消耗作为一个整体可以通过由一个脉冲产生电路和一个锁存器所构成的一个触发器进一步减小(图28)。

根据本发明第26方面，在半导体集成电路器件中，多电源单元被用于工作速度不足的电路元件串部分。

通过这种结构，工作速度不足的该电路元件串部分的电源电压可以通过改变施加到第二电源线的电源电势而改变。

根据本发明第27方面，在半导体集成电路器件中，多电源单元被用于工作速度不足的电路元件串部分，并且该多电源单元的第二电源线的电势被增加为超过该第一电源线的电势。

通过这种结构，工作速度不足的该电路元件串部分的电源电压可以被改变，从而该电路元件串的工作速度可以通过增加该电路元件串的电源电压而增加(图32)。

据本发明第28方面，在半导体集成电路器件中，多电源单元被用于具有工作速度冗余的电路元件串部分。

通过这种结构，具有工作速度冗余的该电路元件串部分的电源电压可以通过改变施加到第二电源线的电源电势而改变。

根据本发明第29方面，在半导体集成电路器件中，多电源单元被用于具有工作速度冗余的电路元件串部分，并且该多电源单元的第二电源线的电势被减小到低于该第一电源线的电势。

通过这种结构，具有工作速度冗余的该电路元件串部分的电源电压可以被改变，从而该电路元件串的工作速度可以通过减小该电路元件串的电源电压而减小。

根据本发明第30方面，该半导体集成电路器件包括具有大的峰值电流的第一单元和具有小的峰值电流的第二单元，并且该多电源单元被用作为具有大峰值电流的单元。

通过这种结构，可以抑制由于具有大峰值电流的单元所导致的电源噪声传播到具有小的峰值电流的单元。

从下文结合附图对本发明的描述中，上述和其他方面将变得更加清除。

附图说明

图1为示出根据现有技术的标准单元的电路图。

图2A和2B为使用根据现有技术的标准单元的方框布局图。

图3为示出根据现有技术的时钟树部分的布局的示意图。

图4为根据现有技术的电路单元串的电路图。

图5示出根据现有技术的使用多电源单元和单电源单元的虚拟模块的布局的示意图。

图6为示出根据本发明的多电源单元的电路图。

图7为示出根据本发明的使用多电源单元的方框布局的示意图。

图8为示出根据本发明的单电源单元的电路图。

图9为示出根据本发明的使用多电源单元和单电源单元的方框布局的示意图。

图10为根据本发明的具有双高度的多电源单元的电路图。

图11为示出使用根据本发明的多电源单元和单电源单元的方框布局的示意图。

图12为示出根据本发明的具有可切换电源电势的多电源单元的电路图。

图13为示出根据本发明具有去耦合电容器的多电源单元的电路图。

图14为示出根据本发明的具有第二N阱的多电源单元的电路图。

图15为示出根据本发明的具有第二N阱的多电源单元的方框布局的示意图。

图16为示出根据本发明具有与单元边界相接触的N阱的多电源单元的电路图。

图17为示出根据本发明的具有与单元边界相接触的N阱的多电源单元的方框布局的示意图。

图18为示出根据本发明的具有第三电源线的多电源单元的电路图。

图19为示出根据本发明的具有第三电源线的多电源单元的方框布局的示意图。

图20为根据本发明的多电源单元的第二电源线的布线图(No.1)。

图21为根据本发明的多电源单元的第二电源线的布线图(No.2)。

图22为根据本发明的多电源单元的第二电源线的布线图(No.3)。

图23为用于说明根据本发明的使用多电源单元抑制电源电压降的第一种方法的示意图。

图24为用于说明根据本发明的使用多电源单元抑制电源电压降的第一种方法的示意图。

图25为用于说明根据本发明的使用多电源单元抑制电源电压降的第二种方法的示意图。

图26为用于说明根据本发明的使用多电源单元抑制电源电压降的第二种方法的示意图。

图27为示出根据本发明的包括多电源单元的时钟树部分的半导体集成器件的结构的示意图。

图28为示出根据本发明的包括多电源单元、脉冲产生电路和锁存器的时钟树部分的半导体集成器件的结构的示意图。

图29A为示出一种脉冲产生电路的电路图。

图29B为示出该脉冲产生电路的工作波形的示意图。

图30为示出具有由一个N沟道晶体管所构成的电路的锁存器的示意图。

图31为示出根据本发明在一个时钟树部分中使用多电源单元的方框布局的示意图。

图32为示出根据本发明在一个电路元件串中使用多电源单元的半导体集成器件的结构的示意图。

图33为示出一种多米诺电路(domino circuit)的示意图。

在所有这些附图中，相同的部件由相同的参考标号所表示。

具体实施方式

下面参照附图说明本发明的优选实施例。

图6中所示用于多个电源的标准单元CP1(在下文中称为多电源单元Cp1)包括第一电源线401、接地线402、晶体管门403、N阱404、P阱405、P沟道扩散区406、N沟道扩散区407和第二电源线408。第一电源线401和第二电源线408相互电绝缘。第二电源线408和N阱404相互电连接，并且接地线402和P阱405也相互电连接。第一电源线401和第二电源线408被设置在该单元中的不同高度的布线层中。如通过阴影线所强调，N阱404被设置为与整个外围边界(所有的上、下、左和右边界)相隔离。P阱405在沿着该单元的电源线方向(沿着电源线方向)与边界A1、A2相接触。第一电源线401、第二电源线408和接地线402被形成为与两个边界A1、A2相接触。

如图7中所示，两个多电源单元Cp1的相邻设置导致每对第一电源线401、接地线402和电源线408相互接触。因此，形成一系列电源线。

如图8中所示，单电源单元Un1由电源线501、接地线502、晶体管门503、N阱504、P阱505、P沟道扩散区506和N沟道扩散区507所构成。电源线501和N阱504相互电连接，并且接地线502和P阱505也相互电连接。N阱504和P阱505沿着该电源线在两侧上与边界b1、b2相接触。电源线501和接地线402被形成为与两个边界b1、b2相接触。

如图9中所示，在多个单电源单元Un1和一个多电源单元Cp1被设置在同一个模块中的情况下，在上行的单电源单元Un1和在下行的单电源单元Un1被设置在互为相反的方向上，从而在上行和下行中的N阱504相互接触。

在下行中央的多电源单元Cp1的N阱404被设置为与该单元的整个外围边界(所有上、下、左和右边界)相隔离，如阴影线所强调。因此，即使在相邻单元被设置为在沿着电源线的方向或在该与其相正交的方向上相互接触的情况中，多电源单元Cp1的N阱404可以保持与单电源单元Un1的N阱504相隔离。图9中所示的多电源单元Cp1和N阱因此与左和右单电源单元Un1以及上单电源单元Un1的N阱相隔离。结果，可以通过使用在上和下行中的单元保持相互接触，可以减小该模块的面积。

图10中所示的多电源单元Cp2，其高度为单电源单元的两倍，等价于图6中所示的两个多电源单元Cp1，其被设置为在与两个电源线相正交的相反方向上相互接触，按照这种方式，N阱404相互接触。但是，涉及仅仅一个第一电源线401以及仅仅一个第二电源线408。阴影线表示把N阱404与单元边界相分离的区域。

结果，可以增加N阱的面积。具体来说，较大面积的基片接头可以被固定N阱上，用于增强的锁定。

如图11中所示，假设高度为单电源单元Un1的2倍的多电源单元Cp2被用于相同的模块中，在上和下行中的单电源单元Un1被设置在相反的方向上，按照这种方式使得其N阱相互接触。多电源单元Cp2和单电源单元Un1被设置为使得多电源单元Cp2的第一电源线401与单电源单元Un1的第一电源线501相接触，从而形成第一系列电源线601。通过把多电源单元Cp2的接地线402和单电源单元Un1的接地线502设置为相互接触，另一方面，形成一系列接地线602。

如阴影线所强调，多电源单元Cp2的N阱404被设置为与边界A1、A2相隔离。多电源单元Cp2的N阱404保持不与相邻设置的单电源单元Un1的N阱504相接触。单电源单元Un1的N阱504与第一电源线401相连接，并且多电源单元Cp2的N阱404连接到第二电源线408。具有不同的电源电势的这些N阱相互完全电绝缘。

图12中所示的多电源单元Cp3可以在用于供电的第一电源线401和第二电源线408之间切换。N阱404与第一电源线401便和第二电源线408电绝缘。在布线步骤中，电源连接接头409被设置在的第一电源线401和第二电源线408之一上。按照这种方式，N阱404有选择地与第一电源线401或第二电源线408电连接。结果，用于多电源单元Cp3的电源可以在第一电源线和第二电源线之间切换。

图13中所示的多电源单元Cp4包括利用晶体管的栅氧化膜电容的去耦合电容410。去耦合电容410使得接地线402连接到晶体管的源极和漏极，并且第二电源线408连接到在N沟道扩散区407中的晶体管的栅极。在P沟道扩散区406中，另一方面，第二电源线408连接到该晶体管的源极和漏极，并且接地线402连接到该晶体管的栅极403。

去耦合电容410可以抑制第二电源线408的电源噪声。顺便提及，可以通过把去耦合电容410设置为与多电源单元的逻辑电路区域相分离而保证较大的布线面积。在图13中，去耦合电容被设置在上半部分，而逻辑电路在下半部分中。结果覆盖上和下部分的电源线不需要被布线在多电源单元Cp4中，从而使它可以保证较大的布线面积。

图14中所示的多电源单元Cp5包括沿着电源线的方向在两端上的N阱411。多电源单元Cp5具有3层的晶体管形成区。与边界A1、A2相接触的两个N阱411被形成在独立绝缘的中央N阱404的两侧上。中央N阱404和在两侧上的N阱411相互电绝缘，如阴影线所强调的那样。中央N阱404与第二电源线408相接触。在两侧上的N阱411与第一电源线401电连接。因此，多电源单元Cp5中具有不同电源电压的两个电路。P阱405覆盖3个晶体管形成区。

图15示出一种情况，其中图14中的多电源单元Cp5和单电源单元Un1被用于相同的模块中。单电源单元Un1的N阱504与在多电源单元Cp5的两侧上的N阱411相接触，从而单电源单元Un1的N阱504的面积可以被增加以获得更高的锁定强度。

尽管未示出，即使在单电源单元Un1被设置在多电源单元Cp5之间的情况中，可以通过增加单电源单元Un1的N阱504的面积而增加锁定强度。

并且，在多电源单元Cp2相邻设置的情况中，中央N阱404被按照一个单元接着一个单元地隔离，而在相邻两侧上相互接触处于相同的电势的N阱411可以被形成一个阱。

图16和17中所示的多电源单元Cp2a对应于1种情况，其中图10中的多电源单元Cp2被形成为与该单元的最右边界al相接触。

图17中所示的多电源单元Cp2b对应于一种情况，其中图10的多电源单元Cp2a的N阱404被形成为与该单元的最左边界a2相接触。

如图17中所示，在多电源单元Cp2a和多电源单元Cp2b被相邻设置的情况中，其中N阱404与最右边界a1相接触的多电源单元Cp2a被设置在左侧，N阱404与最右边界a2相接触的多电源单元Cp2b被设置在右侧，从而使得N阱404相互接触。结果可以形成单个N阱404，以增加锁定强度。

尽管未示出，通过按照使得多电源单元Cp2c的N阱404分别与在左和右侧上的边界A1、A2相接触这种方式形成而制备多电源单元Cp2c。在图17中，多电源单元Cp2c被插入在多电源单元Cp2a和多电源单元Cp2b之间。如此插入的多电源单元Cp2c的N阱分别与左和右边界A1、A2相接触。因此，多电源单元Cp2c的N阱404与在左侧上的多电源单元Cp2a的N阱404和在右侧上的多电源单元Cp2b的N阱404相接触。按照这种方式，可以形成单个较大的N阱以增加锁定强度。

在图17中，假设多个多电源单元Cp2c被对齐地插入在左多电源单元Cp2a和右多电源单元Cp2b之间。所有N阱404相接触，从而形成单个足够大的N阱，用于进一步增强的锁定。

另一方面，图18中所示的多电源单元Cp6除了第一电源线401和第二电源线408之外包括第三电源线412，并且如此形成使得第三电源线412的布线高度不同于第一电源线401和第二电源线408的高度。

N阱404与第一电源线401、第二电源线408和第三电源线412电绝缘。在布线处理中，第一电源线401、第二电源线408和第三电源线412之一通过接头409与N阱404相连接。结果，用于多电源单元Cp6的电源可以在三个电源线之间切换。

如图19中所示，可以使用三个电源。在最左侧的多电源单元Cp6被提供有来自第一电源线401的电能，中央的多电源单元Cp6被提供来自第二电源线408的电能，以及在最右侧的多电源单元Cp6被提供来自第三电源线412的电能。第一电源线401、第二电源线408和第三电源线412具有不同的布线层高度。因此，即使在三个不同电源电压的单元存在于同一个行中的情况下，也可以连接电源点而没有任何问题。

与示出N阱404被设置为与整个外围边界相隔离的情况的图6不同，取代N阱404的是P阱405可以被设置为与该单元的整个外围边界相隔离，并且同时用第二接地线代替第二电源线408导致多个电源。

并且，与图10中所示的为单电源单元Un1两倍高度的多电源单元Cp2不同，可以提供具有两个接地线系统的为单电源单元四倍高度的多电源单元Cp2。多个电源可以被提供给该接地线以及该电源线。

图20示出在同一行中存在单电源单元Un1和多电源单元Cp2情况的布线例子，并且多电源单元Cp2的第二电源线408用一个方框布局来布线。首先，电源带状线601与第一布线层相连接，并且多电源单元Cp2的第二电源线408通过在第二布线层中的电源线602连接到电源带状线601。在该连接中，接头603被设置在电源带状线601和电源线602的重叠点处。第一电源线401通过设置相互接触的单元而相互连接。按照这种方式，第一电源线401和第二电源线408可以被布线在一个方框布局中。

上文所述的例子代表连接一个电源带状线601的情况。作为一个替换，多个电源带状线601可以被准备用于连接。并且，如图21中所示，两个电源带状线601可以被准备在多电源单元Cp2的两侧上，并且电源线602可以使用第二布线层从多电源单元Cp2的两端连接。

图22示出多个单元行被对齐，并且多个多电源单元Cp2存在于不同行中的情况。首先，电源带状线601与第一布线层相连接。并且，多电源单元Cp2的第二电源线408也通过垂直局部线路604相互连接。另一方面，在第二布线层中，电源线602从局部线路604连接到电源带状线601，并且一个接头603被设置在两个布线的重叠点处。结果，即使在多个行的每一个行中存在有多电源单元Cp2的情况下，不需要为每一行连接电源线602。按照这种方式，所需布线资源的数目被减少。在为每一行连接电源线602的情况中，将需要更多的布线资源，并且在需要在相同的布线区域中使用信号线和电源线的情况下难以满足该要求。在最坏的情况中，信号布线将变得不可能实现。通过局部线路604被用于布线的组合的方法可以避免这种不便。

作为另一个替代，准备多个电源带状线601，从而每个电源带状线601从局部线路604连接。

电源线602的增加的布线长度将增加布线电阻，并且所获得的电源电压降将导致该电路的工作速度减小或者发生故障。下面将参照图23和24说明避免这种不便并且减小电源电压的方法。在分布地设置多个多电源单元Cp2的情况中，在每个多电源单元Cp2的布线长度不大于一个限制数值的情况下设置电源带状线601。通过按照这种方式保持该布线长度不大于限制数值，可以抑制电源电压降。

可以限制布线长度而不是布线电阻，并且可以通过按照这样一种方式设置电源带状线601使得布线电阻值不大于该限制数值而控制电源电压降。另外，可以限制多电源单元Cp2的电源电压降数值，并且通过按照这样一种方式设置电源带状线601使得电源电压将数值不高于该限制数值而控制电源电压降。顺便提及，通过确定用于驱动多电源单元Cp2的电流值然后通过使用该电流值和在电源带状线601和多电源单元Cp2之间的布线阻值而确定电源电压降数值。

尽管上述例子表示按照这样一种方式设置电源带状线601使得在设置多电源单元Cp2之后多电源单元Cp2的布线长度较短，在连接电源带状线601之后，多电源单元Cp2可以交替地设置在电源带状线601附近。

图25和26示出另一种方法。在电源带状线601和多电源单元Cp2之间的布线长度、布线阻值或者电源电压降数值被限制。因此，可以通过在不超过该限制数值的条件下设置多电源单元Cp2而抑制电源电压降。

如图27中所示，第一至第三时钟缓冲器802至804由在时钟树部分中的多电源单元所构成，其中从时钟提供点801输出的时钟信号被通过第一至第三时钟缓冲器802至804分配到触发器805。在时钟缓冲器802至804中的第二电源线的电势被降低到第一电源线的电势以下。按照这种方式，时钟缓冲器802至804的时钟信号的幅度被减小，从而可以减小时间树部分的功耗。

图28示出在图27中的电路中的第三时钟缓冲器804被脉冲产生电路806所代替，并且触发器805被锁存器807所代替的一种情况。可以通过脉冲产生电路和锁存器实现与触发器相等价的功能。通过用锁存器代替该触发器，可以减小电路的功耗。

如图29A中所示，脉冲产生电路806包括反相器901和2-输入与门902。与门902被提供一个输入信号IN以及通过反相器901使输入信号IN反相的反相信号IN_B。如图29B所示，输出信号OUT在输入信号IN的上升点升高，并且在反相信号IN_B的下降点下降。从时钟提供点801输出的时钟信号通过第一和第二时钟缓冲器802、803和脉冲产生电路806中继，从而产生被发布到锁存器807的脉冲。时钟缓冲器802、803和脉冲产生电路806的第二电源线的电势被减小到低于第一电源线的电势。按照这种方式，时钟缓冲器802、803的脉冲信号的幅度和脉冲产生电路806的脉冲信号的幅度可以被减小，从而减小时钟树部分的功耗。并且，通过把触发器替换为锁存器可以减小整个电路的功耗。

利用由单电源单元接收多电源单元的输出信号的电路结构，在单电源单元中的P沟道晶体管不被截止，并且在第二电源线的电势低于第一电源线的情况中产生泄漏电流。因此，为了避免泄漏电流，可以构成单电源单元使得多电源单元的输出信号由N沟道晶体管所接收(日本未审查专利公开No.6-164331)。如图30中所示，锁存器的时钟信号仅仅由N沟道晶体管所接收。图30中所示到电路用于图28中所示的每个锁存器807可以避免泄漏电流。

在图31中所示的时钟树部分中，时钟信号被从中央第一时钟缓冲器803提供到以等间距径向的设置的多个脉冲产生电路806。另外，时钟信号被通过固定提供到以等间距径向的设置的多个锁存器807。在这种情况中，脉冲信号可以被同步的施加到所有锁存器807。

在图32中，假设在第一触发器808和第二触发器812之间的每个第一至第三电路元件809至811包括单电源单元，其导致工作速度不足。考虑到这一点，第一至第三电路元件809至811被多电源单元所代替，并且由电势比第一电源线更高的第二电源线所驱动。按照这种方式，对于电路元件串的更高工作速度可以增加电路元件809至811的工作速度。

利用单电源单元的输出信号由多电源单元所接收的电路结构，假设第二电源线的电势高于第一电源线的电势而不能够使P沟道晶体管截止这样的事实，从而产生泄漏电流。为了避免泄漏电流，多电源单元被构造为使得多电源单元的输出信号由N沟道晶体管所接收。

N沟道晶体管接收单电源单元的输出信号的结构由包含如图33中所示的“与”电路的多米诺电路所实现。尽管时钟信号CK处于L电平，部分X被充电到H电平。另一方面，假设时钟信号CK升高到H电平。在部分A和B处于H电平的情况中，部份x被放电，并且部分Y升高到H电平。另一方面，在部分A或B处于L电平的情况中，即使当时钟信号CK升高到H电平，部分X的电荷保持为未充电，因此部分Y下降到L电平。

可以通过把多电源单元用于具有工作速度冗余的电路元件串而不是把多电源单元用于工作速度不足的电路元件串以及通过把第二电源线的电势减小到第一电源线的电势之下，以减小电路元件串的信号幅度，从而减小电路元件串的功率消耗。

在具有大峰值电流的一个单元以及具有小峰值电流的一个单元被用于相同的模块中的情况下，具有大峰值电流的单元的功率噪声被传送到具有小峰值电流的单元，从而导致工作速度减小以及电路发生故障。为了避免这种情况，电源电势被通过使用单电源单元的第一电源线施加到具有小峰值电流的单元。通过这种结构，不同的电源线被用于大峰值电流的单元以及小峰值电流的单元。按照这种方式，具有大峰值电流的单元的功率噪声可以防止传播到具有小峰值电流的单元。

上文所述的本发明的效果将总结如下。

多电源单元包括第一电源线和第二电源线，并且具有设置为与单元边界的整个外围相隔离N阱。因此，即使在相邻单元被设置为沿着与电源线的方向相正交的方向上相互接触的情况下，多电源单元的N阱可以与相邻单元的N阱相隔离。结果，可以设计具有多个电源电压的半导体集成电路的布局，而仅仅增加少量的面积。

通过增加多电源单元的高度为单电源单元高度的倍数，N阱的面积可以增加。并且，由于可以保证更多的基片接头，因此可以增加锁定的强度。

另一方面，多电源单元的N阱与第一和第二电源线相绝缘，并且通过布线或接头连接到第一和第二电源线。结果，多电源单元的N阱的电势可以在第一电源线和第二电源线之间切换。

另外，制备一个多电源单元，其中N阱沿着电源线的方向与一个或其他或两个边界相接触。结果，多个多电源单元可以被与N阱相邻设置，保持相互接触。

并且，形成在第一布线层上的电源带状线和多电源单元的第二电源线通过第二布线层相互连接。按照这种方式，多电源单元的第二电源线可以在模块中连接。

另外，多个多电源单元的第二电源线可以通过部分布线而连接，其接着与电源带状线相连接。按照这种方式，第二电源线的布线可以由小的布线资源所构成。

并且，多电源单元被按照这样的方式来设置使得电源带状线和多电源单元之间的最短距离不大于一个限制值。结果，多电源单元的第二电源线的电源电压降可以被抑制。

另外，第二电源线的电势通过使用用于时钟树部分的多电源单元而减小，结果是该时钟树部分的功率消耗可以被减小。并且，第二电源线的电势通过使用在具有不足的工作速度的电路单元串中的多电源单元而增加，从而可以增加电路单元串的工作速度。

并且，第二电源线的电势使用在具有冗余的工作速度的电路单元串中的多电源单元而减小。结果该电路单元串的功率消耗可以被减小。

另外，多电源单元被用于具有大的峰值电流的单元，从而不同电源线被用于具有小峰值电流的单元和具有大峰值电流的单元。按照这种方式，具有大峰值电流的单元的功率噪声被防止传播到具有小峰值电流的单元中。

Claims (30)

1.一种标准单元，其具有用于多电源的可应用于半导体集成电路的自动布线的N阱区和P阱区，所述标准单元包括第一电源线、与所述第一电源线相绝缘的第二电源线、被设置为与所述单元的边界的整个外围相隔离的N阱、接地线以及被设置为沿着所述标准单元的所述电源线的方向在两侧上与该边界相接触的P阱。

2.根据权利要求1所述的标准单元，其中所述第二电源线被形成为沿着所述标准单元的所述电源线的方向在两侧上与该边界相接触。

3.根据权利要求1所述的标准单元，其中所述N阱电连接到所述第二电源线，并且所述P阱电连接到所述接地线。

4.根据权利要求1所述的标准单元，其中所述N阱通过所选择的一个布线或接头连接到所选择的一个所述第一电源线和所述第二电源线。

5.根据权利要求1所述的标准单元，其中进一步包括连接到所述第二电源线的去耦合电容。

6.根据权利要求1所述的标准单元，其中进一步包括第三电源线。

7.根据权利要求1所述的标准单元，其中进一步包括第二N阱，其沿着所述电源线的方向设置在所述标准单元的两侧上的每一端处。

8.根据权利要求7所述的标准单元，其中所述N阱与所述电源线电连接。

9.根据权利要求7所述的标准单元，其中进一步包括被设置为沿着所述标准单元的所述电源线与在两侧上的边界相隔离的第三N阱。

10.一种用于标准单元的库，该标准单元具有用于半导体集成电路的自动布线的N阱区和P阱区，

所述标准单元包括第一电源线、与所述第一电源线电绝缘的第二电源线、被设置为在与所述标准单元的所述电源线的方向相正交的方向在两侧上与该边界相隔离的N阱、接地线和被设置为沿着所述标准单元的所述电源线的方向在两侧上与该边界相接触的P阱，

其中用于一个标准单元的所述库包括被设置为具有沿着所述第一标准单元的所述电源线的方向与在两侧上的所述边界相隔离的所述N阱的至少第一单元与具有被设置为与所选择的第一端、第二端或所述第一和第二端这两者沿着所述第二标准单元的所述电源线的方向相接触的所述N阱的至少第二单元的组合。

11.一种用于标准单元的库，其具有用于半导体集成电路的自动布线的N阱区和P阱区，

所述标准单元包括用于多个电源的至少一个标准单元以及用于单个电源的至少一个标准单元的组合，

其中用于多个电源的所述标准单元包括第一电源线、与所述第一电源线电绝缘的第二电源线、被设置为与所述标准单元的边界的整个外围相隔离的N阱、接地线以及被设置为沿着所述标准单元的所述电源线的方向在两侧上与该边界相接触的P阱，以及

其中所述用于单个电源的所述标准单元包括第一电源线、被设置为沿着所述标准单元的所述电源线的方向在两侧上与该边界相接触的N阱、接地线、以及沿着所述标准单元的所述电源线的方向在两侧上与该边界相接触的P阱。

12.根据权利要求11所述的库，其中用于多个电源的所述标准单元具有为用于单个电源的所述标准单元的高度的整数倍的高度。

13.一种使用根据权利要求11所述库的布线电源的方法，其中使用第一布线层来制备一个电源带状线，以及用于多个电源的所述标准单元的第二电源线和所述电源带状线使用第二布线层相互连接。

14.一种使用根据权利要求11所述库的布线电源的方法，其中使用第一布线层制备多个电源带状线，以及用于多个电源的所述标准单元的第二电源线与多个所述电源带状线使用第二布线层相互连接。

15.一种使用根据权利要求11所述库的布线电源的方法，其中使用第一布线层来制备一条电源带状线，以及使用第二布线层把与用于多个电源的所述标准单元的所述第二电源线相连接的部分布线连接到所述电源带状线。

16.一种使用根据权利要求11所述库的布线电源的方法，其中使用第一布线层来制备多个电源带状线，以及使用第二布线层把与用于多个电源的所述标准单元的所述第二电源线相连接的部分布线连接到多个所述电源带状线。

17.一种使用根据权利要求11所述库的布线电源的方法，其中所述电源带状线按照这样一种方式来设置，使得在设置所述标准单元之后，从所述电源带状线到用于多个电源的输出标准单元的最短距离不大于预定数值。

18.一种使用根据权利要求11所述库的布线电源的方法，其中所述电源带状线被按照这样一种方式来设置，使得在设置所述标准单元之后，从所述电源带状线到用于多个电源的所述标准单元的阻值不大于预定数值。

19.一种使用根据权利要求11所述库的布线电源的方法，其中所述电源带状线被按照这样一种方式来设置，使得在设置所述标准单元之后，从所述电源带状线到用于多个电源的所述标准单元的电源电压降不大于预定数值。

20.一种使用根据权利要求11所述库的布线电源的方法，其中用于多个电源的所述标准单元被按照这样一种方式来设置，使得在设置输出电源带状线之后，从所述电源带状线到输出标准单元的最短距离不大于预定数值。

21.一种使用根据权利要求11所述库的布线电源的方法，其中用于多个电源的所述标准单元按照这样一种方式来设置，使得在设置所述电源带状线之后，从所述电源带状线到所述标准单元的阻值不大于预定数值。

22.一种使用根据权利要求11所述库的布线电源的方法，其中用于多个电源的所述标准单元按照这样一种方式来设置，使得在设置所述电源带状线之后从所述电源带状线到所述标准单元的电源电压降不大于预定数值。

23.一种使用根据权利要求11所述库的半导体集成器件，其中包括被用作为一个时钟树部分的用于多个电源单元的所述标准单元。

24.根据权利要求23所述的使用用于一个标准单元的库的半导体集成器件，其中用于多个电源的所述标准单元的所述第二电源线的电势被降低到低于所述第一电源线的电势。

25.根据权利要求24所述的使用用于一个标准单元的库的半导体集成器件，其中所述时钟树部分连接到一个锁存器，并且所述时钟树部分的最后电路级构成一个脉冲产生电路。

26.一种使用根据权利要求11所述库的半导体集成器件，其中用于多个电源的所述标准单元被用于工作速度不足的电路单元串。

27.一种使用根据权利要求11所述库的半导体集成器件，其中用于多个电源的所述标准单元被用于工作速度不足的电路单元串部分，以及其中用于多个电源的所述标准单元的所述第二电源线的电势被增加到超过所述第一电源线的电势。

28.一种使用根据权利要求11所述库的半导体集成器件，其中用于多个电源的所述标准单元被用于具有工作速度冗余的电路单元串部分。

29.一种使用根据权利要求11所述库的半导体集成器件，其中用于多个电源的所述标准单元被用于具有工作速度冗余的电路单元串部分，以及其中用于多个电源的所述标准单元的所述第二电源线的电势被减小到低于所述第一电源线的电势。

30.一种使用根据权利要求11所述库的半导体集成器件，其中包括具有大峰值电流的至少第一标准单元以及具有小峰值电流的至少第二标准单元，其中用于多个电源的所述标准单元被用作为具有大峰值电流的所述第一标准单元。

Images