JP2007234857A - 半導体集積回路および半導体集積回路の設計方法 - Google Patents

半導体集積回路および半導体集積回路の設計方法 Download PDF

Info

Publication number
JP2007234857A
JP2007234857A JP2006054595A JP2006054595A JP2007234857A JP 2007234857 A JP2007234857 A JP 2007234857A JP 2006054595 A JP2006054595 A JP 2006054595A JP 2006054595 A JP2006054595 A JP 2006054595A JP 2007234857 A JP2007234857 A JP 2007234857A
Authority
JP
Japan
Prior art keywords
transistor
tddb
drain
power supply
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006054595A
Other languages
English (en)
Inventor
Shigeyoshi Nikaido
栄美 二階堂
Hidetoshi Nishimura
英敏 西村
Junichi Yano
純一 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006054595A priority Critical patent/JP2007234857A/ja
Priority to US11/712,469 priority patent/US7800151B2/en
Publication of JP2007234857A publication Critical patent/JP2007234857A/ja
Priority to US12/857,138 priority patent/US7923755B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】ゲート酸化膜の経時劣化が懸念されるデカップリング容量セルや修正用セルに対して用いるＴＤＤＢ抑制回路の使用個数を削減し、チップ面積の増大を抑制する。
【解決手段】ソースが第１の電源配線に接続された第１のトランジスタＱＰ１とソースが第２の電源配線に接続された第２のトランジスタＱＮ２からなり、第１のトランジスタのドレインが第２のトランジスタのゲートに、第２のトランジスタのドレインが第１のトランジスタのゲートに接続されたＴＤＤＢ抑制回路１と、ソースおよびドレインが第１の電源配線に接続され、ゲートがＴＤＤＢ抑制回路１における第２のトランジスタのドレインに接続された第３のトランジスタＱＰ３からなるデカップリング容量回路２と、ＴＤＤＢ抑制回路１の第１のトランジスタのドレインと第２のトランジスタのドレインにそれぞれ接続された第１および第２の出力端子ＯＵＴ１，ＯＵＴ２とを備える。
【選択図】図１

Description

本発明は、トランジスタのゲート酸化膜の保護を目的とした半導体集積回路および半導体集積回路の設計方法に関するものである。
近年、半導体集積回路において構成素子の微細化が大きく進展し、なかでもＭＯＳ（Metal Oxide Semiconductor）トランジスタにおけるゲート酸化膜の薄膜化は著しい。しかし、ゲート酸化膜の薄膜化は、ゲート酸化膜の耐圧の低下を招き、電圧印加時における経時的絶縁破壊（ＴＤＤＢ（Time Dependent Dielectric Breakdown））の原因となり得る。ゲートに電源電圧が常に印加される回路には経時的絶縁破壊（ＴＤＤＢ）の注意が必要である。このような回路の例として、デカップリング容量セルや修正用セルなどが挙げられる。
デカップリング容量セルは、ＳＯＣ（System on a Chip）の大規模化および高速化により顕著になってきた電源電圧変動を抑制するために用いられるセルである。デカップリング容量は、Ｐチャンネル型またはＮチャンネル型のＭＯＳトランジスタを用いて、そのドレイン・ソースを高電圧電源配線または低電圧電源配線に接続し、ゲートに逆極性の電圧を印加するように構成したものである。
修正用セルは、論理ブロックにおけるセル配置配線が実施された後、動作不具合や機能追加が発生した場合に使用されるセルである。未使用時にはゲートフローティングによる誤動作または消費電力の増大を回避するため、ゲートを電源電圧または接地電圧に固定する。
図１１は従来の技術における半導体集積回路としてのデカップリング容量付きＴＤＤＢ抑制セルＡ１′を表す回路図、図１２はＴＤＤＢ抑制セルＡ１′のレイアウト平面図である。このＴＤＤＢ抑制セルＡ１′は、特許文献１に開示される回路を含むことにより、前記課題を解決するものである。
ＴＤＤＢ抑制セルＡ１′は、ＴＤＤＢ抑制回路１と、ＴＤＤＢ抑制回路１に接続されたデカップリング容量回路２から構成されている。
ＴＤＤＢ抑制回路１は、Ｐチャンネル型の第１のトランジスタＱＰ１とＮチャンネル型の第２のトランジスタＱＮ２を含み、第１のトランジスタＱＰ１のゲートが第２のトランジスタＱＮ２のドレインに接続され、第１のトランジスタＱＰ１のドレインが第２のトランジスタＱＮ２のゲートに接続されている。
デカップリング容量回路２は、Ｐチャンネル型の第３のトランジスタＱＰ３とＮチャンネル型の第４のトランジスタＱＮ４を含み、第３のトランジスタＱＰ３のソースおよびドレインは高電圧電源配線（ＶＤＤ）に接続され、第４のトランジスタＱＮ４のドレインおよびソースは低電圧電源配線（ＶＳＳ）に接続されている。第３のトランジスタＱＰ３のゲートが配線５２を介して第２のトランジスタＱＮ２のドレインに接続され、第４のトランジスタＱＮ４のゲートが配線５１を介して第１のトランジスタＱＰ１のドレインに接続されている。第３のトランジスタＱＰ３および第４のトランジスタＱＮ４のゲートには電源電圧（ＶＤＤ／ＶＳＳ）が常に印加されるようになっている。
ＴＤＤＢ抑制回路１を接続したことにより、ゲートに電源電圧が常に印加されるデカップリング容量回路２で発生し得るＴＤＤＢ劣化を防止することができる。
ＵＳＰ４８６８９０３
しかし、上記従来の半導体集積回路は、ゲート絶縁膜保護を必要とするデカップリング容量回路に対してＴＤＤＢ抑制回路を接続したものがそれ自体で完結した形態となっている。つまり、チップ内に配置される他のデカップリング容量セルや修正用セルなどのＴＤＤＢ劣化防止が求められるセルとは無関係に独立して存在するものとなっている。その結果、他のＴＤＤＢ劣化防止が求められるセルのそれぞれに対してＴＤＤＢ抑制回路を個別に付加する必要があり、このことが原因となってチップ面積を増大させていた。
本発明は、このような事情に鑑みて創作したものであり、チップ面積の増大を抑制しつつ、より多くのセルに対してＴＤＤＢ劣化を防止できるようにすることを目的としている。
本発明による半導体集積回路は、
導電型を互いに異にし、ソースが第１の電源配線に接続された第１のトランジスタとソースが第２の電源配線に接続された第２のトランジスタからなり、前記第１のトランジスタのドレインが前記第２のトランジスタのゲートに接続され、前記第２のトランジスタのドレインが前記第１のトランジスタのゲートに接続されたＴＤＤＢ抑制回路と、
導電型が前記第１のトランジスタと同じで、ソースおよびドレインが前記第１の電源配線に接続され、ゲートが前記ＴＤＤＢ抑制回路における前記第２のトランジスタのドレインに接続された第３のトランジスタからなるデカップリング容量回路と、
前記ＴＤＤＢ抑制回路における前記第１のトランジスタのドレインと前記第２のトランジスタのドレインにそれぞれ接続された第１および第２の出力端子とを備えたものである。ここで、導電型とは、半導体のＰチャンネル型、Ｎチャンネル型のことである。なお、この構成において、前記第１および第３のトランジスタはＰチャンネル型のトランジスタであり、前記第２のトランジスタはＮチャンネル型のトランジスタであり、前記第１の電源配線は高電圧電源配線であり、前記第２の電源配線は低電圧電源配線であるという態様がある。
また、本発明による半導体集積回路は、
導電型を互いに異にし、ソースが第１の電源配線に接続された第１のトランジスタとソースが第２の電源配線に接続された第２のトランジスタからなり、前記第１のトランジスタのドレインが前記第２のトランジスタのゲートに接続され、前記第２のトランジスタのドレインが前記第１のトランジスタのゲートに接続されたＴＤＤＢ抑制回路と、
導電型が前記第２のトランジスタと同じで、ソースおよびドレインが前記第２の電源配線に接続され、ゲートが前記ＴＤＤＢ抑制回路における前記第１のトランジスタのドレインに接続された第４のトランジスタからなるデカップリング容量回路と、
前記ＴＤＤＢ抑制回路における前記第１のトランジスタのドレインと前記第２のトランジスタのドレインにそれぞれ接続された第１および第２の出力端子とを備えたものである。なお、この構成において、前記第１のトランジスタはＰチャンネル型のトランジスタであり、前記第２および第４のトランジスタはＮチャンネル型のトランジスタであり、前記第１の電源配線は高電圧電源配線であり、前記第２の電源配線は低電圧電源配線であるという態様がある。
また、本発明による半導体集積回路は、
導電型を互いに異にし、ソースが第１の電源配線に接続された第１のトランジスタとソースが第２の電源配線に接続された第２のトランジスタからなり、前記第１のトランジスタのドレインが前記第２のトランジスタのゲートに接続され、前記第２のトランジスタのドレインが前記第１のトランジスタのゲートに接続されたＴＤＤＢ抑制回路と、
導電型が前記第１のトランジスタと同じで、ソースおよびドレインが前記第１の電源配線に接続され、ゲートが前記ＴＤＤＢ抑制回路における前記第２のトランジスタのドレインに接続された第３のトランジスタと、導電型が前記第２のトランジスタと同じで、ソースおよびドレインが前記第２の電源配線に接続され、ゲートが前記ＴＤＤＢ抑制回路における前記第１のトランジスタのドレインに接続された第４のトランジスタからなるデカップリング容量回路と、
前記ＴＤＤＢ抑制回路における前記第１のトランジスタのドレインと前記第２のトランジスタのドレインにそれぞれ接続された第１および第２の出力端子とを備えたものである。なお、この構成において、前記第１および第３のトランジスタはＰチャンネル型のトランジスタであり、前記第２および第４のトランジスタはＮチャンネル型のトランジスタであり、前記第１の電源配線は高電圧電源配線であり、前記第２の電源配線は低電圧電源配線であるという態様がある。
上記した半導体集積回路は、ＴＤＤＢ抑制回路とデカップリング容量回路から構成されている点では従来例と同様であるが、さらに、ＴＤＤＢ抑制回路に第１および第２の出力端子を備えていることから、ゲートに電源電圧が常に印加されるデカップリング容量セルや修正用セルなどのＴＤＤＢ劣化防止が求められるセルがほかにもある場合に、当該半導体集積回路のＴＤＤＢ抑制回路における第１の出力端子や第２の出力端子をＴＤＤＢ劣化防止が求められるセルのゲートに接続することにより、すべてのＴＤＤＢ劣化防止が求められるセルに対して個々にＴＤＤＢ抑制回路を備える必要性をなくすことができる。すなわち、複数のＴＤＤＢ劣化防止が求められるセルに対して、当該の半導体集積回路を共用することができる。その結果として、チップ面積の増大を抑制しつつ、より多くのセルに対してＴＤＤＢ劣化防止機能を展開することができる。
また、本発明による半導体集積回路は、
導電型を互いに異にし、ソースが第１の電源配線に接続された第１のトランジスタとソースが第２の電源配線に接続された第２のトランジスタからなり、前記第１のトランジスタのドレインが前記第２のトランジスタのゲートに接続され、前記第２のトランジスタのドレインが前記第１のトランジスタのゲートに接続されたＴＤＤＢ抑制回路と、
少なくとも１つのトランジスタを含み、未使用時に電源電圧または接地電圧が固定的に印加される前記トランジスタのゲートに前記ＴＤＤＢ抑制回路におけるいずれか一方のトランジスタのドレインが接続された動作不具合修正または機能追加のための修正用回路と、
前記ＴＤＤＢ抑制回路における前記第１のトランジスタのドレインと前記第２のトランジスタのドレインにそれぞれ接続された第１および第２の出力端子とを備えたものである。
上記した半導体集積回路は、未使用時にゲートに電源電圧または接地電圧が固定的に印加される修正用回路と、この修正用回路に対するＴＤＤＢ抑制回路とから構成され、さらに、ＴＤＤＢ抑制回路に第１および第２の出力端子を備えていることから、ゲートに電源電圧が常に印加されるデカップリング容量セルや修正用セルなどのＴＤＤＢ劣化防止が求められるセルがほかにもある場合に、当該半導体集積回路のＴＤＤＢ抑制回路における第１の出力端子や第２の出力端子をＴＤＤＢ劣化防止が求められるセルのゲートに接続することにより、すべてのＴＤＤＢ劣化防止が求められるセルに対して個々にＴＤＤＢ抑制回路を備える必要性をなくすことができる。すなわち、複数のＴＤＤＢ劣化防止が求められるセルに対して、当該の半導体集積回路を共用することができる。その結果として、チップ面積の増大を抑制しつつ、より多くのセルに対してＴＤＤＢ劣化防止機能を展開することができる。
そして、上述した半導体集積回路の任意のものにおいて、さらに、ソースおよびドレインが高電圧電源配線に接続されゲートが第１の入力端子に接続されたＰチャンネル型のトランジスタで構成されるデカップリング容量セルを備え、前記デカップリング容量セルにおける前記第１の入力端子が前記ＴＤＤＢ抑制回路における前記第２の出力端子にセル間配線を介して接続されているという態様がある。
また、上述した半導体集積回路の任意のものにおいて、さらに、ソースおよびドレインが低電圧電源配線に接続されゲートが第２の入力端子に接続されたＮチャンネル型のトランジスタで構成されるデカップリング容量セルを備え、前記デカップリング容量セルにおける前記第２の入力端子が前記ＴＤＤＢ抑制回路における前記第１の出力端子にセル間配線を介して接続されているという態様がある。
また、上述した半導体集積回路の任意のものにおいて、さらに、ソースおよびドレインが高電圧電源配線に接続されゲートが第１の入力端子に接続されたＰチャンネル型のトランジスタとソースおよびドレインが低電圧電源配線に接続されゲートが第２の入力端子に接続されたＮチャンネル型のトランジスタとで構成されるデカップリング容量セルを備え、前記デカップリング容量セルにおける前記第１および第２の入力端子が前記ＴＤＤＢ抑制回路における前記第２および第１の出力端子にそれぞれセル間配線を介して接続されているという態様がある。
これらの構成においては、上記のようなデカップリング容量セルをさらに備え、ＴＤＤＢ抑制回路の第１の出力端子または第２の出力端子あるいはその両方に接続することにより、電源変動をさらに抑制して、安定動作をもたらすという効果がある。
本発明による半導体集積回路の設計方法は、
論理ブロック内に機能を実現するための論理セルを配置する工程と、
動作不具合修正または機能追加のための修正用セルを配置する工程と、
前記論理ブロック内の空き領域に、デカップリング容量回路または修正用回路を含み、かつ複数の出力端子を備えたＴＤＤＢ抑制セルを配置する工程と、
前記配置した論理セル間の配線を行う工程と、
前記ＴＤＤＢ抑制セルと前記修正用セルとの間の配線を行う工程とを含むものである。
これは、論理セルについての配線工程の前に、ＴＤＤＢ抑制セルを配置し、さらにＴＤＤＢ抑制セルと修正用セルとの配線よりも論理セルの配線を優先するものである。これによれば、ＴＤＤＢ抑制セルと修正用セルを接続する配線の存在に起因して論理セル間を接続する配線が冗長迂回するということがなく、論理セル間の配線効率が向上するとともに、配線遅延の影響を最小限に抑えることが可能となる。
また、本発明による半導体集積回路の設計方法は、
論理ブロック内に機能を実現するための論理セルを配置する工程と、
動作不具合修正または機能追加のための修正用セルを配置する工程と、
前記論理ブロック内の空き領域に、デカップリング容量回路または修正用回路を含み、かつ複数の出力端子を備えたＴＤＤＢ抑制セルを配置する工程と、
前記論理セルの暫定配線を行う工程と、
前記ＴＤＤＢ抑制回路と前記修正用セルとの間の暫定配線を行う工程と、
前記暫定配線の結果から配線混雑度を見積もる工程と、
前記見積もった配線混雑度に応じてデカップリング容量セルまたは修正用セルの配置個数を決定する工程と、
前記配置した論理セル間の詳細配線を行う工程と、
前記ＴＤＤＢ抑制セルと前記修正用セルとの間の詳細配線を行う工程とを含むものである。
これによれば、ＴＤＤＢ抑制セルの存在にかかわらず、配線混雑度を加味した状態での効果的な設計が可能となる。
本発明によれば、トランジスタのゲート酸化膜の保護機能をもつＴＤＤＢ抑制回路が第１および第２の出力端子を備えているので、ゲートに電源電圧が常に印加されることからＴＤＤＢ劣化防止が求められるセルがほかにある場合に、ＴＤＤＢ抑制回路における第１の出力端子や第２の出力端子をＴＤＤＢ劣化防止が求められるセルのゲートに接続することにより、すべてのＴＤＤＢ劣化防止が求められるセルに対して個々にＴＤＤＢ抑制回路を備える必要性をなくすことができ、チップ面積の増大を抑制しつつ、より多くのセルに対してＴＤＤＢ劣化防止機能を展開することができる。
以下、本発明にかかわる半導体集積回路の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
図１は本発明の実施の形態１における半導体集積回路としてのデカップリング容量付きＴＤＤＢ抑制セルＡ１を表す回路図、図２はＴＤＤＢ抑制セルＡ１のレイアウト平面図である。
ＴＤＤＢ抑制セルＡ１は、ＴＤＤＢ抑制回路１と、ＴＤＤＢ抑制回路１に接続されたデカップリング容量回路２から構成されている。
ＴＤＤＢ抑制回路１は、Ｐチャンネル型である第１のトランジスタＱＰ１とＮチャンネル型である第２のトランジスタＱＮ２を含み、第１のトランジスタＱＰ１のソースが高電圧電源配線（ＶＤＤ）に接続され、第２のトランジスタＱＮ２のソースが低電圧電源配線（ＶＳＳ）に接続され、第１のトランジスタＱＰ１のゲートが第２のトランジスタＱＮ２のドレインに接続され、第１のトランジスタＱＰ１のドレインが第２のトランジスタＱＮ２のゲートに接続されている。
デカップリング容量回路２は、Ｐチャンネル型である第３のトランジスタＱＰ３とＮチャンネル型である第４のトランジスタＱＮ４を含み、第３のトランジスタＱＰ３のソースおよびドレインは高電圧電源配線（ＶＤＤ）に接続され、第４のトランジスタＱＮ４のドレインおよびソースは低電圧電源配線（ＶＳＳ）に接続されている。第３のトランジスタＱＰ３のゲートが第２のトランジスタＱＮ２のドレインに接続され、第４のトランジスタＱＮ４のゲートが第１のトランジスタＱＰ１のドレインに接続されている。第３のトランジスタＱＰ３のゲートは、第１のトランジスタＱＰ１のゲートにもつながっている。第４のトランジスタＱＮ４のゲートは第２のトランジスタＱＮ２のゲートにもつながっている。
そして、ＴＤＤＢ抑制回路１における第１のトランジスタＱＰ１のドレインに第１の出力端子ＯＵＴ１が接続されているとともに、第２のトランジスタＱＮ２のドレインに第２の出力端子ＯＵＴ２が接続されている。
このようにＴＤＤＢ抑制回路１に第１の出力端子ＯＵＴ１と第２の出力端子ＯＵＴ２とを追加したことが、従来技術との比較における本実施の形態の特徴となっている。図２において付記した符号は図１の符号に対応している。従来技術の場合の図１１、図１２との比較では、第１の出力端子ＯＵＴ１および第２の出力端子ＯＵＴ２の存在が特徴である。５１は第１のトランジスタＱＰ１のドレインと第４のトランジスタＱＮ４のゲートとを接続するセル内配線、５２は第２のトランジスタＱＮ２のドレインと第３のトランジスタＱＰ３のゲートとを接続するセル内配線である。
なお、上記において、デカップリング容量回路２については、第３のトランジスタＱＰ３のみでもよいし、第４のトランジスタＱＮ４のみでもよい。
以上のように、ＴＤＤＢ抑制セルＡ１は、ＴＤＤＢ抑制回路１によってデカップリング容量回路２におけるトランジスタのゲート酸化膜を保護する機能だけでなく、第１および第２の出力端子ＯＵＴ１，ＯＵＴ２を備えることで、ＴＤＤＢ抑制を必要とする他の回路に接続して、その回路のゲート酸化膜を保護する機能を発揮することが可能となる。
図３はデカップリング容量付きＴＤＤＢ抑制セルＡ１を含む論理ブロックの一部を表すレイアウト平面図である。
水平方向に延伸したセル列に沿って論理セル２０〜２５が自動配置配線ツールを用いて配置され、論理セルが配置されていない空き領域に対して、デカップリング容量付きＴＤＤＢ抑制セルＡ１が同様に配置されている。論理セルには修正用セルが含まれており、図中２０，２１，２２が修正用セルに該当する。修正用セルは回路動作不具合や機能追加時に使用される予備のセルで、未使用時にはゲートフローティングによる誤動作や消費電力の増大を回避するため、ゲートを電源電圧または接地電圧に固定する。そのとき、ゲートにはＴＤＤＢ抑制が必要となる。
修正用セル２０，２１，２２にはそれぞれ１つ以上の入力端子が存在する。すなわち、修正用セル２０には入力端子ＩＮ１、修正用セル２１には入力端子ＩＮ２、修正用セル２２には入力端子ＩＮ３，ＩＮ４，ＩＮ５がそれぞれ配置されている。
修正用セル２０の入力端子ＩＮ１はセル間配線３１を介して第１の出力端子ＯＵＴ１と接続されている。修正用セル２１の入力端子ＩＮ２はセル間配線３２を介して第２の出力端子ＯＵＴ２に接続されている。修正用セル２２の入力端子ＩＮ３はセル間配線３２の途中に配置されたビア４１を介して異なる層のセル間配線３３により第２の出力端子ＯＵＴ２に接続されている。修正用セル２２の入力端子ＩＮ４，ＩＮ５はセル間配線３１に配置されたビア４２を介して異なる層のセル間配線３４により第１の出力端子ＯＵＴ１に接続されている。このように、セル間配線は複数の配線層にまたがっていてもよい。
なお、修正用セル２０はＴＤＤＢ抑制セルＡ１に隣接配置されているので、その入力端子ＩＮ１と第１の出力端子ＯＵＴ１とを接続する配線３１については、上層のセル間配線である必要はなく、セル内で使用されるメタル配線で接続してもよい。
以上のような構成により、ＴＤＤＢ抑制セルＡ１は離れた位置に配置された修正用セル２０，２１，２２のゲートの保護が可能となる。この結果、複数の修正用セルに対するゲート保護回路として汎用的に適用することができ、チップ面積の増大を抑制する効果がある。
なお、ＴＤＤＢ抑制セルＡ１の第１および第２の出力端子ＯＵＴ１，ＯＵＴ２は、修正用セルの入力端子に接続するだけでなく、他の論理セルの入力端子との間でセル間配線することも可能であり、同様にチップ面積の増大を抑制する効果がある。
次にデカップリング容量付きＴＤＤＢ抑制セルＡ１の配置配線に関する設計方法について説明する。
従来では、図１３に示すように、論理ブロック内に機能を実現するための論理セルと、回路修正を行うための修正用セルを配置配線し、その後、容量セルを空き領域に配置していた。
本実施の形態では、図３に示すように、ＴＤＤＢ抑制セルＡ１の出力端子と修正用セル２０，２１，２２の入力端子とをセル間配線で接続する必要があるため、図４の手順に従って設計される。
まずステップＳ１において、論理ブロック内に機能を実現するための論理セルを配置する。次いでステップＳ２において、修正用セルを配置する。そしてステップＳ３において、論理ブロック内の空き領域にデカップリング容量付きＴＤＤＢ抑制セルＡ１を配置し、セル配置を完了する。
次にセル間配線工程であるが、まずステップＳ４において、ステップＳ１で配置した論理セル間の配線（詳細配線）を優先で行う。論理セルの配置位置により配線が不可能な場合は、その配線不可能な箇所を含む局所領域の再配線を完了するまで繰り返す。
そしてステップＳ５において、ＴＤＤＢ抑制セルＡ１と修正用セルとの間の配線（詳細配線）を行う。論理セルの配置位置やステップＳ４による配線混雑度の影響から配線が不可能な場合は、その配線不可能な箇所を含む局所領域の再配線を完了するまで繰り返す。
以上のように配線工程前にデカップリング容量付きＴＤＤＢ抑制セルを配置し、さらに修正用セルの配線よりも論理セルの配線を優先する設計方法により、論理セル間の配線効率が向上する。すなわち、ＴＤＤＢ抑制セルＡ１と修正用セルを接続する配線の存在に起因して論理セル間を接続する配線が冗長迂回するということがない。その結果、配線遅延の影響を最小限に抑えることが可能となる。
（実施の形態２）
図５は本発明の実施の形態２における半導体集積回路としての修正用回路付きＴＤＤＢ抑制セルＡ２を表す回路図、図６はＴＤＤＢ抑制セルＡ２のレイアウト平面図である。
本実施の形態の修正用回路付きＴＤＤＢ抑制セルＡ２は、ＴＤＤＢ抑制回路１と修正用回路３で構成されている。ＴＤＤＢ抑制回路１は、実施の形態１の場合と同様であるので説明を省略する。修正用回路３は、実施の形態１の図３に示した修正用セル２０，２１，２２と同等の役割を持つセルである。修正用回路３はＰチャンネル型である第５のトランジスタＱＰ５およびＮチャンネル型である第６のトランジスタＱＮ６から構成されるインバータを例としており、第５のトランジスタＱＰ５のソースが高電圧電源配線（ＶＤＤ）に接続され、第６のトランジスタＱＮ６のソースが低電圧電源配線（ＶＳＳ）に接続され、両トランジスタＱＰ５，ＱＮ６のドレインどうしが互いに接続され、さらに両ゲートがセル内配線５３を介して第２の出力端子ＯＵＴ２に接続されている。なお、両ゲートは第１の出力端子ＯＵＴ１に接続しても構わない。また、修正用回路３は、インバータに代えて、他の回路を用いてもよい。
以上のような構成により、実施の形態１と同様にチップ面積削減効果が得られる。
また、ＴＤＤＢ抑制セルＡ２を用いた配置配線に関する設計方法については、実施の形態１の図４と手順としては同様であるが、ステップＳ３において、ＴＤＤＢ抑制セルＡ１をＴＤＤＢ抑制セルＡ２に替えて配置する点が異なる。
（実施の形態３）
図７は本発明の実施の形態３における半導体集積回路としてのデカップリング容量セルＡ３を表す回路図、図８はデカップリング容量セルＡ３のレイアウト平面図である。
デカップリング容量セルＡ３は、Ｐチャンネル型のトランジスタＱＰ７とＮチャンネル型のトランジスタＱＮ８を含み、Ｐチャンネル型のトランジスタＱＰ７のドレインおよびソースが高電圧電源配線（ＶＤＤ）に接続され、Ｎチャンネル型のトランジスタＱＮ８のドレインおよびソースが低電圧電源配線（ＶＳＳ）に接続されている。そして、
Ｐチャンネル型のトランジスタＱＰ７のゲートに入力端子ＩＮ７が接続され、Ｎチャンネル型のトランジスタＱＮ８のゲートに入力端子ＩＮ８が接続されている。
図９はデカップリング容量セルＡ３，Ａ３′と、実施の形態１の図１に示したデカップリング容量付きＴＤＤＢ抑制セルＡ１を含む論理ブロックの一部を表すレイアウト平面図である。デカップリング容量セルＡ３，Ａ３′は、同じ回路構成で入力端子ＩＮ７，ＩＮ８を持ち、セルサイズまたは容量値が互いに異なるものである。デカップリング容量セルＡ３の入力端子ＩＮ７がビア７２とビア７１に接続される異なる層のセル間配線６５を介してＴＤＤＢ抑制セルＡ１の第１の出力端子ＯＵＴ１に接続され、入力端子ＩＮ８がセル間配線６２を介して第２の出力端子ＯＵＴ２に接続されている。また、デカップリング容量セルＡ３′の入力端子ＩＮ７がセル間配線６５とビア７１を介してＴＤＤＢ抑制セルＡ１の第１の出力端子ＯＵＴ１に接続され、入力端子ＩＮ８がビア７４とビア７３に接続される異なる層のセル間配線６６を介して第２の出力端子ＯＵＴ２に接続されている。
なお、デカップリング容量セルＡ３はＴＤＤＢ抑制セルＡ１に隣接配置されているので、その入力端子ＩＮ８と第１の出力端子ＯＵＴ２を接続する配線６２については、セル内で使用されるメタル配線でもよい。
以上のような入力端子を持つデカップリング容量セルＡ３をライブラリとして準備しておくことにより、ＴＤＤＢ抑制セルＡ１は離れた位置のデカップリング容量セルＡ３に対して電源供給およびゲート保護が可能となる。この結果、複数のデカップリング容量セルに対して同様に汎用的に適用することができ、チップ面積の増大を抑制する効果がある。
次にデカップリング容量セルＡ３の配置配線に関する設計方法について図１０のフローチャートを用いて説明する。
まずステップＳ１１において、論理ブロック内に機能を実現するための論理セルを配置する。次いでステップＳ１２において、修正用セルを配置する。そしてステップＳ１３において、論理ブロック内の空き領域にデカップリング容量付きＴＤＤＢ抑制セルＡ１を配置し、セル配置を完了する。
次にステップＳ１４において、ネット情報に従って、ステップＳ１１で配置した論理セルの暫定配線を行う。次いでステップＳ１５において、ＴＤＤＢ抑制セルＡ１と修正用セルの暫定配線を行う。
次いでステップＳ１６において、ステップＳ１５で得られた結果から配線混雑領域を見積もる。次いでステップＳ１７において、ステップＳ１６で得られた結果から、配線が混雑しない領域に配置されたＴＤＤＢ抑制セルＡ１をデカップリング容量セルＡ３（Ａ３′）に入れ替える。このとき、配線混雑しない領域におけるすべてのＴＤＤＢ抑制セルＡ１をデカップリング容量セルＡ３（Ａ３′）に入れ替えるのではなく、あらかじめユーザによって設定された基準に従って、数セルに１セルの割合でＴＤＤＢ抑制セルＡ１のまま配置してもよい。ステップＳ１７によってブロック内に新たな空き領域が発生するため、ステップＳ１８では、ステップＳ１１〜Ｓ１３で配置した各セルを移動し、設計規則に違反しない限りで空き領域のコンパクション（自動圧縮）を行う。その後、ステップＳ１９およびステップＳ２０で詳細配線を実施する。
なお，実施の形態１，２，３の設計方法におけるＴＤＤＢ抑制セルの配置に関してはデカップリング容量付きＴＤＤＢ抑制セルＡ１と修正用回路付きＴＤＤＢ抑制セルＡ２を混在させて配置してもよい。
本発明の技術は、ゲート酸化膜を保護するためのＴＤＤＢ抑制セルを共用し、冗長使用を防止するため、チップ面積増大の抑制が可能となり、容量セルや修正用セルを多用する大規模な半導体集積回路において有用である。
本発明の実施の形態１における半導体集積回路としてのデカップリング容量付きＴＤＤＢ抑制セルを表す回路図 本発明の実施の形態１におけるＴＤＤＢ抑制セルのレイアウト平面図 本発明の実施の形態１におけるデカップリング容量付きＴＤＤＢ抑制セルを含む論理ブロックの一部を表すレイアウト平面図 本発明の実施の形態１における半導体集積回路の設計方法の手順を示すフローチャート 本発明の実施の形態２における半導体集積回路としての修正用回路付きＴＤＤＢ抑制セルを表す回路図 本発明の実施の形態２におけるＴＤＤＢ抑制セルのレイアウト平面図 本発明の実施の形態３における半導体集積回路としてのデカップリング容量セルを表す回路図 本発明の実施の形態３におけるデカップリング容量セルのレイアウト平面図 本発明の実施の形態３におけるデカップリング容量セルとデカップリング容量付きＴＤＤＢ抑制セルを含む論理ブロックの一部を表すレイアウト平面図 本発明の実施の形態３における半導体集積回路の設計方法の手順を示すフローチャート 従来の技術における半導体集積回路としてのデカップリング容量付きＴＤＤＢ抑制セルを表す回路図 従来の技術におけるＴＤＤＢ抑制セルのレイアウト平面図 従来の技術における半導体集積回路の設計方法の手順を示すフローチャート
符号の説明
１ ＴＤＤＢ抑制回路
２ デカップリング容量回路
３ 修正用回路
２０，２１，２２ 修正用セル
２３，２４，２５ 論理セル
３１〜３４，６１〜６６ セル間配線
４１，４２，７１〜７４ ビア
５１，５２，５３ セル内配線
Ａ１ デカップリング容量付きＴＤＤＢ抑制セル
Ａ２ 修正用回路付きＴＤＤＢ抑制セル
Ａ３，Ａ３′ デカップリング容量セル
ＩＮ１〜ＩＮ８ 入力端子
ＯＵＴ１ 第１の出力端子
ＯＵＴ２ 第２の出力端子
ＱＰ１ 第１のトランジスタ
ＱＮ２ 第２のトランジスタ
ＱＰ３ 第３のトランジスタ
ＱＮ４ 第４のトランジスタ
ＱＰ５ 第５のトランジスタ
ＱＮ６ 第６のトランジスタ
ＱＰ７ 第７のトランジスタ
ＱＮ８ 第８のトランジスタ

Claims (12)

  1. 導電型を互いに異にし、ソースが第１の電源配線に接続された第１のトランジスタとソースが第２の電源配線に接続された第２のトランジスタからなり、前記第１のトランジスタのドレインが前記第２のトランジスタのゲートに接続され、前記第２のトランジスタのドレインが前記第１のトランジスタのゲートに接続されたＴＤＤＢ抑制回路と、
    導電型が前記第１のトランジスタと同じで、ソースおよびドレインが前記第１の電源配線に接続され、ゲートが前記ＴＤＤＢ抑制回路における前記第２のトランジスタのドレインに接続された第３のトランジスタからなるデカップリング容量回路と、
    前記ＴＤＤＢ抑制回路における前記第１のトランジスタのドレインと前記第２のトランジスタのドレインにそれぞれ接続された第１および第２の出力端子とを備えた半導体集積回路。
  2. 前記第１および第３のトランジスタはＰチャンネル型のトランジスタであり、前記第２のトランジスタはＮチャンネル型のトランジスタであり、前記第１の電源配線は高電圧電源配線であり、前記第２の電源配線は低電圧電源配線である請求項１に記載の半導体集積回路。
  3. 導電型を互いに異にし、ソースが第１の電源配線に接続された第１のトランジスタとソースが第２の電源配線に接続された第２のトランジスタからなり、前記第１のトランジスタのドレインが前記第２のトランジスタのゲートに接続され、前記第２のトランジスタのドレインが前記第１のトランジスタのゲートに接続されたＴＤＤＢ抑制回路と、
    導電型が前記第２のトランジスタと同じで、ソースおよびドレインが前記第２の電源配線に接続され、ゲートが前記ＴＤＤＢ抑制回路における前記第１のトランジスタのドレインに接続された第４のトランジスタからなるデカップリング容量回路と、
    前記ＴＤＤＢ抑制回路における前記第１のトランジスタのドレインと前記第２のトランジスタのドレインにそれぞれ接続された第１および第２の出力端子とを備えた半導体集積回路。
  4. 前記第１のトランジスタはＰチャンネル型のトランジスタであり、前記第２および第４のトランジスタはＮチャンネル型のトランジスタであり、前記第１の電源配線は高電圧電源配線であり、前記第２の電源配線は低電圧電源配線である請求項３に記載の半導体集積回路。
  5. 導電型を互いに異にし、ソースが第１の電源配線に接続された第１のトランジスタとソースが第２の電源配線に接続された第２のトランジスタからなり、前記第１のトランジスタのドレインが前記第２のトランジスタのゲートに接続され、前記第２のトランジスタのドレインが前記第１のトランジスタのゲートに接続されたＴＤＤＢ抑制回路と、
    導電型が前記第１のトランジスタと同じで、ソースおよびドレインが前記第１の電源配線に接続され、ゲートが前記ＴＤＤＢ抑制回路における前記第２のトランジスタのドレインに接続された第３のトランジスタと、導電型が前記第２のトランジスタと同じで、ソースおよびドレインが前記第２の電源配線に接続され、ゲートが前記ＴＤＤＢ抑制回路における前記第１のトランジスタのドレインに接続された第４のトランジスタからなるデカップリング容量回路と、
    前記ＴＤＤＢ抑制回路における前記第１のトランジスタのドレインと前記第２のトランジスタのドレインにそれぞれ接続された第１および第２の出力端子とを備えた半導体集積回路。
  6. 前記第１および第３のトランジスタはＰチャンネル型のトランジスタであり、前記第２および第４のトランジスタはＮチャンネル型のトランジスタであり、前記第１の電源配線は高電圧電源配線であり、前記第２の電源配線は低電圧電源配線である請求項５に記載の半導体集積回路。
  7. 導電型を互いに異にし、ソースが第１の電源配線に接続された第１のトランジスタとソースが第２の電源配線に接続された第２のトランジスタからなり、前記第１のトランジスタのドレインが前記第２のトランジスタのゲートに接続され、前記第２のトランジスタのドレインが前記第１のトランジスタのゲートに接続されたＴＤＤＢ抑制回路と、
    少なくとも１つのトランジスタを含み、未使用時に電源電圧または接地電圧が固定的に印加される前記トランジスタのゲートに前記ＴＤＤＢ抑制回路におけるいずれか一方のトランジスタのドレインが接続された動作不具合修正または機能追加のための修正用回路と、
    前記ＴＤＤＢ抑制回路における前記第１のトランジスタのドレインと前記第２のトランジスタのドレインにそれぞれ接続された第１および第２の出力端子とを備えた半導体集積回路。
  8. さらに、ソースおよびドレインが高電圧電源配線に接続されゲートが第１の入力端子に接続されたＰチャンネル型のトランジスタで構成されるデカップリング容量セルを備え、
    前記デカップリング容量セルにおける前記第１の入力端子が前記ＴＤＤＢ抑制回路における前記第２の出力端子にセル間配線を介して接続されている請求項１から請求項７までのいずれかに記載の半導体集積回路。
  9. さらに、ソースおよびドレインが低電圧電源配線に接続されゲートが第２の入力端子に接続されたＮチャンネル型のトランジスタで構成されるデカップリング容量セルを備え、
    前記デカップリング容量セルにおける前記第２の入力端子が前記ＴＤＤＢ抑制回路における前記第１の出力端子にセル間配線を介して接続されている請求項１から請求項７までのいずれかに記載の半導体集積回路。
  10. さらに、ソースおよびドレインが高電圧電源配線に接続されゲートが第１の入力端子に接続されたＰチャンネル型のトランジスタとソースおよびドレインが低電圧電源配線に接続されゲートが第２の入力端子に接続されたＮチャンネル型のトランジスタとで構成されるデカップリング容量セルを備え、
    前記デカップリング容量セルにおける前記第１および第２の入力端子が前記ＴＤＤＢ抑制回路における前記第２および第１の出力端子にそれぞれセル間配線を介して接続されている請求項１から請求項７までのいずれかに記載の半導体集積回路。
  11. 論理ブロック内に機能を実現するための論理セルを配置する工程と、
    動作不具合修正または機能追加のための修正用セルを配置する工程と、
    前記論理ブロック内の空き領域に、デカップリング容量回路または修正用回路を含み、かつ複数の出力端子を備えたＴＤＤＢ抑制セルを配置する工程と、
    前記配置した論理セル間の配線を行う工程と、
    前記ＴＤＤＢ抑制セルと前記修正用セルとの間の配線を行う工程とを含む半導体集積回路の設計方法。
  12. 論理ブロック内に機能を実現するための論理セルを配置する工程と、
    動作不具合修正または機能追加のための修正用セルを配置する工程と、
    前記論理ブロック内の空き領域に、デカップリング容量回路または修正用回路を含み、かつ複数の出力端子を備えたＴＤＤＢ抑制セルを配置する工程と、
    前記論理セルの暫定配線を行う工程と、
    前記ＴＤＤＢ抑制回路と前記修正用セルとの間の暫定配線を行う工程と、
    前記暫定配線の結果から配線混雑度を見積もる工程と、
    前記見積もった配線混雑度に応じてデカップリング容量セルまたは修正用セルの配置個数を決定する工程と、
    前記配置した論理セル間の詳細配線を行う工程と、
    前記ＴＤＤＢ抑制セルと前記修正用セルとの間の詳細配線を行う工程とを含む半導体集積回路の設計方法。
JP2006054595A 2006-03-01 2006-03-01 半導体集積回路および半導体集積回路の設計方法 Pending JP2007234857A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006054595A JP2007234857A (ja) 2006-03-01 2006-03-01 半導体集積回路および半導体集積回路の設計方法
US11/712,469 US7800151B2 (en) 2006-03-01 2007-03-01 Semiconductor integrated circuit and method of designing semiconductor integrated circuit
US12/857,138 US7923755B2 (en) 2006-03-01 2010-08-16 Semiconductor integrated circuit and method of designing semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006054595A JP2007234857A (ja) 2006-03-01 2006-03-01 半導体集積回路および半導体集積回路の設計方法

Publications (1)

Publication Number Publication Date
JP2007234857A true JP2007234857A (ja) 2007-09-13

Family

ID=38470758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006054595A Pending JP2007234857A (ja) 2006-03-01 2006-03-01 半導体集積回路および半導体集積回路の設計方法

Country Status (2)

Country Link
US (2) US7800151B2 (ja)
JP (1) JP2007234857A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165969A (ja) * 2009-01-19 2010-07-29 Fujitsu Semiconductor Ltd 半導体装置の製造方法および半導体装置
JP2012029287A (ja) * 2010-07-19 2012-02-09 Lsi Corp Ｍｉｍベース減結合キャパシタ実施における耐欠陥技術
US8461920B2 (en) 2011-04-06 2013-06-11 Panasonic Corporation Semiconductor integrated circuit device
US10453840B2 (en) 2016-02-04 2019-10-22 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
WO2020144767A1 (ja) * 2019-01-09 2020-07-16 株式会社ソシオネクスト 半導体集積回路装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5547934B2 (ja) * 2009-09-09 2014-07-16 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法、及び半導体装置のレイアウト方法
JP5685457B2 (ja) * 2010-04-02 2015-03-18 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2012222151A (ja) * 2011-04-08 2012-11-12 Panasonic Corp 半導体集積回路装置
US8667448B1 (en) * 2012-11-29 2014-03-04 International Business Machines Corporation Integrated circuit having local maximum operating voltage
US8941434B1 (en) * 2013-07-12 2015-01-27 Samsung Display Co., Ltd. Bus encoding scheme based on non-uniform distribution of power delivery network components among I/O circuits
JP2017055033A (ja) 2015-09-11 2017-03-16 株式会社東芝 半導体装置、半導体チップ及び半導体装置の製造方法
US10515944B2 (en) * 2017-11-14 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and method of generating integrated circuit layout
US11735525B2 (en) * 2019-10-21 2023-08-22 Tokyo Electron Limited Power delivery network for CFET with buried power rails
US11244895B2 (en) * 2020-06-01 2022-02-08 Qualcomm Incorporated Intertwined well connection and decoupling capacitor layout structure for integrated circuits
US11222831B2 (en) * 2020-06-04 2022-01-11 Samsung Electronics Co., Ltd. Stacked integrated circuit devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258275A (ja) * 1988-08-23 1990-02-27 Nec Corp 電源容量回路
JPH02264455A (ja) * 1989-04-05 1990-10-29 Seiko Epson Corp 半導体装置
JPH04167544A (ja) * 1990-10-31 1992-06-15 Fujitsu Ltd 設計変更用セル及びこれを用いたレイアウト方法
JPH0786906A (ja) * 1993-08-26 1995-03-31 Hewlett Packard Co <Hp> 論理回路
JP2005202471A (ja) * 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd 半導体集積回路装置のレイアウト設計方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868903A (en) * 1988-04-15 1989-09-19 General Electric Company Safe logic zero and one supply for CMOS integrated circuits
US6653857B2 (en) * 2001-10-31 2003-11-25 Sun Microsystems, Inc. Increasing implicit decoupling capacitance using asymmetric shieldings
US6604226B2 (en) * 2001-11-21 2003-08-05 Sun Microsystems, Inc. Verifying on-chip decoupling capacitance using transistor and capacitor surface area information
US6628138B2 (en) * 2001-11-30 2003-09-30 Sun Microsystems, Inc. Increasing decoupling capacitance using preferential shields
US6629306B2 (en) * 2001-11-30 2003-09-30 Sun Microsystems, Inc. Signal routing based approach for increasing decoupling capacitance using preferential shielding
JP4036688B2 (ja) * 2002-06-18 2008-01-23 松下電器産業株式会社 自動配置配線用スタンダードセルライブラリ及び半導体集積装置
JP2004031439A (ja) * 2002-06-21 2004-01-29 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2006086477A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 半導体装置
JP2006303377A (ja) * 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置
KR100744903B1 (ko) * 2006-02-22 2007-08-01 삼성전기주식회사 디커플링 기능을 갖는 다층 기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258275A (ja) * 1988-08-23 1990-02-27 Nec Corp 電源容量回路
JPH02264455A (ja) * 1989-04-05 1990-10-29 Seiko Epson Corp 半導体装置
JPH04167544A (ja) * 1990-10-31 1992-06-15 Fujitsu Ltd 設計変更用セル及びこれを用いたレイアウト方法
JPH0786906A (ja) * 1993-08-26 1995-03-31 Hewlett Packard Co <Hp> 論理回路
JP2005202471A (ja) * 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd 半導体集積回路装置のレイアウト設計方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165969A (ja) * 2009-01-19 2010-07-29 Fujitsu Semiconductor Ltd 半導体装置の製造方法および半導体装置
JP2012029287A (ja) * 2010-07-19 2012-02-09 Lsi Corp Ｍｉｍベース減結合キャパシタ実施における耐欠陥技術
US8461920B2 (en) 2011-04-06 2013-06-11 Panasonic Corporation Semiconductor integrated circuit device
US10453840B2 (en) 2016-02-04 2019-10-22 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
WO2020144767A1 (ja) * 2019-01-09 2020-07-16 株式会社ソシオネクスト 半導体集積回路装置
JPWO2020144767A1 (ja) * 2019-01-09 2021-11-18 株式会社ソシオネクスト 半導体集積回路装置
JP7157350B2 (ja) 2019-01-09 2022-10-20 株式会社ソシオネクスト 半導体集積回路装置

Also Published As

Publication number Publication date
US7923755B2 (en) 2011-04-12
US20070205451A1 (en) 2007-09-06
US7800151B2 (en) 2010-09-21
US20100308905A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
JP2007234857A (ja) 半導体集積回路および半導体集積回路の設計方法
US10553575B2 (en) Semiconductor device having engineering change order (ECO) cells and method of using
JP4950898B2 (ja) フラッシュメモリをｒｏｍメモリへ変換する方法、およびその変換されたｒｏｍメモリを具えるデバイス
KR102417056B1 (ko) 스페어 회로 셀들을 구비한 집적회로
US9430602B2 (en) Semiconductor integrated circuit device and method for designing layout of the same having standard cells, basic cells and a protective diode cell
JP6352561B1 (ja) 高密度アンテナ保護ダイオードのための回路およびレイアウト
TW201931500A (zh) 使用工程改變次序單元架構之積體電路設計方法
US7365377B2 (en) Semiconductor integrated circuit device using four-terminal transistors
TW201803070A (zh) 半導體裝置及半導體裝置的設計方法
US8065639B2 (en) Semiconductor integrated circuit designing method
CN107112281A (zh) 半导体装置以及其设计方法
JP6965721B2 (ja) 回路素子及び回路素子の使用方法
US20040183103A1 (en) Semiconductor integrated circuit having an oblique global signal wiring and semiconductor integrated circuit wiring method
JP5351796B2 (ja) 半導体回路
JP2010219256A (ja) 半導体装置及び半導体装置の補償容量の配置方法
JP2014103254A (ja) 半導体装置およびその製造方法
JP2006066484A (ja) 半導体回路
US20210335774A1 (en) Semiconductor integrated circuit device
JP2001291775A (ja) 集積回路のレイアウト設計方法
JP2016046479A (ja) 半導体装置及び半導体装置の設計方法とプログラム
CN101677084A (zh) 将去耦电容包含至半导体电路的方法及半导体电路
JP2005347591A (ja) スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法
CN118070741A (zh) 一种基于v-c策略的标准单元版图防逆向保护方法
JPH08316323A (ja) 電源配線の形成方法及びそれを用いた回路装置
JP2007311485A (ja) 標準セル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120619