JP2014103254A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2014103254A JP2014103254A JP2012254335A JP2012254335A JP2014103254A JP 2014103254 A JP2014103254 A JP 2014103254A JP 2012254335 A JP2012254335 A JP 2012254335A JP 2012254335 A JP2012254335 A JP 2012254335A JP 2014103254 A JP2014103254 A JP 2014103254A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- impurity diffusion
- cell
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】リーク電流を削減し、論理改訂時に修正が必要なマスクの数を減らし、スペアセル内に自動配線されるのを防止することが可能な半導体装置を提供する。
【解決手段】このP&Rツールは、バッファを含む標準セル1とそのスペアセル2とを使用する。スペアセル2では、PチャネルMOSトランジスタP1,P2のソースを電源電圧VDDのラインから切り離して接地電圧VSSのラインに接続する。また、標準セル1とスペアセル2は、第1金属配線層の配線パターンのみが異なる。したがって、使用されないスペアセル2におけるリーク電流を削減できる。また、第1金属配線層用のマスクを修正すれば、スペアセル2を標準セル1に置換できる。
【選択図】図2
【解決手段】このP&Rツールは、バッファを含む標準セル1とそのスペアセル2とを使用する。スペアセル2では、PチャネルMOSトランジスタP1,P2のソースを電源電圧VDDのラインから切り離して接地電圧VSSのラインに接続する。また、標準セル1とスペアセル2は、第1金属配線層の配線パターンのみが異なる。したがって、使用されないスペアセル2におけるリーク電流を削減できる。また、第1金属配線層用のマスクを修正すれば、スペアセル2を標準セル1に置換できる。
【選択図】図2
Description
本発明は半導体装置およびその製造方法に関し、たとえば、内部回路の論理改訂を行なうときに標準セルに変更されるスペアセルを備える半導体装置と、その製造方法に好適に利用できるものである。
従来より、SoC(System-on-a-chip)やマイコンのレイアウト設計においてはP&R(Place & Route)ツールが使用されている。P&Rツールは、複数の標準セルを自動的に配置し、配線する装置である。このP&Rツールは、標準セル群を配置する際に、スペアセル(またはダミーセル)と呼ばれる不使用セルを数%の割合で標準セル群に埋め込んでおく。もしマスク製造後に論理改訂(論理ECO(engineering change order))が必要になった場合には、スペアセルを使用し、配線マスクを修正することにより対応する。これによりマスク費用を削減し、下地プロセス工程を平行して処理できることから実チップの修正工期を短縮している(たとえば特許文献1参照)。
また、特許文献2には、スペアセルの入出力端子を第2配線層より上方の配線層を用いて形成することにより、第1配線層用のマスクの修正を不要にすることが開示されている。また、特許文献3には、自動配置配線装置(P&Rツール)が開示されている。また、特許文献4には、標準セルがCMOSインバータであり、スペアセルでは各トランジスタのソースと電源配線または接地配線とを接続せず、2つのトランジスタのドレイン間を接続せずに、リーク電流を削減し、かつ配線スペースを得る方法が開示されている。
また、特許文献5には、標準セル群を配置した後に、残った領域にフィラーセルを配置する方法が開示されている。また、特許文献6では、標準セルがCMOSインバータであり、スペアセルでは、P型トランジスタのソースを電源線から切り離し、そのソースに第2配線層で形成された配線を介して接地電圧を与え、リーク電流を削減する方法が開示されている。また、特許文献7には、FinFETデバイスが開示されている。
マスク製造後に大規模な論理改訂が必要となった場合は、大抵、第1金属配線層用のマスクの修正が必要となり、特許文献2,6のようにスペアセルの配線を第1金属配線層よりも上方の配線層のみを用いて実行できない場合が多い。また、特許文献4のようにスペアセルにおける配線を最小限に減らすと、スペアセル内に自動配線され、スペアセルを使用する際に既存配線を移動させなければいけない可能性がある。また、既存配線がクロック配線等であった場合、タイミングが大きく変わりECOが困難になる、という問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、本願の半導体装置では、スペアセルでは、P型トランジスタのソースとN型トランジスタのソースとは、第1金属配線層を用いて形成された配線によって互いに接続されて一定の電圧を受ける。
前記一実施の形態によれば、リーク電流を削減し、論理改訂時に修正が必要なマスクの数を減らし、スペアセル内に自動配線されるのを防止することができる。
本願の実施の形態について説明する前に、まず本願の原理について説明する。論理改訂において、論理修正箇所が多い場合には約200個以上のスペアセルを使用することがある。このような場合、遠くにあるスペアセルへの接続を行なうため、配線性とセットアップタイミングがECO成功の鍵となる。本願はそのうちセットアップタイミングに関する改善である。
通常、スペアセルは高いしきい値電圧を有するHVthトランジスタで構成される。不使用のスペアセルにおけるリーク電流を抑えるためである。論理修正規模が大きく近隣のスペアセル種が不足した場合、修正箇所から遠くに準備されたスペアセルを使用せざるを得ない。その場合、セットアップタイミングを満足できない場合がある。
低いしきい値電圧を有するLVthトランジスタでスペアセルを準備しておけば、セットアップタイミングについてはほぼ解決する。しかし、近年の90nm以下の微細プロセスにおいては、リーク電流の増加が著しい。LVthトランジスタにおけるリーク電流はHVthトランジスタのリーク電流の数十倍になるので、LVthトランジスタを採用するのは難しい。
HVthトランジスタでスペアセルを準備しておいて、拡散層の修正を追加で行ってLVthトランジスタを作成することもある。その場合、拡散層用のマスク費用が追加で発生する。また拡散工程手前でウェハプロセスを止めておく必要があるため、客先への納期に間に合わない恐れがある。
また、スペアセルの挿入数を増やしておけば、近くのセルにアクセスすることになるため、論理改訂の課題を解決できる。しかしチップ面積増加による製造コスト増加や、増やしたスペアセルによるリーク電流の増加も発生するため、挿入数は最小限に抑えておきたい。そのため上記のようなタイミングと配線性の課題を抱えることになる。
上記の課題を解決するため、本願では、第1金属配線層を用いてスペアセル内のトランジスタのソースとドレインを接地電圧VSSまたは電源電圧VDDに固定する。スペアセルと標準セルは、第1金属配線層以外の構成は全て同一である。論理ECO時には、当該スペアセルを標準セルに置換した後に論理ECOを実施する。
次に、本願の効果について説明する。リーク電流の約9割はサブスレッショルドリーク電流である。サブスレッショルドリーク電流とは、トランジスタのソースからドレインに流れるリーク電流のことである。このソースとドレインを同じ電圧に設定することでサブスレッショルドリーク電流を軽減する。
標準セル内の信号配線や電源端子は第1金属配線層のみ、または第1金属配線層と第2金属配線層で作成されている場合が多い。論理ECOを行なう際には、大抵複数の金属配線層の改訂を行なう。特に第1金属配線層は修正する必要に迫られることがほとんどである。大規模な論理ECOでは第1金属配線層を含めて複数層の改訂を行なうケースがほとんどである。第1金属配線層はほぼ必ず改訂するのであるから、標準セルの第1金属配線層を用い、電源端子と接地端子を接続し、ECO時にそれらを分離する処理を実施しても、マスク改訂費用と工期には影響を与えない。
スペアセルに含まれるトランジスタのしきい値電圧Vthは、セットアップタイミング達成の観点から低しきい値電圧LVthであることが望ましい。低しきい値電圧LVthのトランジスタを使用した場合、従来のスペアセルよりもサブスレッショルドリーク電流を削減しつつ、セットアップタイミングの改善とECO成功確率の向上を図ることができる。
以上より、本願では、サブスレッショルドリーク電流を削減しつつ、論理ECOのマスク改訂費用を抑え、修正工期増加を防ぎ、セットアップタイミングを改善することができる。以下、本願の実施の形態について図面を用いて詳細に説明する。
[実施の形態1]
本願の実施の形態1によるP&Rツールにおいて使用される標準セル1は、図1(a)に示すように、入力端子T1、出力端子T2、PチャネルMOSトランジスタP1,P2、およびNチャネルMOSトランジスタQ1,Q2を含む。トランジスタP1のソースは電源電圧VDDのラインに接続され、そのドレインはノードN1に接続され、そのゲートは入力端子T1に接続される。トランジスタQ1のドレインはノードN1に接続され、そのソースは接地電圧VSSのラインに接続され、そのゲートは入力端子T1に接続される。
本願の実施の形態1によるP&Rツールにおいて使用される標準セル1は、図1(a)に示すように、入力端子T1、出力端子T2、PチャネルMOSトランジスタP1,P2、およびNチャネルMOSトランジスタQ1,Q2を含む。トランジスタP1のソースは電源電圧VDDのラインに接続され、そのドレインはノードN1に接続され、そのゲートは入力端子T1に接続される。トランジスタQ1のドレインはノードN1に接続され、そのソースは接地電圧VSSのラインに接続され、そのゲートは入力端子T1に接続される。
トランジスタP2のソースは電源電圧VDDのラインに接続され、そのドレインは出力端子T2に接続され、そのゲートはノードN1に接続される。トランジスタQ2のドレインは出力端子T2に接続され、そのソースは接地電圧VSSのラインに接続され、そのゲートはノードN1に接続される。
トランジスタP1,Q1は、入力端子T1に与えられた信号の反転信号をノードN1に出力するインバータを構成する。トランジスタP1,Q1は、ノードN1に与えられた信号の反転信号を出力端子T2に出力するインバータを構成する。トランジスタP1,P2,Q1,Q2は、入力端子T1に与えられた信号を出力端子T2に伝達させるバッファを構成する。
次に、標準セル1に含まれるバッファの動作について説明する。入力端子T1が「L」レベルにされている場合は、PチャネルMOSトランジスタP1がオンするとともにNチャネルMOSトランジスタQ1がオフする。これにより、電源電圧VDDのラインからPチャネルMOSトランジスタP1を介してノードN1に電流が流れ、ノードN1が「H」レベルにされる。
ノードN1が「H」レベルにされると、PチャネルMOSトランジスタP2がオフするとともに、NチャネルMOSトランジスタQ2がオンする。これにより、出力端子T2からNチャネルMOSトランジスタQ2を介して接地電圧VSSのラインに電流が流出し、出力端子T2が「L」レベルにされる。
また、入力端子T1が「H」レベルにされている場合は、PチャネルMOSトランジスタP1がオフするとともに、NチャネルMOSトランジスタQ1がオンする。これにより、ノードN1からNチャネルMOSトランジスタQ1を介して接地電圧VSSのラインに電流が流出し、ノードN1が「L」レベルにされる。
ノードN1が「L」レベルにされると、PチャネルMOSトランジスタP2がオンするとともにNチャネルMOSトランジスタQ2がオフする。これにより、電源電圧VDDのラインからPチャネルMOSトランジスタP2を介して出力端子T2に電流が流れ、出力端子T2が「H」レベルにされる。したがって、標準セル1に含まれるバッファによれば、入力端子T1に与えられた信号を出力端子T2に伝達することができる。
図1(b)は、図1(a)に示した標準セル1のレイアウトを示す図である。図1(b)において、標準セル1は、シリコン基板SBの表面の矩形領域A1に設けられる。矩形領域A1の図中の上辺と下辺が延在する方向をX方向とし、左辺と右辺が延在する方向をY方向とする。
この矩形領域A1において、シリコン基板SBの表面上には、複数(図では5本)のゲート電極G1〜G5が設けられている。ゲート電極G1〜G5の各々はY方向に延在しており、ゲート電極G1〜G5は所定のピッチでX方向に配列されている。ゲート電極G2〜G4の中央部は、互いに結合されている。
ゲート電極G1〜G5の各々は、シリコン基板SBの表面上にポリシリコン層を用いて形成されている。ゲート電極G2〜G4の中央部は、ポリシリコン層を用いて形成された配線によって互いに結合されている。ポリシリコン層とシリコン基板SBの表面との間には、ゲート絶縁膜(図示せず)が設けられている。
ゲート電極G1〜G5の図中の上端部の間および両側において、シリコン基板SBの表面にP型不純物拡散層PDが形成されている。ゲート電極G1〜G5の図中の下端部の間および両側において、シリコン基板SBの表面にN型不純物拡散層NDが形成されている。
矩形領域A1の図中の上端部に、X方向に延在する電源配線VL(電源電圧VDDのライン)が配置される。電源配線VLは、第1金属配線層を用いて形成されており、上方から見るとゲート電極G1〜G5の一方端に隣接して設けられている。電源配線VLは、電源電圧VDDを標準セル1内のトランジスタに供給するために設けられている。
電源配線VLからP型不純物拡散層PDの上方に向けて、Y方向に延在する3つの電源端子VTが設けられている。電源配線VLと電源端子VTは、第1金属配線層を用いて形成されている。3つの電源端子VTのうちの2つの電源端子VTはゲート電極G1〜G5の両側に配置され、残りの1つの電源端子VTはゲート電極G3とG4の間に配置されている。各電源端子VTの先端部は、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。
矩形領域A1の図中の下端部に、X方向に延在する接地配線GL(接地電圧VSSのライン)が配置される。接地配線GLは、第1金属配線層を用いて形成されており、上方から見るとゲート電極G1〜G5の他方端に隣接して設けられている。接地配線GLは、接地電圧VSSを標準セル1内のバッファに供給するために設けられている。
接地配線GLからN型不純物拡散層NDの上方に向けて、Y方向に延在する2つの接地端子GTが設けられている。接地配線GLと接地端子GTは、第1金属配線層を用いて形成されている。2つの接地端子GTはゲート電極G4,G5の両側に配置されている。各接地端子GTの先端部は、コンタクトホールCHを介して下方のN型不純物拡散層NDに接続されている。また、N型不純物拡散層NDは、接地配線GLの下方にも形成されており、接地配線GLはコンタクトホールCHを介して下方のN型不純物拡散層NDに接続されている。
また、ゲート電極G1の中央部の上方に、入力端子T1が設けられている。入力端子T1は、第1金属配線層を用いて形成され、コンタクトホールCHを介して下方のゲート電極G1に接続されている。
また、ゲート電極G2,G3の上方に、T字型の信号配線SL(ノードN1)が設けられている。信号配線SLは、第1金属配線層を用いて形成されており、ゲートG1,G2間の拡散層PD,NDの上方に配置されてY方向に延在する部分と、拡散層PD,NDの間の領域およびゲート電極G2,G3の上方に配置されてX方向に延在する部分とを有する。
信号配線SLのうちのY方向に延在する部分の一方端部はコンタクトホールCHを介して下方のP型不純物拡散層PDに接続され、その他方端部はコンタクトホールCHを介して下方のN型不純物拡散層NDに接続されている。信号配線SLのうちのX方向に延在する部分の先端部は、コンタクトホールCHを介して下方のポリシリコン層(すなわちゲート電極G2〜G5)に接続されている。
また、ゲート電極G3,G4の上方に、出力端子T2が設けられている。出力端子T2は、第1金属配線層を用いて形成されている。出力端子T2は、ゲート電極G3,G4およびP型不純物拡散層PDの上方に配置されてX方向に延在する第1部分と、ゲート電極G3,G4およびN型不純物拡散層NDの上方に配置されてX方向に延在する第2部分とを含む。第1部分の両端部の各々は、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。第2部分の両端部の各々は、コンタクトホールCHを介して下方のN型不純物拡散層NDに接続されている。また、出力端子T2は、ゲート電極G4,G5の間において拡散層PD,NDの上方に配置されてY方向に延在し、第1部分と第2部分の間に接続された第3部分とを含む。
ゲート電極G1およびその両側のP型不純物拡散層PDは、PチャネルMOSトランジスタP1を構成する。ゲート電極G2〜G5の間およびその両側のP型不純物拡散層PDは、PチャネルMOSトランジスタP2を構成する。ゲート電極G1およびその両側のN型不純物拡散層NDは、NチャネルMOSトランジスタQ1を構成する。ゲート電極G2〜G5の間およびその両側のN型不純物拡散層NDは、NチャネルMOSトランジスタQ2を構成する。つまり、トランジスタP2,Q2を含む後段のインバータのサイズすなわち電流駆動能力は、トランジスタP1,Q1を含む前段のインバータのサイズすなわち電流駆動能力よりも大きく設定されている。
図2(a)は、スペアセル2の構成を示す回路図であって、図1(a)と対比される図である。図2(a)を参照して、スペアセル2が標準セル1と異なる点は、PチャネルMOSトランジスタP1,P2のソースが電源電圧VDDのラインから切り離されて接地電圧VSSのラインに接続されている点である。このスペアセル2では、電源電圧VDDのラインから接地電圧VSSのラインにサブスレッショルドリーク電流が流れることはない。
図2(b)は、スペアセル2のレイアウトを示す図であって、図1(b)と対比される図である。図2(b)を参照して、スペアセル2が標準セル1と異なる点は、3つの電源端子VTが除去され、I型の副接地配線SGL1が追加され、1つの接地端子GTがL型の副接地配線SGL2と置換されている点である。
3つの電源端子VTが除去されたので、電源配線VLはP型不純物拡散層PDに接続されていない。副接地配線SGL1,SGL2は、ともに第1金属配線層を用いて形成されている。副接地配線SGL1は、矩形領域A1の図中の左端部に配置されてY方向に延在する。副接地配線SGL1は、拡散層PD,NDの上方に設けられ、その一方端部がコンタクトホールCHを介して下方のP型不純物拡散層PDに接続され、その他方端部が接地配線GLに接続されて接地電圧VSSを受ける。
副接地配線SGL2は、ゲート電極G4,G5およびP型不純物拡散層PDの上方に配置されてX方向に延在する部分と、矩形領域A1の図中の右端に配置されてY方向に延在する部分とを含む。副接地配線SGL2のうちのX方向に延在する部分の両端部の各々は、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。副接地配線SGL2のうちのY方向に延在する部分の一方端部は、コンタクトホールCHを介して下方のN型不純物拡散層NDに接続されるとともに、接地配線GLに接続されて接地電圧VSSを受ける。
次に、スペアセル2の動作について説明する。入力端子T1が「L」レベルにされている場合は、PチャネルMOSトランジスタP1がオンするとともにNチャネルMOSトランジスタQ1がオフする。これにより、ノードN1からPチャネルMOSトランジスタP1を介して接地電圧VSSのラインに電荷が流出し、ノードN1が「L」レベルになる。
ノードN1が「L」レベルになると、PチャネルMOSトランジスタP2がオンするとともにNチャネルMOSトランジスタQ2がオフする。これにより、出力端子T2からPチャネルMOSトランジスタP2を介して接地電圧VSSのラインに電荷が流出し、出力端子T2が「L」レベルになる。したがって、トランジスタP1,P2,Q1,Q2の各々においてソースとドレインが同電位になり、トランジスタP1,P2,Q1,Q2の各々にオン電流およびサブスレッショルドリーク電流は流れない。
また、入力端子T1が「H」レベルにされている場合は、PチャネルMOSトランジスタP1がオフするとともにNチャネルMOSトランジスタQ1がオンする。これにより、ノードN1からNチャネルMOSトランジスタQ1を介して接地電圧VSSのラインに電荷が流出し、ノードN1が「L」レベルになる。
ノードN1が「L」レベルになると、PチャネルMOSトランジスタP2がオンするとともにNチャネルMOSトランジスタQ2がオフする。これにより、出力端子T2からPチャネルMOSトランジスタP2を介して接地電圧VSSのラインに電荷が流出し、出力端子T2が「L」レベルになる。したがって、トランジスタP1,P2,Q1,Q2の各々においてソースとドレインが同電位になり、トランジスタP1,P2,Q1,Q2の各々にオン電流およびサブスレッショルドリーク電流は流れない。
また、何らかの設計不具合があって入力端子T1が電源電圧VDDと接地電圧VSSの中間の電圧値になり、トランジスタP1,Q1がともに半導通状態になることも考えられる。この場合でも、トランジスタP1,Q1のソースはともに接地電圧VSSであるので、ノードN1は「L」レベルになる。
ノードN1が「L」レベルになると、PチャネルMOSトランジスタP2がオンするとともにNチャネルMOSトランジスタQ2がオフする。これにより、出力端子T2からPチャネルMOSトランジスタP2を介して接地電圧VSSのラインに電荷が流出し、出力端子T2が「L」レベルになる。したがって、トランジスタP1,P2,Q1,Q2の各々においてソースとドレインが同電位になり、トランジスタP1,P2,Q1,Q2の各々にオン電流およびサブスレッショルドリーク電流は流れない。
また以上の動作は、しきい値電圧の高低や、電源電圧VDDの値に関係しない。そのためスペアセル2のトランジスタP1,P2,Q1,Q2の各々を低しきい値電圧仕様とすることができる。したがって、拡散層PD,NDを低しきい値電圧仕様にすることができるので、スペアセル2を標準セル1に変更して使用する場合、第1金属配線層用のマスクを変更するだけで、動作速度の速いバッファを容易に作成することができる。
なお、標準セル1では、N型不純物拡散層NDがコンタクトホールCHを介して接地配線GLに直接接続されているので、第1金属配線層のパターンを変更してもN型不純物拡散層NDを接地配線GLから切り離すことはできない。このため標準セル1では、PチャネルMOSトランジスタP1,P2のソースを接地電圧VSSに固定した。しかし、N型不純物拡散層NDが第1金属配線層で形成された接地端子GTのみを介して接地配線GLに接続した場合は、第1金属配線層のパターン変更によってN型不純物拡散層NDを接地配線GLから切り離すことができる。この場合は、PチャネルMOSトランジスタP1,P2のソースを接地電圧VSSに固定する代わりに、NチャネルMOSトランジスタQ1,Q2のソースを接地電圧VSSのラインから切り離して、電源電圧VDDのラインに接続することが可能である。
また、第1金属配線層の形状、たとえば信号配線SLや出力端子T2の形状がデザインルールを満たすように、配線を引き回すことが難しい場合は、それらの形状を変更することも可能である。
図3は、標準セル1およびスペアセル2を使用するP&Rツールの構成を示すブロック図である。図3において、P&Rツールは、サーバ10と複数のコンピュータ装置15とを備える。サーバ10と複数のコンピュータ装置15とは、ネットワーク14を介して互いに接続されている。
サーバ10は、制御部11と記録媒体12を含む。記録媒体12は、サーバ10を制御するためのプログラム、データや、CAD設計ツール(自動配置配線プログラム)13を格納している。制御部11は、記録媒体12に格納されているプログラムを実行することにより、サーバ10を制御する。また、制御部11は、CAD設計ツール13をコンピュータ装置15に提供する。
コンピュータ装置15は、たとえばエンジニアリングワークステーションであり、制御部16および記録媒体17を含む。記録媒体17は、コンピュータ装置15を制御するためのプログラム、データを格納している。制御部16は、記録媒体17に格納されているプログラムを実行することにより、コンピュータ装置15を制御する。また、制御部16は、サーバ10からCAD設計ツール13をダウンロードする。ダウンロードされたCAD設計ツール13は、コンピュータ装置15の記録媒体17に格納される。制御部16が設計者の指示に従って当該CAD設計ツール13を実行することにより、半導体集積回路の回路図の設計が行なわれる。
図4は、P&Rの設計フローチャートである。まずフロアプランを行なう(ステップS1)。フロアプランでは、チップ領域の形状を決定する。また、メモリ、アナログセルなどのハードマクロセルの配置も実施する。また、入力ネットリストの読込みを実施する。
次に標準セル1などの配置を行なう(ステップS2)。タイミングを考慮して配置を実施する場合もあるが、クロックスキューは考慮されず、配線負荷は仮の状態にされる。次いで制御部16は、クロック合成(CTS:Clock Tree Synthesis)を行なう(ステップS3)。この工程では、クロックツリーを作成する。
次にCTS後タイミング最適化(PostCTS)工程を行なう(ステップS4)。この工程では、クロックスキューを考慮したタイミング最適化を実施する。この段階でも配線負荷は仮の状態である。
次いで、配線工程を行なう(ステップS5)。この工程では、配置した標準セル1、ハードマクロセルの配線を実施する。次に、配線後タイミング最適化(Post Route)工程を行なう(ステップS6)。この工程では、配線負荷を考慮したタイミング最適化を実施する。それでも満たせなかったタイミングについて、ECO(Engineering Change Order)工程(ステップS7)にて、人手によるバッファ挿入、改訂を加えてタイミング改善を行なう。
入力ネットとしては、verilogフォーマットが使用されることが多い。RTL(Resister Transfer Level)のverilogネットから論理合成ツールによりゲートレベルに実装される。このゲートレベルネットリストは、図4で示したフロアプラン工程で使用される。入力ネット中の各セル(ゲート)は、それぞれレイアウト表現を持っている。
図5は、ゲートレベルネットリストを例示する図である。図6は、図5で示したネットリストをスケマティック表現で示す回路図である。回路(top)は、2つのバッファ(X4)を含む。回路(top)の入力ノードが(i1)であり、出力ノードが(o1)である。2つのバッファにはそれぞれU1,U2というインスタンス名が付けられており、バッファはBUFX4というセル種である。バッファ(U1)の入力ピンAは入力ノード(i1)に接続され、出力ピンYは配線(n1)に接続されている。バッファ(U2)の入力ピンAは配線(n1)に接続され、出力ピンYは出力ノード(o1)に接続されている。
BUFX4は、レイアウト表現を持っている。レイアウト表現の一例が図1(b)となる。レイアウト表現において、各セルはピンを持っている。図1(b)においてピンは、入力端子T1、出力端子T2、信号配線SL、電源配線VL、接地配線GLである。図5と対応付けると、入力端子T1はAピン(入力ピン)であり、出力端子T2はYピン(出力ピン)である。電源配線VLは電源ピンであり、接地配線GLはグランドピンであるが、verilogネットリストにはない。電源ピンとグランドピンについては、P&Rツール内で信号割付を行ない、それぞれ電源レールおよびグランドレールと接続する。
図7は、図4で示した配置工程において複数の標準セルが配置された状態を示す図である。図7において、矩形の回路領域20は、複数行複数列に配置された複数の単位回路領域20aに分割されている。複数の単位回路領域20aのうちの白抜きの領域20aは、何も配置されていない領域であることを示している。ドットが施された領域20aは、標準セルが配置された領域であることを示している。標準セルとしては、図1(a)(b)で示したバッファを含む標準セル1や、バッファ以外の論理回路(インバータ、NORゲートなど)を含む標準セルが使用される。なお、インバータを含む標準セルおよびそのスペアセルと、NORゲートを含む標準セルおよびそのスペアセルについては、他の実施の形態で詳細に説明する。
各標準セルは、図1(b)で示したように、第1金属配線層を用いて形成された電源配線VLおよび接地配線GLを含む。各標準セルの正転、反転の向きを合わせて自動配置することにより、連続した電源配線VLおよび接地配線GLが構成される。
また、スペアセルの挿入は、図4で示した配置工程、CTS工程、およびPostCTS工程のいずれか1つの工程の後に実施される。スペアセルの挿入は、複数回実施される場合もある。
図8は、図7で示した回路領域20に複数のスペアセルを配置した状態を示す図である。斜線が施された単位回路領域20aは、スペアセルが配置された領域であることを示している。配置されたスペアセル2の入力端子T1は、配線工程で「H」レベルまたは「L」レベルに固定される。
なお、図4のECO工程が終了しても何も配置されていない領域20aがある場合は、その領域20aにフィラーセルというスペースを埋めるセルが挿入される。フィラーセルにも電源配線VLおよび接地配線GLが設けられている。フィラーセルの構成などについては、たとえば特許文献5に記載されている。
また、入力verilogネットリストには電源情報がない。各セルのレイアウト表現には電源配線VLおよび接地配線GLがあり、セルを配置することで、連続した電源配線VLおよび接地配線GLを構成することができる。
図9は、スペアセルを使用して半導体集積回路を修正する方法を示すフローチャートである。ステップS11において、複数種類の標準セルのデータと、各標準セルに対応するスペアセルのデータを用意する。標準セルとしては、バッファ、インバータ、NANDゲート、NORゲートなどを含むものが選択される。
ステップS12において、複数の標準セルのデータと複数のスペアセルのデータを回路領域に配置する。ステップS13において、配置した複数の標準セルを接続する配線のパターンデータを作成する。ステップS12,S13では、P&Rプログラムを用いてレイアウト設計を行なう。ステップS12は、図4のフロアプラン、配置、CTS、PostCTS(ステップS1〜S4)に対応する。ステップS13は、図4の配線、PostRoute、ECO(ステップS5〜S7)に対応する。作成したデータに基づいて、拡散層、ポリシリコン層、第1金属配線層、第2金属配線層などの各々についてマスクを作成し、作成した複数のマスクを使用して半導体集積回路を作成する。
ステップS14において、半導体集積回路の動作を検証する。ステップS15において、半導体集積回路の修正が必要であるか否かを判別する。ステップS15において、修正が不要であると判断した場合は半導体集積回路の設計を終了し、修正が必要であると判断した場合はステップS16に進む。
ステップS16では、複数のスペアセルのうちの修正に使用するスペアセルを選択する。その際、修正するインスタンスの場所に近い位置のスペアセルを選択する。ステップS17では、選択したスペアセルのデータを標準セルのデータに変更する。ステップS18では、セル間を接続する配線のパターンデータを修正する。その際、変更する配線層数が最小になるように修正し、マスク改訂費用を抑える。また、スペアセルを標準セルに変更するために第1金属配線層用のマスクは必ず改訂する必要があるので、なるべく第1金属配線層を用いて配線を変更する。
ステップS19において、変更を意図した配線層以外に変更がないか、レイアウトを検証する。修正した第1金属配線層用のマスクを含む複数のマスクを使用して半導体集積回路を再度作成し、ステップS14に戻る。
この実施の形態1では、スペアセル2のPチャネルMOSトランジスタP1,P2のソースを電源配線VLから切り離して接地配線GLに接続する。したがって、回路領域20に配置したスペアセル2を標準セル1に置換せずに残した場合でも、スペアセル2におけるリーク電流を削減することができる。
また、スペアセル2におけるサブスレッショルドリーク電流が無いので、スペアセル2の拡散層PD,NDを低しきい値用にすることができる。このため、高しきい値用拡散層を使用したスペアセルではタイミングを満足できないようなECOを行なうことが可能である。
また、標準セル1とスペアセル2では第1金属配線層のパターンが異なるだけである。大規模なECOでは第1金属配線層の修正は必須となるため、論理改訂時に変更するマスク数増加に影響を与えず、低コスト化を図ることができる。
また、スペアセル2では、図2(b)で示したように、Y方向に延在する副接地配線SGL1,SGL2を設けたので、自動配線工程においてスペアセル2内をクロック配線が通過する恐れがない。なお、スペアセル2内をクロック配線が通過した場合において、そのスペアセル2を使用するときは、自動配線工程などをやり直す必要が生じ、設計時間が遅延する(図18参照)。
[実施の形態2]
図10(a)は、本願の実施の形態2によるP&Rツールにおいて使用される標準セル21の構成を示す回路図であり、図10(b)は標準セル21のレイアウトを示す図である。
図10(a)は、本願の実施の形態2によるP&Rツールにおいて使用される標準セル21の構成を示す回路図であり、図10(b)は標準セル21のレイアウトを示す図である。
標準セル21は、図1(a)に示すように、入力端子T1、出力端子T2、PチャネルMOSトランジスタP1、およびNチャネルMOSトランジスタQ1を含む。トランジスタP1のソースは電源電圧VDDのラインに接続され、そのドレインは出力端子T2に接続され、そのゲートは入力端子T1に接続される。トランジスタQ1のドレインは出力端子T2に接続され、そのソースは接地電圧VSSのラインに接続され、そのゲートは入力端子T1に接続される。トランジスタP1,Q1は、入力端子T1に与えられた信号の反転信号を出力端子T2に出力するインバータを構成する。
次に、標準セル21に含まれるインバータの動作について説明する。入力端子T1が「L」レベルにされている場合は、PチャネルMOSトランジスタP1がオンするとともにNチャネルMOSトランジスタQ1がオフする。これにより、電源電圧VDDのラインからPチャネルMOSトランジスタP1を介して出力端子T2に電流が流れ、出力端子T2が「H」レベルにされる。
また、入力端子T1が「H」レベルにされている場合は、PチャネルMOSトランジスタP1がオフするとともに、NチャネルMOSトランジスタQ1がオンする。これにより、出力端子T2からNチャネルMOSトランジスタQ1を介して接地電圧VSSのラインに電流が流出し、ノードN1が「L」レベルにされる。したがって、標準セル21に含まれるインバータによれば、入力端子T1に与えられた信号の反転信号を出力端子T2に出力することができる。
また、図10(b)に示すように、標準セル21は、シリコン基板SBの表面の矩形領域A2に設けられる。矩形領域A2の図中の上辺と下辺が延在する方向をX方向とし、左辺と右辺が延在する方向をY方向とする。この矩形領域A2において、シリコン基板SBの表面上には、複数(図では4本)のゲート電極G1〜G4が設けられている。ゲート電極G1〜G4の各々はY方向に延在しており、ゲート電極G1〜G4は所定のピッチでX方向に配列されている。
ゲート電極G1〜G4の各々は、シリコン基板SBの表面上にポリシリコン層を用いて形成されている。ゲート電極G1〜G4の中央部は、ポリシリコン層を用いて形成された配線によって互いに結合されている。ポリシリコン層とシリコン基板SBの表面との間には、ゲート絶縁膜(図示せず)が設けられている。
ゲート電極G1〜G4の図中の上端部の間および両側において、シリコン基板SBの表面にP型不純物拡散層PDが形成されている。ゲート電極G1〜G4の図中の下端部の間および両側において、シリコン基板SBの表面にN型不純物拡散層NDが形成されている。
矩形領域A2の図中の上端部に、X方向に延在する電源配線VL(電源電圧VDDのライン)が配置される。電源配線VLは、第1金属配線層を用いて形成されており、上方から見るとゲート電極G1〜G4の一方端に隣接して設けられている。電源配線VLは、電源電圧VDDを標準セル21内のインバータに供給するために設けられている。
電源配線VLからP型不純物拡散層PDの上方に向けて、Y方向に延在する3つの電源端子VTが設けられている。電源配線VLと電源端子VTは、第1金属配線層を用いて形成されている。3つの電源端子VTのうちの2つの電源端子VTはゲート電極G1〜G4の両側に配置され、残りの1つの電源端子VTはゲート電極G2とG3の間に配置されている。各電源端子VTの先端部は、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。
矩形領域A2の図中の下端部に、X方向に延在する接地配線GL(接地電圧VSSのライン)が配置される。接地配線GLは、第1金属配線層を用いて形成されており、上方から見るとゲート電極G1〜G4の他方端に隣接して設けられている。接地配線GLは、接地電圧VSSを標準セル21内のインバータに供給するために設けられている。
接地配線GLからN型不純物拡散層NDの上方に向けて、Y方向に延在する3つの接地端子GTが設けられている。接地配線GLと接地端子GTは、第1金属配線層を用いて形成されている。3つの接地端子GTのうちの2つの接地端子GTはゲート電極G1〜G4の両側に配置され、残りの1つの接地端子GTはゲート電極G2とG3の間に配置されている。各接地端子GTの先端部は、コンタクトホールCHを介して下方のN型不純物拡散層NDに接続されている。
また、ゲート電極G1,G2の中央部の上方に、I字型の入力端子T1が設けられている。入力端子T1は、第1金属配線層を用いて形成され、複数(図では2つ)のコンタクトホールCHを介して下方のポリシリコン層(すなわちゲート電極G1〜G4)に接続されている。
また、ゲート電極G2,G3の上方に、出力端子T2が設けられている。出力端子T2は、第1金属配線層を用いて形成されている。出力端子T2は、ゲート電極G2,G3およびP型不純物拡散層PDの上方に配置されてX方向に延在する第1部分と、ゲート電極G3,G4およびN型不純物拡散層NDの上方に配置されてX方向に延在する第2部分とを含む。第1部分の両端部の各々は、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。第2部分の両端部の各々は、コンタクトホールCHを介して下方のN型不純物拡散層NDに接続されている。また、出力端子T2は、ゲート電極G3,G4の間において拡散層PD,NDの上方に配置されてY方向に延在し、第1部分と第2部分の間に接続された第3部分とを含む。
ゲート電極G1〜G4およびP型不純物拡散層PDは、PチャネルMOSトランジスタP1を構成する。ゲート電極G1〜G4およびN型不純物拡散層NDは、NチャネルMOSトランジスタQ1を構成する。
図11(a)は、スペアセル22の構成を示す回路図であって、図10(a)と対比される図である。図11(a)を参照して、スペアセル22では、PチャネルMOSトランジスタP1は、並列接続された2つのPチャネルMOSトランジスタP1a,P1bに分けられている。また、NチャネルMOSトランジスタQ1は、2つのNチャネルMOSトランジスタQ1a,Q1bに分けられている。
PチャネルMOSトランジスタP1a,P1bのソースはともに電源電圧VDDのラインに接続され、それらのゲートはともに入力端子T1に接続され、それらのドレインはともに出力端子T2に接続されている。
NチャネルMOSトランジスタQ1aのドレインは出力端子T2に接続され、そのゲートは入力端子T1に接続され、そのソースは接地電圧VSSのラインから切り離されて電源電圧VDDのラインに接続されている。NチャネルMOSトランジスタQ1bのドレインは出力端子T2に接続され、そのゲートは入力端子T1に接続され、そのソースは接地電圧VSSのラインから切り離されてフローティング状態にされている。
NチャネルMOSトランジスタQ1a,Q1bのソースが接地電圧VSSのラインから切り離されているので、スペアセル22では、電源電圧VDDのラインから接地電圧VSSのラインにサブスレッショルドリーク電流が流れることはない。
図11(b)は、スペアセル22のレイアウトを示す図であって、図10(b)と対比される図である。図11(b)を参照して、スペアセル22が標準セル21と異なる点は、3つの接地端子GTが除去され、L型の副電源配線SVLが追加されている点である。
3つの接地端子GTが除去されたので、接地配線GLはP型不純物拡散層PDに接続されていない。副電源配線SVLは、第1金属配線層を用いて形成されている。
副電源配線SVLは、ゲート電極G3,G4およびN型不純物拡散層NDの上方に配置されてX方向に延在する部分と、矩形領域A2の図中の右端に配置されてY方向に延在する部分とを含む。副電源配線SVLのうちのX方向に延在する部分の両端部の各々は、コンタクトホールCHを介して下方のN型不純物拡散層NDに接続されている。副電源配線SVLのうちのY方向に延在する部分の一方端部は、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されるとともに、電源配線VLに接続されて電源電圧VDDを受ける。
ゲート電極G1,G2の間および両側のP型不純物拡散層PDはPチャネルMOSトランジスタP1bを構成する。ゲート電極G3,G4の間および両側のP型不純物拡散層PDはPチャネルMOSトランジスタP1aを構成する。ゲート電極G3,G4の間および両側のN型不純物拡散層NDはNチャネルMOSトランジスタQ1aを構成する。ゲート電極G1,G2の間および両側のN型不純物拡散層NDはNチャネルMOSトランジスタQ1bを構成する。
次に、スペアセル22の動作について説明する。入力端子T1が「L」レベルにされている場合は、PチャネルMOSトランジスタP1a,P1bがオンするとともにNチャネルMOSトランジスタQ1a,Q1bがオフする。これにより、電源電圧VDDのラインからPチャネルMOSトランジスタP1a,P1bを介して出力端子T2に電流が流れ、出力端子T2が「H」レベルになる。したがって、トランジスタP1a,P1b,Q1aの各々においてソースとドレインが同電位になり、またトランジスタQ1bのソースはフローティング状態にされている。よって、トランジスタP1a,P1b,Q1a,Q1bの各々にオン電流およびサブスレッショルドリーク電流は流れない。
また、入力端子T1が「H」レベルにされている場合は、PチャネルMOSトランジスタP1a,P1bがオフするとともにNチャネルMOSトランジスタQ1a,Q1bがオンする。これにより、電源電圧VDDのラインからNチャネルMOSトランジスタQ1aを介して出力端子T2に電流が流れ、出力端子T2が「H」レベルになる。したがって、トランジスタP1a,P1b,Q1aの各々においてソースとドレインが同電位になり、またトランジスタQ1bのソースはフローティング状態にされている。よって、トランジスタP1a,P1b,Q1a,Q1bの各々にオン電流およびサブスレッショルドリーク電流は流れない。
また、何らかの設計不具合があって入力端子T1が電源電圧VDDと接地電圧VSSの中間の電圧値になり、トランジスタP1a,P1b,Q1a,Q1bがともに半導通状態になることも考えられる。この場合でも、トランジスタP1a,P1b,Q1a,Q1bのソースはともに電源電圧VDDとなり、トランジスタP1a,P1b,Q1a,Q1bの各々にオン電流およびサブスレッショルドリーク電流は流れない。
また以上の動作は、しきい値電圧の高低や、電源電圧VDDの値に関係しない。そのためスペアセル22のトランジスタP1a,P1b,Q1a,Q1bの各々を低しきい値電圧仕様とすることができる。したがって、拡散層PD,NDを低しきい値電圧仕様にすることができるので、スペアセル22を標準セル21に変更して使用する場合、第1金属配線層用のマスクを変更するだけで、動作速度の速いインバータを容易に作成することができる。
このように、レイアウトの制約上、一部の端子をフローティング状態(オープン)にすることも可能である。その場合、インバータの電位安定性は不足するが、セル面積を大きくすることなく、実装が可能となる。
なお、NチャネルMOSトランジスタQ1aのソースを電源電圧VDDに固定する代わりに、PチャネルMOSトランジスタP1aのソースを電源電圧VDDのラインから切り離して、接地電圧VSSのラインに接続することが可能である。この場合、NチャネルMOSトランジスタQ1bのソースを接地電圧VSSのラインから切り離さずに、PチャネルMOSトランジスタP1bのソースを電源電圧VDDのラインから切り離す。
また、トランジスタP1a,P1b,Q1a,Q1bのゲート容量により、電源配線VLの電圧降下(IRドロップ)を抑制する効果もある。周知のように、トランジスタは、ゲート−ソース間容量Cgsや、ゲート−ドレイン間容量Cgdを有する。図11(a)(b)において、入力端子T1を「L」レベルに固定すると、トランジスタP1a,P1b,Q1a,Q1bのゲートが「L」レベルになる。また、トランジスタP1a,P1b,Q1aのソースおよびドレインが「H」レベルになり、トランジスタQ1bのドレインが「H」レベルになる。したがって、スペアセル22は、電源配線VLと接地配線GLの間に接続されたコンデンサを含むこととなり、このコンデンサによって電源電圧VDDのIRドロップを改善することができる。このIRドロップ改善効果は、トランジスタP1aのソースを接地電圧VSSのラインに接続する前段落の変更例において、接地電圧VSSのライン側に適用することも当然可能である。
[実施の形態3]
図12(a)は、本願の実施の形態3によるP&Rツールで使用されるスペアセル23の構成を示す回路図であって、図1(a)と対比される図である。また、図12(b)はスペアセル23のレイアウトを示す図であって、図1(b)と対比される図である。
図12(a)は、本願の実施の形態3によるP&Rツールで使用されるスペアセル23の構成を示す回路図であって、図1(a)と対比される図である。また、図12(b)はスペアセル23のレイアウトを示す図であって、図1(b)と対比される図である。
図12(a)を参照して、スペアセル23が標準セル1と異なる点は、PチャネルMOSトランジスタP2のソースが電源電圧VDDのラインから切り離されて接地電圧VSSのラインに接続されている点である。このスペアセル23では、電源電圧VDDのラインからトランジスタP2,Q2を介して接地電圧VSSのラインにリーク電流が流れることはない。
また、図12(b)を参照して、スペアセル23が標準セル1と異なる点は、3つの電源端子VTのうちの図中の右側の2つの電源端子VTが除去され、1つの接地端子GTがL型の副接地配線SGL2と置換されている点である。
副接地配線SGL2は、第1金属配線層を用いて形成されている。副接地配線SGL2は、ゲート電極G4,G5およびP型不純物拡散層PDの上方に配置されてX方向に延在する部分と、矩形領域A1の図中の右端に配置されてY方向に延在する部分とを含む。副接地配線SGL2のうちのX方向に延在する部分の両端部の各々は、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。副接地配線SGL2のうちのY方向に延在する部分の一方端部は、コンタクトホールCHを介して下方のN型不純物拡散層NDに接続されるとともに、接地配線GLに接続されて接地電圧VSSを受ける。
次に、スペアセル23の動作について説明する。入力端子T1が「L」レベルにされている場合は、PチャネルMOSトランジスタP1がオンするとともにNチャネルMOSトランジスタQ1がオフする。これにより、電源電圧VDDのラインからPチャネルMOSトランジスタP1を介してノードN1に電流が流れ、ノードN1が「H」レベルになる。この場合は、NチャネルMOSトランジスタQ1にサブスレッショルドリーク電流が流れる。
ノードN1が「H」レベルになると、PチャネルMOSトランジスタP2がオフするとともにNチャネルMOSトランジスタQ2がオンする。これにより、出力端子T2からNチャネルMOSトランジスタQ2を介して接地電圧VSSのラインに電荷が流出し、出力端子T2が「L」レベルになる。したがって、トランジスタP2,Q2の各々においてソースとドレインが同電位になり、トランジスタP2,Q2の各々にオン電流およびサブスレッショルドリーク電流は流れない。
また、入力端子T1が「H」レベルにされている場合は、PチャネルMOSトランジスタP1がオフするとともにNチャネルMOSトランジスタQ1がオンする。これにより、ノードN1からNチャネルMOSトランジスタQ1を介して接地電圧VSSのラインに電荷が流出し、ノードN1が「L」レベルになる。この場合は、PチャネルMOSトランジスタP1にサブスレッショルドリーク電流が流れる。
ノードN1が「L」レベルになると、PチャネルMOSトランジスタP2がオンするとともにNチャネルMOSトランジスタQ2がオフする。これにより、出力端子T2からPチャネルMOSトランジスタP2を介して接地電圧VSSのラインに電荷が流出し、出力端子T2が「L」レベルになる。したがって、トランジスタP2,Q2の各々においてソースとドレインが同電位になり、トランジスタP2,Q2の各々にオン電流およびサブスレッショルドリーク電流は流れない。
以上のように、このスペアセル23では、トランジスタP1,Q1からなる前段のインバータではリーク電流が発生するが、トランジスタP2,Q3からなる後段のインバータではリーク電流は発生しない。このようにリーク電流削減量がやや落ちるものの、従来形状のトランジスタP1,Q1と、本願の形状のトランジスタP2,Q2が共存できることを示した。これにより設計や適用の自由度が向上できる効果がある。
また、入力端子T1を「L」レベルにした場合は、ノードN1が「H」レベルになり、トランジスタP2,Q2のゲートが「H」レベルになり、トランジスタP2,Q2のソースおよびドレインが「L」レベルになる。この場合は、トランジスタP2,Q2の各々がコンデンサとして動作し、スペアセル23は、電源配線VLと接地配線GLの間に接続されたコンデンサを含むこととなり、電源電圧VDDを安定化させる。
[実施の形態4]
図13(a)は、本願の実施の形態4によるP&Rツールにおいて使用される標準セル25の構成を示す回路図であり、図13(b)は標準セル25のレイアウトを示す図である。標準セル25は、図13(a)に示すように、入力端子T1a,T1b、出力端子T2、PチャネルMOSトランジスタP1,P2、およびNチャネルMOSトランジスタQ1,Q2を含む。トランジスタP1のソースは電源電圧VDDのラインに接続され、そのドレインはノードN2に接続され、そのゲートは入力端子T1aに接続される。トランジスタP2のソースはノードN2に接続され、そのドレインは出力端子T2に接続され、そのゲートは入力端子T1bに接続される。
図13(a)は、本願の実施の形態4によるP&Rツールにおいて使用される標準セル25の構成を示す回路図であり、図13(b)は標準セル25のレイアウトを示す図である。標準セル25は、図13(a)に示すように、入力端子T1a,T1b、出力端子T2、PチャネルMOSトランジスタP1,P2、およびNチャネルMOSトランジスタQ1,Q2を含む。トランジスタP1のソースは電源電圧VDDのラインに接続され、そのドレインはノードN2に接続され、そのゲートは入力端子T1aに接続される。トランジスタP2のソースはノードN2に接続され、そのドレインは出力端子T2に接続され、そのゲートは入力端子T1bに接続される。
トランジスタQ1のドレインは出力端子T2に接続され、そのソースは接地電圧VSSのラインに接続され、そのゲートは入力端子T1aに接続される。トランジスタQ2のドレインは出力端子T2に接続され、そのソースは接地電圧VSSのラインに接続され、そのゲートは入力端子T1bに接続される。この標準セル25は、2入力NORゲートを含む。
次に、標準セル25に含まれる2入力NORゲートの動作について説明する。入力端子T1a,T1bがともに「L」レベルにされた場合は、PチャネルMOSトランジスタP1,P2がオンするとともにNチャネルMOSトランジスタQ1,Q2がオフする。これにより、電源電圧VDDのラインからPチャネルMOSトランジスタP1,P2を介して出力端子T2に電流が流れ、出力端子T2が「H」レベルにされる。
入力端子T1a,T1bがそれぞれ「L」レベルおよび「H」レベルにされた場合は、トランジスタP1,Q2がオンするとともにトランジスタP2,Q1がオフする。これにより、出力端子T2からNチャネルMOSトランジスタQ2を介して接地電圧VSSのラインに電流が流出し、出力端子T2が「L」レベルにされる。
入力端子T1a,T1bがそれぞれ「H」レベルおよび「L」レベルにされた場合は、トランジスタP2,Q1がオンするとともにトランジスタP1,Q2がオフする。これにより、出力端子T2からNチャネルMOSトランジスタQ1を介して接地電圧VSSのラインに電流が流出し、出力端子T2が「L」レベルにされる。
入力端子T1a,T1bがともに「H」レベルにされた場合は、PチャネルMOSトランジスタP1,P2がオフするとともにNチャネルMOSトランジスタQ1,Q2がオンする。これにより、出力端子T2からNチャネルMOSトランジスタQ1,Q2を介して接地電圧VSSのラインに電流が流出し、出力端子T2が「L」レベルにされる。
したがって、標準セル25は、入力端子T1a,T1bがともに「L」レベルにされた場合だけ出力端子T2を「H」レベルにし、他の場合は出力端子T2を「L」レベルにするNORゲートを含む。この標準セル25では、電源電圧VDDのラインからトランジスタP1,P2,Q1,Q2を介して接地電圧VSSのラインにサブスレッショルドリーク電流が流れる。
また、図13(b)において、標準セル25は、シリコン基板SBの表面の矩形領域A3に設けられる。矩形領域A3の図中の上辺と下辺が延在する方向をX方向とし、左辺と右辺が延在する方向をY方向とする。この矩形領域A3において、シリコン基板SBの表面上には、複数(図では8本)のゲート電極G1〜G8が設けられている。ゲート電極G1〜G8の各々はY方向に延在しており、ゲート電極G1〜G8は所定のピッチでX方向に配列されている。ゲート電極G1〜G4の中央部は互いに結合されており、ゲート電極G5〜G8の中央部は互いに結合されている。
ゲート電極G1〜G8の各々は、シリコン基板SBの表面上にポリシリコン層を用いて形成されている。ゲート電極G1〜G4の中央部は、ポリシリコン層を用いて形成された配線によって互いに結合されている。ゲート電極G5〜G8の中央部は、ポリシリコン層を用いて形成された配線によって互いに結合されている。ポリシリコン層とシリコン基板SBの表面との間には、ゲート絶縁膜(図示せず)が設けられている。
ゲート電極G1〜G8の図中の上端部の間および両側において、シリコン基板SBの表面にP型不純物拡散層PDが形成されている。ゲート電極G1〜G8の図中の下端部の間および両側において、シリコン基板SBの表面にN型不純物拡散層NDが形成されている。
矩形領域A3の図中の上端部に、X方向に延在する電源配線VL(電源電圧VDDのライン)が配置される。電源配線VLは、第1金属配線層を用いて形成されており、上方から見るとゲート電極G1〜G8の一方端に隣接して設けられている。電源配線VLは、電源電圧VDDを標準セル25内のNORゲートに供給するために設けられている。
電源配線VLからP型不純物拡散層PDの上方に向けて、Y方向に延在する2つの電源端子VTが設けられている。電源配線VLと電源端子VTは、第1金属配線層を用いて形成されている。2つの電源端子VTのうちの一方の電源端子VTはゲート電極G1とG2の間に配置され、他方の電源端子VTはゲート電極G3とG4の間に配置されている。各電源端子VTの先端部は、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。
矩形領域A3の図中の下端部に、X方向に延在する接地配線GL(接地電圧VSSのライン)が配置される。接地配線GLは、第1金属配線層を用いて形成されており、上方から見るとゲート電極G1〜G8の他方端に隣接して設けられている。接地配線GLは、接地電圧VSSを標準セル25内のNORゲートに供給するために設けられている。
接地配線GLからN型不純物拡散層NDの上方に向けて、Y方向に延在する5個の接地端子GTが設けられている。接地配線GLと接地端子GTは、第1金属配線層を用いて形成されている。2つの接地端子GTはゲート電極G1〜G8の両側に配置されている。残りの3つの接地端子GTは、それぞれゲート電極G2とG3,G4とG5,G6とG7の間に配置されている。各接地端子GTの先端部は、コンタクトホールCHを介して下方のN型不純物拡散層NDに接続されている。
また、ゲート電極G1〜G4の中央部の上方に、入力端子T1aが設けられている。入力端子T1aは、第1金属配線層を用いて形成され、コンタクトホールCHを介して下方のポリシリコン層(ゲート電極G1〜G4)に接続されている。
また、ゲート電極G5〜G8の中央部の上方に、入力端子T1bが設けられている。入力端子T1bは、第1金属配線層を用いて形成され、コンタクトホールCHを介して下方のポリシリコン層(ゲート電極G5〜G8)に接続されている。
また、ゲート電極G1〜G8およびP型不純物拡散層PDの上方に、信号配線SL(ノードN2)が設けられている。信号配線SLは、第1金属配線層を用いて形成されており、2つの電源端子VTおよび電源配線VLに隣接して配置されている。信号配線SLは、ゲート電極G1〜G8の両側、ゲート電極G2とG3の間、ゲート電極G4とG5の間、およびゲート電極G6とG7の間の各々において、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。
また、ゲート電極G2〜G7の上方に、出力端子T2が設けられている。出力端子T2は、第1金属配線層を用いて形成されている。出力端子T2は、ゲート電極G6,G7およびP型不純物拡散層PDの上方に配置されてX方向に延在する第1部分と、ゲート電極G2〜G7およびN型不純物拡散層NDの上方に配置されてX方向に延在する第2部分とを含む。第1部分の両端部の各々は、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。第2部分は、ゲート電極G1とG2の間、ゲート電極G3とG4の間、ゲート電極G5とG6の間、およびゲート電極G7とG8の間の各々において、コンタクトホールCHを介して下方のN型不純物拡散層NDに接続されている。また、出力端子T2は、ゲート電極G5,G6の間において拡散層ND,PDの上方に配置されてY方向に延在し、第1部分と第2部分の間に接続された第3部分とを含む。
ゲート電極G1〜G4と、それらの間および両側のP型不純物拡散層PDは、PチャネルMOSトランジスタP1を構成する。ゲート電極G5〜G8の間およびその両側のP型不純物拡散層PDは、PチャネルMOSトランジスタP2を構成する。ゲート電極G1〜G4と、それらの間および両側のN型不純物拡散層NDは、NチャネルMOSトランジスタQ1を構成する。ゲート電極G5〜G8の間およびその両側のN型不純物拡散層NDは、NチャネルMOSトランジスタQ2を構成する。
図14(a)は、スペアセル26の構成を示す回路図であって、図13(a)と対比される図である。図14(a)を参照して、スペアセル26が標準セル25と異なる点は、出力端子T2が2つの端子T2a,T2bに分割され、PチャネルMOSトランジスタP2のソースおよびドレインがともに電源電圧VDDのラインに接続される点である。端子T2aはPチャネルMOSトランジスタP2のドレインに接続され、端子T2bはNチャネルMOSトランジスタQ1,Q2のドレインに接続され、端子T2aとT2bは分離されている。このスペアセル26では、PチャネルMOSトランジスタP2のドレインとNチャネルMOSトランジスタQ1,Q2のドレインとが切り離されたので、電源電圧VDDのラインから接地電圧VSSのラインにサブスレッショルドリーク電流が流れることはない。
図14(b)は、スペアセル26のレイアウトを示す図であって、図13(b)と対比される図である。図14(b)を参照して、スペアセル26が標準セル25と異なる点は、信号配線SLの一部が除去され、2つの電源端子VTが追加され、出力端子T2の第3部分が除去され、信号配線SL1,SL2が追加されている点である。
信号配線SLのうちのゲート電極G5〜G8の上方を通る部分が除去され、残りの部分SLaは信号配線SL1を介して電源配線VLに接続されている。信号配線SL1は、第1金属配線層を用いて形成されている。これにより、PチャネルMOSトランジスタP1のドレインとPチャネルMOSトランジスタP2のソースとは、電源電圧VDDを受ける。
追加された2つの電源端子VTの各々は、電源配線VLからP型不純物拡散層PDの上方に向けて、Y方向に延在している。電源配線VLと電源端子VTは、第1金属配線層を用いて形成されている。2つの電源端子VTのうちの一方の電源端子VTはゲート電極G6とG7の間に配置され、他方の電源端子VTは矩形領域A3の右端部に配置されている。各電源端子VTの先端部は、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。これにより、PチャネルMOSトランジスタP2のソースは、電源電圧VDDを受ける。
出力端子T2のうちの第1部分T2aと第2部分T2bの間の第3部分は除去され、第1部分T2aは信号配線SL2を介して電源配線VLに接続されている。信号配線SL2は、第1金属配線層を用いて形成されている。これにより、PチャネルMOSトランジスタP2のドレインは、電源電圧VDDを受ける。
この実施の形態4では、スペアセル26において、PチャネルMOSトランジスタP2のドレインとNチャネルMOSトランジスタQ1,Q2のドレインとを切り離し、PチャネルMOSトランジスタP1,P2のドレインに電源電圧VDDを与える。したがって、サブスレッショルドリーク電流を削減することができる。
なお、この実施の形態4では、レイアウト上の都合によりPチャネルMOSトランジスタP1のドレインに電源電圧VDDを与えたが、これに限るものではなく、PチャネルMOSトランジスタP1のドレインに電源電圧VDDを与えなくても構わない。同様に、NチャネルMOSトランジスタQ1,Q2のソースに接地電圧VSSを与えない等の構成も当然可能である。
また、本実施の形態4では、2入力NORゲートを含む標準セルとそのスペアセルについて説明したが、上記の方法は、3入力以上の多入力NORゲートや、NANDゲート、マルチプレクサ、フリップフロップにも適用可能である。また、特許文献7にはFinFETが開示されているが、本第1金属配線層を用いたECOは、FinFETを用いた半導体集積回路にも適用可能である。
[実施の形態5]
図15(a)は、本願の実施の形態3によるP&Rツールで使用されるスペアセル27の構成を示す回路図であって、図2(a)と対比される図である。また、図15(b)はスペアセル27のレイアウトを示す図であって、図2(b)と対比される図である。
図15(a)は、本願の実施の形態3によるP&Rツールで使用されるスペアセル27の構成を示す回路図であって、図2(a)と対比される図である。また、図15(b)はスペアセル27のレイアウトを示す図であって、図2(b)と対比される図である。
図15(a)を参照して、スペアセル27がスペアセル2と異なる点は、入力端子T1が接地電圧VSSのラインに接続されている点である。入力端子T1が「L」レベル(接地電圧VSS)に固定されているので、PチャネルMOSトランジスタP1がオンし、ノードN1からPチャネルMOSトランジスタP1を介して接地電圧VSSのラインに電流が流れ、ノードN1が「L」レベルになる。ノードN1が「L」レベルにされると、PチャネルMOSトランジスタP2がオンし、出力端子T2からPチャネルMOSトランジスタP2を介して接地電圧VSSのラインに電流が流れ、出力端子T2が「L」レベルになる。したがって、全てのトランジスタP1,P2,Q1,Q2の各々のソースおよびドレインが同電位になり、サブスレッショルドリーク電流は流れない。
また、入力端子T1が接地電圧VSSのラインの代わりに電源電圧VDDのラインに接続されている構成も当然可能である。入力端子T1が電源電圧VDDにされ、ノードN1が接地電圧VSSにされるので、トランジスタP1のゲート端子とドレイン端子の間には電荷が蓄積される。この電荷を入力端子T1経由で電源電圧VDDラインに付加することにより、IRドロップの軽減効果を得ることができる。
また、上記ではトランジスタP1,P2のソースを電源電圧VDDのラインから分離した。トランジスタP1,P2のソースを電源電圧VDDから分離せずにトランジスタQ1,Q2のソースを接地電圧VSSから分離する構成も当然可能である。この場合、入力端子T1を電源電圧VDDのラインに接続するパターンと、入力端子T1を接地電圧VSSのラインに接続するパターンがある。入力端子T1を電源電圧VDDのラインに接続した場合はサブスレッショルドリーク電流を削減することができる。入力端子T1を接地電圧VSSのラインに接続した場合はIRドロップの削減が可能となる。
また上記では、トランジスタP1,P2(またはトランジスタQ1,Q2)の両方を電源電圧VDDのライン(または接地電圧VSSのライン)から分離したが、一部だけを分離することも当然可能である。また、トランジスタP1を電源電圧VDDのラインから分離し、トランジスタQ2を接地電圧VSSのラインから分離するというように組み合わせることも当然可能である。
また本実施の形態5では、バッファを対象とした。これをインバータ、NORゲート、NANDゲート、マルチプレクサに適用することも当然可能である。また、1入力セル、2入力セルにとどまらず、多入力セルに対して適用することも当然可能である。
また、図15(b)を参照して、スペアセル27がスペアセル2と異なる点は、副接地配線SGL1と入力端子T1とが信号配線SL3を介して互いに接続されている点である。信号配線SL3は、第1金属配線層を用いて形成されている。
次に、このスペアセル27の使用方法について説明する。上記実施の形態1〜4では、スペアセル内の入力信号ピン(入力端子T1)の電圧は固定しないままで、配線工程にて入力信号ピンの電圧を固定していた。本実施の形態5では、スペアセル27内の入力信号ピンの接続を変更し、スペアセル挿入フェーズを変更する。スペアセル27はスペアセル属性ではなく、フィラーセル属性とする。スペアセル属性のセルでは、配線工程において入力信号ピンの電圧を固定する。フィラーセル属性のセルでは、配線工程において入力信号ピンの電圧を固定しない。容量付フィラーセルの場合は、内部のトランジスタのゲート信号電位を固定する必要があるが、セル内で固定している。
図16は、スペアセル27を使用して半導体集積回路を設計する方法を示すフローチャートである。ステップS21において、複数種類の標準セルのデータと、各標準セルに対応するスペアセルのデータを用意する。標準セルとしては、バッファ、インバータ、NANDゲート、NORゲートなどを含むものが選択される。
ステップS22において、複数の標準セルのデータを回路領域に配置する。ステップS23において、配置した複数の標準セルを接続する配線のパターンデータを作成する。ステップS24において、配線ショートが発生しない位置にスペアセルのデータを挿入する。なお、ステップS24をステップS22の後に実施することも可能である。例えばチップ中央の混雑しているもののスペアセルを準備しておかなければならない領域等について、領域を限定してスペアセルを挿入する(S24)。その後ステップS23を行ない、再びステップS24を実施することも可能である。作成したデータに基づいて、拡散層、ポリシリコン層、第1金属配線層、第2金属配線層などの各々についてマスクを作成し、作成した複数のマスクを使用して半導体集積回路を作成する。
ステップS25において、半導体集積回路の動作を検証する。ステップS26において、半導体集積回路の修正が必要であるか否かを判別する。ステップS26において、修正が不要であると判断した場合は半導体集積回路の設計を終了し、修正が必要であると判断した場合はステップS27に進む。
ステップS27では、複数のスペアセルのうちの修正に使用するスペアセルを選択する。その際、修正するインスタンスの場所に近い位置のスペアセルを選択する。ステップS28では、選択したスペアセルのデータを標準セルのデータに変更する。また、スペアセルの属性をフィラーセル属性からスペアセル属性に戻す。
ステップS29では、セル間を接続する配線のパターンデータを修正する。その際、変更する配線層数が最小になるように修正し、マスク改訂費用を抑える。また、スペアセルを標準セルに変更するために第1金属配線層用のマスクは必ず改訂する必要があるので、なるべく第1金属配線層を用いて配線を変更する。
ステップS30において、変更を意図した配線層以外に変更がないか、レイアウトを検証する。修正した第1金属配線層用のマスクを含む複数のマスクを使用して半導体集積回路を再度作成し、ステップS25に戻る。
本実施の形態5の設計フローと実施の形態1の設計フローとを比較すると、スペアセルの挿入フェーズ(S24)が配線後になっている点と、スペアセル使用時にフィラーセル属性からスペアセル属性に戻す点(S28)が異なる。スペアセル挿入フェーズにおいては、既存配線とショートがない箇所にのみスペアセルを挿入する。実現方法としては、空きスペースにスペアセルを挿入し、DRC(デザインルールチェック)を実行する方法が挙げられる。また、ショート座標を出力し、その箇所のスペアセルを削除する方法も考えられる。
実施の形態1では、入力信号ピンの電圧を固定する必要があったため、図4において配線工程より以前にスペアセルを挿入する必要があった。本実施の形態5では、スペアセル27内で入力信号ピンの電圧が固定されているため、配線工程直後、もしくはそれ以降のpostRoute後、ECO後等でもスペアセル27を挿入することができる。
なお、スペアセル27の挿入は配線後に限られるものではなく、従来フローのように配置後等でももちろん可能であり、混在も可能である。また、従来形式のスペアセルや実施の形態1などの提案スペアセル等の混在も可能である。
図17は、図16に示した設計方法において回路領域に標準セルおよびスペアセルが配置された状態を示す図であって、図8と対比される図である。図17において、矩形の回路領域20は、複数行複数列に配置された複数の単位回路領域20aに分割されている。複数の単位回路領域20aのうちの白抜きの領域20aは、何も配置されていない領域であることを示している。白抜きの領域20aには、フィラーセルが最後に挿入される。フィラーセルについては、たとえば特許文献5に記載されている。ドットが施された領域20aは、標準セルが配置された領域であることを示している。斜線が施された単位回路領域20aは、スペアセルが配置された領域であることを示している。
図17では、図8と比較して、配線使用率が低い回路周辺部を中心にスペアセルの挿入数が向上している。従来はスペアセルの挿入目標数を決めて、挿入を実施していた。本実施の形態5では、配線後に挿入可能箇所にスペアセルを配置することにより、スペアセルの挿入数を増加させることができる。
なお、本実施の形態5では、入力端子T1を接地配線GLに接続したが、電源配線VLに接続することも可能である。その場合、入力端子T1から接地配線GLに抜けるゲートリーク電流が増加するが、トランジスタのゲート容量をデカップリングキャパシタとして活用することができ、IRドロップ量を低減することができる。
[比較例]
図18は、本願の比較例となるスペアセル30のレイアウトを示す図であって、図1(b)と対比される図である。図18において、このスペアセル30が標準セル1と異なる点は、電源端子VT、接地端子GT、入力端子T1、信号配線SL、および出力端子T2のうちのコンタクトホールCHが形成された部分以外の部分が除去されている点である。このスペアセル30では、電源端子VTおよび接地端子GTを除去したので、リーク電流を削減することができる。
図18は、本願の比較例となるスペアセル30のレイアウトを示す図であって、図1(b)と対比される図である。図18において、このスペアセル30が標準セル1と異なる点は、電源端子VT、接地端子GT、入力端子T1、信号配線SL、および出力端子T2のうちのコンタクトホールCHが形成された部分以外の部分が除去されている点である。このスペアセル30では、電源端子VTおよび接地端子GTを除去したので、リーク電流を削減することができる。
しかし、スペアセル30内にスペースが開いているので、そのスペースにクロック配線CLが自動配線される場合がある。ECOでスペアセル30を使用する場合、クロック配線CLを除去する必要があり、第1金属配線層用のマスクの修正のみで修正できるかどうか分からず、改訂マスク数が増える恐れがある。また、CTS後タイミング最適化以降のタイミング設計結果に多大な影響を与えてしまう。これに対して本願では、たとえばスペアセル2内にクロック配線CLが通過するスペースはないので、そのような問題は発生しない。
[実施の形態6]
図19(a)は、本願の実施の形態6によるP&Rツールにおいて使用される標準セル31の構成を示す回路図であり、図19(b)は標準セル31のレイアウトを示す図である。標準セル31は、図19(a)に示すように、入力端子T1a〜T1c、出力端子T2、PチャネルMOSトランジスタP1〜P3、およびNチャネルMOSトランジスタQ1〜Q3を含む。トランジスタP1〜P3のソースは電源電圧VDDのラインに接続され、それらのドレインはともに出力端子T2に接続され、それらのゲートはそれぞれ入力端子T1a〜T1cに接続される。トランジスタQ1〜Q3は接地電圧VSSのラインと出力端子T2の間に直列接続され、それらのゲートはそれぞれ入力端子T1a〜T1cに接続される。この標準セル31は、3入力NANDゲートを含む。
図19(a)は、本願の実施の形態6によるP&Rツールにおいて使用される標準セル31の構成を示す回路図であり、図19(b)は標準セル31のレイアウトを示す図である。標準セル31は、図19(a)に示すように、入力端子T1a〜T1c、出力端子T2、PチャネルMOSトランジスタP1〜P3、およびNチャネルMOSトランジスタQ1〜Q3を含む。トランジスタP1〜P3のソースは電源電圧VDDのラインに接続され、それらのドレインはともに出力端子T2に接続され、それらのゲートはそれぞれ入力端子T1a〜T1cに接続される。トランジスタQ1〜Q3は接地電圧VSSのラインと出力端子T2の間に直列接続され、それらのゲートはそれぞれ入力端子T1a〜T1cに接続される。この標準セル31は、3入力NANDゲートを含む。
なお、トランジスタP1〜P3,Q1〜Q3の各々のバックゲートとソースは互いに接続されている。フローティング型SOIデバイスにおいてはバックゲートの電位固定は行なわれないが、本願はフローティング型SOIデバイスにも適用可能である。
次に、標準セル31に含まれる3入力NANDゲートの動作について説明する。入力端子T1a〜T1cがともに「H」レベルにされた場合は、PチャネルMOSトランジスタP1〜P3がオフするとともにNチャネルMOSトランジスタQ1〜Q3がオンする。これにより、出力端子T2からNチャネルMOSトランジスタQ3〜Q1を介して接地電圧VSSのラインに電流が流れ、出力端子T2が「L」レベルにされる。
他の場合、すなわち入力端子T1a〜T1cのうちの少なくとも1つが「L」レベルにされた場合は、PチャネルMOSトランジスタP1〜P3のうちの少なくとも1つのトランジスタPがオンするとともに、NチャネルMOSトランジスタQ1〜Q3のうちの少なくとも1つのトランジスタQがオフする。これにより、電源電圧VDDのラインからオンしたトランジスタPを介して出力端子T2に電流が流れ、出力端子T2が「H」レベルにされる。
したがって、標準セル31は、入力端子T1a〜T1cがともに「H」レベルにされた場合だけ出力端子T2を「L」レベルにし、他の場合は出力端子T2を「H」レベルにする3入力NANDゲートを含む。この標準セル31では、電源電圧VDDのラインからトランジスタP1〜P3,Q1〜Q3を介して接地電圧VSSのラインにサブスレッショルドリーク電流が流れる。
また、図19(b)において、標準セル31は、シリコン基板SBの表面の矩形領域A4に設けられる。矩形領域A4の図中の上辺と下辺が延在する方向をX方向とし、左辺と右辺が延在する方向をY方向とする。この矩形領域A4において、シリコン基板SBの表面上には、複数(図では12本)のゲート電極G1〜G12が設けられている。ゲート電極G1〜G12の各々はY方向に延在しており、ゲート電極G1〜G12は所定のピッチでX方向に配列されている。ゲート電極G1〜G4の中央部は互いに結合されており、ゲート電極G5〜G8の中央部は互いに結合されており、ゲート電極G9〜G12の中央部は互いに結合されている。
ゲート電極G1〜G12の各々は、シリコン基板SBの表面上にポリシリコン層を用いて形成されている。ゲート電極G1〜G4の中央部は、ポリシリコン層を用いて形成された配線によって互いに結合されている。ゲート電極G5〜G8の中央部は、ポリシリコン層を用いて形成された配線によって互いに結合されている。ゲート電極G9〜G12の中央部は、ポリシリコン層を用いて形成された配線によって互いに結合されている。ポリシリコン層とシリコン基板SBの表面との間には、ゲート絶縁膜(図示せず)が設けられている。
ゲート電極G1〜G12の図中の上端部の間および両側において、シリコン基板SBの表面にP型不純物拡散層PDが形成されている。ゲート電極G1〜G12の図中の下端部の間および両側において、シリコン基板SBの表面にN型不純物拡散層NDが形成されている。
矩形領域A4の図中の上端部に、X方向に延在する電源配線VL(電源電圧VDDのライン)が配置される。電源配線VLは、第1金属配線層を用いて形成されており、上方から見るとゲート電極G1〜G12の一方端に隣接して設けられている。電源配線VLは、電源電圧VDDを標準セル31内のNANDゲートに供給するために設けられている。
電源配線VLからP型不純物拡散層PDの上方に向けて、Y方向に延在する7つの電源端子VTが設けられている。2つの電源端子VTはゲート電極G1〜G12の両側に配置されている。残りの5つの接地端子GTは、それぞれゲート電極G2とG3,G4とG5,G6とG7,G8とG9,G10とG11の間に配置されている。各電源端子VTの先端部は、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。
矩形領域A4の図中の下端部に、X方向に延在する接地配線GL(接地電圧VSSのライン)が配置される。接地配線GLは、第1金属配線層を用いて形成されており、上方から見るとゲート電極G1〜G12の他方端に隣接して設けられている。接地配線GLは、接地電圧VSSを標準セル31内のNANDゲートに供給するために設けられている。
接地配線GLからN型不純物拡散層NDの上方に向けて、Y方向に延在する2個の接地端子GTが設けられている。接地配線GLと接地端子GTは、第1金属配線層を用いて形成されている。2つの接地端子GTのうちの一方の接地端子GTはゲート電極G1に隣接して配置され、他方の接地端子GTはゲート電極G2とG3の間に配置されている。各接地端子GTの先端部は、コンタクトホールCHを介して下方のN型不純物拡散層NDに接続されている。
また、ゲート電極G1〜G4の中央部の上方に、入力端子T1aが設けられている。入力端子T1aは、第1金属配線層を用いて形成され、コンタクトホールCHを介して下方のポリシリコン層(ゲート電極G1〜G4)に接続されている。
また、ゲート電極G5〜G8の中央部の上方に、入力端子T1bが設けられている。入力端子T1bは、第1金属配線層を用いて形成され、コンタクトホールCHを介して下方のポリシリコン層(ゲート電極G5〜G8)に接続されている。
また、ゲート電極G9〜G12の中央部の上方に、入力端子T1cが設けられている。入力端子T1cは、第1金属配線層を用いて形成され、コンタクトホールCHを介して下方のポリシリコン層(ゲート電極G9〜G12)に接続されている。
また、ゲート電極G2〜G12の上方に、出力端子T2が設けられている。出力端子T2は、第1金属配線層を用いて形成されている。出力端子T2は、ゲート電極G2〜G12およびP型不純物拡散層PDの上方に配置されてX方向に延在する第1部分と、ゲート電極G9〜G12およびN型不純物拡散層NDの上方に配置されてX方向に延在する第2部分とを含む。
第1部分は、ゲート電極G1とG2の間、ゲート電極G3とG4の間、ゲート電極G5とG6の間、ゲート電極G7とG8の間、ゲート電極G9とG10の間、およびゲート電極G11とG12の間の各々において、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。第2部分は、ゲート電極G9とG10の間、およびゲート電極G11とG12の間の各々において、コンタクトホールCHを介して下方のN型不純物拡散層NDに接続されている。また、出力端子T2は、ゲート電極G9,G10の間において拡散層ND,PDの上方に配置されてY方向に延在し、第1部分と第2部分の間に接続された第3部分とを含む。
また、ゲート電極G1〜G7およびP型不純物拡散層PDの上方に、信号配線SL1が設けられている。信号配線SLは、第1金属配線層を用いて形成されており、2つの接地端子GTに隣接して配置されている。信号配線SL1は、ゲート電極G1とG2の間、ゲート電極G3とG4の間、ゲート電極G5とG6の間、およびゲート電極G7とG8の間の各々において、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。
また、ゲート電極G5〜G12およびP型不純物拡散層PDの上方に、信号配線SL2が設けられている。信号配線SL2は、第1金属配線層を用いて形成されており、接地配線GLに隣接して配置されている。信号配線SL2は、ゲート電極G4とG5の間、ゲート電極G6とG7の間、ゲート電極G8とG9の間、ゲート電極G10とG11の間、およびゲート電極G12の図中の右側の各々において、コンタクトホールCHを介して下方のP型不純物拡散層PDに接続されている。
ゲート電極G1〜G4と、それらの間および両側のP型不純物拡散層PDは、PチャネルMOSトランジスタP1を構成する。ゲート電極G5〜G8の間およびその両側のP型不純物拡散層PDは、PチャネルMOSトランジスタP2を構成する。ゲート電極G9〜G12の間およびその両側のP型不純物拡散層PDは、PチャネルMOSトランジスタP3を構成する。
ゲート電極G1〜G4と、それらの間および両側のN型不純物拡散層NDは、NチャネルMOSトランジスタQ1を構成する。ゲート電極G5〜G8の間およびその両側のN型不純物拡散層NDは、NチャネルMOSトランジスタQ2を構成する。ゲート電極G9〜G12の間およびその両側のN型不純物拡散層NDは、NチャネルMOSトランジスタQ3を構成する。
図20(a)は、スペアセル32の構成を示す回路図であって、図19(a)と対比される図である。図20(a)を参照して、スペアセル32が標準セル31と異なる点は、NチャネルMOSトランジスタQ3のドレインがその電源電圧VDD側のPチャネルMOSトランジスタP1〜P3のドレイン(すなわち出力端子T2)と切り離され、NチャネルMOSトランジスタQ3のドレインが接地電圧VSSのラインに接続されている点である。このスペアセル32では、NチャネルMOSトランジスタQ3のドレインとPチャネルMOSトランジスタP1〜P3のドレインとが切り離されたので、電源電圧VDDのラインから接地電圧VSSのラインにサブスレッショルドリーク電流が流れることはない。
図20(b)は、スペアセル32のレイアウトを示す図であって、図19(b)と対比される図である。図20(b)を参照して、スペアセル32が標準セル31と異なる点は、出力端子T2の第3部分が除去され、信号配線SL3が追加されている点である。
出力端子T2のうちの第1部分T2aと第2部分T2bの間の第3部分は除去され、第2部分T2bは信号配線SL3を介して接地配線GLに接続されている。信号配線SL3は、第1金属配線層を用いて形成されている。これにより、NチャネルMOSトランジスタQ3のドレインは、接地電圧VSSを受ける。
この実施の形態6では、スペアセル32において、PチャネルMOSトランジスタP1〜P3のドレインとNチャネルMOSトランジスタQ3のドレインとを切り離し、NチャネルMOSトランジスタQ3のドレインに接地電圧VSSを与える。したがって、サブスレッショルドリーク電流を削減することができる。
図21(a)(b)は、実施の形態6の変更例を示す図であって、図19(a)(b)と対比される図である。この変更例では、スペアセル32の代わりにスペアセル33が使用される。スペアセル33は、図21(a)に示すように、標準セル31のNチャネルMOSトランジスタQ2のドレインとその電源電圧VDD側のNチャネルMOSトランジスタQ3のソースとを切り離し、トランジスタQ2のドレインを接地電圧VSSのラインに接続したものである。
また、スペアセル33では、図21(b)に示すように、信号配線SL2がゲート電極G7とG8の間で切断され、信号配線SL2が2つの信号配線SL2aとSL2bに分割される。また、第1金属配線層を用いて信号配線SL4が形成され、信号配線SL2aが信号配線SL4を介して接地配線GLに接続される。この変更例でも、実施の形態6と同じ効果が得られる。
図22(a)(b)は、実施の形態6の他の変更例を示す図であって、図19(a)(b)と対比される図である。この変更例では、スペアセル32の代わりにスペアセル34が使用される。スペアセル34は、図22(a)に示すように、標準セル31のNチャネルMOSトランジスタQ2のドレインとその電源電圧VDD側のNチャネルMOSトランジスタQ3のソースとを切り離し、トランジスタQ3のソースを電源電圧VDDのラインに接続したものである。
また、スペアセル34では、図22(b)に示すように、信号配線SL2がゲート電極G7とG8の間で切断され、信号配線SL2が2つの信号配線SL2aとSL2bに分割される。また、第1金属配線層を用いて信号配線SL5が形成され、信号配線SL2bが信号配線SL5を介して電源配線VLに接続される。この変更例でも、実施の形態6と同じ効果が得られる。
図23(a)(b)は、実施の形態6のさらに他の変更例を示す図であって、図19(a)(b)と対比される図である。この変更例では、スペアセル32の代わりにスペアセル35が使用される。スペアセル35は、図23(a)に示すように、標準セル31のNチャネルMOSトランジスタQ1のドレインとその電源電圧VDD側のNチャネルMOSトランジスタQ2のソースとを切り離し、トランジスタQ1のドレインを接地電圧VSSのラインに接続したものである。
また、スペアセル35では、図23(b)に示すように、信号配線SL1がゲート電極G4とG5の間で切断され、信号配線SL1が2つの信号配線SL1aとSL1bに分割される。また、第1金属配線層を用いて信号配線SL6が形成され、信号配線SL1aが信号配線SL6を介して接地配線GLに接続される。この変更例でも、実施の形態6と同じ効果が得られる。
また、本実施の形態6では、3入力NANDゲートを含む標準セルとそのスペアセルについて説明したが、上記の方法は、2入力NANDゲートや、4入力以上の多入力NANDゲート、マルチプレクサ、フリップフロップにも適用可能である。また、特許文献7にはFinFETが開示されているが、本第1金属配線層を用いたECOは、FinFETを用いた半導体集積回路にも適用可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1,21,25,31 標準セル、2,22,23,26,27,30,32〜35 スペアセル、10 サーバ、11,16 制御部、12,17 記録媒体、13 CAD設計ツール、14 ネットワーク、15 コンピュータ装置、20 回路領域、20a 単位回路領域、T1,T1a,T1b 入力端子、T2 出力端子、P1〜P3 PチャネルMOSトランジスタ、Q1〜Q3 NチャネルMOSトランジスタ、SB シリコン基板、A1〜A4 矩形領域、G1〜G12 ゲート電極、PD P型不純物拡散層、ND N型不純物拡散層、VL 電源配線、GL 接地配線、VT 電源端子、GT 接地端子、CH コンタクトホール、SL,SL1〜SL6 信号配線、SGL1,SGL2 副接地配線、CL クロック配線。
Claims (12)
- 内部回路の領域に予め配置され、前記内部回路の論理改訂を行なうときに標準セルに変更されるスペアセルを備え、
前記標準セルおよび前記スペアセルの各々は、
半導体基板の表面上にポリシリコン層を用いて形成され、第1の方向に延在するゲート電極と、
前記ゲート電極の一方端部の両側において前記半導体基板の表面に形成されたP型不純物拡散層と、
前記ゲート電極の他方端部の両側において前記半導体基板の表面に形成されたN型不純物拡散層と、
第1金属配線層を用いて形成されて前記ゲート電極の一方端に隣接して設けられ、前記第1の方向と直交する第2の方向に延在し、電源電圧を供給するための電源配線と、
前記第1金属配線層を用いて形成されて前記ゲート電極の他方端に隣接して設けられ、前記第2の方向に延在し、接地電圧を供給するための接地配線と、
前記第1金属配線層を用いて形成されて前記ゲート電極の一方側に設けられ、一方端部が下方の前記P型不純物拡散層に接続され、他方端部が下方の前記N型不純物拡散層に接続された第1の配線とを含み、
前記標準セルでは、前記ゲート電極の他方側において前記P型不純物拡散層が前記電源配線から前記電源電圧を受けるとともに前記N型不純物拡散層が前記接地配線から前記接地電圧を受け、
前記スペアセルは、さらに、前記第1金属配線層を用いて形成されて前記ゲート電極の他方側に設けられ、一方端部が前記P型不純物拡散層に接続され、他方端部が前記N型不純物拡散層に接続され、一定の電圧を受ける第2の配線を含む、半導体装置。 - 前記第2の配線は、前記一定の電圧として前記接地配線から前記接地電圧を受ける、請求項1に記載の半導体装置。
- 前記スペアセルでは、前記ゲート電極が前記接地電圧または前記電源電圧を受ける、請求項2に記載の半導体装置。
- 前記第2の配線は、前記一定の電圧として前記電源配線から前記電源電圧を受ける第2の配線を含む、請求項1に記載の半導体装置。
- 前記スペアセルでは、前記ゲート電極が前記電源電圧または前記接地電圧を受ける、請求項4に記載の半導体装置。
- 前記ゲート電極および前記P型不純物拡散層はP型トランジスタを構成し、
前記ゲート電極および前記N型不純物拡散層はN型トランジスタを構成し、
前記標準セルは、前記ゲート電極に与えられた信号の反転信号を前記第1の配線に出力するインバータを含む、請求項1に記載の半導体装置。 - 前記標準セルおよび前記スペアセルの各々において、前記ゲート電極、前記P型不純物拡散層、前記N型不純物拡散層、および前記第1の配線は2組設けられ、
各組において前記ゲート電極および前記P型不純物拡散層はP型トランジスタを構成し、
各組において前記ゲート電極および前記N型不純物拡散層はN型トランジスタを構成し、
一方の組の前記第1の配線は他方の組の前記ゲート電極に接続され、
前記標準セルは、一方の組の前記ゲート電極に与えられた信号を他方の組の前記第1の配線に伝達させるバッファを含み、
前記スペアセルでは、各組に前記第2の配線が設けられ、前記第2の配線は、前記一定の電圧として前記電源配線からの前記電源電圧または前記接地配線からの前記接地電圧を受ける、請求項1に記載の半導体装置。 - 前記標準セルおよび前記スペアセルの各々において、前記ゲート電極、前記P型不純物拡散層、前記N型不純物拡散層、および前記第1の配線は2組設けられ、
各組において前記ゲート電極および前記P型不純物拡散層はP型トランジスタを構成し、
各組において前記ゲート電極および前記N型不純物拡散層はN型トランジスタを構成し、
一方の組の前記第1の配線は他方の組の前記ゲート電極に接続され、
前記標準セルは、一方の組の前記ゲート電極に与えられた信号を他方の組の前記第1の配線に伝達させるバッファを含み、
前記スペアセルでは、他方の組に前記第2の配線が設けられ、
前記スペアセルの一方の組では、前記ゲート電極は前記電源配線からの前記電源電圧を受け、前記ゲート電極の他方側において前記P型不純物拡散層が前記電源配線から前記電源電圧を受けるとともに前記N型不純物拡散層が前記接地配線から前記接地電圧を受け、
前記スペアセルの他方の組では、前記第2の配線は前記一定の電圧として前記接地配線からの前記接地電圧を受ける、請求項1に記載の半導体装置。 - 内部回路の領域に予め配置され、前記内部回路の論理改訂を行なうときに標準セルに変更されるスペアセルを備え、
前記標準セルおよび前記スペアセルの各々は、
半導体基板の表面上にポリシリコン層を用いて形成され、互いに平行に設けられて第1の方向に延在する複数のゲート電極と、
前記複数のゲート電極の一方端部の間および両側において前記半導体基板の表面に形成された第1導電型不純物拡散層と、
前記複数のゲート電極の他方端部の間および両側において前記半導体基板の表面に形成された第2導電型不純物拡散層と、
第1金属配線層を用いて形成されて前記複数のゲート電極の一方端に隣接して設けられ、前記第1の方向と直交する第2の方向に延在し、第1の電圧を供給するための第1の電圧配線と、
前記第1金属配線層を用いて形成されて前記複数のゲート電極の他方端に隣接して設けられ、前記第2の方向に延在し、第2の電圧を供給するための第2の電圧配線とを含み、
前記複数のゲート電極の一方端部および前記第1導電型不純物拡散層は並列接続された第1〜第A(ただし、Aは2以上の整数である)の第1導電型トランジスタを構成し、前記第1〜第Aの第1導電型トランジスタのソースは前記第1の電圧配線からの前記第1の電圧を受け、前記第1〜第Aの第1導電型トランジスタのドレインは互いに接続され、
前記複数のゲート電極の他方端部および前記第2導電型不純物拡散層は第1〜第B(ただし、Bは2以上の整数である)の第2導電型トランジスタを構成し、
前記標準セルでは、前記第1〜第Bの第2導電型トランジスタは前記第2の電圧配線と前記第1〜第Aの第1導電型トランジスタのドレインとの間に直列接続され、
前記スペアセルでは、前記標準セルのうちの前記第1〜第Bの第2導電型トランジスタのうちの第b(ただし、bは1以上B以下の整数である)の第2導電型トランジスタのドレインとその前記第1の電圧側のトランジスタのソースまたはドレインとの間が切断され、前記第bの第2導電型トランジスタのドレインが前記第2の電圧を受けるか、前記第1の電圧側のトランジスタのソースまたはドレインが前記第1の電圧を受ける、半導体装置。 - 前記第1導電型はN型であり、前記第2導電型はP型であり、
前記第1の電圧は接地電圧であり、前記第2の電圧は電源電圧であり、
A=Bであり、
前記標準セルはA入力NORゲートを構成し、
前記標準セルでは、前記第1〜第Aの第1導電型トランジスタのゲートはそれぞれ第1〜第Aの入力端子に接続され、前記第1〜第Aの第2導電型トランジスタのゲートはそれぞれ第1〜第Aの入力端子に接続され、前記第1〜第Aの第1導電型トランジスタのドレインと前記第Aの第2導電型トランジスタのドレインとはともに出力端子に接続される、請求項9に記載の半導体装置。 - 前記第1導電型はP型であり、前記第2導電型はN型であり、
前記第1の電圧は電源電圧であり、前記第2の電圧は接地電圧であり、
A=Bであり、
前記標準セルはA入力NANDゲートを構成し、
前記標準セルでは、前記第1〜第Aの第1導電型トランジスタのゲートはそれぞれ第1〜第Aの入力端子に接続され、前記第1〜第Aの第2導電型トランジスタのゲートはそれぞれ第1〜第Aの入力端子に接続され、前記第1〜第Aの第1導電型トランジスタのドレインと前記第Aの第2導電型トランジスタのドレインとはともに出力端子に接続される、請求項9に記載の半導体装置。 - 請求項1または請求項9に記載の半導体装置の製造方法であって、
前記内部回路の領域に複数の前記標準セルのデータを配置する第1のステップと、
複数の前記標準セル間を接続する配線のパターンデータを作成する第2のステップと、
前記スペアセルのデータを挿入する第3のステップと、
前記内部回路の修正が必要と判別された場合に、前記スペアセルのデータを前記標準セルのデータに置換し、前記配線のパターンデータを修正する第4のステップと、
前記第4のステップで生成されたデータに基づいて前記内部回路を形成する第5のステップとを含む、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012254335A JP2014103254A (ja) | 2012-11-20 | 2012-11-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012254335A JP2014103254A (ja) | 2012-11-20 | 2012-11-20 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014103254A true JP2014103254A (ja) | 2014-06-05 |
Family
ID=51025507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012254335A Pending JP2014103254A (ja) | 2012-11-20 | 2012-11-20 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014103254A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016205516A1 (en) * | 2015-06-19 | 2016-12-22 | Qualcomm Incorporated | Integrated circuits having reduced dimensions between components |
JP2019216289A (ja) * | 2019-10-01 | 2019-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2021192265A1 (ja) * | 2020-03-27 | 2021-09-30 | 株式会社ソシオネクスト | 半導体集積回路装置 |
-
2012
- 2012-11-20 JP JP2012254335A patent/JP2014103254A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016205516A1 (en) * | 2015-06-19 | 2016-12-22 | Qualcomm Incorporated | Integrated circuits having reduced dimensions between components |
US9859210B2 (en) | 2015-06-19 | 2018-01-02 | Qualcomm Incorporated | Integrated circuits having reduced dimensions between components |
JP2019216289A (ja) * | 2019-10-01 | 2019-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2021192265A1 (ja) * | 2020-03-27 | 2021-09-30 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8276109B2 (en) | Mixed-height high speed reduced area cell library | |
US4701778A (en) | Semiconductor integrated circuit having overlapping circuit cells and method for designing circuit pattern therefor | |
US20070096154A1 (en) | Standard cell | |
CN104377196A (zh) | 标准单元布局、具有工程更改指令单元的半导体器件及方法 | |
US8230380B2 (en) | High speed reduced area cell library with cells having integer multiple track heights | |
US11101267B2 (en) | Integrated circuit including multiple-height cell and method of manufacturing the integrated circuit | |
WO2012118668A1 (en) | Power routing in standard cells | |
WO2019103783A1 (en) | Metal zero power and ground post routing to reduce cell area and improve cell placement at the chip level | |
JP2013030602A (ja) | 半導体集積回路装置 | |
JP2008118004A (ja) | 半導体集積回路 | |
TWI666561B (zh) | 用於在fdsoi中實施後偏置之放置及繞線方法 | |
KR102417056B1 (ko) | 스페어 회로 셀들을 구비한 집적회로 | |
EP3503183B1 (en) | Semiconductor device | |
US7178122B2 (en) | Semiconductor integrated circuit, method of designing semiconductor integrated circuit, and device for designing the same | |
TW202219808A (zh) | 具有背側電力軌的單元架構 | |
JP2014103254A (ja) | 半導体装置およびその製造方法 | |
JP2011243794A (ja) | 半導体装置、電源スイッチの制御方法及びその設計方法 | |
JP4743469B2 (ja) | 半導体集積回路装置とクロック分配方法 | |
KR20020042507A (ko) | 반도체장치, 그 제조방법 및 기억매체 | |
US20240169137A1 (en) | Integrated circuit including standard cells and method of designing the same | |
JP2007103832A (ja) | スタンダードセルライブラリ、半導体集積回路の設計方法、半導体集積回路パターンおよび半導体集積回路 | |
US20230297752A1 (en) | Integrated circuits including abutted blocks and methods of designing layouts of the integrated circuits | |
JP2004006514A (ja) | ゲートアレイ半導体装置の基本セル,ゲートアレイ半導体装置,および,ゲートアレイ半導体装置のレイアウト方法 | |
JP2005251862A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
JP2010073728A (ja) | 半導体集積回路レイアウト設計方法及び半導体集積回路レイアウト設計装置 |