CN111079371A - 双电源标准单元、双电源标准单元库及集成电路设计方法 - Google Patents
双电源标准单元、双电源标准单元库及集成电路设计方法 Download PDFInfo
- Publication number
- CN111079371A CN111079371A CN201911319070.2A CN201911319070A CN111079371A CN 111079371 A CN111079371 A CN 111079371A CN 201911319070 A CN201911319070 A CN 201911319070A CN 111079371 A CN111079371 A CN 111079371A
- Authority
- CN
- China
- Prior art keywords
- power
- dual
- standard cell
- voltage
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 claims description 71
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 claims description 71
- 230000009977 dual effect Effects 0.000 claims description 49
- 230000008569 process Effects 0.000 claims description 9
- 230000002194 synthesizing effect Effects 0.000 claims description 5
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 claims 3
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000008859 change Effects 0.000 abstract description 8
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种双电源标准单元、双电源标准单元库及集成电路设计方法，所述双电源标准单元具有常规电源线和低压电源线，所述常规电源线和低压电源线被配置为二选一地向所述双电源标准单元提供电源电压，且所述常规电源线和所述低压电源线分别被选后能相对应的向所述双电源标准单元提供常规电源电压和低压电源电压，在集成电路设计时，可以根据需要将集成电路的非关键路径上的连接常规电源电压的双电源标准单元替换为连接低压电源电压的双电源标准单元，由此来对非关键路径进行优化，并使得非关键路径延时依然快于关键路径，从而达到降低开关功耗和漏电功耗的目的，且不会因单元区版图变化而给集成电路对应的制造工艺增加额外的掩膜版。
Description
技术领域
本发明涉及集成电路设计技术领域，特别涉及一种双电源标准单元、双电源标准单元库及集成电路设计方法。
背景技术
数字集成电路可以基于数字标准单元库中的标准单元来设计。具体而言，标准单元库包含数字集成电路设计中所需的基本逻辑单元及一些功能单元，如基本门电路、多路开关、触发器、全加器、编码器等。标准单元已经变得非常普及，并且在今天的集成电路中几乎已用于实现所有的逻辑元件。由于多层布线层一同实现的自动化单元布局和布线工具质量的提高以及成熟的逻辑综合工具的出现，使得基于标准单元的设计方法能够大大降低数字集成电路设计的成本与周期。而且在数字集成电路的设计中，对时序的限制通常在于关键路径上，即约束数字集成电路速度的是关键路径上的延时，当采用相同阈值的标准单元来设计数字集成电路时，非关键路径上的延时会比关键路径上的延时小的多，这就造成了延时的极大浪费。另外，CMOS晶体管的阈值电压与漏电流密切相关，阈值电压越大，漏电流越小，阈值电压越小，漏电流越大。因此，为减小数字集成电路中的漏电流和能量浪费，人们提出了多阈值电压技术，即在数字集成电路设计中，把非关键路径上的标准阈值(SVT/RVT)或低阈值(LVT)标准单元(主要由漏电流较大但延时较小的MOS晶体管构成)替换成具有更小漏电的高阈值(HVT)标准单元(主要由漏电流较小但延时较大的MOS晶体管构成)，以在满足时序要求的同时降低漏电功耗。
但是，使用HVT标准单元替换非关键路径上的标准单元时，还存在以下难以避免的缺陷：(1)由于HVT标准单元和SVT/RVT/LVT标准单元的单元区版图不同，使得HVT标准单元所对应的制造工艺和SVT/RVT/LVT标准单元所对应的制造工艺不同，所以这种替换通常会给数字集成电路对应的制造工艺增加额外的掩膜版(mask)，从而增加制造成本；(2)难以降低开关功耗。
发明内容
本发明的目的在于提供一种双电源标准单元、双电源标准单元库及集成电路设计方法，不仅能够对非关键路径进行优化，还能降低开关功耗。
为实现上述目的，本发明提供一种双电源标准单元，具有：
常规电源线和低压电源线，所述常规电源线和低压电源线被配置为二选一地向所述双电源标准单元提供电源电压，且所述常规电源线被选后能向所述双电源标准单元提供常规电源电压，所述低压电源线被选后能向所述双电源标准单元提供低于所述常规电源电压的低压电源电压；
包括至少一个晶体管的单元区，所述单元区被配置为确定所述双电源标准单元的功能，以及，
地线，其配置为将所述双电源标准单元的相应端接地。
可选地，所述双电源标准单元还包括互连结构，所述互连结构至少包括接触插塞，当选择所述常规电源线向所述双电源标准单元提供电源电压时，所述互连结构连接所述常规电源线并为所述单元区供电，且所述低压电源线和所述单元区不连接，当选择所述低压电源线向所述双电源标准单元提供电源电压时，所述互连结构连接所述低压电源线，并为所述单元区供电，且所述常规电源线和所述单元区不连接。
可选地，所述常规电源线的主体部分和所述低压电源线的主体部分平行设置且均平行于所述单元区的一个边界。
可选地，所述低压电源线位于所述常规电源线面向所述单元区的一侧，并与所述常规电源线间隔一定距离，且所述单元区设置在所述地线和所述常规电源线之间。
基于同一发明构思，本发明还提供一种双电源标准单元库，所述双电源标准单元库中的每个所述标准单元均为本发明所述的双电源标准单元。
可选地，各个所述双电源标准单元均为具有标准阈值电压的标准阈值标准单元，所述双电源标准单元库为标准阈值标准单元库；或者，各个所述双电源标准单元均为阈值电压高于所述标准阈值电压的高阈值标准单元，所述双电源标准单元库为高阈值标准单元库；或者，各个所述双电源标准单元均为阈值电压低于所述标准阈值电压的低阈值标准单元，所述双电源标准单元库为低阈值标准单元库。
可选地，各个所述双电源标准单元中，所述常规电源线和所述低压电源线被配置为二选一地为所述双电源标准单元提供电源电压；且当所述双电源标准单元库中的各个所述双电源标准单元通过其常规电源线接入常规电源电压时，所述双电源标准单元库中的各个所述双电源标准单元均为常压标准单元，所述双电源标准单元库为常压标准单元库；当所述双电源标准单元库中的各个所述双电源标准单元通过其低压电源线接入低于所述常规电源电压的低压电源电压时，所述双电源标准单元库中的各个所述双电源标准单元为低压标准单元，所述双电源标准单元库为低压标准单元库。
基于同一发明构思，本发明还提供一种集成电路，包括关键路径和非关键路径，所述关键路径和非关键路径分别具有如本发明所述的双电源标准单元库中的至少一个双电源标准单元，且所述关键路径上的所述双电源标准单元的电源电压为所述双电源标准单元的常规电源线接入的常规电源电压，所述非关键路径上的至少一个所述双电源标准单元的电源电压为所述双电源标准单元的低压电源线接入的低于所述常规电源电压的低压电源电压。
基于同一发明构思，本发明还提供一种集成电路设计方法，包括以下步骤：
S1，提供两个如本发明所述的双电源标准单元库；
S2，将其中一个双电源标准单元库中的所有双电源标准单元通过其常规电源线接入常规电源电压VDD1，将另一个双电源标准单元库中的所有双电源标准单元通过其低压电源线接入低于所述常规电源电压的低压电源电压VDD2，并进行特征化和仿真，以分别得到电源电压为VDD1的标准单元库文件VDD1.lib和电源电压为VDD2的标准单元库文件VDD2.lib；
S3，使用步骤S1中提供的所述双电源标准单元库进行集成电路设计，并利用步骤S2中得到的所述双电源标准单元库文件VDD1.lib对所设计出的集成电路进行综合，得到关键路径和非关键路径；
S4，对比至少一条所述非关键路径与所述关键路径的延时差，以确定至少一条所述非关键路径上的至少一个待替换的标准单元；
S5，根据所述待替换的标准单元在所述双电源标准单元库文件VDD1.lib和所述双电源标准单元库文件VDD2.lib中的延时差，将所述待替换的标准单元替换为所述另一个双电源标准单元库中相应的电源电压为VDD2的标准单元。
可选地，步骤S4包括：
确定所述非关键路径中所用到的各个所述双电源标准单元C1、C2、…、Ci，i≥1；
确定各个所述双电源标准单元在所述双电源标准单元库文件VDD1.lib和所述双电源标准单元库文件VDD2.lib中的延时差TC1、TC2、…、TCi，i≥1；
比较所述非关键路径和关键路径的延时差T与所述延时差TC1、TC2、…、TCi之间的大小关系，当T≥TC1时，则确定所述双电源标准单元C1为待替换的双电源标准单元，并在后续将其替换为相应的电源电压为VDD2的双电源标准单元，当T≥TC1+……+TCM，i≥M≥1时，确定所述双电源标准单元C1、……CM均为待替换的双电源标准单元，并在后续均被替换为相应的电源电压为VDD2的双电源标准单元。
可选地，在步骤S4中，对比每条所述非关键路径与所述关键路径的延时差，以确定出每条所述非关键路径上的至少一个待替换的双电源标准单元。
可选地，在步骤S5中，将所述非关键路径上的部分或所有的电源电压为VDD1的双电源标准单元替换为相应的电源电压为VDD2的双电源标准单元。
可选地，在步骤S5中，将所述非关键路径上的部分或所有的电源电压为VDD1且阈值电压为标准阈值电压的双电源标准单元替换为相应的电源电压为VDD2且阈值电压高于所述标准阈值电压的双电源标准单元。
可选地，在步骤S2中，将所述双电源标准单元库文件VDD1.lib划分为两个：一个是用于表述某些双电源标准单元的电源电压为VDD1且其所连接的前级双电源标准单元的电源电压也为VDD1的情况标准单元库文件VDD1-VDD1.lib，另一个是用于表述某些双电源标准单元的电源电压为VDD1但其所连接的前级双电源标准单元的电源电压为VDD2的情况的标准单元库文件VDD2-VDD1.lib；将所述双电源标准单元库文件VDD2.lib也划分为两个：一个是用于表述某些双电源标准单元的电源电压为VDD2单其所连接的前级双电源标准单元的电源电压为VDD1的情况的标准单元库文件VDD1-VDD2.lib，另一个是用于表述某些双电源标准单元的电源电压为VDD2且其所连接的前级双电源标准单元的电源电压也为VDD2的情况的标准单元库文件VDD2-VDD2.lib；
在步骤S3中利用所述双电源标准单元库文件VDD1-VDD1.lib，对所设计出的集成电路进行综合；在步骤S5中将所述待替换的双电源标准单元替换为相应的电源电压为VDD2的双电源标准单元时，还同时考虑所述待替换的双电源标准单元所连接的前级双电源标准单元的电源电压。
可选地，在步骤S4中，当确定前级双电源标准单元是需要被替换的双电源标准单元时，所述前级双电源标准单元所连接的后级双电源标准单元的延时基于所述双电源标准单元库文件VDD2-VDD1.lib和VDD2-VDD2.lib得到。
基于同一发明构思，本发明还提供一种集成电路，所述集成电路采用本发明所述的集成电路设计方法设计而成。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明提供的双电源标准单元及具有其的双电源标准单元库，可以使得其中的双电源标准单元连接常规电源电压(VDD1)或者连接低于VDD1的低压电源电压(VDD2)，从而在集成电路设计时，可以根据需要将集成电路的非关键路径上的连接VDD1的双电源标准单元替换为连接VDD2的双电源标准单元，由此来对非关键路径进行优化，并使得非关键路径的延时依然快于关键路径，从而达到降低开关功耗和漏电功耗的目的。且将非关键路径上的双电源标准单元进行替换的操作，实质上仅仅是将非关键路径上的双电源标准单元原先由常规电源线与一个能输出常规电源电压的外部电源连接改为由低压电源线与另一个能输出低压电源电压的外部电源连接，即此时只需要将双电源标准单元中原先与常规电源线和单元区电连接的互连结构修改为与低压电源线和单元区连接即可，这显然不会改变双电源标准单元的面积和单元的功能，并且该替换操作不会因单元区版图变化而给集成电路对应的制造工艺增加额外的掩膜版，相比采用单电源的HVT标准单元替换单电源的SVT标准单元的现有方案，能够降低生产制造成本。
2、本发明提供的集成电路设计方法和集成电路的方案中，基于本发明双电源标准单元库进行集成电路设计，由于双电源标准单元库的各个双电源标准单元均具有常规电源线和低压电源线，可以接入常规电源电压(VDD1)或者接入低于VDD1的低压电源电压(VDD2)，所以在可以根据需要将集成电路的非关键路径上的连接VDD1的部分或者全部的双电源标准单元替换为连接VDD2的双电源标准单元，来对非关键路径进行优化，且非关键路径上的延时依然快于关键路径，由此可以达到满足延时要求、降低开关功耗和漏电功耗的目的，例如当VDD2为VDD1的90％时，开关功耗降可以降低19％，相比采用单电源的HVT标准单元替换单电源的SVT标准单元的现有方案，能够降低生产制造成本。
附图说明
图1是现有技术中一种典型的标准单元的版图结构示意图；
图2A是本发明具体实施例的双电源标准单元通过其常规电源线接入常规电源电压的版图结构示意图；
图2B是本发明具体实施例的双电源标准单元通过其低压电源线接入低压电源电压的版图结构示意图；
图3是本发明具体实施例的集成电路设计方法的流程图。
具体实施方式
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，本文中的“关键路径”是指集成电路中延时最大的数据路径或者路径上延时对集成电路性能影响最大的数据路径，“非关键路径”是集成电路中除关键路径以外的数据路径。
发明人发现，目前的标准单元库中的标准单元通常是单电源供电的。在数字集成电路设计中，当把非关键路径上的标准阈值(SVT/RVT)或低阈值(LVT)标准单元(主要由漏电流较大但延时较小的MOS晶体管构成)替换成具有更小漏电的高阈值(HVT)标准单元(主要由漏电流较小但延时较大的MOS晶体管构成)的方案，虽然能够满足时延要求并改善漏电功耗，但是无法降低开关功耗的问题。这是因为，请参考图1，现有的标准单元，无论是SVT/RVT/LVT标准单元，还是HVT标准单元，通常具有一条电源线Vdd、一条地线Vss以及用于限定标准单元的功能的单元区cell，而开关功耗的大小跟负载电容C、电源线Vdd接入的电源电压VDD以及晶体管的反转频率Tr有关，显然，非关键路径上替换的HVT标准单元的电源电压仍然和原先的SVT/RVT/LVT标准单元一样，均为VDD，因此，这种非关键路径上的标准单元的替换无法降低开关功耗。
基于此，本发明提供了一种双电源标准单元、具有双电源标准单元的双电源标准单元库、具有双电源标准单元的集成电路及基于具有双电源标准单元的双电源标准单元库的集成电路设计方法，其核心思想在于，通过使用双电源标准单元来进行集成电路设计，并在综合的时候，用低压的双电源标准单元替换非关键路径上的常规电压的双电源标准单元，即能够降低非关键路径上的被替换位置处的电源电压，由此来降低设计出的集成电路的开关功耗，同时该方案仅仅是在现有的单电源标准单元的版图上增加一条低压电源线，并未改变标准单元的其他版图结构，因此可以保证替换后的非关键路径的延时依然快于关键路径，由此达到满足延时要求的目的。
请参考图2A和2B，本发明一实施例提供一种双电源标准单元，所述双电源标准单元是通过在现有的单电源标准单元的版图中添加一条新的电源线而得到，其中，所述单电源标准单元如图1所示，其仅具有一条用于提供常规电源电压VDD的常规电源线Vdd。本实施例的双电源标准单元，具有常规电源线Vdd1、低压电源线Vdd2、包括至少一个晶体管的单元区Cell以及地线Vss。
其中，所述常规电源线Vdd1和低压电源线Vdd2被配置为二选一地向所述双电源标准单元提供电源电压，且请参考图2A，所述常规电源线Vdd1连接一能输出常规电源电压VDD1的外部电源，且在被选后能与一互连结构电接触(即电连接)，以向所述双电源标准单元提供常规电源电压VDD1，请参考图2B，所述低压电源线Vdd2连接一能输出低压电源电压VDD2的外部电源，且在被选后能与另一互连结构电接触(即电连接)，以向所述双电源标准单元提供低于所述常规电源电压VDD1的低压电源电压VDD2，即当VDD2和VDD1均为大于0的正压时，VDD2<VDD1。所述单元区Cell被配置为确定所述双电源标准单元的功能，即确定该双电源标准单元为基本逻辑单元或存储单元或运算单元或其他功能单元，图2A中示出的单元区Cell具有两个晶体管有源区AA(即具有两个晶体管)以及与这两个晶体管有源区AA均相交的栅极线Gate。地线Vss被配置为将所述双电源标准单元的相应端接地，接地端电压可为电路所需要的任意值，比如0V或某个负电压。所述常规电源线Vdd1、低压电源线Vdd2以及地线Vss分别通过具有相应的接触插塞CT的互连结构与单元区Cell中的相应结构电连接。
本实施例中，在向单元区Cell的有源区俯视后形成的平面上，常规电源线Vdd1和低压电源线Vdd2均沿所述单元区Cell的一个边界(例如上边界)延伸至与所述一个边界(例如上边界)相接的所述单元区Cell的其他边界(例如左边界和右边界)上，以保证在集成电路布局布线时，该集成电路中需要从同一个常规电源电压VDD1输入端口取电的所有的双电源标准单元的常规电源线Vdd1连在一起，需要从同一个低压电源电压VDD2输入端口取电的所有的双电源标准单元的低压电源线Vdd2连在一起，进而保证设计出的集成电路中的常规电源线Vdd1和低压电源线Vdd2的完整性。此外，低压电源线Vdd2是等宽的长条状结构，常规电源线Vdd1是T形结构，常规电源线Vdd1的主体部分(即T形结构的横梁)和低压电源线Vdd2的主体部分平行设置且均平行于所述一个边界(例如上边界)，低压电源线Vdd2整体上位于所述常规电源线Vdd1的主体部分(即T形结构的横梁)面向所述单元区Cell的一侧，并与所述常规电源线Vdd1的主体部分(即T形结构的横梁)间隔一定距离，且所述单元区Cell设置在所述地线Vss和所述常规电源线Vdd1之间。此外，低压电源线Vdd2可以与常规电源线Vdd1采用不同版图层的金属来实现，且常规电源线Vdd1所在的金属层夹在单元区Cell的有源区等电学区域所在的版图层和低压电源线Vdd2所在的版图层之间(仅作为示例，设计人员可根据设计需要任意设置版图位置)，此时，低压电源线Vdd2可以与常规电源线Vdd1的T形结构的竖直臂异面垂直相交。当需要所述双电源标准单元通过常规电源线Vdd1接入常规电源电压VDD1时，可以在常规电源线Vdd1所在版图层和单元区Cell的相应电学区域所在版图层之间设置相应的互连结构，例如设置底部与单元区Cell的相应电学区域相接触、顶部与常规电源线Vdd1相接触的接触插塞CT作为所述互连结构，且所述互连结构实现所述常规电源线Vdd1和所述单元区Cell之间的电连接，以使得所述常规电源线Vdd1能为所述单元区Cell提供常规电源电压VDD1，且此时，所述单元区Cell和所述低压电源线Vdd2不连接(即两者电性绝缘)，也就是说，所述低压电源线Vdd2对该单元区Cell来说，是悬置的虚拟电源线。当需要所述双电源标准单元通过低压电源线Vdd2接入低压电源电压VDD2时，可以在低压电源线Vdd2所在版图层和单元区Cell的相应电学区域所在版图层之间设置相应的互连结构，例如该互连结构包括设置底部与单元区Cell的相应电学区域相接触的一个接触插塞CT1、顶部与低压电源线Vdd2的底部电接触的另一个接触插塞CT2、以及夹设在两个接触插塞CT1和CT2之间并与两个接触插塞CT1和CT2电性连接的金属互连层(未图示)，该互连结构能将所述低压电源线Vdd2和所述单元区Cell电连接，且此时，所述单元区Cell和所述常规电源线Vdd1不连接(即两者电性绝缘)，也就是说，所述常规电源线Vdd1对该单元区Cell来说是悬置的虚拟电源线。由此可以看出，当需要将双电源标准单元所接入的电源电压进行改变时，只需要将互连结构由连接低压电源线Vdd2和常规电源线Vdd1中的一条电源线修改为连接另一条即可，该修改不会对单元区Cell中的晶体管的版图，有利于降低更换成本。
需要说明的是，上述实施例中低压电源线Vdd2是等宽的长条状结构，常规电源线Vdd1是T形结构，但是本发明的低压电源线Vdd2和常规电源线Vdd1的结构和排布并不仅仅限定于本实施例中的具体举例，在本发明的其他实施例中，只要在版图面积允许的情况下，低压电源线Vdd2和常规电源线Vdd1的结构能够符合版图设计规则并能够提供不同的电源电压即可，例如，在本发明的另一实施例中，低压电源线Vdd2和常规电源线Vdd1采用不同版图层金属来实现，作为一种示例，低压电源线Vdd2与常规电源线Vdd1可以均为长条状，且两者异面相交(例如异面垂直)或者相互平行；在本发明的又一实施例中，低压电源线Vdd2与常规电源线Vdd1采用同一版图层的金属来实现，此时，低压电源线Vdd2可以与常规电源线Vdd1之间不能发生电连接，以避免两电源线之间的短路，作为一种示例，低压电源线Vdd2与常规电源线Vdd1可以均为长条状，且两者相互平行。
综上，本实施例的双电源标准单元，请参考图2A，当通过其常规电源线Vdd1接入常规电源电压VDD1并通过相应的接触插塞CT(即互连结构)向单元区Cell提供VDD1时，能获得常规速度和开关功耗；请参考图2B，当通过其低压电源线Vdd2接入低压电源电压VDD2并通过相应的互连结构(包括接触插塞CT和金属互连层)向单元区Cell提供VDD2时，能获得相对于接入VDD1时更慢的速度和更低的开关功耗。当然，常规电源线Vdd1不仅限于利用如图2A所示的T形结构的形式通过相应的接触插塞CT(即互连结构)向单元区Cell提供VDD1，其可以采用任何布线形式(比如可以是L形或其它任意形状)并在需要时被连接到单元区Cell，同时常规电源线Vdd1可以被设置在任意一层金属层，此时接触插塞CT(即互连结构)根据常规电源线Vdd1的具体布局方式(包括但不限于其所在金属层和布线形式)设置即可。同理，低压电源线Vdd2也不限于利用如图2B所示的双接触插塞CT(即互连结构)连接到单元区Cell，因为低压电源线Vdd2也可以被设置在任意一层金属层，也可以被设置成任意形式的布线，在需要被连接到单元区Cell时，根据低压电源线Vdd2的具体布局(包括但不限于其所在金属层和布线形式)合理设置接触插塞CT即可。
请参考图2A和图2B，本实施例还提供一种双电源标准单元库，主要由多个标准单元(即包括基本逻辑单元、存储单元及运算单元等)组成，所述双电源标准单元库中的各个标准单元均为本实施例所述的双电源标准单元，即双电源标准单元库中的各个标准单元均具有常规电源线Vdd1、低压电源线Vdd2、包括至少一个晶体管的单元区Cell以及地线Vss。在双电源标准单元库的各个双电源标准单元中，所述常规电源线Vdd1被配置为向所述双电源标准单元提供常规电源电压VDD1，低压电源线Vdd2被配置为向所述双电源标准单元提供低于所述常规电源电压VDD1的低压电源电压VDD2，所述单元区Cell被配置为确定所述双电源标准单元的功能(即确定该双电源标准单元为基本逻辑单元或存储单元或运算单元或其他功能单元)，地线Vss被配置为向所述双电源标准单元提供0V电压，或者说，将所述双电源标准单元的相应端接地，接地端电压可为电路所需要的任意值，比如0V或某个负电压，且所述常规电源线Vdd1、低压电源线Vdd2以及地线Vss分别通过相应的接触插塞CT与单元区Cell中的相应结构连接。在各个标准单元中，常规电源线Vdd1和低压电源线Vdd2会被配置为二选一地向所述双电源标准单元提供电源电压，当需要所述双电源标准单元通过常规电源线Vdd1接入常规电源电压VDD1时，可以在常规电源线Vdd1所在版图层和单元区Cell的相应电学区域所在版图层之间设置相应的互连结构，例如设置底部与单元区Cell的相应电学区域相接触、顶部与常规电源线Vdd1相接触的接触插塞CT作为所述互连结构，且所述互连结构与所述常规电源线Vdd1连接并为所述单元区Cell供电，低压电源线Vdd2与所述单元区Cell不连接。当需要所述双电源标准单元通过低压电源线Vdd2接入低压电源电压VDD2时，可以在低压电源线Vdd2所在版图层和单元区Cell的相应电学区域所在版图层之间设置相应的互连结构，例如该互连结构包括设置底部与单元区Cell的相应电学区域相接触的一个接触插塞CT1、顶部与低压电源线Vdd2的底部电接触的另一个接触插塞CT2、以及夹设在两个接触插塞CT1和CT2之间并与两个接触插塞CT1和CT2电性连接的金属互连层(未图示)，该互连结构与所述低压电源线Vdd2连接并为所述单元区Cell供电，且此时常规电源线Vdd1和所述单元区Cell不连接。
此外，当选择常规电源线Vdd1接入常规电源电压VDD1时，所述双电源标准单元为常压标准单元，能获得常规速度和开关功耗，当选择低压电源线Vdd2接入低压电源电压VDD2时，所述双电源标准单元为低压标准单元，能获得相对于接入VDD1时更慢的速度和更低的开关功耗。当所述双电源标准单元库中的各个所述双电源标准单元均为常压标准单元时，所述双电源标准单元库为常压标准单元库；当所述双电源标准单元库中的各个所述双电源标准单元均为低压标准单元，所述双电源标准单元库为低压标准单元库。
值得注意的是，只要在版图面积允许的情况下，低压电源线Vdd2和常规电源线Vdd1的结构能够符合版图设计规则，使得根据该双电源标准单元库设计出的集成电路中，需要从一个相同的常规电源电压输入端口取电的所有标准单元的常规电源线Vdd1能够拼接为一个连续的线，需要从一个相同的低压电源电压输入端口取电的所有标准单元的低压电源线Vdd2能够拼接为一个连续的线即可。图2A和图2B中所示的双电源标准单元作为一种示例，其中的常规电源线Vdd1和低压电源线Vdd2均沿所述单元区Cell的一个边界(例如上边界)延伸至与所述一个边界(例如上边界)相接的所述单元区Cell的其他边界(例如左边界和右边界)上，地线Vss沿与所述一个边界相对的边界(例如下边界)延伸至所述单元区Cell的其他边界(例如左边界和右边界)上，即每个双电源标准单元的常规电源线Vdd1、低压电源线Vdd2和地线Vss要足够长，能够延伸至单元区Cell相应的边界处，以便于接入其它电路结构中，比如使得该双电源标准单元与其两侧相邻的其他双电源标准单元(即前后级的双电源标准单元)的常规电源线Vdd1、低压电源线Vdd2和地线Vss能够分别拼接在一起，以分别保证在集成电路布局布线时常规电源线Vdd1、低压电源线Vdd2和地线Vss的连续性和完整性。
可选地，各个所述双电源标准单元中，常规电源线Vdd1的主体部分(即T形结构的横梁)和低压电源线Vdd2的主体部分平行设置且均平行于所述一个边界(例如上边界)，低压电源线Vdd2位于所述常规电源线Vdd1的主体部分(即T形结构的横梁)面向所述单元区Cell的一侧，并与所述常规电源线Vdd1的主体部分(即T形结构的横梁)间隔一定距离，且所述单元区Cell设置在所述地线Vss和所述常规电源线Vdd1之间。
需要说明的是，当所述双电源标准单元库中的各个所述双电源标准单元均为具有标准阈值电压SVT的标准阈值标准单元(记为SVT双电源标准单元)时，所述双电源标准单元库为标准阈值标准单元库(记为SVT双电源标准单元库)；当所述双电源标准单元库中的各个所述双电源标准单元均为阈值电压高于SVT的高阈值标准单元(记为HVT双电源标准单元)时，所述双电源标准单元库为高阈值标准单元库(记为HVT双电源标准单元库)；当所述双电源标准单元库中的各个所述双电源标准单元均为阈值电压低于SVT的低阈值标准单元(记为LVT双电源标准单元)时，所述双电源标准单元库为低阈值标准单元库(记为LVT双电源标准单元库)，由此可以满足不同阈值电压要求的集成电路设计。进一步地，在集成电路设计时，可以先用SVT双电源标准单元库去设计并将各个双电源标准单元连接VDD1来综合，再用HVT双电源标准单元库中的连接VDD2的HVT双电源标准单元去替换非关键路径上的连接VDD1的SVT双电源标准单元，由此最大程度地降低漏电功耗和开关功耗。
基于同一发明构思，本发明一实施例还提供一种集成电路，包括关键路径和非关键路径，所述关键路径和非关键路径分别具有如本发明所述的双电源标准单元库中的至少一个双电源标准单元，且所述关键路径上的所述双电源标准单元的电源电压为所述电源标准单元的常规电源线接入的常规电源电压，所述非关键路径上的至少一个所述双电源标准单元的电源电压为所述双电源标准单元的低压电源线接入的低于所述常规电源电压的低压电源电压。
本实施例的集成电路，由于根据非关键路径与关键路径的延时差，其非关键路径上的部分或全部的具有常规电源电压的双电源标准单元可替换成具有低压电源电压的双电源标准单元，即其非关键路径上的部分或全部的双电源标准单元接入的低压电源电压比其关键路径上的双电源标准单元接入的常规电源低压低，因此，相对于非关键路径和关键路径上的双电源标准单元均接入相同的常规电源低压时，可以降具有较低的开关功耗。
基于同一发明构思，本发明一实施例还提供一种集成电路设计方法，包括：
S1，提供两个如本发明所述的双电源标准单元库；
S2，将其中一个双电源标准单元库中的所有双电源标准单元通过其常规电源线接入常规电源电压VDD1，将另一个双电源标准单元库中的所有双电源标准单元通过其低压电源线接入低于所述常规电源电压的低压电源电压VDD2，并进行特征化和仿真，以分别得到电源电压为VDD1的标准单元库文件VDD1.lib和电源电压为VDD2的标准单元库文件VDD2.lib；
S3，使用步骤S1中提供的所述双电源标准单元库进行集成电路设计，并利用步骤S2中得到的所述双电源标准单元库文件VDD1.lib对所设计出的集成电路进行综合，得到关键路径和非关键路径；
S4，对比至少一条所述非关键路径与所述关键路径的延时差，以确定至少一条所述非关键路径上的至少一个待替换的双电源标准单元；
S5，根据所述待替换的双电源标准单元在所述双电源标准单元库文件VDD1.lib和所述双电源标准单元库文件VDD2.lib中的延时差，将所述待替换的双电源标准单元替换为所述另一个双电源标准单元库中相应的电源电压为VDD2的双电源标准单元。
请参考图2A和图2B，在步骤S1中提供的每个双电源标准单元库中的各个双电源标准单元(即基本逻辑单元、存储单元及运算单元等)均具有常规电源线Vdd1、低压电源线Vdd2、包括至少一个晶体管的单元区Cell以及地线Vss。在每个双电源标准单元库的各个双电源标准单元中，所述常规电源线Vdd1被配置为向所述双电源标准单元提供常规电源电压VDD1，低压电源线Vdd2被配置为向所述双电源标准单元提供低于所述常规电源电压VDD1的低压电源电压VDD2，所述单元区Cell被配置为确定所述双电源标准单元的功能(即确定该双电源标准单元为基本逻辑单元或存储单元或运算单元或其他功能单元)，地线Vss被配置为将所述双电源标准单元的相应端接地，接地端电压可为电路所需要的电压值，比如0V电压或者某个负电压，且所述常规电源线Vdd1、低压电源线Vdd2以及地线Vss分别通过相应的接触插塞CT与单元区Cell中的相应结构连接。在各个双电源标准单元中，常规电源线Vdd1和低压电源线Vdd2会被配置为二选一地向所述双电源标准单元提供电源电压，当选择常规电源线Vdd1接入常规电源电压VDD1时，所述双电源标准单元为常压标准单元，能获得常规速度和开关功耗，当选择低压电源线Vdd2接入低压电源电压VDD2时，所述双电源标准单元为低压标准单元，能获得相对于接入VDD1时更慢的速度和更低的开关功耗。此外，在步骤S1中提供的两个双电源标准单元库可以完全相同，也可以是阈值电压不同，一个是SVT标准单元库或LVT单元库，另一是HVT标准单元库。
在步骤S2中，将步骤S1中提供的两个双电源标准单元库中的第一个双电源标准单元库的电源电压端连接常规电源电压VDD1，将第二个双电源标准单元库的电源电压端连接低压电源电压VDD2(VDD2低于VDD1)，即第一个双电源标准单元库中的所有双电源标准单元通过其常规电源线Vdd1接入常规电源电压VDD1，第二个双电源标准单元库中的所有双电源标准单元通过其低压电源线Vdd2接入低压电源电压VDD2，此时，按照两个双电源标准单元库中的双电源标准单元一对一的原则，这两个双电源标准单元库任意相对应的两个双电源标准单元的互连结构的版图是不同的，第一个双电源标准单元库中的双电源标准单元的互连结构能实现单元区Cell的相应电学结构和常规电源线Vdd1之间的电连接，如图2A所示，第二个双电源标准单元库中的双电源标准单元中的互连结构能实现单元区Cell的相应电学结构和低压电源线Vdd2之间的电连接，如图2B所示；之后对这两个连接入相应的电源电压的双电源标准单元库进行特征化和仿真，以分别得到电源电压为VDD1的标准单元库文件VDD1.lib和电源电压为VDD2的标准单元库文件VDD2.lib。其中，对双电源标准单元库进行特征化和仿真的过程包括：对各个双电源标准单元版图进行电路网表(spice or CDL文件,用于器件仿真与LVS检查)、逻辑符号(生成符号库文件)以及GDSII文件的提取；基于提取出的电路网表完成时序库建模以得到相应的标准单元库文件.lib(即时序库文件，包含时序、功耗、面积、逻辑功能等等信息，主要用于电路时序综合与分析)，同时基于版图结构完成物理库建模以得到相应的标准单元库文件.LEF(即物理库文件，包括端口位置、层定义和通孔定义等)；生成仿真库并将符号库文件、时序库文件和物理库文件等进行格式转换。此外，前级双电源标准单元的电源电压连接方式可能会对后级的双电源标准单元的时序产生影响，具体地，前级双电源标准单元通过其常规电源线Vdd1接入常规电源电压为VDD1和前级双电源标准单元通过其低压电源线Vdd2接入低压电源电压为VDD2，这两种情况下前级双电源标准单元的寄生参数不同，由此导致后级的双电源标准单元所对应这两种情况的延时差会不同。因此考虑到前级双电源标准单元的电源电压连接方式会对后级的双电源标准单元的时序产生的影响，本实施例中，将所述双电源标准单元库文件VDD1.lib划分为两个：一个是用于表述某些双电源标准单元的电源电压为VDD1且其所连接的前级双电源标准单元的电源电压也为VDD1的情况标准单元库文件VDD1-VDD1.lib，另一个是用于表述某些双电源标准单元的电源电压为VDD1但其所连接的前级双电源标准单元的电源电压为VDD2的情况的标准单元库文件VDD2-VDD1.lib；将所述双电源标准单元库文件VDD2.lib也划分为两个：一个是用于表述某些双电源标准单元的电源电压为VDD2单其所连接的前级双电源标准单元的电源电压为VDD1的情况的标准单元库文件VDD1-VDD2.lib，另一个是用于表述某些双电源标准单元的电源电压为VDD2且其所连接的前级双电源标准单元的电源电压也为VDD2的情况的标准单元库文件VDD2-VDD2.lib。也就是说，本实施例中，第一个双电源标准单元库中相当于有两类双电源标准单元，一类是自身的电源电压为VDD1且所连接的前级双电源标准单元的电源电压也为VDD1的双电源标准单元，另一类是自身的电源电压为VDD1但所连接的前级双电源标准单元的电源电压为VDD2的双电源标准单元，这两类自身的电源电压为VDD1的双电源标准单元的版图结构是相同的，但是其所连接的前级双电源标准单元的互连结构的版图是不同的，虽然这两类自身的电源电压为VDD1的双电源标准单元的常规电源线、低压电源线均分别和前级双电源标准单元的常规电源线、低压电源线连为一体，来保证设计出的集成电路版图中的常规电源线、低压电源线分别是连续的，但是当该自身的电源电压为VDD1的双电源标准单元所连接的前级双电源标准单元的电源电压为VDD2的双电源标准单元时，该前级双电源标准单元的常规电源线Vdd1是悬空的(或者说，是浮置的)；第二个双电源标准单元库中相当于有两类双电源标准单元，一类是自身的电源电压为VDD2且所连接的前级双电源标准单元的电源电压也为VDD2的双电源标准单元，另一类是自身的电源电压为VDD2但所连接的前级双电源标准单元的电源电压为VDD1的双电源标准单元，这两类自身的电源电压为VDD2的双电源标准单元的版图结构是相同的，但是其所连接的前级双电源标准单元的互连结构的版图是不同的，虽然这两类自身的电源电压为VDD2的双电源标准单元的常规电源线、低压电源线均分别和前级双电源标准单元的常规电源线、低压电源线连为一体，来保证设计出的集成电路版图中的常规电源线、低压电源线分别是连续的，但是当该自身的电源电压为VDD2的双电源标准单元所连接的前级双电源标准单元的电源电压为VDD1的双电源标准单元时，该前级双电源标准单元的低压电源线Vdd2是悬空的(或者说，是浮置的)。此时，可以将第二个双电源标准单元库中的任意一个双电源标准单元看做是两个具有相同版图结构和功能但是时序(或时延)不同的双电源标准单元，后续在替换非关键路径上的双电源标准单元时，需要同时考虑该位置所连接的双电源标准单元的电源电压，以从第二个双电源标准单元库中选出具有最合适时序的双电源标准单元，由此在对非关键路径优化后的集成电路进行逻辑综合、验证仿真等操作时能得到正确的结果。
在步骤S3中，可以利用步骤S2中连接好常规电源电压VDD1的第一个双电源标准单元库进行集成电路设计，即通过从双电源标准单元库中选取出具有所需功能的双电源标准单元来放置到相应位置以实现集成电路的布局设计，然后利用步骤S2中所述双电源标准单元库文件VDD1-VDD1.lib b，对所设计出的集成电路进行综合，得到该集成电路的关键路径和非关键路径，且综合后得到关键路径和非关键路径上的各个双电源标准单元均通过其常规电源线Vdd1接入常规电源电压VDD1。在步骤S4中，可以对比至少一条所述非关键路径与所述关键路径的延时差，以确定相应的所述非关键路径上的至少一个待替换的双电源标准单元；也可以对比每条所述非关键路径相对于所述关键路径的延时差，以确定出每条所述非关键路径上的至少一个待替换的双电源标准单元。可选地，对比每条所述非关键路径相对于所述关键路径的延时差，以确定出每条所述非关键路径上的所有待替换的标准单元，进而在步骤S5中将所有的非关键路径上的所有的电源电压为VDD1的双电源标准单元均替换为步骤S2中的连接好低压电源电压VDD2的第二个双电源标准单元库中相应的电源电压为VDD2的双电源标准单元。此外，值得注意的是，由于非关键路径上的各个双电源标准单元所连接的前级双电源标准单元的电源电压不完全相同，因此在替换非关键路径上的相应的待替换双电源标准单元时，需要考虑非关键路径上的待替换的双电源标准单元所连接的前级双电源标准单元的电源电压，以从两个双电源标准单元库文件VDD1-VDD2.lib和VDD2-VDD2.lib中(即从第二个双电源标准单元库中的两类双电源标准单元中)选出该替换位置处最合适的时序，以确定为该位置的时序。具体地，在步骤S4确定某条非关键路径上的待替换的双电源标准单元的过程包括：
首先，可以确定所述非关键路径中所用到的各个所述双电源标准单元C1、C2、…、Ci，i≥1；
然后，根据所述非关键路径中的各个所述双电源标准单元C1、C2、…、Ci的所连接的前级双电源标准单元的电源电压确定所述非关键路径中的各个所述双电源标准单元C1、C2、…、Ci在两个双电源标准单元库文件VDD1-VDD1.lib和VDD1-VDD2.lib或者两个双电源标准单元库文件VDD2-VDD1.lib和VDD2-VDD2.lib中的延时差TC1、TC2、…、TCi，例如当所述非关键路径中的双电源标准单元C1所连接的前级双电源标准单元的电源电压为VDD1时，则可以确定出双电源标准单元C1在双电源标准单元库文件VDD1-VDD1.lib和VDD1-VDD2.lib中的延时差TC1，当所述非关键路径中的双电源标准单元C1所连接的前级双电源标准单元的电源电压为VDD2时，则可以确定出双电源标准单元C1在双电源标准单元库文件VDD2-VDD1.lib和VDD2-VDD2.lib中的延时差TC1，以此类推，确定出各个所述双电源标准单元C1、C2、…、Ci在相应的两个双电源标准单元库文件中的延时差TC1、TC2、…、TCi；
接着，比较所述非关键路径相对于关键路径的延时差T(为绝对值)与所述延时差TC1、TC2、…、TCi(均为绝对值)之间的大小关系，i≥1，当T≥TC1时，则确定所述双电源标准单元S1为待替换的双电源标准单元，并在后续步骤S5中将其替换为第二个双电源标准单元库中的两类双电源标准单元中的相应的电源电压为VDD2的双电源标准单元，当T≥TC1+TC2时，确定所述双电源标准单元C1、C2均为待替换的双电源标准单元(即此时C1、C2均为具有常规电源电压VDD1的双电源标准单元)，并在后续步骤S5中将C1、C2均替换为第二个双电源标准单元库中的两类双电源标准单元中的相应的电源电压为VDD2的双电源标准单元(即步骤S5中，C1、C2均被替换为具有低压电源电压VDD2的双电源标准单元)，当T≥TC1+……+TCM，i≥M≥1时，确定所述双电源标准单元C1、……、CM均为待替换的双电源标准单元(即此时C1、……、CM均为具有常规电源电压VDD1的双电源标准单元)，并在后续步骤S5中将C1、……、CM均替换为第二个双电源标准单元库中的两类双电源标准单元中的相应的电源电压为VDD2的双电源标准单元(即步骤S5中，C1、……、CM均被替换为具有低压电源电压VDD2的双电源标准单元)，以此类推。可见，本实施例中确定非关键路径上具体有多少个双电源标准单元需要被替换，是从非关键路径的最前端的双电源标准单元开始依次往后进行判断的，因此，当确定前级双电源标准单元是需要被替换的双电源标准单元时，该前级双电源标准单元所连接的后级双电源标准单元的延时就是基于双电源标准单元库文件VDD2-VDD1.lib和VDD2-VDD2.lib得到的，且一旦确定TC1+……+TCM+1≥T≥TC1+……+TCM，则C1、……、CM均被替换，但是CM+1～Ci(此处i≥M+1)不需要被替换。也就是说，本实施例中，只有TC1是基于双电源标准单元库文件VDD1-VDD1.lib和VDD1-VDD2.lib得到的，其余的TC2、…、TCM均是基于双电源标准单元库文件VDD2-VDD1.lib和VDD2-VDD2.lib得到的。在本实施例中，C1，C2……CM在非关键路径中(通常而言)是依次连接在一起的，但对于诸如C4-C1-C5-C3-C2的非连续的连接关系，则需要根据单元具体的连接关系，才能确定被替换的单元或者没被替换的单元用哪个库文件。
在步骤S5中，可以将步骤S4确定的待替换的双电源标准单元(其电源电压为VDD1)均替换为相应的电源电压为VDD2的双电源标准单元，以将所述非关键路径上的部分或所有的电源电压为VDD1的双电源标准单元均替换为相应的电源电压为VDD2的双电源标准单元，例如将待替换位置的如图2A所示的双电源标准单元替换为如图2B所示的双电源标准单元，其中图2A所示的双电源标准单元的常规电源线Vdd1通过相应互连结构(即相应的接触插塞CT)与单元区Cell的一个有源区AA电连接，且Vdd1能外接常规电源电压VDD1，图2B所示的双电源标准单元的低压电源线Vdd2通过相应的互连结构(即相应的接触插塞CT和金属互连层)与单元区Cell的一个有源区AA电连接，且Vdd2能外接低压电源电压VDD2。此外，该过程还需要同时考虑各个所述待替换的双电源标准单元所连接的前级双电源标准单元的电源电压，即根据各个待替换位置所连接的前级双电源标准单元的电源电压从第二个双电源标准单元库中选取合适的双电源标准单元并将选取的双电源标准单元的低压电源线Vdd2接VDD2，以此用低压标准单元替换非关键路径上待替换位置的常压标准单元(或称为常规标准单元)，实现非关键路径的优化，以在很大程度上降低开关功耗(又称为动态功耗)。步骤S5中的非关键路径上的双电源标准单元的替换实质上可以看做上将非关键路径上待替换位置的双电源标准单元由其常规电源线Vdd1接入VDD1改为由其低压电源线Vdd2接入VDD2，此过程仅需要变动单元区Cell和相应的电源线之间的互连结构的版图即可实现。在替换完成后，非关键路径中用到的部分或者全部的常压标准单元，被替换成低压标准单元，但是非关键路径的延时依然快于关键路径，从而可以达到降低功耗的目的。其中当VDD2为VDD1的90％时，开关功耗降可以降低19％。
需要说明的是，通过本实施例的步骤S4中的判定方法，可以一次性确定出非关键路径上连续的C1、……、CM需要被替换，之后在步骤S5中将C1、……、CM替换，但是本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，也可以在步骤S4中，选取多个相间隔的位置处的双电源标准单元来进行判断，当T大于等于这些双电源标准单元的延时差之和时，在步骤S5中将这些位置处的标准单元替换掉，此时各个双电源标准单元所对应的延时可以基于标准单元库文件VDD1-VDD1.lib和VDD1-VDD2.lib得出。
基于同一发明构思，本实施例还提供一种集成电路，所述集成电路采用本实施例所述的集成电路设计方法设计而成。该集成电路的非关键路径上的部分或所有的电源电压为VDD1的双电源标准单元根据需要均被替换为相应的电源电压为VDD2的双电源标准单元，且该非关键路径的延时虽然接近关键路径的延时但是依然快于关键路径，实现了满足延时要求、降低开关功耗和漏电功耗的目的。
本实施例的集成电路设计方法及利用该方法设计出的集成电路中，集成电路中所需的标准单元均采用本发明的双电源标准单元来实现，且将非关键路径上的双电源标准单元进行替换的操作，实质上仅仅是将双电源标准单元原先由常规电源线与一外部电源连接改为由低压电源线与另一外部电源连接，此过程仅需要变动单元区Cell和相应的电源线之间的互连结构的版图即可实现，因此非关键路径上的双电源标准单元的替换不会改变待替换位置的单元区的面积和单元的功能，并且不会因单元区版图变化而给集成电路对应的制造工艺增加额外的掩膜版，相比现有的采用单电源HVT标准单元替换单电源SVT标准单元的现有方案，能够降低生产制造成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (16)
1.一种双电源标准单元，其特征在于，具有：
常规电源线和低压电源线，所述常规电源线和低压电源线被配置为二选一地向所述双电源标准单元提供电源电压，且所述常规电源线被选后能向所述双电源标准单元提供常规电源电压，所述低压电源线被选后能向所述双电源标准单元提供低于所述常规电源电压的低压电源电压；
包括至少一个晶体管的单元区，所述单元区被配置为确定所述双电源标准单元的功能，以及，
地线，其配置为将所述双电源标准单元的相应端接地。
2.如权利要求1所述的双电源标准单元，其特征在于，还包括互连结构，所述互连结构至少包括接触插塞，当选择所述常规电源线向所述双电源标准单元提供电源电压时，所述互连结构连接所述常规电源线并为所述单元区供电，且所述低压电源线和所述单元区不连接；当选择所述低压电源线向所述双电源标准单元提供电源电压时，所述互连结构连接所述低压电源线并为所述单元区供电，且所述常规电源线和所述单元区不连接。
3.如权利要求1所述的双电源标准单元，其特征在于，所述常规电源线的主体部分和所述低压电源线的主体部分平行设置且均平行于所述单元区的一个边界。
4.如权利要求1所述的双电源标准单元，其特征在于，所述低压电源线位于所述常规电源线面向所述单元区的一侧，并与所述常规电源线间隔一定距离，且所述单元区设置在所述地线和所述常规电源线之间。
5.一种双电源标准单元库，其特征在于，主要由多个标准单元组成，且每个所述标准单元均为权利要求1～4中任一项所述的双电源标准单元。
6.如权利要求5所述的双电源标准单元库，其特征在于，各个所述双电源标准单元均为具有标准阈值电压的标准阈值标准单元，所述双电源标准单元库为标准阈值标准单元库；或者，各个所述双电源标准单元均为阈值电压高于所述标准阈值电压的高阈值标准单元，所述双电源标准单元库为高阈值标准单元库；或者，各个所述双电源标准单元均为阈值电压低于所述标准阈值电压的低阈值标准单元，所述双电源标准单元库为低阈值标准单元库。
7.如权利要求5所述的双电源标准单元库，其特征在于，各个所述双电源标准单元中，所述常规电源线和所述低压电源线被配置为二选一地为所述双电源标准单元提供电源电压；且当所述双电源标准单元库中的各个所述双电源标准单元通过其常规电源线接入常规电源电压时，所述双电源标准单元库中的各个所述双电源标准单元均为常压标准单元，所述双电源标准单元库为常压标准单元库；当所述双电源标准单元库中的各个所述双电源标准单元通过其低压电源线接入低于所述常规电源电压的低压电源电压时，所述双电源标准单元库中的各个所述双电源标准单元为低压标准单元，所述双电源标准单元库为低压标准单元库。
8.一种集成电路，其特征在于，包括关键路径和非关键路径，所述关键路径和非关键路径分别具有如权利要求5～7中任一项所述的双电源标准单元库中的至少一个双电源标准单元，且所述关键路径上的所述双电源标准单元的电源电压为所述双电源标准单元的常规电源线接入的常规电源电压，所述非关键路径上的至少一个所述双电源标准单元的电源电压为所述双电源标准单元的低压电源线接入的低于所述常规电源电压的低压电源电压。
9.一种集成电路设计方法，其特征在于，包括以下步骤：
S1，提供两个如权利要求5～7中任一项所述的双电源标准单元库；
S2，将其中一个双电源标准单元库中的所有双电源标准单元通过其常规电源线接入常规电源电压VDD1，将另一个双电源标准单元库中的所有双电源标准单元通过其低压电源线接入低于所述常规电源电压的低压电源电压VDD2，并进行特征化和仿真，以分别得到电源电压为VDD1的标准单元库文件VDD1.lib和电源电压为VDD2的标准单元库文件VDD2.lib；
S3，使用步骤S1中提供的所述双电源标准单元库进行集成电路设计，并利用步骤S2中得到的所述双电源标准单元库文件VDD1.lib对所设计出的集成电路进行综合，得到关键路径和非关键路径；
S4，对比至少一条所述非关键路径与所述关键路径的延时差，以确定至少一条所述非关键路径上的至少一个待替换的标准单元；
S5，根据所述待替换的标准单元在所述双电源标准单元库文件VDD1.lib和所述双电源标准单元库文件VDD2.lib中的延时差，将所述待替换的标准单元替换为所述另一个双电源标准单元库中相应的电源电压为VDD2的标准单元。
10.如权利要求9所述的集成电路设计方法，其特征在于，步骤S4包括：
确定所述非关键路径中所用到的各个所述双电源标准单元C1、C2、…、Ci，i≥1；
确定各个所述双电源标准单元在所述双电源标准单元库文件VDD1.lib和所述双电源标准单元库文件VDD2.lib中的延时差TC1、TC2、…、TCi，i≥1；
比较所述非关键路径和关键路径的延时差T与所述延时差TC1、TC2、…、TCi之间的大小关系，当T≥TC1时，则确定所述双电源标准单元C1为待替换的双电源标准单元，并在后续将其替换为相应的电源电压为VDD2的双电源标准单元，当T≥TC1+……+TCM，i≥M≥1时，确定所述双电源标准单元C1、……CM均为待替换的双电源标准单元，并在后续均被替换为相应的电源电压为VDD2的双电源标准单元。
11.如权利要求9所述的集成电路设计方法，其特征在于，在步骤S4中，对比每条所述非关键路径与所述关键路径的延时差，以确定出每条所述非关键路径上的至少一个待替换的双电源标准单元。
12.如权利要求9所述的集成电路设计方法，其特征在于，在步骤S5中，将所述非关键路径上的部分或所有的电源电压为VDD1的双电源标准单元替换为相应的电源电压为VDD2的双电源标准单元。
13.如权利要求12所述的集成电路设计方法，其特征在于，在步骤S5中，将所述非关键路径上的部分或所有的电源电压为VDD1且阈值电压为标准阈值电压的双电源标准单元替换为相应的电源电压为VDD2且阈值电压高于所述标准阈值电压的双电源标准单元。
14.如权利要求10所述的集成电路设计方法，其特征在于，在步骤S2中，将所述双电源标准单元库文件VDD1.lib划分为两个：一个是用于表述某些双电源标准单元的电源电压为VDD1且其所连接的前级双电源标准单元的电源电压也为VDD1的情况标准单元库文件VDD1-VDD1.lib，另一个是用于表述某些双电源标准单元的电源电压为VDD1但其所连接的前级双电源标准单元的电源电压为VDD2的情况的标准单元库文件VDD2-VDD1.lib；将所述双电源标准单元库文件VDD2.lib也划分为两个：一个是用于表述某些双电源标准单元的电源电压为VDD2单其所连接的前级双电源标准单元的电源电压为VDD1的情况的标准单元库文件VDD1-VDD2.lib，另一个是用于表述某些双电源标准单元的电源电压为VDD2且其所连接的前级双电源标准单元的电源电压也为VDD2的情况的标准单元库文件VDD2-VDD2.lib；
在步骤S3中利用所述双电源标准单元库文件VDD1-VDD1.lib对所设计出的集成电路进行综合；在步骤S5中将所述待替换的双电源标准单元替换为相应的电源电压为VDD2的双电源标准单元时，还同时考虑所述待替换的双电源标准单元所连接的前级双电源标准单元的电源电压。
15.如权利要求14所述的集成电路设计方法，其特征在于，在步骤S4中，当确定前级双电源标准单元是需要被替换的双电源标准单元时，所述前级双电源标准单元所连接的后级双电源标准单元的延时基于所述双电源标准单元库文件VDD2-VDD1.lib和VDD2-VDD2.lib得到。
16.一种集成电路，其特征在于，采用权利要求9～15中任一项所述的集成电路设计方法设计而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911319070.2A CN111079371B (zh) | 2019-12-19 | 2019-12-19 | 双电源标准单元、双电源标准单元库及集成电路设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911319070.2A CN111079371B (zh) | 2019-12-19 | 2019-12-19 | 双电源标准单元、双电源标准单元库及集成电路设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111079371A true CN111079371A (zh) | 2020-04-28 |
| CN111079371B CN111079371B (zh) | 2024-03-15 |
Family
ID=70315805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911319070.2A Active CN111079371B (zh) | 2019-12-19 | 2019-12-19 | 双电源标准单元、双电源标准单元库及集成电路设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111079371B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112329364A (zh) * | 2020-11-06 | 2021-02-05 | 海光信息技术股份有限公司 | 信息提取方法介质、及设备和电路验证方法介质、及设备 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786905A (ja) * | 1993-09-14 | 1995-03-31 | Fujitsu Ltd | 多電源半導体集積回路 |
| US6172490B1 (en) * | 1999-12-08 | 2001-01-09 | Alcatel Networks Corporation | Precise rail tracking method for powering dual voltage integrated circuits |
| US20030133263A1 (en) * | 2002-01-17 | 2003-07-17 | H.L.L. Investment, Ltd. | Uninterruptible power supply (UPS) with built-in USB hub |
| CN1469465A (zh) * | 2002-06-18 | 2004-01-21 | ���µ�����ҵ��ʽ���� | 用于多电源的标准单元及其相关技术 |
| US20060119991A1 (en) * | 2002-08-28 | 2006-06-08 | Manish Garg | Method for reducing power consumption in a state retaining circuit, state retaining circuit and electronic device |
| US20080040698A1 (en) * | 2006-05-31 | 2008-02-14 | Lina Ferrari | Method and system for designing semiconductor circuit devices to reduce static power consumption |
| US20100070933A1 (en) * | 2008-09-18 | 2010-03-18 | Sun Microsystems, Inc. | Method for selectively implementing low threshold voltage transistors in digital logic designs |
| JP2014049579A (ja) * | 2012-08-31 | 2014-03-17 | Shibaura Institute Of Technology | マルチしきい値型半導体回路のレイアウト構造およびレイアウト方法 |
-
2019
- 2019-12-19 CN CN201911319070.2A patent/CN111079371B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786905A (ja) * | 1993-09-14 | 1995-03-31 | Fujitsu Ltd | 多電源半導体集積回路 |
| US6172490B1 (en) * | 1999-12-08 | 2001-01-09 | Alcatel Networks Corporation | Precise rail tracking method for powering dual voltage integrated circuits |
| US20030133263A1 (en) * | 2002-01-17 | 2003-07-17 | H.L.L. Investment, Ltd. | Uninterruptible power supply (UPS) with built-in USB hub |
| CN1469465A (zh) * | 2002-06-18 | 2004-01-21 | ���µ�����ҵ��ʽ���� | 用于多电源的标准单元及其相关技术 |
| US20060119991A1 (en) * | 2002-08-28 | 2006-06-08 | Manish Garg | Method for reducing power consumption in a state retaining circuit, state retaining circuit and electronic device |
| US20080040698A1 (en) * | 2006-05-31 | 2008-02-14 | Lina Ferrari | Method and system for designing semiconductor circuit devices to reduce static power consumption |
| US20100070933A1 (en) * | 2008-09-18 | 2010-03-18 | Sun Microsystems, Inc. | Method for selectively implementing low threshold voltage transistors in digital logic designs |
| JP2014049579A (ja) * | 2012-08-31 | 2014-03-17 | Shibaura Institute Of Technology | マルチしきい値型半導体回路のレイアウト構造およびレイアウト方法 |
Non-Patent Citations (1)
| Title |
|---|
| 杨小平等编: "《融合与创新 新一代信息技术产业热点研究》", 北京理工大学出版社, pages: 185 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112329364A (zh) * | 2020-11-06 | 2021-02-05 | 海光信息技术股份有限公司 | 信息提取方法介质、及设备和电路验证方法介质、及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111079371B (zh) | 2024-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1168205B1 (en) | Automatic circuit generation apparatus and method, and computer program product for executing the method | |
| US7564077B2 (en) | Performance and area scalable cell architecture technology | |
| US7100138B2 (en) | Method and apparatus for circuit design | |
| US7863971B1 (en) | Configurable power controller | |
| KR102434991B1 (ko) | 집적 회로 및 집적 회로의 설계 방법 | |
| US20060190893A1 (en) | Logic cell layout architecture with shared boundary | |
| US10062709B2 (en) | Programmable integrated circuit standard cell | |
| US20110258588A1 (en) | Integrated circuit device with reduced leakage and method therefor | |
| US8810280B2 (en) | Low leakage spare gates for integrated circuits | |
| US10534884B2 (en) | Layout of large block synthesis blocks in integrated circuits | |
| CN111079371B (zh) | 双电源标准单元、双电源标准单元库及集成电路设计方法 | |
| US20220171912A1 (en) | Poly-bit cells | |
| Lin et al. | On cell layout-performance relationships in VeSFET-based, high-density regular circuits | |
| Kim et al. | Physical design methodology of power gating circuits for standard-cell-based design | |
| US10644030B2 (en) | Integrated circuit and cell structure in the integrated circuit | |
| Keyser et al. | An energy-efficient three-independent-gate fet cell library for low-power edge computing | |
| Shin et al. | Supply switching with ground collapse: Simultaneous control of subthreshold and gate leakage current in nanometer-scale CMOS circuits | |
| JP2000332118A (ja) | スタンダードセルと半導体集積回路装置とそのレイアウト設計方法 | |
| Chen et al. | Fundamentals of CMOS design | |
| Hsiao et al. | Area oriented pass-transistor logic synthesis using buffer elimination and layout compaction | |
| Jung | Implementation of Novel GDI D-Flip-Flop for RTL Design | |
| JPH06244387A (ja) | 半導体集積回路の製造方法 | |
| JPH11136112A (ja) | 論理回路 | |
| Lakshmikanthan | Novel energy-efficient leakage current minimization techniques for CMOS VLSI circuits | |
| Yuan et al. | Leakage reduction techniques for FinFET datapath circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |