CN1431858A - 具有内置无源器件的印刷电路板及其制造方法和所用的基板 - Google Patents

具有内置无源器件的印刷电路板及其制造方法和所用的基板 Download PDF

Info

Publication number
CN1431858A
CN1431858A CN03101659A CN03101659A CN1431858A CN 1431858 A CN1431858 A CN 1431858A CN 03101659 A CN03101659 A CN 03101659A CN 03101659 A CN03101659 A CN 03101659A CN 1431858 A CN1431858 A CN 1431858A
Authority
CN
China
Prior art keywords
conductive pattern
resin molding
resistivity
low
high resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03101659A
Other languages
English (en)
Other versions
CN1236659C (zh
Inventor
三宅敏广
竹内聡
近藤宏司
原田敏一
青山雅之
矢崎芳太郎
多田和夫
白石芳彦
尾崎阳介
山崎胜美
小西诚治
进藤诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1431858A publication Critical patent/CN1431858A/zh
Application granted granted Critical
Publication of CN1236659C publication Critical patent/CN1236659C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种具有内置电容器的多层印刷电路板(100)，包括多个树脂膜(23)，每个树脂膜由热塑性树脂制成并在预定位置具有多个通孔(24)；位于树脂膜(23)上的多个导电图形(22、22a、22b)；和多个导电图形互连部件(51)，它们位于通孔(24)中以便电互连被树脂膜(23)电隔离的导电图形(22、22a、22b)。两个导电图形(22a、22b)在叠加时分别位于树脂膜(23)之一的互相相对的两个表面上。这两个导电图形(22a、22b)和所述树脂膜(23)之一构成电容器(30)。

Description

具有内置无源器件的印刷电路板 及其制造方法和所用的基板
技术领域
本发明涉及具有埋置在PCB内的内置无源器件的印刷电路板(PCB)、制造该PCB的方法以及用于该PCB的基板。
背景技术
人们提出了多层PCB以便增加器件密度和减小PCB的尺寸，其中埋置有半导体器件或电器件，如电容器和电阻器。
例如，日本专利JP-A-11-312868公开了这种多层PCB。在该公报中，按照如下方法制造多层PCB。首先，形成多个绝缘层。每一绝缘层包括处于B阶段或未硬化状态的热固树脂膜。每个树脂膜具有通孔和布线图形。然后，将绝缘层和包括电器件的树脂膜叠置在一起以形成叠置体。之后，加热该叠置体以使热固树脂膜硬化，并完成具有内置电器件的多层PCB。
具体而言，在该公报中，例如，按照如下方法将电容器安置在多层PCB中。首先，通过在聚酰亚胺膜的两面镀覆形成铜膜，其中聚酰亚胺膜在后面步骤具有的玻璃过渡温度高于绝缘层的热固树脂膜的固化温度。然后，将铜膜构图成预定形状以形成膜形电容器。具有膜形电容器的聚酰亚胺膜与绝缘层之一对准并放在其上，并将聚酰亚胺膜和绝缘层叠置在一起，形成叠置体。热压该叠置体以完成具有内置电容器的多层PCB。
在所公开的方法中，绝缘层和包括电器件的树脂膜叠置在一起，因此必须在堆叠之前形成电器件。结果是，需要额外的生产步骤用于预先形成电器件，并且该公报的多层PCB非常复杂。此外，必须采用一种膜来形成电器件，该膜在绝缘层的热固树脂膜的固化温度下具有足以保持完好无损的高热阻。因此，可以用于热固树脂膜的材料受到限制。
发明的概述
鉴于上述问题做出了本发明，本发明的目的是提供结构和制造工艺比较简单、并具有内置电器件(如电容器和电阻器)的一种多层PCB，以及制造该多层PCB的方法。
本发明的第一方面是一种具有内置电容器的多层PCB和制造该多层PCB的方法。该具有内置电容器的多层PCB包括多个树脂膜、多个导电图形和多个导电图形互连部件。每个树脂膜由热塑性树脂制成并在预定位置具有多个通孔。这些导电图形位于树脂膜上。导电图形互连部件位于通孔中以电连接被树脂膜电隔离的导电图形。有两个导电图形在叠加时分别位于这些树脂膜中之一的彼此相对的两个表面上。这两个导电图形和该树脂膜之一构成电容器。
本发明的第二方面是一种具有内置电阻器的多层PCB和制造该多层PCB的方法。具有内置电阻器的多层PCB包括多个树脂膜、多个导电图形、和多个导电图形互连部件。每个树脂膜由热塑性树脂制成并具有在预定位置的多个通孔。导电图形位于树脂膜上。导电图形互连部件位于通孔中以电连接被树脂膜电隔离的导电图形。导电图形包括低电阻率导电图形和高电阻率导电图形，其中高电阻率导电图形的电阻率高于低电阻率导电图形以构成电阻器。
本发明的第三方面是另一种具有内置电阻器的多层PCB和制造该PCB的方法。该另一种具有内置电阻器的多层PCB包括多个树脂膜、多个导电图形、和多个导电图形互连部件。每个树脂膜由热塑性树脂制成并具有在预定位置的多个通孔。导电图形位于树脂膜上。导电图形互连部件位于通孔中以电连接被树脂膜电隔离的导电图形。导电图形互连部件包括低电阻率导电图形互连部件和构成电阻器的高电阻率导电图形互连部件。
本发明的第四方面是一种基板，用于形成具有内置电容器的多层PCB。该基板包括一薄膜以及位于该薄膜表面上的金属箔，该薄膜包含有热塑性树脂并且具有的介电常数为4或更大。
本发明的第五方面是一种基板，用于形成具有内置电阻器的多层PCB。该基板包括一薄膜、和位于该薄膜表面上的高电阻率导电图形，该薄膜包含有热塑性树脂。
附图简述
通过下面参照附图的详细说明使本发明的上述和其它目的、特点和优点更清楚。附图中：
图1A-1E是表示根据本发明第一实施例的具有内置电容器的多层PCB的制造工艺的示意剖面图；
图2A-2E是表示根据本发明第二实施例的具有内置电阻器的多层PCB的制造工艺的示意剖面图；
图3A-3H是表示用导电糊膏和高电阻率糊膏填充单面导电图形膜中的多个通孔的步骤的剖面图；
图4A和4B是部分示出根据本发明第三实施例的包括低电阻率导电图形和高电阻率导电图形的单面导电图形膜的制造工艺的剖面图；和
图5A和5B是部分示出根据本发明第四实施例的具有内置电阻器的多层PCB的制造工艺的示意剖面图。
优选实施例的详细说明
下面参照各个实施例详细介绍本发明。
第一实施例
如图1A所示，用于形成具有内置电容器的多层PCB的基板或单面导电图形膜21包括树脂膜23和多个低电阻率导电图形22。通过刻蚀紧贴在树脂膜23表面上且厚度为18μm的铜箔，使导电图形22成形。在图1A中，树脂膜23是厚度为75μm的热塑性薄膜，并由重量百分比为65-35％的聚醚醚酮(polyetheretherketone)树脂和重量百分比为35-65％的聚醚酰亚胺树脂的混合物构成。
如图1A所示形成导电图形22之后，通过用二氧化碳激光器照射树脂膜23，在树脂膜23中形成多个有底通孔24，如图1B所示。通孔24由导电图形22装底。当用二氧化碳激光器照射通孔24时，通过调整二氧化碳激光器的功率和照射时间，可防止导电图形22被钻孔。每个通孔24的直径为50-100μm。
如图1B所示形成通孔24之后，在通孔24中填充低电阻率层间接触材料50或低电阻率导电糊膏50，作为用于电连接的材料，如图1C所示。导电糊膏50制备如下。将其中6g乙基纤维素树脂溶解在作为有机溶剂的60g萜品醇中的溶液添加到平均粒径为5μm和比表面为0.5m2/g的300g锡颗粒以及平均粒径为1μm和比表面为1.2m2/g的300g银颗粒。用混合器混合该混合物使其成为糊膏状。添加乙基纤维素树脂以提高导电糊膏50的形状保持能力。作为用于提高形状保持能力的材料，可使用丙烯酸树脂。
通过丝网印制机使用金属掩膜而在单面导电图形膜21的通孔24中印刷和填充导电糊膏50之后，在140-160℃温度下蒸发萜品醇约30分钟。在图1C中，采用丝网印制机将导电糊膏50填充到通孔24中。也可以采用其它方法，例如采用分配器(dispenser)，只要保证填充即可。
代替萜品醇，也可以采用其它有机溶剂使混合物成膏状。理想的有机溶剂具有150-300℃的沸点。具有150℃或以下的沸点的有机溶剂可能产生的问题是，使导电糊膏50的粘性的含时变分(time-dependent variation)变得较大。另一方面，具有高于300℃的沸点的有机溶剂具有的问题是，溶剂的蒸发需要较长时间。
包含在导电糊膏50中的金属颗粒最好具有0.5-20μm的平均粒径和0.1-1.5m2/g的比表面。在金属颗粒具有小于0.5μm的平均粒径或大于1.5m2/g的比表面的情况下，需要相当多的有机溶剂用于提供具有合适粘度的导电糊膏50，用于将导电糊膏50填充到通孔24中。
含有许多有机溶剂的导电糊膏50需要较长的时间来蒸发溶剂。如果蒸发不充分，在层间连接期间加热导电糊膏50时将产生较多的气体，并且容易在通孔24中产生空隙。因此，层间连接的可靠性降低。
另一方面，在金属颗粒具有大于20μm的平均粒径或小于0.1m2/g的比表面的情况下，很难将导电糊膏50填充到通孔24中。此外，易于使金属颗粒分布不均匀，因此难以形成低电阻率导电图形互连部件51或低电阻率导电组合物51，当加热导电糊膏50时它们电连接由均质合金构成的导电图形22。
这样，难以保证电连接的可靠性。在导电糊膏50填充到通孔24之前，可稍微刻蚀或以化学方式缩减位于通孔24底部的导电图形22的表面，以便于在通孔24之底部的导电图形22和导电组合物51之间的连接，这将在后面介绍。
然后，如图1D所示，堆叠多个单面导电图形薄膜21、21a和21b，使得导电图形22、22a和22b面向上。换言之，薄膜21、21a和21b的具有导电图形22、22a和22b的一面和没有导电图形22、22a和22b的相对面在叠置体中互相面对。在图1D中，薄膜21、21a和21b的数量是5。
如图1D所示，一对导电图形22a、22b位于单面导电图形膜21a的树脂膜23的两面上同时在叠置体中叠加。如上所述，每个树脂膜23由聚醚醚酮树脂和聚醚酰亚胺树脂构成。每个树脂膜23的介电常数为3.3。因此，当放置一对导电图形22a和22b以叠加在一个树脂膜23的两面上时，形成了一个电容器，它包括作为电极的一对导电图形22a和22b和作为介质体的树脂膜23。
通过改变一对导电图形22a和22b的尺寸和位于一对导电图形22a和22b之间的树脂膜23的厚度，可以调整该电容器的电容。换言之，该对导电图形22a和22b的尺寸越大，或者位于导电图形对22a和22b之间的树脂膜23越薄，电容越大。因此，采用导电图形对22a和22b和树脂膜23可形成具有所期望电容值的电容器。
优选的是，位于导电图形对22a和22b之间的树脂膜23比包含在叠置体中的其它树脂膜23薄。如上所述，当导电图形对22a和22b的尺寸不变时，位于导电图形对22a和22b之间的树脂膜23越薄，电容越大。因此，当位于导电图形对22a和22b之间的树脂膜23比包含在叠置体中的其它树脂膜23薄时，电容的可控范围变得更宽。
包含在叠置体中的其它树脂膜23必须比位于导电图形对22a和22b之间的树脂膜23更厚，原因如下。利用树脂膜23的塑性变形，通过粘接树脂膜23使单面导电图形膜21、21a和21b被结合。因此，如果其它树脂膜23太薄，则其它树脂膜23不会变形到足以利用足够的粘接强度将树脂膜23粘接在一起。
如图1D所示叠置单面导电图形膜21、21a、21b之后，利用真空热压机(未示出)从叠置体的顶表面和底表面热压叠置体。具体而言，在1-10Mpa的压强下压制叠置体，同时使其在250-350℃下被加热10-20分钟，。
通过热压，如图1E所示，单面导电图形膜21、21a、21b中的树脂膜23塑性变形并互相粘接。由于树脂膜23都是由相同的热塑性树脂构成，树脂膜23很容易粘接在一起以构成单个绝缘衬底39。
同时，烧结通孔24中的导电糊膏50以形成单导电组合物51，并产生具有邻接两个导电图形22的扩散结。结果是，两个邻接导电图形22相互电连接。通过上述制造步骤，完成了具有内置电容器30的多层PCB100，其中内置电容器30由一对导电图形22a、22b和位于导电图形对22a、22b之间的树脂膜23构成。
下面简要介绍用于导电图形22、22a、22b的层间接触机制。在通孔24中填充和蒸发的导电糊膏50处于其中锡颗粒和银颗粒混合的状态。当在250-350℃下加热导电糊膏50时，锡颗粒熔化、粘接并覆盖银颗粒的表面，这是因为锡颗粒的熔点和银颗粒的熔点分别为232℃和961℃。
在锡颗粒和银颗粒混合的状态下继续加热时，熔融的锡开始从银颗粒表面变得缓和，并在锡和银之间形成熔点为480℃的合金。由于形成该合金，由该合金构成的导电组合物51形成在通孔24中。
当在通孔24中形成导电组合物51时，每个导电组合物51被压到导电层22的位于通孔24的每个底部的每个表面上。因此，每个导电组合物51中的锡成分和导电层22中的铜成分互相扩散，并且在每个导电组合物51和每个导电层22之间的边界形成固相扩散层。
根据上述制造步骤，可以在由铜箔形成导电图形22的同时形成导电图形22a、22b，它们构成电容器30的电极。因此，不需要附加的制造步骤用于形成构成电极的导电图形22a、22b。由于电容器30中的介质体由树脂膜23之一构成，该树脂膜被包含在用于形成多层PCB100的单面导电图形膜21之一中，因此不需要额外的制造步骤或特殊结构用于形成介质体。
在通过热压使叠置的单面导电图形膜21、21a、21b被结合时，也完成了电容器30。因此，根据如图1A-1E中所示的制造步骤，通过简单地在树脂膜23之一的两面上互相配合一对导电图形22a、22b，可形成具有内置电容器的多层PCB100。
此外，在图1E的多层PCB100中，一个导电图形22a(它是电容器30的一个电极)跨过单层树脂膜23而设置，该单层树脂膜23位于其上安装电子元件40的上表面60的下面。另一导电图形22b(它是电容器30的另一电极)只跨过导电图形22a之一下面的单层树脂膜23而设置，以使得导电图形22a、22b互相叠加。即，电容器30位于电子元件40的下面并在其附近，电容器30与该电子元件40电连接。因此，电子元件40和电容器30之间的布线很短，足以有效地减少在将高频信号从电子元件40传输给电容器30时的电噪声。
特别是，基本上只通过图1E的多层PCB100中的导电组合物51之一电连接电子元件40和电容器30。如上所述，直径为50-100μm的通孔24用导电组合物51填充，导电组合物51是包括锡和银的合金。因此，导电组合物51的导电率高于导电图形22。然而，只通过导电组合物51之一电连接电子元件40和电容器30，可防止电子元件40之间的布线的电阻增加。结果是，图1E的多层PCB100具有相当优异的信号传输特性。
在图1E的多层PCB100中，位于用于安装电子元件40的表面60上的导电图形22之一也被用于电连接电子元件40和导电组合物51。然而，如上所述，导电图形22较薄，使得当电流在其中限定了导电图形22之厚度的方向流动时，几乎可忽略位于表面60上的导电图形22的电阻。只要电流通路的形成方式使得电流不会流过与多层PCB100的表面60平行的导电图形，电子元件40和电容器30之间的电阻基本上只通过导电组合物51确定。因此，也可以通过叠置多个单面导电图形膜21来形成电子元件40和电容器30之间的布线路径，以便导电组合物51互相同轴对准并被导电图形22电连接。
在图1E的多层PCB100中，电容器30的电容具有较宽的可控范围，因为用于同导电图形对22a、22b一起形成电容器30的树脂膜23比其它树脂膜23薄。然而，通过使得用于电容器30的树脂膜23的介电常数比其它树脂膜的介电常数高，也可以获得相同的效果。
例如，通过添加颗粒(例如由钛酸钡、钛酸铅或钨酸钡制成)作为填充物给用于电容器的树脂膜23，可以提高用于电容器30的树脂膜23的介电常数。通过将树脂膜23的介电常数增加到4或更高，使电容器30具有较大的电容。
在图1E的多层PCB100中，只有用于电容器30的树脂膜23必须具有高介电常数。用于制造具有内置电容器的多层PCB100的电容器30的基板可按如下方法形成。首先，将由铜或电阻率高于铜的金属(如铁、钨、镍、钴、锌和铅)构成的金属箔贴在具有较高介电常数的树脂膜的每个面或一个面上。如果金属箔由具有较低电阻率的材料(类似于铜)制成，则通过如刻蚀等方法除去金属箔，除了用于形成电容器的电极或布线的区域之外。另一方面，如果金属箔由具有较高电阻率的材料制成，则金属箔被除去，除了用于形成电极的区域和用于层间电连接的接合区之外。
还可以采用一种不同类型的热塑性树脂，它具有高于其它树脂膜的介电常数，只用于形成电容器的膜。
第二实施例
图1E的多层PCB100包括作为内置无源器件的电容器，图2E的多层PCB101包括作为内置无源器件的电阻器。如图2A-2C中所示的步骤与图1A-1C中所示的步骤相同。通过图2A-2C所示的步骤形成用于图2E的多层PCB101的单面导电图形膜21。
然而，图2E的多层PCB101不同于图1E的多层PCB100的地方在于，用于形成具有内置无源器件的多层PCB的至少一个基板21C或一个单面导电图形膜21c包括高电阻率导电图形35，该高电阻率导电图形35是用高电阻率材料形成的，该高电阻率材料与用于低电阻率导电图形22的铜箔相比具有较高的电阻率或较低的导电率。
如镍、镍合金、含有碳颗粒的碳糊、钴、锌、锡、铁和钨等材料可用作高电阻率材料。具有低于铜的导电率的任何材料基本上可用作高电阻率材料。
其中低电阻率导电图形22和高电阻率导电图形35分开地位于树脂膜23上的单面导电图形膜21c可按如下方法形成。首先，将铜箔贴于树脂膜23上，然后通过如刻蚀等方法除去铜箔，除了其中要形成低电阻率导电图形22的区域之外。接着，在其上设置低电阻率导电图形22的一面上的树脂膜23上形成掩模，该掩膜具有对应于被形成的电阻器之形状的开口。然后，通过无电镀覆镍，如果需要的话，还可以采用电镀镍，形成由镍或镍合金构成的片状电阻器或高电阻率导电图形35。
低电阻率导电图形22必须具有用于形成电路中的布线所需要的导电率的最小水平。因此，每个低电阻率导电图形22的厚度为9-35μm。另一方面，高电阻率导电图形35用作电阻器，因此高电阻率导电图形35的厚度为0.1-35μm。高电阻率导电图形35的电阻不仅受到厚度的影响，而且受到宽度和长度的影响，因此设计高电阻率导电图形35的形状用于实现所希望的电阻值。
图2E的多层PCB101不同于图1E的多层PCB100的地方在于，除了由包括锡和银的合金构成的低电阻率导电组合物51之外，高电阻率导电图形互连部件53或高电阻率导电组合物53用做导电图形互连部件。
高电阻率导电组合物53是由高电阻率层间接触材料52或高电阻率导电糊膏52形成的，除了低电阻率导电糊膏50之外，高电阻率导电糊膏52也用做层间接触材料。高电阻率导电糊膏52是导电颗粒(如碳颗粒、银颗粒和铜颗粒等)、用于保持导电颗粒的树脂以及用于使高电阻率导电糊膏52成糊膏状的有机溶剂的混合物。高电阻率导电糊膏52不通过热压烧结，而是当有机溶剂完全蒸发时转变成高电阻率导电组合物53。然而，高电阻率导电组合物53中的导电颗粒由于热压的压力而互相接触。因此，可以控制导电颗粒之间的接触面积，并由此通过调整混合物中的树脂与导电颗粒的混合比，将高电阻率导电组合物53的电阻调整到预定值。
如图2D所示叠置单面导电图形膜21、21c之后，利用真空热压机(未示出)从叠置体的顶和底表面热压叠置体。通过热压，如图2E所示，单面导电图形膜21、21c中的树脂膜23互相粘接。由于树脂膜23都是由相同热塑性树脂制成，因此树脂膜23很容易粘接在一起以构成单绝缘衬底39。
同时，烧结通孔24中的低电阻率导电糊膏50，并使单个低电阻率导电组合物51电连接低电阻率导电图形22和高电阻率导电图形35，并且高电阻率导电糊膏52构成高电阻率导电组合物53。通过上述制造步骤，完成了具有内置电阻器、或高电阻率导电图形35和高电阻率导电组合物53的多层PCB101。
下面介绍用单面导电图形膜21c中的低电阻率导电糊膏50和高电阻率导电糊膏52填充通孔24的方法。
如图3A所示，通过构图紧贴在树脂膜23上的金属箔、形成低电阻率导电图形22之后，采用层合机将第一保护板81粘贴到树脂膜23，该树脂膜23位于与其上形成低电阻率导电图形22的一面相反的面上，如图3B所示。第一保护板81包括树脂层和粘接层，该粘接层被涂覆在其上第一保护板81被粘贴于树脂膜23的一面上的树脂层上。
用于粘接层的粘接材料是包括丙烯酸酯树脂作为主要成分的UV固化粘接剂。当UV固化粘接剂受到UV射线照射时，在丙烯酸酯树脂中发生交联反应，并且粘接材料的粘接强度下降。在图3B中，第一保护板81由厚度为12μm的聚对苯二甲酸乙二酯(polyethylenetelephthalate)树脂膜和位于树脂膜上且厚度为5μm的粘接层构成。
如图3B所示粘贴第一保护板81之后，通过从设置第一保护板81的一面照射氧化碳气体激光，在树脂膜23中开一个通孔24a，它由一个低电阻率导电图形22装底，如图3C所示。通孔24a将在后面步骤中用高电阻率糊膏52填充。当形成通孔24a时，在第一保护板81中形成具有与通孔24a基本相同的直径的开口81a，如图3C所示。
如图3C所示形成通孔24a之后，用高电阻率导电糊膏52填充通孔24a，它构成高电阻率导电组合物53，如图3D所示。例如利用丝网印制机通过第一保护板81中的开口81a将高电阻率导电糊膏52印制填充到通孔24a中。由于树脂膜23的上表面被第一保护板81覆盖，如图3B所示，因此当用高电阻率导电糊膏52填充通孔24a时，该上表面保持洁净。
一旦用高电阻率导电糊膏52填充了通孔24a，在第一保护板81上粘贴第二保护板82，如图3E所示。与第一保护板81一样，第二保护板82包括树脂层和涂覆在一面上的该树脂层上的UV固化粘接层，在该面上，第二保护板82紧贴于第一保护板81上。
如图3E所示粘贴第二保护板82之后，通过从设置第二保护板82的一面照射氧化碳气体激光，在树脂膜23中开口另外的通孔24b，通孔24b中的每一个用低电阻率导电图形22之一装底，如图3F所示。所述另外的通孔24b将在后面步骤中用低电阻率导电糊膏50填充。当形成另外的通孔24b时，在第一和第二保护板81和82中形成具有与另外的通孔24b基本上相同的直径的开口81b、82b，如图3F所示。
一旦如图3F所示另外的通孔24b被打开之后，用制成低电阻率导电组合物51的低电阻率导电糊膏50填充另外的通孔24b，如图3G所示。由于已经用高电阻率导电糊膏52填充的通孔24a被第二保护板82覆盖，因此在不与高电阻率导电糊膏52混合的情况下，低电阻率导电糊膏50填充另外的通孔24b。
用低电阻率导电糊膏50填充另外的通孔24b之后，采用UV灯(未示出)以UV射线照射第一和第二保护板81和82。通过照射，使第一和第二保护板81和82中的粘接层硬化，并且粘接层的粘接强度降低。
在对第一和第二保护板81和82进行UV照射之后，从单面导电图形膜21剥离第一和第二保护板81和82。通过剥离，获得单面导电图形膜21，它包括具有在通孔24a中的高电阻率导电糊膏52和低电阻率导电糊膏50的树脂膜23，如图3H所示。通过如2A-2E所示的方法和图3A-3H所示的方法，只通过用高电阻率导电图形35代替导电图形之一、和用高电阻率导电糊膏52代替低电阻率导电糊膏50之一，可以很容易地制造图2E的具有内置电阻器的多层PCB101。
在图2E的多层PCB101中，只利用树脂膜23之一将高电阻率导电图形35与位于多层PCB101的上表面60上的电子元件40分离。另一方面，高电阻率导电组合物53与位于上表面60上的低电阻率导电图形22之一以及低电阻率导电图形22之另一个接触。即，分别由高电阻率导电图形35和高电阻率导电组合物53形成的电阻器35、53位于电子元件40附近和下面，电阻器与电子元件40电连接，以便减少电噪声效应，电子元件40和每个电阻器35、53之间的布线越长，电噪声会越大，并使传输的信号变差。
虽然在图2E的多层PCB101中电子元件40和高电阻率导电图形35基本上只利用低电阻率导电组合物51之一电连接，当然，电子元件40和高电阻率导电图形35也可以利用多个低电阻率导电组合物51电连接。即使在这种情况下，可以缩短高电阻率导电图形35和电子元件40之间的布线距离，不需用低电阻率导电图形22确定布线的路线。
虽然图2E的多层PCB101包括高电阻率导电图形35和高电阻率导电组合物53，用于制造多层PCB101的方法可适用于只包括高电阻率导电图形35或只包括高电阻率导电组合物51的其它多层PCB。
第三实施例
在图2E的多层PCB101中，低电阻率导电图形22和高电阻率导电图形35离散地由单层铜箔和单层高电阻率材料构图而成。
此外，可采用图4A和4B中所示的方法形成低电阻率导电图形44和高电阻率导电图形45。即，在树脂膜23上形成分别具有高电阻率和低电阻率的两层导电箔，如图4A所示。然后，由这两层构图成低电阻率导电图形44和高电阻率导电图形45，如图4B所示。下面介绍形成低电阻率导电图形44和高电阻率导电图形45的方法。
如图4A所示，将由镍或镍合金制成并具有较高电阻率的高电阻率导电箔41粘贴于树脂膜23的表面上。然后，通过电镀铜将由铜制成并具有较低电阻率的低电阻导电箔42附着在高电阻率导电箔41上。
一旦如图4A所示制备了多层部件43，其中包括树脂膜23、高电阻率导电箔41和低电阻率导电箔42，则由低电阻率导电箔42和高电阻率导电箔41构图成低电阻率导电图形44(变为布线)和高电阻率导电图形4(变为电阻器)，如图4B所示。导电箔41、42在两个步骤中被构图，这是因为低电阻率导电图形44由形状相同的导电箔41、42构成，而一部分高电阻率导电图形45(为矩形)只由高电阻率导电箔41构成，如图4B所示。
当低电阻率导电箔42成形时，在形成高电阻率导电图形45的区域未完全剥离低电阻率导电箔42，而是在形成高电阻率导电图形45的两端的区域留下低电阻率导电箔42，如图4B所示。在后面步骤中，位于高电阻率导电图形45上的两片低电阻率导电箔42将高电阻率导电图形45电连接到单面导电图形膜21中的两个低电阻率导电组合物51上。通过两片低电阻率导电箔42，高电阻率导电图形45被设置在两端基本上与低电阻率导电图形44处于相同的水平。因此，可优选连接高电阻率导电图形45和低电阻率导电组合物51。
由铜制成的低电阻率导电箔42是通过采用过硫酸铵水溶液作为刻蚀剂进行刻蚀成形的。采用该刻蚀剂，制成高电阻率导电箔41的镍的刻蚀率低于构成低电阻率导电箔42的铜的刻蚀率，使得可以很容易控制低电阻率导电箔42的刻蚀时间。换言之，由于镍的刻蚀率与铜的刻蚀率相比足够低，因此当低电阻率导电箔42被刻蚀掉并且高电阻率导电箔41暴露于该刻蚀剂时，高电阻率导电箔41只被该刻蚀剂轻微刻蚀。因此，可以初步确定刻蚀时间，以便完全除去低电阻率导电箔42。
然后，通过采用盐酸、硫酸铜、乙醇和水的混合物作为刻蚀剂进行刻蚀，使由镍制成的高电阻率导电箔41成形。在后面的刻蚀之前，形成掩模以覆盖形成高电阻率导电箔41的区域和这些低电阻率导电箔42。因此，已经由前面的刻蚀而被构图的那些低电阻率导电箔42不会被后面的刻蚀剂刻蚀。
之后，虽然未示出，在树脂膜23中的预定位置上形成若干通孔，并通过用导电糊膏填充通孔，完成单面导电图形膜。
在图4B中具有双层结构的低电阻率导电图形44由高电阻率导电箔41和低电阻率导电箔42构成。然而，电流基本上只在一个方向流入高电阻率导电箔41，在该方向中，高电阻率导电箔41的厚度仅被限定在高电阻率导电箔41与由导电糊膏构成的导电组合物接触的区域。因此，高电阻率导电箔41的电阻几乎可以忽略，并且低电阻率导电图形44的电阻基本上由低电阻率导电箔42的电阻确定。
利用图4A和4B中所示的方法，可以较容易地用由高电阻率导电箔41和低电阻率导电箔42构成的双层形成用于布线的低电阻率导电图形44和用做电阻器的高电阻率导电图形45。
第四实施例
如图5A和5B所示，在根据第四实施例的多层PCB102中，在基板21d或其上设置高电阻率导电图形35的单面导电图形膜21d中不包含低电阻率导电图形。
当在树脂膜23之一的表面上形成低电阻率导电图形22、44和高电阻率导电图形35、45时，如图2D和图4B所示，必须采用例如镀覆或进行两次刻蚀来形成高电阻率导电图形35。另一方面，可以制造包括内置电阻器的图5B的多层PCB102，而不需采用利用这种复杂工艺形成的基板。
可以利用与图1A-1C中所示相同的方式形成单面导电图形膜21d，它包含高电阻率导电图形35但不包含任何低电阻率导电图形。叠置多个单面导电图形膜21、21d，如图5A所示。然后，利用与前面所述相同的方式，热压叠置体，以便通过单面导电图形膜21、21d的互相粘接制成多层PCB102。
如果需要电连接位于单面导电图形膜21d(它包括高电阻率导电图形35)上面和下面的两个低电阻率导电图形22，应该预先形成通孔24，其位置对应位于上部单面导电图形膜21中的通孔24中的低电阻率导电糊膏50，应该用低电阻率导电糊膏50填充预先形成的通孔24，并且应该通过直接连接位于两个通孔24中的两块低电阻率导电糊膏50形成一个整体的低电阻率导电组合物51，如图5A和5B所示。
即，当单面导电图形膜21、21d的树脂膜23通过热压软化时，两块低电阻率导电糊膏50互相直接接触，而其间没有任何低电阻率导电图形。当通过这种方式继续热压时，将位于两个通孔24中的两块低电阻率导电糊膏50烧结在一起，以便形成一体的低电阻率导电组合物51。
其它实施例
在图1E、2E和5B中的多层PCB100、101、102中，单面导电图形膜21、21a、21b、21c、21d都面向相同的方向。但是，也可以按如下方法形成另一种多层PCB。首先，将两个单面导电图形膜叠置在一起，以便使其上设置有导电图形的面互相面对。然后，单面导电图形膜的其余部分被叠置在两个单面导电图形膜上，以便单面导电图形膜的其余部分的其上设置导电图形的面都朝向相同的方向。这种叠置结构得到一种多层PCB，它使电子元件可以被安装在其两面上，即使只用单面导电图形膜形成该多层PCB，其中导电图形只位于一面上。
此外，还可以利用两面都有导电图形的薄膜、只在一面具有导电图形的薄膜、或没有导电图形的树脂膜的适当组合，形成另一种多层PCB。可以在热塑性树脂膜的两面或任一面上形成用于形成电容器之电极的金属图形、以及用于形成电阻器的高电阻率导电图形。
虽然在图1E、2E和5B的多层PCB100、101、102中使用的树脂膜23包括重量百分比为65-35％的聚醚醚酮(PEEK)树脂和重量百分比为35-65％的聚醚酰亚胺(PEI)树脂，也可以采用具有其它成分的其它树脂膜。例如，这些其它树脂膜可以是聚醚醚酮树脂、聚醚酰亚胺树脂和非导电填充物的混合物。或者，这些其它树脂膜可以只包括聚醚醚酮或只包括聚醚酰亚胺。
此外，这些其它树脂膜可包括热塑性聚酰亚胺或其它类型的热塑性树脂，如液体聚合物和聚苯硫醚(polyphynelene sulfide，缩写PPS)，代替聚醚醚酮树脂和聚醚酰亚胺树脂。
另外，尽管用在图1E、2E和5B的多层PCB100、101、102中的每一树脂膜23包括相同的树脂，也可以利用树脂类型彼此不同的树脂膜的适当组合来形成另一种多层PCB。
要指出的是，任何类型的树脂膜都可用于根据本发明的多层PCB，只要具备以下条件即可：树脂膜在用于热压的温度下具有1-1000MPa的弹性模量，其中该温度低于树脂膜的熔点；树脂膜具有的高热阻足以承受在后面步骤的焊接之温度；树脂膜具有的介电常数高于在电容器被形成为内置无源器件时的预定值。
树脂膜应该具有1-1000MPa的弹性模量的原因是，高于1000MPa的弹性模量将使树脂膜不容易粘接在一起，并且位于树脂膜上的导电图形在热压期间将受到高等级的应力，这种应力将引起如布线断裂等故障。另一方面，如果弹性模量低于1MPa，则树脂膜在热压期间变得很松软，以至于低电阻率导电图形22将发生偏移、或树脂膜尺寸不稳定。
此外，优选的是，当树脂膜被加热到200℃以上时，树脂膜收缩0.2％或以下。如果当树脂膜被加热到200℃以上时，它的收缩超过0.2％，则树脂膜可能局部收缩一个甚至更高的百分比，并在热压期间使位于树脂膜上的高电阻率导电图形35、45或低电阻率导电图形22、44发生偏移。由于这种偏移，不能实现导电图形35、45、22、44的任何一个和邻接的低电阻率导电图形22之间的电连接。
虽然图1E、2E和5B的多层PCB100、101、102包括五个单面导电图形膜21、21b、21c、21d，当然，单面导电图形膜21、21b、21c、21d的数量不限于五个。

Claims (33)

1、一种具有内置电容器的多层印刷电路板(100)，包括：
多个树脂膜(23)，每个树脂膜由热塑性树脂制成并在预定位置具有多个通孔(24)；
位于所述树脂膜上的多个导电图形(22、22a、22b)；和
多个导电图形互连部件(51)，它们位于通孔(24)中以便电连接被树脂膜(23)电隔离的导电图形(22、22a、22b)，其中所述导电图形(22a、22b)中的两个导电图形在叠加时分别位于所述树脂膜(23)之一个树脂膜的第一表面和与该第一表面相对的第二表面上，其中，这两个导电图形(22a、22b)和所述树脂膜(23)之一个树脂膜构成电容器(30)。
2、根据权利要求1的多层印刷电路板(100)，还包括电子元件(40)，该电子元件(40)位于多层印刷电路板(100)的表面上并电连接到电容器(30)，其中，电容器(30)的端部位于电子元件(40)的下面并在其附近，以便减少在电容器(30)和电子元件(40)之间的布线中产生的电噪声。
3、根据权利要求1或2的多层印刷电路板(100)，其中，所述树脂膜(23)之一个树脂膜比所述树脂膜(23)之其余树脂膜薄。
4、根据权利要求1或2的多层印刷电路板(100)，其中，所述树脂膜(23)之一个树脂膜的介电常数比树脂膜(23))之其余树脂膜的介电常数高。
5、一种制造具有内置电容器的多层印刷电路板(100)的方法，该方法包括以下步骤：
在多个热塑性树脂膜(23)的每个上形成多个导电图形(22、22a、22b)；
在每个树脂膜(23)中在预定位置上形成多个通孔(24)；
用层间接触材料(50)填充每个通孔(24)，以便形成多个基板(21、21a、21b)；
叠置基板(21、21a、21b)以形成叠置体，以使两个导电图形(22a、22b)在叠加时分别位于树脂膜(23)之一的第一表面和与第一表面相对的第二表面上；和
热压该叠置体，以使树脂膜(23)粘接在一起，烧结每个通孔(24)中的层间接触材料(50)，以形成用于电连接导电图形(22、22a、22b)的导电图形互连部件(51)，并在该叠置体中构成由两个导电图形(22a、22b)和所述一个树脂膜(23)组成的电容器(30)。
6、根据权利要求5的方法，还包括在热压之后、在该叠置体的表面上安装与电容器(30)电连接的电子元件(40)的步骤，其中，两个导电图形(22a、22b)的形成和设置，使得电容器(30)的端部位于电子元件(40)的下面并在其附近，以便减少在电容器(30)和电子元件(40)之间的布线中产生的电噪声。
7、根据权利要求5或6的方法，还包括形成多个热塑性树脂膜(23)、使得所述树脂膜(23)之一比其余树脂膜(23)薄的步骤。
8、根据权利要求5或6的方法，还包括形成多个热塑性树脂膜(23)、使得所述树脂膜(23)之一的介电常数比其余树脂膜(23)的介电常数高的步骤。
9、一种用于形成具有内置无源器件的多层印刷电路板(100)的基板(21a)，包括：
薄膜(23)，包含热塑性树脂并且介电常数为4或更大；和
位于该薄膜的表面上的金属箔(22、22a)。
10、根据权利要求9的基板(21a)，其中，薄膜(23)包括能使该薄膜的介电常数增大的材料。
11、根据权利要求9或10的基板(21a)，其中，该内置无源器件是电容器(30)，并且金属箔(22、22a)基本上由铜或电阻率高于铜的金属构成，以便用作电容器(30)的电极。
12、一种具有内置电阻器的多层印刷电路板(101、102)，包括：
多个树脂膜(23)，每个树脂膜由热塑性树脂制成并在预定位置具有多个通孔(24)；
位于树脂膜(23)上的多个导电图形(22、35)；和
多个导电图形互连部件(51)，它们位于通孔(24)中以便电互连被树脂膜(23)电隔离的导电图形(22、35)，其中，导电图形(22、35)包括低电阻率导电图形(22)和构成电阻器(35)的高电阻率导电图形(35)，其中，该高电阻率导电图形(35)的电阻率比低电阻率导电图形(22)的电阻率高。
13、根据权利要求12的多层印刷电路板(101、102)，还包括电子元件(40)，该电子元件(40)位于多层印刷电路板(101、102)的表面上并电连接到电阻器(35)，其中，电阻器(35)的端部位于电子元件(40)的下面并在其附近，以便减少在电阻器(35)和电子元件(40)之间的布线中产生的电噪声。
14、根据权利要求12或13的多层印刷电路板(102)，其中，所述低和高电阻率导电图形(22、35)被树脂膜(23)之一互相分开。
15、根据权利要求12或13的多层印刷电路板，其中，高电阻率导电图形(45)包括高电阻率层(41)，它基本上确定高电阻率导电图形(45)的电阻，其中，低电阻率导电图形(44)包括高和低电阻率层(41、42)，并且该低电阻率导电图形(44)的电阻基本上由该低电阻率层(42)确定。
16、根据权利要求15的多层印刷电路板，其中，高电阻率导电图形(45)还包括分别位于高电阻率导电图形(45)的高电阻率层(41)的两端上的两个低电阻率层(42)，并且其中两个导电图形互连部件通过两个低电阻率层(42)电连接到高电阻率导电图形(45)的高电阻率层(41)上。
17、一种制造具有内置电阻器的多层印刷电路板(101、102)的方法，该方法包括以下步骤：
在多个热塑性树脂膜(23)的每个上形成多个导电图形(22、35)，以使导电图形(35)之一是高电阻率导电图形(35)，其余导电图形(22)是低电阻率导电图形(22)；
在每个树脂膜(23)中在预定位置上形成多个通孔(24)；
用层间接触材料(50)填充每个通孔(24)，以便形成多个基板(21、21c、21d)；
叠置基板(21、21c、21d)以形成叠置体；和
热压该叠置体以使树脂膜(23)粘接在一起，烧结每个通孔(24)中的层间接触材料(50)，以形成用于电互连导电图形(22、35)的导电图形互连部件(51)，并在该叠置体中构成由高电阻率导电图形(35)组成的电阻器(35)。
18、根据权利要求17的方法，还包括在热压之后、在该叠置体的表面上安装与电阻器(35)电连接的电子元件(40)的步骤，其中，该高电阻率导电图形(35)的形成和设置，使得电阻器(35)的端部位于电子元件(40)的下面并在其附近，以便减少在电阻器(35)和电子元件(40)之间的布线中产生的电噪声。
19、根据权利要求17或18的方法，其中，所述导电图形(22、35)的形成，使得高电阻率导电图形(35)和每个低电阻率导电图形(22)被所述树脂膜(23)之一互相分开。
20、根据权利要求17或18的方法，其中，该高电阻率导电图形(45)由高和低电阻率导电箔(41、42)形成，使得高电阻率导电图形(45)的电阻基本上由一高电阻率层确定，该高电阻率层由高电阻率导电箔(41)形成，其中，低电阻率导电图形由高和低电阻率导电箔(41、42)形成，使得低电阻率导电图形(44)的电阻基本上由一低电阻率层确定，该低电阻率层由该低电阻率导电箔(42)形成。
21、根据权利要求20的方法，其中，两个低电阻率层分别由该高电阻率层的两端上的低电阻率导电箔(42)形成，以便将两个导电图形互连部件(51)电连接到该高电阻率层。
22、一种具有内置电阻器的多层印刷电路板(101)，包括：
多个树脂膜(23)，每个树脂膜由热塑性树脂制成并在预定位置具有多个通孔(24)；
位于所述树脂膜(23)上的多个导电图形(22、35)；和
多个导电图形互连部件(51)，它们位于通孔(24)中以便电互连被树脂膜(23)电隔离的导电图形(22、35)，其中，所述导电图形互连部件(51、53)包括低电阻率导电图形互连部件(51)和构成电阻器(53)的高电阻率导电图形互连部件(53)。
23、根据权利要求22的多层印刷电路板(101)，还包括电子元件(40)，该电子元件(40)位于多层印刷电路板(101)的表面上并电连接到电阻器(53)，其中，电阻器(53)位于电子元件(40)的下面并在其附近，以便减少在电阻器(53)和电子元件(40)之间的布线中产生的电噪声。
24、一种制造具有内置电阻器的多层印刷电路板(101)的方法，该方法包括以下步骤：
在多个热塑性树脂膜(23)的每个上形成多个导电图形(22、35)；
在每个树脂膜(23)中在预定位置上形成多个通孔(24)；
用高电阻率层间接触材料(52)和低电阻率层间接触材料(50)分别填充通孔(24)之一和其余通孔(24)之每一个，以便形成多个基板(21、21c)；
叠置所述基板(21、21c)以形成一个叠置体；和
热压该叠置体以使所述树脂膜(23)粘接在一起，烧结通孔(24)中的层间接触材料(50、52)，以形成构成电阻器的高电阻率导电图形互连部件(53)和多个低电阻率导电图形互连部件(51)。
25、根据权利要求24的方法，还包括在热压之后、在该叠置体的表面上安装与电阻器(53)电连接的电子元件(40)的步骤，其中，该高电阻率导电图形互连部件(53)的形成和设置，使得该电阻器(53)位于电子元件(40)的下面并在其附近，以便减少在电阻器(53)和电子元件(40)之间的布线中产生的电噪声。
26、根据权利要求24或25的方法，其中，形成通孔(24a、24b)的步骤包括两个分开的通孔形成步骤：
形成所述通孔之一(24a)；和
形成其余的通孔(24b)，其中，所述填充通孔(24a、24b)的步骤包括两个分开的通孔填充步骤：
用高电阻率层间接触材料(52)填充所述通孔之一(24a)；和
用低电阻率层间接触材料(50)填充其余的通孔(24b)，其中，完成一个通孔形成步骤和相应的通孔填充步骤之后，进行其它的通孔形成步骤和相应的通孔填充步骤。
27、根据权利要求26的方法，其中，在所述通孔之一形成步骤之前，在其上形成通孔之一(24a)的所述树脂膜(23)之一上粘贴第一保护板(81)，其中，在第一保护板(81)中形成一开口(81a)，其位置对应于在所述通孔之一形成步骤中形成的每个通孔(24a)。
28、根据权利要求27的方法，其中，在第一保护板(81)上粘贴第二保护板(82)以覆盖每个开口(24a)，并且在每个保护板中形成开口(81b、82b)，其位置对应于在其它通孔形成步骤中形成的每个通孔(24b)。
29、根据权利要求28的方法，其中，在完成所述通孔填充步骤之后，从所述树脂膜(23)之一除去所述保护板(81、82)。
30、一种基板(21c、21d)，用于形成具有内置无源器件的多层印刷电路板(101、102)，包括：
包含热塑性树脂的膜(23)；和
高电阻率导电图形(35)，它位于膜(23)的表面上并构成采用基板(21c、21d)形成的多层印刷电路板(101、102)中的电阻器(35)。
31、根据权利要求30的基板(21c)，还包括在膜(23)表面上的低电阻率导电图形(22)，它构成采用基板(21c)形成的多层印刷电路板(101)中的布线。
32、根据权利要求30或31的基板(21c、21d)，其中，当膜(23)被加热到膜(23)的熔点以下的温度时具有1-1000Mpa的弹性模量。
33、根据权利要求30或31的基板(21c、21d)，其中，当膜(23)被加热到200℃或更高时，该膜收缩0.2％或更少。
CNB031016596A 2002-01-11 2003-01-13 具有内置无源器件的印刷电路板及其制造方法和所用的基板 Expired - Fee Related CN1236659C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002004672 2002-01-11
JP4672/2002 2002-01-11
JP2002060797 2002-03-06
JP60797/2002 2002-03-06
JP223645/2002 2002-07-31
JP2002223645A JP2003332749A (ja) 2002-01-11 2002-07-31 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板

Publications (2)

Publication Number Publication Date
CN1431858A true CN1431858A (zh) 2003-07-23
CN1236659C CN1236659C (zh) 2006-01-11

Family

ID=27348075

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031016596A Expired - Fee Related CN1236659C (zh) 2002-01-11 2003-01-13 具有内置无源器件的印刷电路板及其制造方法和所用的基板

Country Status (6)

Country Link
US (1) US7286367B2 (zh)
JP (1) JP2003332749A (zh)
KR (1) KR100526079B1 (zh)
CN (1) CN1236659C (zh)
DE (1) DE10300530B4 (zh)
GB (2) GB2420451B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103458615A (zh) * 2013-06-25 2013-12-18 江苏大学 一种新型集成制作电子元器件结构的印刷电路板

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PT1846949T (pt) * 2005-01-05 2018-11-29 Philips Lighting Holding Bv Aparelho termicamente e eletricamente condutor
KR100688743B1 (ko) * 2005-03-11 2007-03-02 삼성전기주식회사 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
US7841075B2 (en) * 2007-06-19 2010-11-30 E. I. Du Pont De Nemours And Company Methods for integration of thin-film capacitors into the build-up layers of a PWB
TW200916695A (en) * 2007-10-11 2009-04-16 Taisol Electronics Co Ltd Method to manufacture the heat conduction device for installing LEDs
JP5287976B2 (ja) 2009-03-09 2013-09-11 株式会社村田製作所 樹脂配線基板
CN102369600B (zh) * 2009-04-02 2014-09-10 株式会社村田制作所 电路基板
US20100300734A1 (en) * 2009-05-27 2010-12-02 Raytheon Company Method and Apparatus for Building Multilayer Circuits
JP5585035B2 (ja) * 2009-09-28 2014-09-10 株式会社村田製作所 回路基板の製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
JP2013058726A (ja) * 2011-08-12 2013-03-28 Sanyo Electric Co Ltd 実装基板および実装基板を用いた回路装置
US8895873B2 (en) * 2011-09-28 2014-11-25 Ibiden Co., Ltd. Printed wiring board
CN104885576B (zh) * 2012-12-31 2017-12-05 阿莫绿色技术有限公司 柔性印刷电路基板及其制造方法
WO2014125894A1 (ja) * 2013-02-15 2014-08-21 株式会社村田製作所 積層回路基板
US9000302B2 (en) 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board
JP6323047B2 (ja) * 2014-02-18 2018-05-16 株式会社村田製作所 樹脂多層基板およびその製造方法
WO2015125928A1 (ja) 2014-02-21 2015-08-27 三井金属鉱業株式会社 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
JP6191805B2 (ja) * 2015-06-25 2017-09-06 株式会社村田製作所 樹脂基板および電子機器
US10645808B2 (en) * 2018-02-22 2020-05-05 Apple Inc. Devices with radio-frequency printed circuits
CN108682630B (zh) * 2018-05-15 2020-04-24 日月光半导体(上海)有限公司 封装基板的制造方法
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法
JP7238548B2 (ja) * 2019-03-29 2023-03-14 Tdk株式会社 多層基板用絶縁シート、多層基板および多層基板の製造方法
JP7238648B2 (ja) * 2019-07-08 2023-03-14 Tdk株式会社 プリント配線板、多層プリント配線板、およびプリント配線板の製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691321B2 (ja) 1986-03-12 1994-11-14 株式会社東芝 コンデンサ−内蔵回路モジユ−ル
US4996097A (en) * 1989-03-16 1991-02-26 W. L. Gore & Associates, Inc. High capacitance laminates
NO900229D0 (no) * 1990-01-16 1990-01-16 Micro Electronics Ame A S Fremgangsmaate for fremstilling av miniatyrisert impedanstilpasset ledningsnett.
JP3019541B2 (ja) * 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
JP3223199B2 (ja) * 1991-10-25 2001-10-29 ティーディーケイ株式会社 多層セラミック部品の製造方法および多層セラミック部品
JPH05343855A (ja) * 1992-06-08 1993-12-24 Cmk Corp 多層プリント配線板およびその製造方法
US5428499A (en) * 1993-01-28 1995-06-27 Storage Technology Corporation Printed circuit board having integrated decoupling capacitive core with discrete elements
JPH08181443A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
KR960027951A (ko) 1994-12-30 1996-07-22 박성규 전화기의 루프 자동전환 방법
KR200224250Y1 (ko) * 1995-01-09 2001-09-17 김영환 커패시터가내장된인쇄회로기판
WO1996022008A1 (fr) * 1995-01-10 1996-07-18 Hitachi, Ltd. Appareil electronique a faible interference electromagnetique, carte de circuit a faible interference electromagnetique et procede de fabrication de la carte de circuit a faible interference
JPH08213755A (ja) * 1995-01-31 1996-08-20 Kyocera Corp コンデンサ内蔵型積層セラミック回路基板及びその製造方法
US5745334A (en) * 1996-03-25 1998-04-28 International Business Machines Corporation Capacitor formed within printed circuit board
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
JPH09298368A (ja) * 1996-05-09 1997-11-18 Ngk Spark Plug Co Ltd セラミック配線基板
US5796587A (en) * 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JPH10190241A (ja) * 1996-12-26 1998-07-21 Kyocera Corp 多層配線基板
JP3299679B2 (ja) * 1996-12-27 2002-07-08 新光電気工業株式会社 多層配線基板及びその製造方法
DE69832444T2 (de) * 1997-09-11 2006-08-03 E.I. Dupont De Nemours And Co., Wilmington Flexible Polyimidfolie mit hoher dielektrischer Konstante
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
JP3355142B2 (ja) * 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
JP3236818B2 (ja) 1998-04-28 2001-12-10 京セラ株式会社 素子内蔵多層配線基板の製造方法
US6232042B1 (en) * 1998-07-07 2001-05-15 Motorola, Inc. Method for manufacturing an integral thin-film metal resistor
TW420853B (en) * 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
US6329603B1 (en) * 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
US6387990B1 (en) * 1999-09-10 2002-05-14 General Electric Company Curable epoxy resin compositions with brominated triazine flame retardants
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
JP3608990B2 (ja) * 1999-10-19 2005-01-12 新光電気工業株式会社 多層回路基板およびその製造方法
JP2001257471A (ja) * 2000-03-10 2001-09-21 Ngk Insulators Ltd 多層配線基板及びその製造方法
JP2001345212A (ja) * 2000-05-31 2001-12-14 Tdk Corp 積層電子部品
DE10035494A1 (de) * 2000-07-21 2002-01-31 Bayer Ag Pigmentpräparationen
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP3916407B2 (ja) 2001-03-21 2007-05-16 松下電器産業株式会社 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
US6680441B2 (en) * 2001-06-13 2004-01-20 Denso Corporation Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103458615A (zh) * 2013-06-25 2013-12-18 江苏大学 一种新型集成制作电子元器件结构的印刷电路板

Also Published As

Publication number Publication date
US7286367B2 (en) 2007-10-23
JP2003332749A (ja) 2003-11-21
GB0602022D0 (en) 2006-03-15
DE10300530B4 (de) 2013-11-21
GB2420451B (en) 2006-07-26
KR20030061356A (ko) 2003-07-18
GB2420451A (en) 2006-05-24
GB2384628A (en) 2003-07-30
KR100526079B1 (ko) 2005-11-08
GB2384628B (en) 2006-04-26
GB0300588D0 (en) 2003-02-12
DE10300530A1 (de) 2003-07-24
US20030133275A1 (en) 2003-07-17
CN1236659C (zh) 2006-01-11

Similar Documents

Publication Publication Date Title
CN1236659C (zh) 具有内置无源器件的印刷电路板及其制造方法和所用的基板
CN1193646C (zh) 印刷电路板及其制造方法
CN1224305C (zh) 半导体器件用多层电路基板的制造方法
EP1220588B1 (en) Method of manufacturing printed-circuit board
US7165321B2 (en) Method for manufacturing printed wiring board with embedded electric device
US6848178B2 (en) Enhancement of current-carrying capacity of a multilayer circuit board
TW559955B (en) Interconnect module with reduced power distribution impedance
JP5638588B2 (ja) 基板間の接続方法
JP3849705B2 (ja) 配線基板および配線基板の接続構造
CN1577819A (zh) 带内置电子部件的电路板及其制造方法
US20080017409A1 (en) Multilayer board
CN1577813A (zh) 电路模块及其制造方法
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
JP2002290051A (ja) 部品内蔵モジュールとその製造方法
CN1320846C (zh) 电路基板及其制造方法
CN1547875A (zh) 电路基板及其制造方法
CN1489202A (zh) 电子器件模块
CN1689382A (zh) 多层印刷电路板及其制造方法
JP2005119264A (ja) 樹脂フィルム付き金属箔及び配線基板並びにその製造方法
JP3945316B2 (ja) 多層配線基板及びその製造方法
TW200919676A (en) Packaging substrate structure having capacitor embedded therein and method for manufacturing the same
CN1719604A (zh) 用于安装半导体的布线衬底及其制造方法和半导体组件
JP2006100422A (ja) 積層コンデンサ及びその製造方法
TWI608779B (zh) 高密度互連多層電路板及其製造方法
JP2004179362A (ja) 配線基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060111

Termination date: 20190113